JP2009075957A - Power circuit and semiconductor device - Google Patents

Power circuit and semiconductor device Download PDF

Info

Publication number
JP2009075957A
JP2009075957A JP2007245745A JP2007245745A JP2009075957A JP 2009075957 A JP2009075957 A JP 2009075957A JP 2007245745 A JP2007245745 A JP 2007245745A JP 2007245745 A JP2007245745 A JP 2007245745A JP 2009075957 A JP2009075957 A JP 2009075957A
Authority
JP
Japan
Prior art keywords
power supply
transistor
voltage
terminal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007245745A
Other languages
Japanese (ja)
Inventor
Takuya Ishigaki
卓也 石垣
Hiroyuki Shoji
浩幸 庄司
Koji Tateno
孝治 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007245745A priority Critical patent/JP2009075957A/en
Publication of JP2009075957A publication Critical patent/JP2009075957A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power circuit and a semiconductor device mounted with the power circuit capable of high accuracy detection with low loss of electric power even under high voltage. <P>SOLUTION: The power circuit has a main power supply 3 for supplying a load current; a main transistor 4 for adjusting the load current; a sense transistor 5 similar in characteristics to the main transistor 4; and a current detecting resistance 9 connected to the sense transistor 5. An auxiliary power supply 10 included in a current detecting circuit 2 connected to the reference potential of the main power supply 3 included in a main circuit 1 is used to supply a required current to the sense transistor 5. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、直流電流を制御する電源装置に関し、例えば直流高電圧電源から負荷へ大電流が流れる際の電流を検出する電流検出回路を含む電源回路、および、その電源回路を搭載した半導体装置、さらには、その電源回路を利用した制御回路や、その制御回路を利用した制御装置などに適用して有効な技術に関する。   The present invention relates to a power supply device for controlling a direct current, for example, a power supply circuit including a current detection circuit for detecting a current when a large current flows from a direct current high-voltage power supply to a load, and a semiconductor device equipped with the power supply circuit, Furthermore, the present invention relates to a technique effective when applied to a control circuit using the power supply circuit, a control device using the control circuit, and the like.

例えば、電流検出回路の技術は数多く存在し、その中で最も多く用いられている方法にシャント抵抗検出方式がある。しかし、シャント抵抗検出方式は大電流時に損失が大きいという欠点がある。この損失を抑え高精度に電流を検出する方式には、例えば特許文献1に記載されているものがある。
特開平6−180332号公報
For example, there are many current detection circuit technologies, and the most frequently used method is a shunt resistance detection method. However, the shunt resistance detection method has a disadvantage that loss is large at a large current. For example, Japanese Patent Application Laid-Open No. H10-133707 discloses a method for detecting the current with high accuracy while suppressing this loss.
JP-A-6-180332

ところで、上記特許文献1は主電源から電流を供給しており、共通接続された端子間に電位差が発生するため、高精度な検出ができない。さらに、主電源が高電圧の場合、大きな電力損失が発生するという課題が残る。   By the way, in Patent Document 1, a current is supplied from a main power source, and a potential difference is generated between commonly connected terminals, so that highly accurate detection cannot be performed. Furthermore, when the main power source is at a high voltage, there remains a problem that a large power loss occurs.

そこで、本発明の目的は、高電圧時にも高精度な検出かつ電力の低損失を実現可能な電源回路、および、その電源回路を搭載した半導体装置などを提供することにある。   Accordingly, an object of the present invention is to provide a power supply circuit capable of realizing highly accurate detection and low power loss even at a high voltage, and a semiconductor device mounted with the power supply circuit.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、代表的なものの概要は、負荷電流を供給する主電源と、負荷電流を調整するメイントランジスタと、メイントランジスタと特性が相似なセンストランジスタと、センストランジスタに接続される電流検出抵抗を有する電源回路において、主回路に含まれる主電源の基準電位に接続される、電流検出回路に含まれる補助電源を用いてセンストランジスタに必要な電流を供給するように構成するものである。   That is, a typical outline is that a main power source that supplies a load current, a main transistor that adjusts the load current, a sense transistor that has similar characteristics to the main transistor, and a power source that has a current detection resistor connected to the sense transistor The circuit is configured to supply a necessary current to the sense transistor by using an auxiliary power source included in the current detection circuit connected to a reference potential of the main power source included in the main circuit.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

すなわち、代表的なものによって得られる効果は、主回路と電流検出回路間に電流が流れず寄生インピーダンスによる電圧降下は発生しないので、検出精度の向上が見込まれる。さらに、高電位と接地電位間で検出回路を構成する場合よりも、はるかに電力損失を抑えられる。この結果、上記2つの効果から、高精度な検出で電力の低損失な電源回路、および、その電源回路を搭載した半導体装置などを実現することができる。   That is, the effect obtained by the typical one is that current does not flow between the main circuit and the current detection circuit, and voltage drop due to parasitic impedance does not occur, so that detection accuracy can be improved. Furthermore, power loss can be suppressed much more than when a detection circuit is configured between a high potential and a ground potential. As a result, from the above two effects, it is possible to realize a power supply circuit with high accuracy detection and low power loss, a semiconductor device equipped with the power supply circuit, and the like.

(本発明の実施の形態の概要)
本発明の実施の形態は、電源回路において、主電源とは別に設けた補助電源を用いてセンストランジスタに必要な電流を供給するように構成する。例えば、高電位にある経路の電流を測定するために、チャージポンプ回路などを用いて、その高電位から数ボルト低い電位を形成し、その電位間で電流検出を行うことにより実施する。
(Outline of the embodiment of the present invention)
The embodiment of the present invention is configured such that in a power supply circuit, a necessary current is supplied to the sense transistor using an auxiliary power supply provided separately from the main power supply. For example, in order to measure the current of a path at a high potential, a potential that is several volts lower than the high potential is formed using a charge pump circuit or the like, and current detection is performed between the potentials.

特に、高電圧がかかるトランジスタに流れる電流を検出する際に、電力損失が少なく、高い検出精度を維持すると共に、低コスト化を実現できる電源回路、および、その電源回路を搭載した半導体装置、さらには、その電源回路を利用した制御回路や、その制御回路を利用した制御装置などを提供する。   In particular, when detecting a current flowing through a transistor to which a high voltage is applied, a power supply circuit that can reduce power loss, maintain high detection accuracy, and achieve cost reduction, and a semiconductor device including the power supply circuit, Provides a control circuit using the power supply circuit, a control device using the control circuit, and the like.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

(実施の形態1)
図1は、本発明の実施の形態1における電源回路の構成の一例を示す。
(Embodiment 1)
FIG. 1 shows an example of the configuration of a power supply circuit according to Embodiment 1 of the present invention.

本実施の形態1の電源回路は、主回路1と電流検出回路2から構成される。   The power supply circuit according to the first embodiment includes a main circuit 1 and a current detection circuit 2.

主回路1は、主電源3とメイントランジスタ4と負荷6から構成される。主電源3は負荷電流を供給する第1の電源として機能し、メイントランジスタ4は負荷電流を調整する第1のトランジスタとして機能する。   The main circuit 1 includes a main power supply 3, a main transistor 4, and a load 6. The main power supply 3 functions as a first power supply for supplying a load current, and the main transistor 4 functions as a first transistor for adjusting the load current.

電流検出回路2は、補助電源10とセンストランジスタ5と電流検出用オペアンプ7とトランジスタ8と電流検出抵抗9から構成される。補助電源10は主電源3の基準電位側に一端が接続され、センストランジスタ5に流れる電流を供給する第2の電源として機能し、センストランジスタ5はメイントランジスタ4と特性が相似な第2のトランジスタとして機能する。   The current detection circuit 2 includes an auxiliary power supply 10, a sense transistor 5, a current detection operational amplifier 7, a transistor 8, and a current detection resistor 9. The auxiliary power supply 10 has one end connected to the reference potential side of the main power supply 3 and functions as a second power supply for supplying a current flowing through the sense transistor 5. The sense transistor 5 is a second transistor having characteristics similar to those of the main transistor 4. Function as.

この主回路1と電流検出回路2の構成においては、メイントランジスタ4とセンストランジスタ5のソース端子同士が接続され、メイントランジスタ4のドレイン端子とセンストランジスタ5のドレイン端子に印加する電圧を同一に制御するフィードバックループが形成されている。この電圧を同一に制御するフィードバックループは、電流検出用オペアンプ7を用いて構成されている。   In the configuration of the main circuit 1 and the current detection circuit 2, the source terminals of the main transistor 4 and the sense transistor 5 are connected to each other, and the voltage applied to the drain terminal of the main transistor 4 and the drain terminal of the sense transistor 5 is controlled to be the same. A feedback loop is formed. The feedback loop for controlling the voltage equally is configured using the current detection operational amplifier 7.

主回路1において、主電源3とメイントランジスタ4と負荷6を直列に接続し、メイントランジスタ4のゲート端子に入力端子11から電流調整信号を入力する。すなわち、主電源3のプラス端子(基準電位)はメイントランジスタ4のソース端子に接続する。メイントランジスタ4のドレイン端子は負荷6の一方の端子に接続する。負荷6の他方の端子と主電源3のマイナス端子はGND電位に接続する。   In the main circuit 1, the main power supply 3, the main transistor 4, and the load 6 are connected in series, and a current adjustment signal is input from the input terminal 11 to the gate terminal of the main transistor 4. That is, the positive terminal (reference potential) of the main power supply 3 is connected to the source terminal of the main transistor 4. The drain terminal of the main transistor 4 is connected to one terminal of the load 6. The other terminal of the load 6 and the negative terminal of the main power supply 3 are connected to the GND potential.

電流検出回路2において、メイントランジスタ4とセンストランジスタ5は、ゲート端子とソース端子を共通接続する。メイントランジスタ4のドレイン端子は負荷6の一方の端子と電流検出用オペアンプ7の非反転入力端子(+)に接続する。センストランジスタ5のドレイン端子は電流検出用オペアンプ7の反転入力端子(−)とトランジスタ8のドレイン端子に接続する。電流検出用オペアンプ7の出力はトランジスタ8のゲート端子に接続する。トランジスタ8のソース端子は電流検出抵抗9の一方の端子に接続する。電流検出抵抗9の他方の端子は補助電源10のマイナス端子に接続する。主電源3と補助電源10のプラス端子(基準電位)と、メイントランジスタ4とセンストランジスタ5のソース端子を共通に接続する。電流検出用オペアンプ7のプラス/マイナス電源端子は補助電源10のプラス/マイナス端子に接続され、この電流検出用オペアンプ7の駆動電流を補助電源10から供給する。   In the current detection circuit 2, the main transistor 4 and the sense transistor 5 have a gate terminal and a source terminal connected in common. The drain terminal of the main transistor 4 is connected to one terminal of the load 6 and the non-inverting input terminal (+) of the current detection operational amplifier 7. The drain terminal of the sense transistor 5 is connected to the inverting input terminal (−) of the current detection operational amplifier 7 and the drain terminal of the transistor 8. The output of the current detection operational amplifier 7 is connected to the gate terminal of the transistor 8. The source terminal of the transistor 8 is connected to one terminal of the current detection resistor 9. The other terminal of the current detection resistor 9 is connected to the negative terminal of the auxiliary power supply 10. The positive terminals (reference potential) of the main power supply 3 and the auxiliary power supply 10 and the source terminals of the main transistor 4 and the sense transistor 5 are connected in common. The plus / minus power supply terminal of the current detection operational amplifier 7 is connected to the plus / minus terminal of the auxiliary power supply 10, and the drive current of the current detection operational amplifier 7 is supplied from the auxiliary power supply 10.

メイントランジスタ4とセンストランジスタ5は相似な特性を持ち、同一半導体基板上に形成し、センストランジスタ5の大きさ(または単位トランジスタの個数など)はメイントランジスタ4の1/Nとする。前記両トランジスタ4,5の全てのノード電位が等しいとき、センストランジスタ5のオン抵抗はメイントランジスタ4のオン抵抗のN倍となり、センストランジスタ5にはメイントランジスタ4の1/Nの電流が流れる。   The main transistor 4 and the sense transistor 5 have similar characteristics, are formed on the same semiconductor substrate, and the size of the sense transistor 5 (or the number of unit transistors, etc.) is 1 / N of the main transistor 4. When all the node potentials of the transistors 4 and 5 are equal, the on-resistance of the sense transistor 5 is N times the on-resistance of the main transistor 4, and a current 1 / N of the main transistor 4 flows through the sense transistor 5.

図1の電源回路は、主電源3が出力する電圧が、メイントランジスタ4と負荷6の両端にかかり、メイントランジスタ4のゲート電圧状態と負荷6の状態に従い、負荷6へ電流を供給する。メイントランジスタ4とセンストランジスタ5のソース端子とゲート端子は共通接続されており、さらに、電流検出用オペアンプ7がフィードバックループを構成しているため、メイントランジスタ4とセンストランジスタ5のドレイン電圧は等しくなる。メイントランジスタ4とセンストランジスタ5の全ての端子電位が等しくなるため、メイントランジスタ4とセンストランジスタ5のオン抵抗比に従い、メイントランジスタ4に流れる電流に比例した電流が、センストランジスタ5に流れる。センストランジスタ5に流れる電流はトランジスタ8および電流検出抵抗9に流れ、電流検出抵抗9の両端電圧が検出電圧となる。補助電源10は、主電源3よりも小さな電圧からなり、センストランジスタ5とトランジスタ8と電流検出抵抗9に流れる電流と、電流検出用オペアンプ7を駆動する電流を供給する。   In the power supply circuit of FIG. 1, the voltage output from the main power supply 3 is applied to both ends of the main transistor 4 and the load 6, and current is supplied to the load 6 according to the gate voltage state of the main transistor 4 and the state of the load 6. Since the source terminal and gate terminal of the main transistor 4 and the sense transistor 5 are commonly connected, and the current detection operational amplifier 7 forms a feedback loop, the drain voltages of the main transistor 4 and the sense transistor 5 are equal. . Since all terminal potentials of the main transistor 4 and the sense transistor 5 are equal, a current proportional to the current flowing through the main transistor 4 flows through the sense transistor 5 in accordance with the on-resistance ratio of the main transistor 4 and sense transistor 5. The current flowing through the sense transistor 5 flows through the transistor 8 and the current detection resistor 9, and the voltage across the current detection resistor 9 becomes the detection voltage. The auxiliary power supply 10 has a voltage smaller than that of the main power supply 3 and supplies a current that flows through the sense transistor 5, the transistor 8, and the current detection resistor 9 and a current that drives the current detection operational amplifier 7.

このように、負荷6およびメイントランジスタ4に流れる電流を、電流検出用オペアンプ7を用いてセンストランジスタ5および電流検出抵抗9に精確に分流する電流検出回路2において、主電源3よりも小さな電圧の補助電源10を用いて主電源3から少し低い電位を設けて、高電圧がかかるメイントランジスタ4に流れる電流を検出する。   As described above, in the current detection circuit 2 that accurately diverts the current flowing through the load 6 and the main transistor 4 to the sense transistor 5 and the current detection resistor 9 using the current detection operational amplifier 7, a voltage smaller than that of the main power supply 3 is used. The auxiliary power supply 10 is used to provide a slightly lower potential from the main power supply 3 to detect the current flowing through the main transistor 4 to which a high voltage is applied.

本実施の形態1のように構成すれば、主回路1と電流検出回路2は個別に電流ルートが設定されており、メイントランジスタ4とセンストランジスタ5のソース端子間に存在する寄生インピーダンスの影響を受けずに電流検出が可能である。これにより、寄生インピーダンスによる電圧降下は発生しないので、検出精度の向上効果がある。さらに、補助電源10を使用せずに回路を構成する場合に比べて、電力損失が主電源3の電圧分の補助電源10の電圧倍になるため、大幅な損失低減効果が得られる。   If configured as in the first embodiment, the main circuit 1 and the current detection circuit 2 are individually set with current routes, and the influence of the parasitic impedance existing between the source terminals of the main transistor 4 and the sense transistor 5 is affected. Current detection is possible without receiving. As a result, a voltage drop due to parasitic impedance does not occur, which has an effect of improving detection accuracy. Furthermore, compared with the case where the circuit is configured without using the auxiliary power supply 10, the power loss is double the voltage of the auxiliary power supply 10 corresponding to the voltage of the main power supply 3, so that a significant loss reduction effect can be obtained.

なお、本実施の形態1では、トランジスタ8のローサイドに電流検出抵抗9を配置したが、トランジスタ8のハイサイドに電流検出抵抗9を配置しても良いし、センストランジスタ5に流れる電流のルート上であれば構わない。   Although the current detection resistor 9 is arranged on the low side of the transistor 8 in the first embodiment, the current detection resistor 9 may be arranged on the high side of the transistor 8 or on the route of the current flowing through the sense transistor 5. If it is okay.

また、本実施の形態1では、メイントランジスタ4とセンストランジスタ5のゲート端子を共通接続したが、電流を検出したいタイミングでメイントランジスタ4とセンストランジスタ5のゲート端子に等しい電圧が加われば良い。   In the first embodiment, the gate terminals of the main transistor 4 and the sense transistor 5 are connected in common. However, it is sufficient that an equal voltage is applied to the gate terminals of the main transistor 4 and the sense transistor 5 at a timing when current is desired to be detected.

また、本実施の形態1では、メイントランジスタ4とセンストランジスタ5はP型のMOSFETを例に挙げたが、この両トランジスタ4,5はN型のMOSFETでもよく、あるいはバイポーラトランジスタで構成しても同じである。トランジスタ8においても同様に、P型のMOSFET、バイポーラトランジスタや、可変抵抗、電圧−電流変換器などで構成することも可能である。例えば、各トランジスタをN型のMOSFETで構成した場合には、ソース端子とドレイン端子の接続が逆になり、また、各トランジスタをバイポーラトランジスタで構成した場合には、ソース端子はエミッタ端子、ドレイン端子はコレクタ端子、ゲート端子はベース端子にそれぞれ置き換わる。   In the first embodiment, the main transistor 4 and the sense transistor 5 are P-type MOSFETs as an example. However, both the transistors 4 and 5 may be N-type MOSFETs or bipolar transistors. The same. Similarly, the transistor 8 can be configured by a P-type MOSFET, a bipolar transistor, a variable resistor, a voltage-current converter, and the like. For example, when each transistor is composed of an N-type MOSFET, the connection between the source terminal and the drain terminal is reversed, and when each transistor is composed of a bipolar transistor, the source terminal is an emitter terminal and a drain terminal. Replaces the collector terminal and the gate terminal to the base terminal.

さらに、本実施の形態1の電流検出用オペアンプ7には、精確な電圧フィードバック回路を構成する必要があるため、電流検出用オペアンプ7のオフセット電圧を低減する回路として、コンデンサとスイッチなどから構成されるオフセットキャンセル回路を電流検出用オペアンプ7に組み込んでも良い。   Furthermore, since the current detection operational amplifier 7 according to the first embodiment needs to form an accurate voltage feedback circuit, the circuit for reducing the offset voltage of the current detection operational amplifier 7 includes a capacitor and a switch. An offset cancel circuit may be incorporated in the current detection operational amplifier 7.

(実施の形態2)
図2は、本発明の実施の形態2における電源回路の構成の一例を示す。
(Embodiment 2)
FIG. 2 shows an example of the configuration of the power supply circuit according to Embodiment 2 of the present invention.

本実施の形態2の電源回路は、前記実施の形態1(図1)で説明した主回路1と電流検出回路2に加え、制御部20を追加している。   In the power supply circuit of the second embodiment, a control unit 20 is added in addition to the main circuit 1 and the current detection circuit 2 described in the first embodiment (FIG. 1).

制御部20は、電流検出抵抗9における検出電圧の基準値を接地電位に変換する減算回路21と、主電源3の電源電圧を制御する制御回路22で構成される。   The control unit 20 includes a subtraction circuit 21 that converts a reference value of the detection voltage in the current detection resistor 9 to a ground potential, and a control circuit 22 that controls the power supply voltage of the main power supply 3.

減算回路21は、オペアンプ23と抵抗24、抵抗25、抵抗26、抵抗27で構成される。電流検出抵抗9の各端子を抵抗24,25を介してオペアンプ23の非反転入力端子/反転入力端子に接続する。オペアンプ23の非反転入力端子には一方の端子をGND電位に接続した抵抗26を接続する。オペアンプ23の反転入力端子と出力端子間には抵抗27を接続する。オペアンプ23の駆動電流は主電源3から供給する。このとき、電流ルートはメイントランジスタ4のソース端子とセンストランジスタ5のソース端子間を通らないように設計する。減算回路21は、電流検出抵抗9の両端に発生する電圧を入力し、差分電圧を電流情報として出力する。これにより、検出電圧の基準値を接地電位に変換できる。   The subtraction circuit 21 includes an operational amplifier 23, a resistor 24, a resistor 25, a resistor 26, and a resistor 27. Each terminal of the current detection resistor 9 is connected to the non-inverting input terminal / inverting input terminal of the operational amplifier 23 through resistors 24 and 25. A resistor 26 having one terminal connected to the GND potential is connected to the non-inverting input terminal of the operational amplifier 23. A resistor 27 is connected between the inverting input terminal and the output terminal of the operational amplifier 23. The driving current for the operational amplifier 23 is supplied from the main power supply 3. At this time, the current route is designed not to pass between the source terminal of the main transistor 4 and the source terminal of the sense transistor 5. The subtraction circuit 21 inputs a voltage generated at both ends of the current detection resistor 9, and outputs a differential voltage as current information. As a result, the reference value of the detection voltage can be converted to the ground potential.

制御回路22は、オペアンプ28とコンパレータ29と参照電圧30と抵抗31と抵抗32とコンデンサ33と電源34と電源35と三角波発生器36とで構成される。減算回路21の出力を抵抗31を介してオペアンプ28の反転入力端子に接続する。オペアンプ28の非反転入力端子には参照電圧30を接続する。オペアンプ28の出力端子はコンパレータ29の非反転入力端子に接続する。コンパレータ29の非反転入力端子には三角波発生器36を接続する。オペアンプ28の反転入力端子と出力端子間には抵抗32とコンデンサ33を接続する。オペアンプ28の駆動電流は電源34から供給する。コンパレータ29の駆動電流は電源35から供給する。減算回路21から出力された電流情報は制御回路22に入力され、電流情報に従い主回路1を制御する。ここでは、主回路1を制御する際に、電流情報は主電源3を駆動するPWM信号に変換する。   The control circuit 22 includes an operational amplifier 28, a comparator 29, a reference voltage 30, a resistor 31, a resistor 32, a capacitor 33, a power source 34, a power source 35, and a triangular wave generator 36. The output of the subtraction circuit 21 is connected to the inverting input terminal of the operational amplifier 28 through the resistor 31. A reference voltage 30 is connected to the non-inverting input terminal of the operational amplifier 28. The output terminal of the operational amplifier 28 is connected to the non-inverting input terminal of the comparator 29. A triangular wave generator 36 is connected to the non-inverting input terminal of the comparator 29. A resistor 32 and a capacitor 33 are connected between the inverting input terminal and the output terminal of the operational amplifier 28. The driving current for the operational amplifier 28 is supplied from the power supply 34. The driving current for the comparator 29 is supplied from the power source 35. The current information output from the subtraction circuit 21 is input to the control circuit 22 and controls the main circuit 1 according to the current information. Here, when the main circuit 1 is controlled, the current information is converted into a PWM signal for driving the main power supply 3.

本実施の形態2の構成にすることで、前記実施の形態1の効果に加えて、電流検出抵抗9の両端に発生する検出電圧の基準値を接地電位に変換できるので、これを主電源3の制御に利用することが可能となる。   By adopting the configuration of the second embodiment, in addition to the effects of the first embodiment, the reference value of the detection voltage generated at both ends of the current detection resistor 9 can be converted into the ground potential. It becomes possible to use it for control.

なお、本実施の形態2では、検出した電流情報を、主電源3を駆動するPWM信号に変換したが、制御回路22や主回路1の構成によって、検出した電流情報はメイントランジスタ4のゲート電圧に変換するなど、どのように使用しても構わない。   In the second embodiment, the detected current information is converted into a PWM signal for driving the main power supply 3. However, the detected current information depends on the configuration of the control circuit 22 and the main circuit 1, and the detected current information is the gate voltage of the main transistor 4. It does not matter how it is used.

(実施の形態3)
図3は、本発明の実施の形態3における電源回路の構成の一例を示す。
(Embodiment 3)
FIG. 3 shows an example of the configuration of the power supply circuit according to Embodiment 3 of the present invention.

本実施の形態3の電源回路は、前記実施の形態2(図2)とは減算回路21の構成が異なり、分圧抵抗40と分圧抵抗41と電源42を追加している。   The power supply circuit according to the third embodiment is different from the second embodiment (FIG. 2) in the configuration of the subtracting circuit 21 and includes a voltage dividing resistor 40, a voltage dividing resistor 41, and a power source.

減算回路21において、分圧抵抗40と分圧抵抗41は直列に接続され、分圧抵抗40の一方の端子を電流検出抵抗9の一方の端子に、分圧抵抗40と分圧抵抗41との接続ノードを抵抗24に、分圧抵抗41の一方の端子(GND電位)を抵抗25にそれぞれ接続する。この減算回路21において、電流検出抵抗9の一端に発生する検出電圧は、分圧抵抗40および分圧抵抗41で分圧され、分圧抵抗41の一端に発生する。また、オペアンプ23の駆動電流は低電圧の電源42から供給する。   In the subtraction circuit 21, the voltage dividing resistor 40 and the voltage dividing resistor 41 are connected in series. One terminal of the voltage dividing resistor 40 is connected to one terminal of the current detection resistor 9, and the voltage dividing resistor 40 and the voltage dividing resistor 41 are connected to each other. The connection node is connected to the resistor 24, and one terminal (GND potential) of the voltage dividing resistor 41 is connected to the resistor 25. In the subtraction circuit 21, the detection voltage generated at one end of the current detection resistor 9 is divided by the voltage dividing resistor 40 and the voltage dividing resistor 41 and is generated at one end of the voltage dividing resistor 41. The driving current for the operational amplifier 23 is supplied from a low voltage power source 42.

本実施の形態3の構成にすることで、前記実施の形態1の効果に加えて、オペアンプ23の駆動電圧を下げることが可能となり、制御回路22やICを駆動するための低電圧の電源42でオペアンプ23を駆動できる。これにより、オペアンプ23に発生する損失を大幅に削減することが可能となる。   By adopting the configuration of the third embodiment, in addition to the effects of the first embodiment, the drive voltage of the operational amplifier 23 can be lowered, and the low-voltage power source 42 for driving the control circuit 22 and the IC. Thus, the operational amplifier 23 can be driven. As a result, the loss generated in the operational amplifier 23 can be significantly reduced.

(実施の形態4)
図4は、本発明の実施の形態4における電源回路の構成の一例を示す。
(Embodiment 4)
FIG. 4 shows an example of the configuration of a power supply circuit according to Embodiment 4 of the present invention.

本実施の形態4の電源回路は、補助電源10の負の端子をGND電位よりも高いGND2電位とし、減算回路21および制御回路22をGND2電位で動作させる。さらに、制御部20には、分圧抵抗50と分圧抵抗51と参照電圧52とコンパレータ53と電源54を追加している。   In the power supply circuit according to the fourth embodiment, the negative terminal of the auxiliary power supply 10 is set to the GND2 potential higher than the GND potential, and the subtracting circuit 21 and the control circuit 22 are operated at the GND2 potential. Furthermore, a voltage dividing resistor 50, a voltage dividing resistor 51, a reference voltage 52, a comparator 53, and a power source 54 are added to the control unit 20.

分圧抵抗50と分圧抵抗51は直列に接続され、分圧抵抗50の一方の端子がコンパレータ29の出力に接続され、分圧抵抗40と分圧抵抗41との接続ノードをコンパレータ53の反転入力端子に、分圧抵抗51の一方の端子をGND電位にそれぞれ接続する。コンパレータ53の非反転入力端子には参照電圧52を接続する。コンパレータ53の駆動電流は電源54から供給する。制御回路22から出力されるPWM波形を分圧抵抗50と分圧抵抗51で電圧レベルを落とし、分圧抵抗50と分圧抵抗51が接続しているノードの電圧と参照電圧52をコンパレータ53で比較し、必要な電圧レベルのPWM波形を生成する。   The voltage dividing resistor 50 and the voltage dividing resistor 51 are connected in series, one terminal of the voltage dividing resistor 50 is connected to the output of the comparator 29, and the connection node between the voltage dividing resistor 40 and the voltage dividing resistor 41 is inverted by the comparator 53. One terminal of the voltage dividing resistor 51 is connected to the GND potential to the input terminal. A reference voltage 52 is connected to the non-inverting input terminal of the comparator 53. The drive current for the comparator 53 is supplied from the power supply 54. The voltage level of the PWM waveform output from the control circuit 22 is dropped by the voltage dividing resistor 50 and the voltage dividing resistor 51, and the voltage of the node to which the voltage dividing resistor 50 and the voltage dividing resistor 51 are connected and the reference voltage 52 are obtained by the comparator 53. The PWM waveform of the required voltage level is generated by comparison.

本実施の形態4の構成をとれば、制御回路22の一部が補助電源10の一端の電圧を基準に動作しており、GND2電位はGND電位よりも高い電位のため、全てのオペアンプ7,23,28およびコンパレータ29の駆動電圧を低電圧で実現でき、極めて低損失な制御部20を構成することが可能となる。   If the configuration of the fourth embodiment is adopted, a part of the control circuit 22 operates based on the voltage at one end of the auxiliary power supply 10, and the GND2 potential is higher than the GND potential. It is possible to realize the drive voltage of the control circuits 23 and 28 and the comparator 29 with a low voltage, and to configure the control unit 20 with extremely low loss.

(実施の形態5)
図5は、本発明の実施の形態5における電源回路の構成の一例を示す。
(Embodiment 5)
FIG. 5 shows an example of the configuration of a power supply circuit according to Embodiment 5 of the present invention.

本実施の形態5の電源回路は、前記実施の形態2(図2)の主回路1と制御回路22は同じであるが、電流検出回路2と減算回路21が異なる。電流検出回路2には、トランジスタ60とトランジスタ61とトランジスタ62とトランジスタ63と電流検出抵抗64を構成している。トランジスタ60とトランジスタ61、トランジスタ62とトランジスタ63はそれぞれカレントミラー回路を構成し、センストランジスタ5とトランジスタ8に流れる検出電流が電流検出抵抗64に流れるように構成している。また、減算回路21において、オペアンプ23の駆動電流は低電圧の電源42から供給する。   In the power supply circuit of the fifth embodiment, the main circuit 1 and the control circuit 22 of the second embodiment (FIG. 2) are the same, but the current detection circuit 2 and the subtraction circuit 21 are different. The current detection circuit 2 includes a transistor 60, a transistor 61, a transistor 62, a transistor 63, and a current detection resistor 64. The transistors 60 and 61, the transistors 62 and 63 constitute current mirror circuits, respectively, and the detection current flowing through the sense transistor 5 and the transistor 8 flows through the current detection resistor 64. In the subtracting circuit 21, the driving current for the operational amplifier 23 is supplied from a low voltage power source 42.

電流検出回路2は、トランジスタ60とトランジスタ61で構成される第1のカレントミラー回路およびトランジスタ62とトランジスタ63で構成される第2のカレントミラー回路により、負荷6に流れる電流に比例しているセンストランジスタ5とトランジスタ8に流れる検出電流を電流検出抵抗64に流し、この電流検出抵抗64の両端に検出電圧が得られる。   The current detection circuit 2 is sensed in proportion to the current flowing through the load 6 by the first current mirror circuit composed of the transistor 60 and the transistor 61 and the second current mirror circuit composed of the transistor 62 and the transistor 63. The detection current flowing through the transistor 5 and the transistor 8 is supplied to the current detection resistor 64, and a detection voltage is obtained across the current detection resistor 64.

本実施の形態5では、この構成としているため、電流検出抵抗64に発生する電圧はGND電位から比例した検出電圧が得られるため、制御部20は全て低電圧で駆動することが可能となる。よって、減算回路21の駆動電圧は低電圧で駆動することができるため、低損失な減算回路21を構成できる。また、電流検出回路2もトランジスタ63だけ高電圧がかかるため、第1のカレントミラー回路および第2のカレントミラー回路の電流値を調整することで損失を抑制し、電流検出回路2のその他の回路は低電圧で動作ができるため、損失を抑えることが可能となる。   In the fifth embodiment, since this configuration is adopted, a detection voltage proportional to the GND potential can be obtained as the voltage generated in the current detection resistor 64, so that the control unit 20 can be driven at a low voltage. Therefore, since the drive voltage of the subtraction circuit 21 can be driven at a low voltage, the low loss subtraction circuit 21 can be configured. Since the current detection circuit 2 is also applied with a high voltage only by the transistor 63, the loss is suppressed by adjusting the current values of the first current mirror circuit and the second current mirror circuit, and the other circuits of the current detection circuit 2 are controlled. Can operate at a low voltage, so that loss can be suppressed.

なお、本実施の形態5の両カレントミラー回路には、左右に加わる電圧が異なるため、精確な電流を検出するためにはウィルソン型カレントミラー回路を用いても良い。   The current mirror circuits of the fifth embodiment have different voltages applied to the left and right, so that a Wilson current mirror circuit may be used to detect an accurate current.

(実施の形態6)
図6は、本発明の実施の形態6における電源回路の構成の一例を示す。
(Embodiment 6)
FIG. 6 shows an example of the configuration of a power supply circuit according to Embodiment 6 of the present invention.

本実施の形態6の電源回路は、前記実施の形態1(図1)に、メイントランジスタ4およびセンストランジスタ5のオフ時の保護のため、電流検出抵抗9に流れる電流を遮断するためのスイッチ71、スイッチ72、スイッチ73、スイッチ74を追加している。スイッチ71とスイッチ72は、メイントランジスタ4およびセンストランジスタ5と同期し、各トランジスタ4,5がオンの時は対応する各スイッチ72,71はオンとなり、逆にオフの時はオフとなる。スイッチ73とスイッチ74は、メイントランジスタ4およびセンストランジスタ5と逆相の信号で同期し、各トランジスタ4,5がオンの時は対応する各スイッチ74,73はオフとなり、逆にオフの時はオンとなる。   The power supply circuit according to the sixth embodiment is similar to the first embodiment (FIG. 1) in that a switch 71 for cutting off the current flowing through the current detection resistor 9 is used to protect the main transistor 4 and the sense transistor 5 when they are off. , A switch 72, a switch 73, and a switch 74 are added. The switch 71 and the switch 72 are synchronized with the main transistor 4 and the sense transistor 5, and the corresponding switches 72 and 71 are turned on when the transistors 4 and 5 are turned on, and are turned off when turned off. The switch 73 and the switch 74 are synchronized with a signal having a phase opposite to that of the main transistor 4 and the sense transistor 5. When the transistors 4 and 5 are turned on, the corresponding switches 74 and 73 are turned off. Turn on.

本実施の形態6では、スイッチ71、スイッチ72、スイッチ73、スイッチ74により、メイントランジスタ4およびセンストランジスタ5がオフの状態のときは電流検出抵抗9に流れる電流を遮断し、電流検出抵抗9には電流が流れない構成となっている。さらに、不確定なノードの電位を確定させる効果があり、電流検出用オペアンプ7の高速応答性にも寄与することが可能となる。   In the sixth embodiment, the switch 71, the switch 72, the switch 73, and the switch 74 block the current flowing through the current detection resistor 9 when the main transistor 4 and the sense transistor 5 are in the OFF state, Has a configuration in which no current flows. Furthermore, there is an effect of determining the potential of an indeterminate node, which can contribute to the high-speed response of the current detection operational amplifier 7.

(実施の形態7)
図7は、本発明の実施の形態7における電源回路の構成の一例を示す。
(Embodiment 7)
FIG. 7 shows an example of the configuration of a power supply circuit according to Embodiment 7 of the present invention.

本実施の形態7の電源回路において、主回路1は、主電源3から負荷6へ電流を供給し、メイントランジスタ4で電流のオン/オフおよび電流値の調整を行う回路である。前記実施の形態1(図1)とは、メイントランジスタ4が負荷6のローサイドに接続されている点が異なる。すなわち、主電源3のプラス端子は負荷6の一方の端子に接続する。負荷6の他方の端子はメイントランジスタ4のドレイン端子に接続する。メイントランジスタ4のソース端子と主電源3のマイナス端子はGND電位に接続する。   In the power supply circuit according to the seventh embodiment, the main circuit 1 is a circuit that supplies current from the main power supply 3 to the load 6 and performs on / off of the current and adjustment of the current value by the main transistor 4. The difference from the first embodiment (FIG. 1) is that the main transistor 4 is connected to the low side of the load 6. That is, the plus terminal of the main power supply 3 is connected to one terminal of the load 6. The other terminal of the load 6 is connected to the drain terminal of the main transistor 4. The source terminal of the main transistor 4 and the negative terminal of the main power supply 3 are connected to the GND potential.

電流検出回路2は、メイントランジスタ4とドレイン端子が共通接続され、ソース端子が電流検出用オペアンプ7を用いてメイントランジスタ4と同じ電位となるようにフィードバックループが形成されているセンストランジスタ5を有し、メイントランジスタ4に流れる電流に比例した検出電流が電流検出抵抗9に流れるように構成されている。すなわち、メイントランジスタ4とセンストランジスタ5は、ゲート端子とドレイン端子を共通接続する。メイントランジスタ4のソース端子は補助電源10のプラス端子と電流検出用オペアンプ7の非反転入力端子(+)に接続する。センストランジスタ5のソース端子は電流検出用オペアンプ7の反転入力端子(−)とトランジスタ8のドレイン端子に接続する。電流検出用オペアンプ7の出力はトランジスタ8のゲート端子に接続する。トランジスタ8のソース端子は電流検出抵抗9の一方の端子に接続する。電流検出抵抗9の他方の端子は補助電源10のマイナス端子に接続する。電流検出用オペアンプ7のプラス/マイナス電源端子は補助電源81のプラス端子/補助電源10のマイナス端子に接続される。この電流検出回路2において、電流検出抵抗9に十分な検出電圧を発生させるためには補助電源10が必要であり、主電源3のマイナス端子のGND電位を基準電圧とし、この基準電圧よりも低い電位で電流検出回路2が動作している。   The current detection circuit 2 has a sense transistor 5 in which a main transistor 4 and a drain terminal are connected in common and a feedback loop is formed so that a source terminal has the same potential as the main transistor 4 using a current detection operational amplifier 7. The detection current proportional to the current flowing through the main transistor 4 is configured to flow through the current detection resistor 9. That is, the main transistor 4 and the sense transistor 5 commonly connect the gate terminal and the drain terminal. The source terminal of the main transistor 4 is connected to the plus terminal of the auxiliary power supply 10 and the non-inverting input terminal (+) of the current detection operational amplifier 7. The source terminal of the sense transistor 5 is connected to the inverting input terminal (−) of the current detection operational amplifier 7 and the drain terminal of the transistor 8. The output of the current detection operational amplifier 7 is connected to the gate terminal of the transistor 8. The source terminal of the transistor 8 is connected to one terminal of the current detection resistor 9. The other terminal of the current detection resistor 9 is connected to the negative terminal of the auxiliary power supply 10. The plus / minus power supply terminal of the current detection operational amplifier 7 is connected to the plus terminal / auxiliary power supply 10 minus terminal of the auxiliary power supply 81. In this current detection circuit 2, an auxiliary power supply 10 is necessary to generate a sufficient detection voltage in the current detection resistor 9, and the GND potential of the negative terminal of the main power supply 3 is used as a reference voltage, which is lower than this reference voltage. The current detection circuit 2 is operating at the potential.

また、制御部20には減算回路21に代えて加減算回路82を構成し、この加減算回路82には、電流検出抵抗9の両端電圧が入力されるが、補助電源10が出力する電圧の分だけ低い電圧となるため、補助電源10と同じ電圧を出力する補助電源81を設け、補助電源81の電圧を抵抗83を介して電流検出抵抗9の両端電圧に加算する。この加減算回路82の出力は、GND電位から負荷電流に比例した電圧が検出でき、制御回路22に負荷電流情報を伝達する。   Further, the control unit 20 includes an addition / subtraction circuit 82 instead of the subtraction circuit 21, and the voltage across the current detection resistor 9 is input to the addition / subtraction circuit 82, but only the voltage output from the auxiliary power supply 10. Since the voltage is low, an auxiliary power supply 81 that outputs the same voltage as the auxiliary power supply 10 is provided, and the voltage of the auxiliary power supply 81 is added to the voltage across the current detection resistor 9 via the resistor 83. The output of the addition / subtraction circuit 82 can detect a voltage proportional to the load current from the GND potential, and transmits the load current information to the control circuit 22.

本実施の形態7では、主電源3のマイナス端子のGND電位を基準電圧とし、加減算回路82はGND電位から負荷電流に比例した電圧を検出して制御回路22に伝達することで、前記実施の形態1や2などと同様の効果を得ることが可能となる。   In the seventh embodiment, the GND potential at the minus terminal of the main power supply 3 is used as a reference voltage, and the adder / subtractor circuit 82 detects a voltage proportional to the load current from the GND potential and transmits the detected voltage to the control circuit 22, so that It is possible to obtain the same effects as those of Embodiments 1 and 2.

(実施の形態8)
図8は、本発明の実施の形態8における電源回路を搭載した半導体装置の構成の一例を示す。
(Embodiment 8)
FIG. 8 shows an example of the configuration of a semiconductor device on which the power supply circuit according to the eighth embodiment of the present invention is mounted.

本実施の形態8の半導体装置は、前記実施の形態2の電源回路(図2)をもとに、半導体素子のパッケージの例として電流検出機能を有するトランジスタパッケージ90を記述したものである。なお、半導体装置の構成は、前記実施の形態2の電源回路に限らず、前記実施の形態1や実施の形態3〜7の電源回路を搭載した場合にも適用可能であることは言うまでもない。   The semiconductor device according to the eighth embodiment describes a transistor package 90 having a current detection function as an example of a semiconductor element package based on the power supply circuit according to the second embodiment (FIG. 2). Needless to say, the configuration of the semiconductor device is not limited to the power supply circuit of the second embodiment, but can also be applied to the case where the power supply circuit of the first embodiment or the third to seventh embodiments is mounted.

トランジスタパッケージ90は、パワートランジスタチップ91と電流検出用ICチップ92で構成される。   The transistor package 90 includes a power transistor chip 91 and a current detection IC chip 92.

パワートランジスタチップ91には、メイントランジスタ4とセンストランジスタ5を同一基板上に生成する。同一基板上で生成することによりメイントランジスタ4とセンストランジスタ5の特性は相似となる。   In the power transistor chip 91, the main transistor 4 and the sense transistor 5 are generated on the same substrate. By generating on the same substrate, the characteristics of the main transistor 4 and the sense transistor 5 are similar.

電流検出用ICチップ92は、電流検出用オペアンプ7、トランジスタ8,93、補助電源10、抵抗94、減算回路21、補助電源生成回路95などで構成される。この電流検出用ICチップ92には、メイントランジスタ4と負荷6と電流調整信号の入力端子11との間にトランジスタ93と抵抗94を追加し、また補助電源10の電圧生成のための補助電源生成回路95も追加している。   The current detection IC chip 92 includes a current detection operational amplifier 7, transistors 8 and 93, an auxiliary power supply 10, a resistor 94, a subtraction circuit 21, an auxiliary power supply generation circuit 95, and the like. In this current detection IC chip 92, a transistor 93 and a resistor 94 are added between the main transistor 4, the load 6, and the current adjustment signal input terminal 11, and auxiliary power generation for generating a voltage of the auxiliary power supply 10 is performed. A circuit 95 is also added.

電流検出抵抗9は、抵抗の精度を確保するために電流検出用ICチップ92の外部に接続する。その他に、主電源3、負荷6、制御回路22および基準電源96も外部に接続する。   The current detection resistor 9 is connected to the outside of the current detection IC chip 92 in order to ensure resistance accuracy. In addition, the main power supply 3, the load 6, the control circuit 22, and the reference power supply 96 are also connected to the outside.

このような構成において、トランジスタパッケージ90に補助電源の電圧を生成するための基準電源96が入力され、この基準電源96の電圧に基づいて、電流検出用ICチップ92内の補助電源生成回路95において補助電源10の電圧が生成される。また、電流検出抵抗9の両端に発生する電圧を減算回路21に入力し、この減算回路21の出力は制御回路22に入力され、主電源3を駆動する構成となっている。   In such a configuration, the reference power supply 96 for generating the voltage of the auxiliary power supply is input to the transistor package 90, and the auxiliary power supply generation circuit 95 in the current detection IC chip 92 is based on the voltage of the reference power supply 96. A voltage of the auxiliary power supply 10 is generated. The voltage generated at both ends of the current detection resistor 9 is input to the subtraction circuit 21, and the output of the subtraction circuit 21 is input to the control circuit 22 to drive the main power supply 3.

本実施の形態8では、前記実施の形態2の電源回路の他、前記実施の形態1や実施の形態3〜7の電源回路を搭載した半導体装置に適用した場合にも、前記実施の形態1〜7などと同様に、検出精度の向上効果と大幅な損失低減効果が得られるので、高精度で低損失な電源回路を搭載した半導体装置を構成することが可能となる。   In the eighth embodiment, in addition to the power supply circuit of the second embodiment, the first embodiment also applies to a semiconductor device mounted with the power supply circuit of the first embodiment or the third to seventh embodiments. Since the detection accuracy improvement effect and the significant loss reduction effect can be obtained in the same manner as in .about.7, etc., it is possible to configure a semiconductor device equipped with a highly accurate and low loss power supply circuit.

さらに、本実施の形態のような電源回路を搭載した半導体装置(トランジスタパッケージ90)においては、その電源回路を利用した制御回路22や、その制御回路22を利用した制御装置(主電源3、負荷6、電流検出抵抗9、制御回路22および基準電源96を含む装置)などにも適用することができる。   Further, in a semiconductor device (transistor package 90) equipped with a power supply circuit as in the present embodiment, a control circuit 22 using the power supply circuit, or a control device using the control circuit 22 (main power supply 3, load 6, a device including a current detection resistor 9, a control circuit 22, and a reference power source 96).

以上、本発明者によってなされた発明を8つの実施の形態に基づき具体的に説明したが、本発明は、これらの実施の形態を組み合わせて用いることも可能である。   Although the invention made by the present inventor has been specifically described based on the eight embodiments, the present invention can also be used in combination with these embodiments.

また、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施の形態においては、メイントランジスタ4、センストランジスタ5としてMOSFETを使用したものを示したが、これらのトランジスタはバイポーラトランジスタやIGBT等で構成することもできる。   Further, the present invention is not limited to the above-described embodiment, and it is needless to say that various changes can be made without departing from the gist thereof. For example, in the above-described embodiment, MOSFETs are used as the main transistor 4 and the sense transistor 5, but these transistors may be composed of bipolar transistors, IGBTs, or the like.

以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるLED電源の調光スイッチをイメージして説明したが、本発明はトランジスタに流れる電流を検出したい場合、つまり、昇圧形スイッチング・レギュレータのハイサイドスイッチおよびローサイドスイッチや、降圧形スイッチング・レギュレータのハイサイドスイッチおよびローサイドスイッチ、または、各種電子機器のロードスイッチなどにも広く利用することができる。   In the above description, the invention made mainly by the present inventor has been described in the light of the dimming switch of the LED power source, which is the field of use behind the invention, but the present invention is intended to detect the current flowing through the transistor, that is, It can be widely used as a high-side switch and a low-side switch for a step-up switching regulator, a high-side switch and a low-side switch for a step-down switching regulator, or a load switch for various electronic devices.

本発明の実施の形態1における電源回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the power supply circuit in Embodiment 1 of this invention. 本発明の実施の形態2における電源回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the power supply circuit in Embodiment 2 of this invention. 本発明の実施の形態3における電源回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the power supply circuit in Embodiment 3 of this invention. 本発明の実施の形態4における電源回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the power supply circuit in Embodiment 4 of this invention. 本発明の実施の形態5における電源回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the power supply circuit in Embodiment 5 of this invention. 本発明の実施の形態6における電源回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the power supply circuit in Embodiment 6 of this invention. 本発明の実施の形態7における電源回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the power supply circuit in Embodiment 7 of this invention. 本発明の実施の形態8における電源回路を搭載した半導体装置の構成の一例を示す図である。It is a figure which shows an example of a structure of the semiconductor device carrying the power supply circuit in Embodiment 8 of this invention.

符号の説明Explanation of symbols

1…主回路、2…電流検出回路、3…主電源、4…メイントランジスタ、5…センストランジスタ、6…負荷、7…電流検出用オペアンプ、8…トランジスタ、9…電流検出抵抗、10…補助電源、11…入力端子、
20…制御部、21…減算回路、22…制御回路、23…オペアンプ、24,25,26,27…抵抗、28…オペアンプ、29…コンパレータ、30…参照電圧、31,32…抵抗、33…コンデンサ、34,35…電源、36…三角波発生器、
40,41…分圧抵抗、42…電源、
50,51…分圧抵抗、52…参照電圧、53…コンパレータ、54…電源、
60,61,62,63…トランジスタ、64…電流検出抵抗、
71,72,73,74…スイッチ、
81…補助電源、82…加減算回路、83…抵抗、
90…トランジスタパッケージ、91…パワートランジスタチップ、92…電流検出用ICチップ、93…トランジスタ、94…抵抗、95…補助電源生成回路、96…基準電源。
DESCRIPTION OF SYMBOLS 1 ... Main circuit, 2 ... Current detection circuit, 3 ... Main power supply, 4 ... Main transistor, 5 ... Sense transistor, 6 ... Load, 7 ... Current detection operational amplifier, 8 ... Transistor, 9 ... Current detection resistance, 10 ... Auxiliary Power supply, 11 ... input terminal,
DESCRIPTION OF SYMBOLS 20 ... Control part, 21 ... Subtraction circuit, 22 ... Control circuit, 23 ... Operational amplifier, 24, 25, 26, 27 ... Resistance, 28 ... Operational amplifier, 29 ... Comparator, 30 ... Reference voltage, 31, 32 ... Resistance, 33 ... Capacitors, 34, 35 ... power source, 36 ... triangular wave generator,
40, 41 ... voltage dividing resistor, 42 ... power supply,
50, 51 ... Voltage dividing resistor, 52 ... Reference voltage, 53 ... Comparator, 54 ... Power supply,
60, 61, 62, 63 ... transistor, 64 ... current detection resistor,
71, 72, 73, 74 ... switches,
81 ... Auxiliary power supply, 82 ... Addition / subtraction circuit, 83 ... Resistance,
DESCRIPTION OF SYMBOLS 90 ... Transistor package, 91 ... Power transistor chip, 92 ... Current detection IC chip, 93 ... Transistor, 94 ... Resistor, 95 ... Auxiliary power generation circuit, 96 ... Reference power supply

Claims (13)

負荷電流を供給する第1の電源と、前記負荷電流を調整する第1のトランジスタと、前記第1のトランジスタと特性が相似な第2のトランジスタと、前記第2のトランジスタに接続される電流検出抵抗を有し、前記第1のトランジスタの一方の端子と前記第2のトランジスタの一方の端子のソース端子同士またはエミッタ端子同士か、ドレイン端子同士またはコレクタ端子同士が接続され、前記第1のトランジスタの他方の端子と前記第2のトランジスタの他方の端子に印加する電圧を同一に制御するフィードバックループが形成される電源回路であって、
前記第1の電源の一端を基準電位とし、前記基準電位に一端が接続される第2の電源を有し、前記第2の電源が前記第2のトランジスタに流れる電流を供給することを特徴とする電源回路。
A first power source for supplying a load current; a first transistor for adjusting the load current; a second transistor having characteristics similar to those of the first transistor; and a current detection connected to the second transistor. A first terminal of the first transistor and one terminal of the second transistor connected to each other between source terminals or emitter terminals, or between drain terminals or collector terminals; A power supply circuit in which a feedback loop is formed to control the same voltage applied to the other terminal of the second transistor and the other terminal of the second transistor,
One end of the first power supply is used as a reference potential, the second power supply has a second power supply connected to the reference potential, and the second power supply supplies a current flowing through the second transistor. Power supply circuit.
請求項1に記載の電源回路において、
さらに、前記第1のトランジスタの他方の端子と前記第2のトランジスタの他方の端子に接続されるオペアンプを有し、前記電圧を同一に制御するフィードバックループを前記オペアンプを用いて構成することを特徴とする電源回路。
The power supply circuit according to claim 1,
Furthermore, an operational amplifier connected to the other terminal of the first transistor and the other terminal of the second transistor is provided, and a feedback loop for controlling the same voltage is configured using the operational amplifier. Power supply circuit.
請求項2に記載の電源回路において、
前記オペアンプの駆動電源を前記第2の電源が供給することを特徴とする電源回路。
The power supply circuit according to claim 2,
The power supply circuit, wherein the second power supply supplies driving power for the operational amplifier.
請求項2に記載の電源回路において、
さらに、前記オペアンプのオフセット電圧を低減する回路を有することを特徴とする電源回路。
The power supply circuit according to claim 2,
The power supply circuit further comprises a circuit for reducing an offset voltage of the operational amplifier.
請求項2に記載の電源回路において、
さらに、前記第1のトランジスタがオフ時に前記電流検出抵抗に流れる電流を遮断するためのスイッチを有することを特徴とする電源回路。
The power supply circuit according to claim 2,
The power supply circuit further includes a switch for cutting off a current flowing through the current detection resistor when the first transistor is off.
請求項2に記載の電源回路において、
さらに、前記電流検出抵抗における検出電圧の基準値を接地電位に変換する回路を有することを特徴とする電源回路。
The power supply circuit according to claim 2,
And a circuit for converting a reference value of a detection voltage in the current detection resistor into a ground potential.
請求項2に記載の電源回路において、
さらに、前記第1の電源の電源電圧を制御する制御部を有し、前記制御部の一部が前記第2の電源の一端の電圧を基準に動作することを特徴とする電源回路。
The power supply circuit according to claim 2,
The power supply circuit further includes a control unit that controls a power supply voltage of the first power supply, and a part of the control unit operates based on a voltage at one end of the second power supply.
請求項1〜7のいずれか1項に記載の電源回路を有することを特徴とする半導体装置。   A semiconductor device comprising the power supply circuit according to claim 1. 負荷電流を調整する第1のトランジスタと、前記第1のトランジスタと特性が相似な第2のトランジスタを有し、前記第1のトランジスタの一方の端子と前記第2のトランジスタの一方の端子のソース端子同士またはエミッタ端子同士か、ドレイン端子同士またはコレクタ端子同士が接続され、前記第1のトランジスタと前記第2のトランジスタは同一の第1の基板上に構成される半導体装置であって、
前記半導体装置内に、前記第1の基板とは異なる第2の基板を有し、前記第2の基板上に電流を検出するための回路を構成し、負荷電流に依存する検出電流または検出電圧を出力することを特徴とする半導体装置。
A first transistor for adjusting a load current; a second transistor having characteristics similar to those of the first transistor; and a source of one terminal of the first transistor and one terminal of the second transistor The first transistor and the second transistor are semiconductor devices configured on the same first substrate, wherein terminals or emitter terminals, drain terminals or collector terminals are connected to each other.
The semiconductor device has a second substrate different from the first substrate, constitutes a circuit for detecting a current on the second substrate, and a detection current or a detection voltage depending on a load current Output.
請求項9に記載の半導体装置において、
前記第1のトランジスタの他方の端子と前記第2のトランジスタの他方の端子に印加する電圧を同一に制御するフィードバックループが形成されることを特徴とする半導体装置。
The semiconductor device according to claim 9.
A semiconductor device, wherein a feedback loop is formed to control the voltage applied to the other terminal of the first transistor and the other terminal of the second transistor in the same manner.
請求項10に記載の半導体装置において、
前記第2の基板上に、さらに前記第1のトランジスタの他方の端子と前記第2のトランジスタの他方の端子に接続されるオペアンプを構成し、前記電圧を同一に制御するフィードバックループを前記オペアンプを用いて構成することを特徴とする半導体装置。
The semiconductor device according to claim 10.
On the second substrate, an operational amplifier connected to the other terminal of the first transistor and the other terminal of the second transistor is configured, and a feedback loop for controlling the voltage equally is provided on the operational amplifier. A semiconductor device characterized by being used.
請求項11に記載の半導体装置において、
前記半導体装置の外部に電流検出抵抗を接続し、前記電流検出抵抗の両端に発生する電圧の基準電位は、第1の電源の電圧から前記第1の電源の電圧よりも小さな電圧の第2の電源の電圧を減算した電位であることを特徴とする半導体装置。
The semiconductor device according to claim 11,
A current detection resistor is connected to the outside of the semiconductor device, and a reference potential of a voltage generated at both ends of the current detection resistor is a second voltage having a voltage lower than the voltage of the first power supply from the voltage of the first power supply. A semiconductor device having a potential obtained by subtracting a voltage of a power source.
請求項12に記載の半導体装置において、
前記第2の基板上に、さらに前記電流検出抵抗における検出電圧の基準値を接地電位に変換する減算回路と、前記第2の電源の電圧を生成するための補助電源生成回路を構成していることを特徴とする半導体装置。
The semiconductor device according to claim 12,
On the second substrate, a subtraction circuit for converting a reference value of a detection voltage in the current detection resistor into a ground potential and an auxiliary power generation circuit for generating a voltage of the second power source are configured. A semiconductor device.
JP2007245745A 2007-09-21 2007-09-21 Power circuit and semiconductor device Pending JP2009075957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007245745A JP2009075957A (en) 2007-09-21 2007-09-21 Power circuit and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007245745A JP2009075957A (en) 2007-09-21 2007-09-21 Power circuit and semiconductor device

Publications (1)

Publication Number Publication Date
JP2009075957A true JP2009075957A (en) 2009-04-09

Family

ID=40610845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007245745A Pending JP2009075957A (en) 2007-09-21 2007-09-21 Power circuit and semiconductor device

Country Status (1)

Country Link
JP (1) JP2009075957A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064693A (en) * 2009-11-18 2011-05-18 瑞萨电子株式会社 Driving method of switching element and power supply unit
CN103633824A (en) * 2013-10-10 2014-03-12 吴宗宪 Switching power-supply control method and system
JPWO2012137670A1 (en) * 2011-04-05 2014-07-28 ルネサスエレクトロニクス株式会社 Load current detection circuit
JP2016063674A (en) * 2014-09-19 2016-04-25 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2016133414A (en) * 2015-01-20 2016-07-25 株式会社デンソー Switching element drive device
JP2019501539A (en) * 2016-01-04 2019-01-17 シリコン・ライン・ゲー・エム・ベー・ハー Circuit structure and method for controlling and measuring the current of at least one charge device, in particular at least one laser diode
WO2021016153A1 (en) * 2019-07-19 2021-01-28 Texas Instruments Incorporated Methods and apparatus for current sensing and current limiting
CN115268549A (en) * 2022-09-28 2022-11-01 成都芯翼科技有限公司 Circuit for reducing input-output voltage difference of LDO (low dropout regulator) and low dropout regulator

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167277A (en) * 1986-12-17 1988-07-11 エス・ジー・エス ミクロエレトロニカ エス・ピー・エー Linear type measuring circuit
JPS6483156A (en) * 1987-09-25 1989-03-28 Hitachi Ltd Detecting circuit of current
JPH06180332A (en) * 1992-12-14 1994-06-28 Nec Kansai Ltd Current detection circuit
JPH07113826A (en) * 1993-10-15 1995-05-02 Nippon Motorola Ltd Semiconductor integrated circuit apparatus for detecting load current without loss
JPH08334534A (en) * 1995-06-07 1996-12-17 Siemens Ag Circuit device for detection of load current of power semiconductor entity
JP2002017036A (en) * 2000-06-29 2002-01-18 Nissan Motor Co Ltd Over-current detection circuit
JP2002078194A (en) * 2000-08-31 2002-03-15 Komatsu Ltd Solenoid drive device
JP2005304210A (en) * 2004-04-14 2005-10-27 Renesas Technology Corp Power supply driver apparatus and switching regulator
JP2006271098A (en) * 2005-03-24 2006-10-05 Hitachi Ltd Power converter
JP2006331080A (en) * 2005-05-26 2006-12-07 Fuji Electric Device Technology Co Ltd Power circuit
JP2007074831A (en) * 2005-09-07 2007-03-22 Jtekt Corp Motor controller and steering unit for vehicle using the same
WO2007074828A1 (en) * 2005-12-26 2007-07-05 Autonetworks Technologies, Ltd. Power supply control device and its threshold value modification method
JP2007195006A (en) * 2006-01-20 2007-08-02 Denso Corp Overcurrent detection circuit
JP2009053081A (en) * 2007-08-28 2009-03-12 Fuji Electric Device Technology Co Ltd Multichip semiconductor device and its manufacturing method

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167277A (en) * 1986-12-17 1988-07-11 エス・ジー・エス ミクロエレトロニカ エス・ピー・エー Linear type measuring circuit
JPS6483156A (en) * 1987-09-25 1989-03-28 Hitachi Ltd Detecting circuit of current
JPH06180332A (en) * 1992-12-14 1994-06-28 Nec Kansai Ltd Current detection circuit
JPH07113826A (en) * 1993-10-15 1995-05-02 Nippon Motorola Ltd Semiconductor integrated circuit apparatus for detecting load current without loss
JPH08334534A (en) * 1995-06-07 1996-12-17 Siemens Ag Circuit device for detection of load current of power semiconductor entity
JP2002017036A (en) * 2000-06-29 2002-01-18 Nissan Motor Co Ltd Over-current detection circuit
JP2002078194A (en) * 2000-08-31 2002-03-15 Komatsu Ltd Solenoid drive device
JP2005304210A (en) * 2004-04-14 2005-10-27 Renesas Technology Corp Power supply driver apparatus and switching regulator
JP2006271098A (en) * 2005-03-24 2006-10-05 Hitachi Ltd Power converter
JP2006331080A (en) * 2005-05-26 2006-12-07 Fuji Electric Device Technology Co Ltd Power circuit
JP2007074831A (en) * 2005-09-07 2007-03-22 Jtekt Corp Motor controller and steering unit for vehicle using the same
WO2007074828A1 (en) * 2005-12-26 2007-07-05 Autonetworks Technologies, Ltd. Power supply control device and its threshold value modification method
JP2007195006A (en) * 2006-01-20 2007-08-02 Denso Corp Overcurrent detection circuit
JP2009053081A (en) * 2007-08-28 2009-03-12 Fuji Electric Device Technology Co Ltd Multichip semiconductor device and its manufacturing method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064693A (en) * 2009-11-18 2011-05-18 瑞萨电子株式会社 Driving method of switching element and power supply unit
JPWO2012137670A1 (en) * 2011-04-05 2014-07-28 ルネサスエレクトロニクス株式会社 Load current detection circuit
JP5666694B2 (en) * 2011-04-05 2015-02-12 ルネサスエレクトロニクス株式会社 Load current detection circuit
CN103633824A (en) * 2013-10-10 2014-03-12 吴宗宪 Switching power-supply control method and system
JP2016063674A (en) * 2014-09-19 2016-04-25 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2016133414A (en) * 2015-01-20 2016-07-25 株式会社デンソー Switching element drive device
JP2019501539A (en) * 2016-01-04 2019-01-17 シリコン・ライン・ゲー・エム・ベー・ハー Circuit structure and method for controlling and measuring the current of at least one charge device, in particular at least one laser diode
JP7152016B2 (en) 2016-01-04 2022-10-12 シリコン・ライン・ゲー・エム・ベー・ハー Circuit structure and method for controlling and measuring current in at least one charge element, in particular at least one laser diode
WO2021016153A1 (en) * 2019-07-19 2021-01-28 Texas Instruments Incorporated Methods and apparatus for current sensing and current limiting
US11239656B2 (en) 2019-07-19 2022-02-01 Texas Instruments Incorporated Methods and apparatus for current sensing and current limiting
CN115268549A (en) * 2022-09-28 2022-11-01 成都芯翼科技有限公司 Circuit for reducing input-output voltage difference of LDO (low dropout regulator) and low dropout regulator
CN115268549B (en) * 2022-09-28 2023-01-17 成都芯翼科技有限公司 Circuit for reducing input-output voltage difference of LDO (low dropout regulator) and low dropout regulator

Similar Documents

Publication Publication Date Title
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
JP5862434B2 (en) Power transistor drive circuit
US8766671B2 (en) Load driving apparatus
US6700365B2 (en) Programmable current-sensing circuit providing discrete step temperature compensation for DC-DC converter
JP5168413B2 (en) Driving device for driving voltage-driven element
JP2009075957A (en) Power circuit and semiconductor device
JP2006158067A (en) Power supply driver circuit
JP2005304210A (en) Power supply driver apparatus and switching regulator
TWI494732B (en) Hysteresis led driver with improved iled accuracy
JP2011223309A (en) Load drive circuit with bidirectional current detection function
JP6417546B2 (en) Gate drive circuit and power converter using the same
US9543933B2 (en) Control circuit, DCDC converter, and driving method
JP7271933B2 (en) Insulated gate device driver
TW201444259A (en) Power-supply apparatus
US9531259B2 (en) Power supply circuit
JP6119674B2 (en) Drive circuit and semiconductor device
JP5831527B2 (en) Semiconductor device
JP6812935B2 (en) In-vehicle judgment circuit and in-vehicle power supply
US8102200B2 (en) Current control circuit
JP2008172969A (en) Semiconductor integrated circuit
JP4692267B2 (en) Current detection device and current control device
US8704504B2 (en) Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
JP6642074B2 (en) Driving device for switching element
JP2006187101A (en) Method of driving voltage driver element
JP2015220932A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100323

Free format text: JAPANESE INTERMEDIATE CODE: A621

A711 Notification of change in applicant

Effective date: 20100528

Free format text: JAPANESE INTERMEDIATE CODE: A712

A131 Notification of reasons for refusal

Effective date: 20120321

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710