JP2006300594A - Angle of rotation detecting device - Google Patents

Angle of rotation detecting device Download PDF

Info

Publication number
JP2006300594A
JP2006300594A JP2005119680A JP2005119680A JP2006300594A JP 2006300594 A JP2006300594 A JP 2006300594A JP 2005119680 A JP2005119680 A JP 2005119680A JP 2005119680 A JP2005119680 A JP 2005119680A JP 2006300594 A JP2006300594 A JP 2006300594A
Authority
JP
Japan
Prior art keywords
signal
amplitude
sine wave
circuit
rotation angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005119680A
Other languages
Japanese (ja)
Other versions
JP5011652B2 (en
Inventor
Tatsuhiro Matsuki
達広 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005119680A priority Critical patent/JP5011652B2/en
Publication of JP2006300594A publication Critical patent/JP2006300594A/en
Application granted granted Critical
Publication of JP5011652B2 publication Critical patent/JP5011652B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To realize an A/D transform means with a simple circuit constitution also with a constitution in which the high speed operation is made unnecessary. <P>SOLUTION: The angle of rotation detection device is constituted that the prescribed reference analogue sine wave signal is applied on the primary winding of a resolver and the angle of rotation of the rotor is detected based on the measured two analogue signals outputted from the secondary two windings of the resolver. The device is provided with the first A/D conversion means for A/D converting the value obtained by integrating the first measured analogue signal outputted from either side secondary winding for every half period of reference analogue sine wave signal, and also provided with the second A/D conversion means for A/D converting the value obtained by integrating the second measured analogue signal outputted from the other secondary winding for every half period of reference analogue sine wave signal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、レゾルバの一次巻線に所定の基準アナログ正弦波信号を印加し、レゾルバの2個の2次巻線から出力される2つの測定アナログ信号に基づいて回転子の回転角を検出するように構成された回転角検出装置に関する。   The present invention applies a predetermined reference analog sine wave signal to the primary winding of the resolver, and detects the rotation angle of the rotor based on the two measurement analog signals output from the two secondary windings of the resolver. The present invention relates to a rotation angle detection device configured as described above.

ブラシレスモータなどの回転子の回転角を検出する装置の一例として、レゾルバを使用した検出装置がある。この検出装置においては、レゾルバから出力される2つのアナログ信号を、マイコンのA/D変換入力端子で取り込み、ソフト的に複雑な演算処理を実行することにより、回転角を算出するようにしていた。
特許第3508718号公報
As an example of a device that detects the rotation angle of a rotor such as a brushless motor, there is a detection device that uses a resolver. In this detection device, two analog signals output from the resolver are taken in at the A / D conversion input terminal of the microcomputer, and the rotation angle is calculated by executing complicated arithmetic processing in software. .
Japanese Patent No. 3508718

上記従来構成の場合、高速演算を実行可能な高価なマイコンが必要であるという欠点があった。これに対して、特許文献1に記載された構成では、高速演算を不要にして高価なマイコンを使用しなくても済むように構成されている。この特許文献1の構成の場合、レゾルバから出力される2つのアナログ信号を、A/D変換した後、このA/D変換した値に基づいて上記アナログ信号に含まれていて基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を計算するように構成されている。   In the case of the above conventional configuration, there is a disadvantage that an expensive microcomputer capable of executing high-speed computation is required. On the other hand, the configuration described in Patent Document 1 is configured such that high-speed computation is not required and an expensive microcomputer is not required. In the case of the configuration of this Patent Document 1, the two analog signals output from the resolver are A / D converted, and then included in the analog signal based on the A / D converted value. Is configured to calculate the amplitude of the sine wave component of the same frequency.

しかし、上記特許文献1の構成では、レゾルバから出力される2つのアナログ信号をA/D変換する回路として、高速サンプリング可能な構成のA/D変換回路(A/D変換手段)が必要であることから、この部分の回路構成が複雑且つ高価であるという問題点があった。   However, in the configuration of Patent Document 1, an A / D conversion circuit (A / D conversion means) having a configuration capable of high-speed sampling is required as a circuit for A / D converting two analog signals output from the resolver. Therefore, there is a problem that the circuit configuration of this part is complicated and expensive.

そこで、本発明の目的は、高速演算が不要な構成とすると共に、A/D変換手段を簡単な回路構成にて実現することができる回転角検出装置を提供するにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a rotation angle detection device that can realize a high-speed calculation and can realize an A / D conversion means with a simple circuit configuration.

本発明の回転角検出装置は、レゾルバの一次巻線に所定の基準アナログ正弦波信号を印加し、前記レゾルバの2個の2次巻線から出力される2つの測定アナログ信号に基づいて回転子の回転角を検出するように構成された回転角検出装置において、前記一方の2次巻線から出力される第1測定アナログ信号に含まれる前記基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を導出する第1振幅導出手段と、前記他方の2次巻線から出力される第2測定アナログ信号に含まれる前記基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を導出する第2振幅導出手段とを備え、前記第1振幅導出手段を、前記第1測定アナログ信号を前記基準アナログ正弦波信号の1/2の周期毎に積分した値をA/D変換する第1のA/D変換手段と、この第1のA/D変換手段によりA/D変換した値に基づいて前記第1測定アナログ信号に含まれていて前記基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を計算する第1振幅演算手段とで構成し、そして、前記第2振幅導出手段を、前記第2測定アナログ信号を前記基準アナログ正弦波信号の1/2の周期毎に積分した値をA/D変換する第2のA/D変換手段と、この第2のA/D変換手段によりA/D変換した値に基づいて前記第2測定アナログ信号に含まれていて前記基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を計算する第2振幅演算手段とで構成したところに特徴を有する。   The rotation angle detection device of the present invention applies a predetermined reference analog sine wave signal to the primary winding of the resolver, and the rotor based on the two measurement analog signals output from the two secondary windings of the resolver. In the rotation angle detecting device configured to detect the rotation angle of the sine wave component having the same frequency as the reference analog sine wave signal included in the first measurement analog signal output from the one secondary winding. A first amplitude deriving unit for deriving an amplitude, and a second for deriving the amplitude of a sine wave component having the same frequency as the reference analog sine wave signal included in the second measurement analog signal output from the other secondary winding. An amplitude deriving unit, wherein the first amplitude deriving unit performs A / D conversion on a value obtained by integrating the first measurement analog signal every ½ period of the reference analog sine wave signal. D conversion means Based on the value A / D converted by the first A / D conversion means, a first sine wave component included in the first measurement analog signal and having the same frequency as the reference analog sine wave signal is calculated. A second amplitude deriving unit configured to perform A / D conversion on a value obtained by integrating the second measurement analog signal every ½ period of the reference analog sine wave signal. A / D conversion means and a sine wave having the same frequency as that of the reference analog sine wave signal, which is included in the second measurement analog signal based on the value A / D converted by the second A / D conversion means It is characterized by comprising a second amplitude calculation means for calculating the amplitude of the component.

上記構成によれば、第1振幅導出手段及び第2振幅導出手段のA/D変換手段として積分型のA/D変換手段を用いるように構成したので、高速演算が不要な構成とすることができると共に、A/D変換手段を簡単な回路構成にて実現することができる。   According to the above configuration, the integration type A / D conversion unit is used as the A / D conversion unit of the first amplitude deriving unit and the second amplitude deriving unit. In addition, the A / D conversion means can be realized with a simple circuit configuration.

また、上記構成の場合、前記第1振幅演算手段及び前記第2振幅演算手段は、前記基準アナログ正弦波信号の1/2の周期毎に正負2値化する値を、前記A/D変換した値に掛け合わせることにより、振幅を計算するように構成されていることが好ましい。   Further, in the case of the above configuration, the first amplitude calculation means and the second amplitude calculation means perform A / D conversion on a value that is binarized for every half period of the reference analog sine wave signal. Preferably, the amplitude is calculated by multiplying the value.

更に、前記第1振幅演算手段及び前記第2振幅演算手段は、前記基準アナログ正弦波信号の周期n倍毎のタイミングで、前回のA/D変換した値から今回のA/D変換した値を減算することにより、振幅を計算するように構成されていることが良い。   Further, the first amplitude calculation means and the second amplitude calculation means are configured to obtain a current A / D converted value from a previous A / D converted value at a timing of every n times the period of the reference analog sine wave signal. It is preferable that the amplitude is calculated by subtraction.

更にまた、前記第1のA/D変換手段及び前記第2のA/D変換手段は、入力信号を反転して出力すると共に反転動作時間が電源電圧により変化する反転回路が複数個連結されるパルス走行回路と、前記パルス走行回路内の各反転回路の電源ラインに接続され、上記電源電圧信号を書く反転回路の電源電圧として印加するA/D入力電圧信号入力端子と、基準クロック毎に前記パルス走行回路の位置に応じたデータを発生させる走行位置検出手段と、前記走行位置検出手段により前記検出したデータを保持する手段と、前回のデータと今回のデータの差をA/D変換結果として出力する手段とを備えて構成されていることがより一層好ましい。   Furthermore, the first A / D conversion means and the second A / D conversion means are connected to a plurality of inversion circuits that invert the input signal and output the inversion operation time depending on the power supply voltage. A pulse running circuit; an A / D input voltage signal input terminal connected to a power supply line of each inverting circuit in the pulse running circuit and applied as a power supply voltage of the inverting circuit for writing the power supply voltage signal; A traveling position detecting means for generating data corresponding to the position of the pulse traveling circuit, a means for holding the detected data by the traveling position detecting means, and a difference between the previous data and the current data as an A / D conversion result It is even more preferable that the apparatus is provided with a means for outputting.

以下、本発明の第1の実施例について、図1ないし図6を参照しながら説明する。本実施例の回転角検出装置は、信号処理回路1(図1参照)と、レゾルバ2(図2参照)とから構成されている。レゾルバ2は、周知構成のレゾルバであり、励磁側(回転子)の一次巻線3と、出力側(固定子)の2個の2次巻線4、5とを備えている。2個の2次巻線4、5は、互いに直行するように設けられている。   The first embodiment of the present invention will be described below with reference to FIGS. The rotation angle detection device of the present embodiment includes a signal processing circuit 1 (see FIG. 1) and a resolver 2 (see FIG. 2). The resolver 2 is a resolver having a known configuration and includes a primary winding 3 on an excitation side (rotor) and two secondary windings 4 and 5 on an output side (stator). The two secondary windings 4 and 5 are provided so as to be orthogonal to each other.

信号処理回路1は、基準クロック発生部6と、タイミング信号発生部7と、正弦波発生部8と、D/A変換回路9と、第1のA/D変換回路(第1のA/D変換手段)10と、第1の振幅演算部(第1の振幅演算手段)11と、第2のA/D変換回路(第2のA/D変換手段)12と、第2の振幅演算部(第2の振幅演算手段)13と、回転角度計算部14とを備えて構成されている。   The signal processing circuit 1 includes a reference clock generation unit 6, a timing signal generation unit 7, a sine wave generation unit 8, a D / A conversion circuit 9, and a first A / D conversion circuit (first A / D conversion circuit). Conversion means) 10, a first amplitude calculation section (first amplitude calculation means) 11, a second A / D conversion circuit (second A / D conversion means) 12, and a second amplitude calculation section. (Second amplitude calculation means) 13 and a rotation angle calculation unit 14 are provided.

上記基準クロック発生部6から出力される基準クロック信号Saはタイミング発生部7を介して正弦波発生部8に与えられ、この正弦波発生部8は、上記基準クロック信号Saに基づいて所定のデジタルの正弦波信号Sbを発生してD/A変換回路9に与える。このD/A変換回路9は、デジタルの正弦波信号SbをD/A変換して、アナログの正弦波信号Scを生成し、この基準アナログ正弦波信号Scをレゾルバ2の一次巻線3の端子R1,R2間に印加するように構成されている。   The reference clock signal Sa output from the reference clock generation unit 6 is provided to the sine wave generation unit 8 via the timing generation unit 7, and the sine wave generation unit 8 receives a predetermined digital signal based on the reference clock signal Sa. The sine wave signal Sb is generated and applied to the D / A conversion circuit 9. The D / A conversion circuit 9 D / A converts the digital sine wave signal Sb to generate an analog sine wave signal Sc, and this reference analog sine wave signal Sc is a terminal of the primary winding 3 of the resolver 2. It is comprised so that it may apply between R1 and R2.

また、上記タイミング信号発生部7は、基準クロック発生部6から出力される基準クロック信号Saに基づいて、上記基準アナログ正弦波信号Scの1/2の周期毎に正負2値化する値の信号Sj(図4(e)参照)を生成して、第1の振幅演算部11及び第2の振幅演算部13に与えるように構成されている。更に、上記タイミング信号発生部7は、基準クロック発生部6から出力される基準クロック信号Saに基づいて、上記基準アナログ正弦波信号Scの1/2の周期のパルス信号Sk(図4(c)参照)を生成して、第1のA/D変換回路10及び第2のA/D変換回路14に与えるように構成されている。   The timing signal generator 7 is a signal having a value that is binarized on the basis of the reference clock signal Sa output from the reference clock generator 6 every ½ period of the reference analog sine wave signal Sc. Sj (see FIG. 4E) is generated and provided to the first amplitude calculation unit 11 and the second amplitude calculation unit 13. Further, the timing signal generator 7 is based on the reference clock signal Sa output from the reference clock generator 6 to generate a pulse signal Sk having a period ½ of the reference analog sine wave signal Sc (FIG. 4C). The first A / D conversion circuit 10 and the second A / D conversion circuit 14 are generated.

さて、レゾルバ2の一方の2次巻線4から出力された第1測定アナログ信号Sd(2次巻線4の端子T1,T3間の電圧信号)は、第1のA/D変換回路10に与えられ、ここでA/D変換され、このA/D変換された第1測定信号Seは第1の振幅演算部11に与えられる。この第1の振幅演算部11は、上記第1測定信号Seに基づいて、第1測定アナログ信号Sdに含まれる前記基準アナログ正弦波信号Scと同一周波数の正弦波成分の振幅を導出する、即ち、図1中の左半部のグラフに示すように、第1測定アナログ信号Sdの包絡線(エンベロープ曲線)の信号(a(cosθ)信号)Sfを出力するように構成されている。この信号Sfは、回転角度計算部14に与えられる。この場合、第1のA/D変換回路10と第1の振幅演算部11とから第1振幅導出手段が構成されている。   Now, the first measurement analog signal Sd (voltage signal between the terminals T1 and T3 of the secondary winding 4) output from one of the secondary windings 4 of the resolver 2 is sent to the first A / D conversion circuit 10. The A / D conversion is performed here, and the A / D converted first measurement signal Se is supplied to the first amplitude calculation unit 11. The first amplitude calculator 11 derives the amplitude of a sine wave component having the same frequency as the reference analog sine wave signal Sc included in the first measurement analog signal Sd based on the first measurement signal Se. As shown in the left half graph in FIG. 1, an envelope (envelope curve) signal (a (cos θ) signal) Sf of the first measurement analog signal Sd is output. This signal Sf is given to the rotation angle calculator 14. In this case, the first amplitude derivation means is constituted by the first A / D conversion circuit 10 and the first amplitude calculation unit 11.

また、レゾルバ2の他方の2次巻線5から出力された第2測定アナログ信号Sg(2次巻線5の端子T2,T4間の電圧信号)は、第2のA/D変換回路12に与えられ、ここでA/D変換され、このA/D変換された第2測定信号Shは第2の振幅演算部13に与えられる。この第2の振幅演算部13は、上記第2測定信号Shに基づいて、第2測定アナログ信号Sgに含まれる前記基準アナログ正弦波信号Scと同一周波数の正弦波成分の振幅を導出する、即ち、図1中の左半部のグラフに示すように、第2測定アナログ信号Sgの包絡線(エンベロープ曲線)の信号(b(sinθ)信号)Siを出力するように構成されている。この信号Siは、回転角度計算部14に与えられる。この場合、第2のA/D変換回路12と第2の振幅演算部13とから第2振幅導出手段が構成されている。   Further, the second measurement analog signal Sg (voltage signal between the terminals T2 and T4 of the secondary winding 5) output from the other secondary winding 5 of the resolver 2 is sent to the second A / D conversion circuit 12. The A / D conversion is performed here, and the second measurement signal Sh subjected to the A / D conversion is provided to the second amplitude calculator 13. The second amplitude calculation unit 13 derives the amplitude of the sine wave component having the same frequency as the reference analog sine wave signal Sc included in the second measurement analog signal Sg based on the second measurement signal Sh. As shown in the graph in the left half of FIG. 1, an envelope (envelope curve) signal (b (sin θ) signal) Si of the second measurement analog signal Sg is output. This signal Si is given to the rotation angle calculator 14. In this case, the second amplitude derivation means is constituted by the second A / D conversion circuit 12 and the second amplitude calculation unit 13.

そして、回転角度計算部14は、第1の振幅演算部11からのa(cosθ)信号Sfと、第2の振幅演算部13からのb(sinθ)信号Siとに基づいて、回転子の回転角度θを次の式で計算し、その計算結果θを出力するように構成されている。   Then, the rotation angle calculation unit 14 rotates the rotor based on the a (cos θ) signal Sf from the first amplitude calculation unit 11 and the b (sin θ) signal Si from the second amplitude calculation unit 13. The angle θ is calculated by the following formula, and the calculation result θ is output.

θ=tan-1(b/a)
これにより、信号処理回路1において、回転子の回転角θが検出され、この検出された回転角θが該信号処理回路1から出力されるように構成されている。
θ = tan −1 (b / a)
Thus, the signal processing circuit 1 is configured to detect the rotation angle θ of the rotor and to output the detected rotation angle θ from the signal processing circuit 1.

尚、レゾルバ2から出力される2つの出力信号Sd(2次巻線4のT1−T3間の電圧ET1-T3),Sg(2次巻線5のT2−T4間の電圧ET2-T4)は、下記のように表わされる。 Two output signals Sd (voltage E T1-T3 between T1 and T3 of the secondary winding 4), Sg (voltage E T2-T4 between T2 and T4 of the secondary winding 5) output from the resolver 2 ) Is expressed as follows:

T1-T3=KEsinωt・cosθ
T2-T4=KEsinωt・sinθ
但し、Kは変圧比、θは回転角(度)、ω=2πf、tは時間(秒)、fは励磁周波数(Hz)、Eは励磁電圧振幅(V)
次に、第1の振幅演算部11及び第2の振幅演算部13について説明する。これら第1の振幅演算部11及び第2の振幅演算部13は、同じ構成の回路であるから、第1の振幅演算部11について、図3を参照して説明する。第1の振幅演算部11は、図3に示すように、タイミング信号発生部7からの信号Sj(即ち、基準アナログ正弦波信号Scの1/2の周期毎に正負2値化する値)を、第1のA/D変換回路10からのA/D変換された第1測定信号Se(即ち、A/D変換した値)に掛け合わせることにより、振幅を計算して、前記a(cosθ)信号Sf(即ち、第1測定アナログ信号Sdの包絡線の信号)を出力するように構成されている。この場合、第1の振幅演算部11は、掛け算機能を有する回路で構成されている。
E T1-T3 = KEsinωt · cosθ
E T2-T4 = KEsinωt · sinθ
Where K is the transformation ratio, θ is the rotation angle (degrees), ω = 2πf, t is the time (seconds), f is the excitation frequency (Hz), and E is the excitation voltage amplitude (V).
Next, the first amplitude calculator 11 and the second amplitude calculator 13 will be described. Since the first amplitude calculator 11 and the second amplitude calculator 13 are circuits having the same configuration, the first amplitude calculator 11 will be described with reference to FIG. As shown in FIG. 3, the first amplitude calculation unit 11 converts the signal Sj from the timing signal generation unit 7 (that is, a value that is binarized into positive and negative values every ½ period of the reference analog sine wave signal Sc). The amplitude is calculated by multiplying the A / D-converted first measurement signal Se (that is, the A / D-converted value) from the first A / D conversion circuit 10, and the a (cos θ) The signal Sf (that is, the envelope signal of the first measurement analog signal Sd) is output. In this case, the first amplitude calculator 11 is configured by a circuit having a multiplication function.

そして、同様にして、第2の振幅演算部13は、タイミング信号発生部7からの信号Sjと、第2のA/D変換回路12からのA/D変換された第2測定信号Sgに掛け合わせることにより、振幅を計算して、前記b(sinθ)信号Shを出力するように構成されている。   Similarly, the second amplitude calculator 13 multiplies the signal Sj from the timing signal generator 7 and the A / D converted second measurement signal Sg from the second A / D converter circuit 12. By combining them, the amplitude is calculated and the b (sin θ) signal Sh is output.

また、第1のA/D変換回路10及び第2のA/D変換回路12は、同じ構成の回路であるから、第1のA/D変換回路10について、図5、図6を参照して説明する。この第1のA/D変換回路10は、いわゆる積分型のA/D変換回路であり、入力電圧信号である第1測定アナログ信号Sdを前記基準アナログ正弦波信号Scの1/2の周期毎に積分した値をA/D変換する機能を有している。尚、上記第1のA/D変換回路10は、特許第3064644に記載されているA/D変換回路とほぼ同じ構成である。   Further, since the first A / D conversion circuit 10 and the second A / D conversion circuit 12 are circuits having the same configuration, the first A / D conversion circuit 10 is described with reference to FIGS. I will explain. The first A / D conversion circuit 10 is a so-called integration type A / D conversion circuit, which converts the first measurement analog signal Sd, which is an input voltage signal, into a period of ½ of the reference analog sine wave signal Sc. It has a function of A / D converting the value integrated into. The first A / D conversion circuit 10 has almost the same configuration as the A / D conversion circuit described in Japanese Patent No. 3064644.

上記第1のA/D変換回路10は、図4に示すように、パルス走行回路15と、第1ラッチ(パルスセレクタ)16と、エンコーダ17と、カウンタ18と、第1’ラッチ19と、第2ラッチ20と、第3ラッチ21と、減算回路22と、第4ラッチ23とから構成されている。第1ラッチ16、第1’ラッチ19、第2ラッチ20、第3ラッチ21、第4ラッチ23は、図6に示すように、パルス信号Skの立上りに同期して動作するようになっている。   As shown in FIG. 4, the first A / D conversion circuit 10 includes a pulse traveling circuit 15, a first latch (pulse selector) 16, an encoder 17, a counter 18, a first ′ latch 19, The second latch 20, the third latch 21, the subtraction circuit 22, and the fourth latch 23 are configured. As shown in FIG. 6, the first latch 16, the first 'latch 19, the second latch 20, the third latch 21, and the fourth latch 23 operate in synchronization with the rising edge of the pulse signal Sk. .

パルス走行回路15は、NAND回路(反転回路)と複数のインバータ回路(反転回路)をリング状に接続して構成されている。即ち、このパルス走行回路15が、入力信号を反転して出力すると共に反転動作時間が電源電圧により変化する反転回路が複数個連結された回路である。A/D入力電圧信号入力端子24は、上記パルス走行回路15内の各反転回路の電源ラインに接続されており、入力電圧信号である前記第1測定アナログ信号Sd(電源電圧信号)を各反転回路の電源電圧として印加する。   The pulse transit circuit 15 is configured by connecting a NAND circuit (invert circuit) and a plurality of inverter circuits (invert circuits) in a ring shape. That is, the pulse running circuit 15 is a circuit in which a plurality of inversion circuits whose inversion operation time varies depending on the power supply voltage are connected while the input signal is inverted and output. The A / D input voltage signal input terminal 24 is connected to the power supply line of each inverting circuit in the pulse transit circuit 15 and inverts the first measurement analog signal Sd (power supply voltage signal) which is an input voltage signal. Applied as power supply voltage for the circuit.

第1ラッチ16は、パルス走行回路15の各反転回路の出力を取り込み、その出力レベルからパルス走行回路15内を周回中のパルス信号を抽出して、その位置を表わす信号を発生する。エンコーダ17は、第1ラッチ16からの出力信号に対応するデジタルデータを発生する。   The first latch 16 takes in the output of each inverting circuit of the pulse traveling circuit 15 and extracts a pulse signal that circulates in the pulse traveling circuit 15 from the output level to generate a signal representing the position. The encoder 17 generates digital data corresponding to the output signal from the first latch 16.

また、カウンタ18は、パルス走行回路15内のインバータ回路の出力レベルの反転回数からパルス走行回路15内でのパルス信号の周回回数をカウントしてデジタルデータ(カウント値)を出力する。第1’ラッチ19は、カウンタ18からのデジタルデータをラッチする。   The counter 18 counts the number of times the pulse signal circulates in the pulse traveling circuit 15 from the number of inversions of the output level of the inverter circuit in the pulse traveling circuit 15 and outputs digital data (count value). The first 'latch 19 latches the digital data from the counter 18.

そして、第2ラッチ20は、第1’ラッチ19からのデジタルデータを上位ビットとして入力し、エンコーダ17からのデジタルデータを下位ビットとして入力してラッチする。この場合、第1ラッチ16とエンコーダ17とカウンタ18と第1’ラッチ19と第2ラッチ20とから、基準クロック毎にパルス走行回路15の位置に応じたデータを発生させる走行位置検出手段が構成されている。   Then, the second latch 20 inputs the digital data from the first 'latch 19 as upper bits, and inputs the digital data from the encoder 17 as lower bits and latches. In this case, a traveling position detecting means for generating data corresponding to the position of the pulse traveling circuit 15 for each reference clock is constituted by the first latch 16, the encoder 17, the counter 18, the first 'latch 19 and the second latch 20. Has been.

第3ラッチ21は、第2ラッチ20内のデータを1パルス(クロック)遅れて入力してラッチする(図6(c)、(d)参照)。この場合、第3ラッチ21は、走行位置検出手段により前回検出したデータを保持する手段を構成している。そして、減算回路22は、第2ラッチ20内のデータから第3ラッチ21内のデータを減算する、即ち、前回のデータと今回のデータの差を計算する。第4ラッチ23は、上記減算結果をラッチし、A/D変換結果として出力する(図6(e)参照)。この場合、減算回路22と第4ラッチ23とが、前回のデータと今回のデータの差をA/D変換結果として出力する手段を構成している。   The third latch 21 inputs and latches the data in the second latch 20 with a delay of one pulse (clock) (see FIGS. 6C and 6D). In this case, the third latch 21 constitutes means for holding data previously detected by the traveling position detection means. The subtraction circuit 22 subtracts the data in the third latch 21 from the data in the second latch 20, that is, calculates the difference between the previous data and the current data. The fourth latch 23 latches the subtraction result and outputs it as an A / D conversion result (see FIG. 6E). In this case, the subtraction circuit 22 and the fourth latch 23 constitute means for outputting the difference between the previous data and the current data as an A / D conversion result.

そして、上記した構成の第1のA/D変換回路10によりA/D変換された第1測定信号Seは、図4(d)に示すような信号となる。尚、レゾルバ2の一方の2次巻線4から出力された第1測定アナログ信号Sdは、図4(b)に示す信号である。そして、第1の振幅演算部11による演算結果であるa(cosθ)信号Sfは、図4(f)に示す信号となり、第1測定アナログ信号Sdの包絡線の信号として十分近似した信号であることがわかる。   Then, the first measurement signal Se A / D converted by the first A / D conversion circuit 10 having the above-described configuration is a signal as shown in FIG. The first measurement analog signal Sd output from one secondary winding 4 of the resolver 2 is a signal shown in FIG. Then, the a (cos θ) signal Sf, which is the calculation result by the first amplitude calculation unit 11, becomes a signal shown in FIG. 4F, and is a signal sufficiently approximated as an envelope signal of the first measurement analog signal Sd. I understand that.

このような構成の本実施例によれば、第1振幅導出手段及び第2振幅導出手段の第1のA/D変換回路10及び第2のA/D変換回路12として、積分型のA/D変換回路(図5参照)を用いるように構成したので、A/D変換回路を簡単な回路構成にて実現することができ、高速サンプリング可能な構成のA/D変換回路が不要となる。   According to the present embodiment having such a configuration, as the first A / D conversion circuit 10 and the second A / D conversion circuit 12 of the first amplitude deriving means and the second amplitude deriving means, an integral type A / D conversion circuit is used. Since the configuration is such that the D conversion circuit (see FIG. 5) is used, the A / D conversion circuit can be realized with a simple circuit configuration, and an A / D conversion circuit capable of high-speed sampling is not required.

そして、上記実施例の場合、積分型のA/D変換回路として、図5に示すような構成の回路を用いるように構成した、即ち、第1のA/D変換回路10及び第2のA/D変換回路12を、入力信号を反転して出力すると共に反転動作時間が電源電圧により変化する反転回路が複数個連結されるパルス走行回路15と、パルス走行回路15内の各反転回路の電源ラインに接続され、上記電源電圧信号を各反転回路の電源電圧として印加するA/D入力電圧信号入力端子24と、基準クロック毎に前記パルス走行回路の位置に応じたデータを発生させる走行位置検出手段と、前記走行位置検出手段により前回検出したデータを保持する手段と、前回のデータと今回のデータの差をA/D変換結果として出力する手段とを備える構成とした。これにより、十分有効なA/D変換機能を備えた積分型のA/D変換回路を、すべてデジタル回路で実現することができることから、CMOS微細化に伴い、ICのチップ面積を小さくすることが可能となる。   In the case of the above embodiment, a circuit having a configuration as shown in FIG. 5 is used as the integrating A / D conversion circuit, that is, the first A / D conversion circuit 10 and the second A / D conversion circuit. The / D conversion circuit 12 inverts and outputs the input signal, and a pulse running circuit 15 in which a plurality of inversion circuits whose inversion operation time varies depending on the power supply voltage are connected, and a power source for each inversion circuit in the pulse running circuit 15 A / D input voltage signal input terminal 24 connected to the line and applying the power supply voltage signal as a power supply voltage of each inverting circuit, and a travel position detection for generating data corresponding to the position of the pulse travel circuit for each reference clock And a means for holding data previously detected by the travel position detecting means, and a means for outputting a difference between the previous data and the current data as an A / D conversion result. As a result, an integral type A / D conversion circuit having a sufficiently effective A / D conversion function can be realized by a digital circuit, so that the chip area of the IC can be reduced with the miniaturization of CMOS. It becomes possible.

また、上記実施例の場合、第1の振幅演算部11及び第2の振幅演算部13は、基準アナログ正弦波信号の1/2の周期毎に正負2値化する値を、第1のA/D変換回路10及び第2のA/D変換回路12によりA/D変換した値に掛け合わせることにより、振幅を計算するように構成されている。このため、高速演算が不要な構成とすることができ、高価なマイコンを不要とすることができる。   Moreover, in the case of the said Example, the 1st amplitude calculating part 11 and the 2nd amplitude calculating part 13 change the value which carries out positive / negative binarization for every 1/2 period of a reference | standard analog sine wave signal to 1st A. The amplitude is calculated by multiplying the value subjected to A / D conversion by the / D conversion circuit 10 and the second A / D conversion circuit 12. For this reason, it can be set as the structure which does not require a high-speed calculation, and an expensive microcomputer can be made unnecessary.

図7及び図8は、本発明の第2の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第2の実施例においては、第1振幅演算部11及び第2振幅演算部13に代わる第1振幅演算部24及び第2振幅演算部25は、基準アナログ正弦波信号の周期毎のタイミングで、前回のA/D変換した値から今回のA/D変換した値を減算することにより、振幅を計算するように構成されている。   7 and 8 show a second embodiment of the present invention. The same components as those in the first embodiment are denoted by the same reference numerals. In the second embodiment, the first amplitude calculation unit 24 and the second amplitude calculation unit 25, which replace the first amplitude calculation unit 11 and the second amplitude calculation unit 13, are at the timing for each cycle of the reference analog sine wave signal. The amplitude is calculated by subtracting the current A / D converted value from the previous A / D converted value.

具体的には、図7に示すように、第1振幅演算部24(第2振幅演算部25)においては、基準アナログ正弦波信号の周期毎のタイミングで、第1のA/D変換回路10から出力された前回のA/D変換した値から、第1のA/D変換回路10から出力された今回のA/D変換した値を減算した減算結果を、振幅(a(cosθ)信号Sf)として出力している。   Specifically, as shown in FIG. 7, in the first amplitude calculation unit 24 (second amplitude calculation unit 25), the first A / D conversion circuit 10 is at the timing for each cycle of the reference analog sine wave signal. The subtraction result obtained by subtracting the current A / D converted value output from the first A / D conversion circuit 10 from the previous A / D converted value output from the signal Af is the amplitude (a (cos θ) signal Sf). ) Is output.

この振幅のa(cosθ)信号Sfを、図8(g)に示す。尚、図8(d)の信号は、今回のA/D変換した値の信号Seを示し、図8(e)の信号は、前回のA/D変換した値の信号Smを示している。また、図8(f)の信号は、基準アナログ正弦波信号の周期毎のタイミングを示す信号である。尚、図8(c)の信号は、基準アナログ正弦波信号の1/2周期毎のタイミングを示す信号Skである。また、図8(f)の信号は、基準アナログ正弦波信号Scの1/2の周期毎に正負2値化する値の信号Sjである。   FIG. 8G shows the a (cos θ) signal Sf having this amplitude. Note that the signal in FIG. 8D shows the signal Se having the current A / D converted value, and the signal in FIG. 8E shows the signal Sm having the previous A / D converted value. Further, the signal in FIG. 8F is a signal indicating the timing for each period of the reference analog sine wave signal. Note that the signal in FIG. 8C is a signal Sk indicating the timing of every half cycle of the reference analog sine wave signal. Further, the signal in FIG. 8F is a signal Sj having a value that is binarized in every half period of the reference analog sine wave signal Sc.

そして、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じである。したがって、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第2の実施例では、第1振幅演算部24(及び第2振幅演算部25)により、基準アナログ正弦波信号の周期毎のタイミングで、前回のA/D変換した値から今回のA/D変換した値を減算することにより、振幅を計算するように構成したので、入力信号の直流成分を除去することができる。   The configuration of the second embodiment other than that described above is the same as the configuration of the first embodiment. Therefore, in the second embodiment, substantially the same operational effects as in the first embodiment can be obtained. In particular, in the second embodiment, the first amplitude calculation unit 24 (and the second amplitude calculation unit 25) performs the current A / D conversion from the previous A / D conversion value at the timing of each cycle of the reference analog sine wave signal. Since the amplitude is calculated by subtracting the / D converted value, the DC component of the input signal can be removed.

また、上記第2の実施例では、第1振幅演算部24(及び第2振幅演算部25)により、基準アナログ正弦波信号の周期毎のタイミングで、前回のA/D変換した値から今回のA/D変換した値を減算するように構成したが、これに限られるものではなく、基準アナログ正弦波信号の周期のn倍毎のタイミングで、前回のA/D変換した値から今回のA/D変換した値を減算するように構成しても良い。尚、nは1以上の整数である。そして、このように構成した場合も、第2の実施例とほぼ同じ作用効果を得ることができる。   In the second embodiment, the first amplitude calculation unit 24 (and the second amplitude calculation unit 25) performs the current A / D conversion from the previous A / D conversion value at each cycle of the reference analog sine wave signal. The A / D converted value is subtracted. However, the present invention is not limited to this, and the current A / D converted value is compared with the current A / D converted value at every n times the cycle of the reference analog sine wave signal. A value obtained by / D conversion may be subtracted. Note that n is an integer of 1 or more. Even in this case, substantially the same operational effects as those of the second embodiment can be obtained.

本発明の第1の実施例を示す信号処理回路のブロック図と各信号の波形を示す図The block diagram of the signal processing circuit which shows the 1st Example of this invention, and the figure which shows the waveform of each signal レゾルバの電気回路図Resolver electrical schematic 第1の振幅演算部周辺のブロック図Block diagram around the first amplitude calculator タイムチャートTime chart 第1のA/D変換回路のブロック図Block diagram of first A / D conversion circuit タイムチャートTime chart 本発明の第2の実施例を示す図3相当図FIG. 3 equivalent view showing a second embodiment of the present invention. 図4相当図4 equivalent diagram

符号の説明Explanation of symbols

図面中、1は信号処理回路、2はレゾルバ、3は一次巻線、4、5は2次巻線、9はD/A変換回路、10は第1のA/D変換回路(第1のA/D変換手段)、11は第1の振幅演算部(第1の振幅演算手段)、12は第2のA/D変換回路(第2のA/D変換手段)、13は第2の振幅演算部(第2の振幅演算手段)、14は回転角度計算部、15はパルス走行回路、16は第1ラッチ、17はエンコーダ、18はカウンタ、19は第1’ラッチ、20は第2ラッチ、21は第3ラッチ、22は減算回路、23は第4ラッチ、24は第1振幅演算部、25は第2振幅演算部を示す。

In the drawings, 1 is a signal processing circuit, 2 is a resolver, 3 is a primary winding, 4 and 5 are secondary windings, 9 is a D / A conversion circuit, and 10 is a first A / D conversion circuit (first (A / D conversion means), 11 is a first amplitude calculation section (first amplitude calculation means), 12 is a second A / D conversion circuit (second A / D conversion means), and 13 is a second Amplitude calculator (second amplitude calculator), 14 is a rotation angle calculator, 15 is a pulse travel circuit, 16 is a first latch, 17 is an encoder, 18 is a counter, 19 is a first 'latch, and 20 is a second Latch, 21 is a third latch, 22 is a subtraction circuit, 23 is a fourth latch, 24 is a first amplitude calculator, and 25 is a second amplitude calculator.

Claims (4)

レゾルバの一次巻線に所定の基準アナログ正弦波信号を印加し、前記レゾルバの2個の2次巻線から出力される2つの測定アナログ信号に基づいて回転子の回転角を検出するように構成された回転角検出装置において、
前記一方の2次巻線から出力される第1測定アナログ信号に含まれる前記基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を導出する第1振幅導出手段と、
前記他方の2次巻線から出力される第2測定アナログ信号に含まれる前記基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を導出する第2振幅導出手段とを備え、
前記第1振幅導出手段を、
前記第1測定アナログ信号を前記基準アナログ正弦波信号の1/2の周期毎に積分した値をA/D変換する第1のA/D変換手段と、
この第1のA/D変換手段によりA/D変換した値に基づいて前記第1測定アナログ信号に含まれていて前記基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を計算する第1振幅演算手段とで構成し、
前記第2振幅導出手段を、
前記第2測定アナログ信号を前記基準アナログ正弦波信号の1/2の周期毎に積分した値をA/D変換する第2のA/D変換手段と、
この第2のA/D変換手段によりA/D変換した値に基づいて前記第2測定アナログ信号に含まれていて前記基準アナログ正弦波信号と同一周波数の正弦波成分の振幅を計算する第2振幅演算手段とで構成したことを特徴とする回転角検出装置。
A predetermined reference analog sine wave signal is applied to the primary winding of the resolver, and the rotation angle of the rotor is detected based on two measurement analog signals output from the two secondary windings of the resolver. In the detected rotation angle detection device,
First amplitude deriving means for deriving the amplitude of a sine wave component having the same frequency as that of the reference analog sine wave signal included in the first measurement analog signal output from the one secondary winding;
Second amplitude deriving means for deriving the amplitude of a sine wave component having the same frequency as that of the reference analog sine wave signal included in the second measurement analog signal output from the other secondary winding;
The first amplitude deriving means;
First A / D conversion means for A / D converting a value obtained by integrating the first measurement analog signal every ½ period of the reference analog sine wave signal;
Based on the value A / D converted by the first A / D conversion means, a first sine wave component included in the first measurement analog signal and having the same frequency as the reference analog sine wave signal is calculated. It consists of amplitude calculation means,
The second amplitude deriving means;
Second A / D conversion means for A / D converting a value obtained by integrating the second measurement analog signal every ½ period of the reference analog sine wave signal;
A second component for calculating the amplitude of a sine wave component included in the second measurement analog signal and having the same frequency as that of the reference analog sine wave signal based on the value A / D converted by the second A / D conversion means. A rotation angle detecting device comprising an amplitude calculating means.
前記第1振幅演算手段及び前記第2振幅演算手段は、前記基準アナログ正弦波信号の1/2の周期毎に正負2値化する値を、前記A/D変換した値に掛け合わせることにより、振幅を計算するように構成されていることを特徴とする請求項1記載の回転角検出装置。   The first amplitude calculating means and the second amplitude calculating means multiply a value that is binarized into positive and negative values every 1/2 period of the reference analog sine wave signal by the A / D converted value, The rotation angle detection device according to claim 1, wherein the rotation angle detection device is configured to calculate an amplitude. 前記第1振幅演算手段及び前記第2振幅演算手段は、前記基準アナログ正弦波信号の周期n倍毎のタイミングで、前回のA/D変換した値から今回のA/D変換した値を減算することにより、振幅を計算するように構成されていることを特徴とする請求項1記載の回転角検出装置。   The first amplitude calculation means and the second amplitude calculation means subtract the current A / D converted value from the previous A / D converted value at a timing of every n times the period of the reference analog sine wave signal. The rotation angle detecting device according to claim 1, wherein the rotation angle detecting device is configured to calculate the amplitude. 前記第1のA/D変換手段及び前記第2のA/D変換手段は、
入力信号を反転して出力すると共に反転動作時間が電源電圧により変化する反転回路が複数個連結されるパルス走行回路と、
前記パルス走行回路内の各反転回路の電源ラインに接続され、上記電源電圧信号を各反転回路の電源電圧として印加するA/D入力電圧信号入力端子と、
基準クロック毎に前記パルス走行回路の位置に応じたデータを発生させる走行位置検出手段と、
前記走行位置検出手段により前回検出したデータを保持する手段と、
前回のデータと今回のデータの差をA/D変換結果として出力する手段とを備えて構成されていることを特徴とする請求項1ないし3のいずれかに記載の回転角検出装置。

The first A / D conversion means and the second A / D conversion means are:
A pulse running circuit in which a plurality of inversion circuits whose inversion operation time varies depending on the power supply voltage are connected while inverting and outputting the input signal;
An A / D input voltage signal input terminal connected to a power line of each inverting circuit in the pulse traveling circuit and applying the power voltage signal as a power voltage of each inverting circuit;
Traveling position detecting means for generating data corresponding to the position of the pulse traveling circuit for each reference clock;
Means for holding data previously detected by the travel position detection means;
4. The rotation angle detection device according to claim 1, further comprising means for outputting a difference between previous data and current data as an A / D conversion result.

JP2005119680A 2005-04-18 2005-04-18 Rotation angle detector Expired - Fee Related JP5011652B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005119680A JP5011652B2 (en) 2005-04-18 2005-04-18 Rotation angle detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005119680A JP5011652B2 (en) 2005-04-18 2005-04-18 Rotation angle detector

Publications (2)

Publication Number Publication Date
JP2006300594A true JP2006300594A (en) 2006-11-02
JP5011652B2 JP5011652B2 (en) 2012-08-29

Family

ID=37469074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005119680A Expired - Fee Related JP5011652B2 (en) 2005-04-18 2005-04-18 Rotation angle detector

Country Status (1)

Country Link
JP (1) JP5011652B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936290B1 (en) * 2006-11-06 2010-01-13 가부시키가이샤 덴소 Apparatus and method for detecting rotation angle of rotating body
JP2018129571A (en) * 2017-02-06 2018-08-16 三菱電機株式会社 Comparator, ad converter, semiconductor integrated circuit, and rotation detecting device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038616A (en) * 1983-08-11 1985-02-28 Ono Sokki Co Ltd Phase signal-incremental signal converter
JPS61182812U (en) * 1985-05-08 1986-11-14
JPS62266469A (en) * 1986-05-15 1987-11-19 Hiroya Iwasaki Voltage conversion circuit for converter
JPH03135724A (en) * 1989-07-31 1991-06-10 Anritsu Corp Synchro/digital converter
JPH05322598A (en) * 1992-05-15 1993-12-07 Okuma Mach Works Ltd Position detecting apparatus
JPH11118520A (en) * 1997-10-17 1999-04-30 Tamagawa Seiki Co Ltd Digital angle conversation method
JP2002541692A (en) * 1999-04-01 2002-12-03 エービービー アクチボラゲット Digital phase sensitive rectification of signals from AC driven transducers
JP2003344108A (en) * 2002-05-29 2003-12-03 Mitsubishi Electric Corp Position detector, its position detector circuit and its inspecting method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038616A (en) * 1983-08-11 1985-02-28 Ono Sokki Co Ltd Phase signal-incremental signal converter
JPS61182812U (en) * 1985-05-08 1986-11-14
JPS62266469A (en) * 1986-05-15 1987-11-19 Hiroya Iwasaki Voltage conversion circuit for converter
JPH03135724A (en) * 1989-07-31 1991-06-10 Anritsu Corp Synchro/digital converter
JPH05322598A (en) * 1992-05-15 1993-12-07 Okuma Mach Works Ltd Position detecting apparatus
JPH11118520A (en) * 1997-10-17 1999-04-30 Tamagawa Seiki Co Ltd Digital angle conversation method
JP2002541692A (en) * 1999-04-01 2002-12-03 エービービー アクチボラゲット Digital phase sensitive rectification of signals from AC driven transducers
JP2003344108A (en) * 2002-05-29 2003-12-03 Mitsubishi Electric Corp Position detector, its position detector circuit and its inspecting method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936290B1 (en) * 2006-11-06 2010-01-13 가부시키가이샤 덴소 Apparatus and method for detecting rotation angle of rotating body
JP2018129571A (en) * 2017-02-06 2018-08-16 三菱電機株式会社 Comparator, ad converter, semiconductor integrated circuit, and rotation detecting device
US10110215B2 (en) 2017-02-06 2018-10-23 Mitsubishi Electric Corporation Comparator, AD converter, semiconductor integrated circuit, and rotation detector

Also Published As

Publication number Publication date
JP5011652B2 (en) 2012-08-29

Similar Documents

Publication Publication Date Title
JP4957192B2 (en) Rotation angle detection device and rotation angle detection method
US20050047526A1 (en) Synchronous detection method and device
JP5011652B2 (en) Rotation angle detector
JP2015108610A (en) Rotation detection device and rotation detection method
JP6772998B2 (en) A / D conversion circuit
JP5325371B2 (en) Apparatus for delay sensitive measurement of signals
JP2006098287A (en) Harmonic component measuring apparatus
JP2015135283A (en) Rotation angle detection device and pulse signal generation circuit
TW202142889A (en) Circuit for detecting a timing difference
KR19990077704A (en) Power arithmetic apparatus
WO2010122784A1 (en) A/d conversion circuit, signal processing circuit, and shake detection device
JP2008301017A (en) Digital pulse width modulation apparatus
JP2007322145A (en) Ac signal measuring instrument and its offset adjustment method
JP4590395B2 (en) Current sensor and current sensor offset removal method
JPH0510993A (en) Phase difference measurement device
JP2019020294A (en) Rotation angle sensor digital converter, and rotation angle sensor digital conversion method
JP3724913B2 (en) Rotor field current measuring device for brushless synchronous machine
JP2008298745A (en) Rotation detecting device using resolver
JP2008164299A (en) Current sensor, and offset removal method for current sensor
US20220360272A1 (en) Analog to digital converter and a method for analog to digital conversion
JP2010172187A (en) Inverter testing device and method
JP2015004634A (en) Rotation angle detection apparatus, image processing apparatus, and rotation angle detection method
JPH10341599A (en) Control equipment of motor
KR100561402B1 (en) Apparatus and method for generating a position information using an analog encoder
JP2003168976A (en) Offset correcting device for a/d converter, and watt meter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees