JP2004117921A - Electroluminescence display device and method for driving electroluminescence display device - Google Patents
Electroluminescence display device and method for driving electroluminescence display device Download PDFInfo
- Publication number
- JP2004117921A JP2004117921A JP2002282041A JP2002282041A JP2004117921A JP 2004117921 A JP2004117921 A JP 2004117921A JP 2002282041 A JP2002282041 A JP 2002282041A JP 2002282041 A JP2002282041 A JP 2002282041A JP 2004117921 A JP2004117921 A JP 2004117921A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- pixel
- voltage
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 364
- 238000005401 electroluminescence Methods 0.000 title abstract description 623
- 239000011159 matrix material Substances 0.000 claims description 34
- 230000002441 reversible effect Effects 0.000 abstract description 185
- 230000006866 deterioration Effects 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 319
- 239000000758 substrate Substances 0.000 description 220
- 239000003990 capacitor Substances 0.000 description 179
- 238000010586 diagram Methods 0.000 description 179
- 239000010410 layer Substances 0.000 description 159
- 235000019557 luminance Nutrition 0.000 description 142
- 230000002829 reductive effect Effects 0.000 description 97
- 239000000463 material Substances 0.000 description 90
- 230000008859 change Effects 0.000 description 86
- 230000000875 corresponding effect Effects 0.000 description 64
- 239000010409 thin film Substances 0.000 description 61
- 230000006870 function Effects 0.000 description 54
- 229920005989 resin Polymers 0.000 description 54
- 239000011347 resin Substances 0.000 description 54
- 238000005516 engineering process Methods 0.000 description 52
- 230000001276 controlling effect Effects 0.000 description 51
- 229910052751 metal Inorganic materials 0.000 description 51
- 239000002184 metal Substances 0.000 description 51
- 239000003086 colorant Substances 0.000 description 50
- 238000002347 injection Methods 0.000 description 50
- 239000007924 injection Substances 0.000 description 50
- 230000000694 effects Effects 0.000 description 49
- 239000012071 phase Substances 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 40
- 230000003071 parasitic effect Effects 0.000 description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 39
- 239000004973 liquid crystal related substance Substances 0.000 description 38
- 229920005591 polysilicon Polymers 0.000 description 37
- 238000007789 sealing Methods 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 238000012545 processing Methods 0.000 description 30
- 230000035515 penetration Effects 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 27
- 230000007423 decrease Effects 0.000 description 26
- 230000008569 process Effects 0.000 description 26
- 238000012546 transfer Methods 0.000 description 24
- 239000000853 adhesive Substances 0.000 description 22
- 230000001070 adhesive effect Effects 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 22
- 238000003780 insertion Methods 0.000 description 22
- 230000037431 insertion Effects 0.000 description 22
- 238000005452 bending Methods 0.000 description 21
- 229910052782 aluminium Inorganic materials 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 230000003287 optical effect Effects 0.000 description 19
- 229920003023 plastic Polymers 0.000 description 19
- 239000004033 plastic Substances 0.000 description 19
- 239000004925 Acrylic resin Substances 0.000 description 18
- 229920000178 Acrylic resin Polymers 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 239000011521 glass Substances 0.000 description 18
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 16
- 238000003860 storage Methods 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 229920001721 polyimide Polymers 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 15
- 239000000872 buffer Substances 0.000 description 14
- 238000009826 distribution Methods 0.000 description 14
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000000956 alloy Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 13
- 230000005525 hole transport Effects 0.000 description 12
- 229910010272 inorganic material Inorganic materials 0.000 description 12
- 239000011147 inorganic material Substances 0.000 description 12
- 238000007740 vapor deposition Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 239000000975 dye Substances 0.000 description 11
- 239000007769 metal material Substances 0.000 description 11
- 239000011368 organic material Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 10
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 9
- 239000011651 chromium Substances 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 238000000605 extraction Methods 0.000 description 9
- 230000002349 favourable effect Effects 0.000 description 9
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 9
- 238000003825 pressing Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000002274 desiccant Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000011777 magnesium Substances 0.000 description 8
- 239000012044 organic layer Substances 0.000 description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 230000001678 irradiating effect Effects 0.000 description 7
- 238000010030 laminating Methods 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 239000004372 Polyvinyl alcohol Substances 0.000 description 6
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 6
- 230000004397 blinking Effects 0.000 description 6
- 238000004040 coloring Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 6
- 239000000049 pigment Substances 0.000 description 6
- 229920002451 polyvinyl alcohol Polymers 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- 239000000565 sealant Substances 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 101100309620 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck2 gene Proteins 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000012010 growth Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 241001475178 Dira Species 0.000 description 4
- 239000004695 Polyether sulfone Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 101100420795 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck1 gene Proteins 0.000 description 4
- 206010047571 Visual impairment Diseases 0.000 description 4
- 239000011358 absorbing material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229920006393 polyether sulfone Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- LXMSZDCAJNLERA-ZHYRCANASA-N spironolactone Chemical compound C([C@@H]1[C@]2(C)CC[C@@H]3[C@@]4(C)CCC(=O)C=C4C[C@H]([C@@H]13)SC(=O)C)C[C@@]21CCC(=O)O1 LXMSZDCAJNLERA-ZHYRCANASA-N 0.000 description 4
- 208000026082 sterile multifocal osteomyelitis with periostitis and pustulosis Diseases 0.000 description 4
- 241001270131 Agaricus moelleri Species 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005266 casting Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000004043 dyeing Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920000728 polyester Polymers 0.000 description 3
- 229920001225 polyester resin Polymers 0.000 description 3
- 239000004645 polyester resin Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 3
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 2
- 229910017073 AlLi Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229920002284 Cellulose triacetate Polymers 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 241000587161 Gomphocarpus Species 0.000 description 2
- 241000282412 Homo Species 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 206010027146 Melanoderma Diseases 0.000 description 2
- 229910003023 Mg-Al Inorganic materials 0.000 description 2
- 101150062589 PTGS1 gene Proteins 0.000 description 2
- 101150000187 PTGS2 gene Proteins 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 229910004481 Ta2O3 Inorganic materials 0.000 description 2
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 125000002723 alicyclic group Chemical group 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- JOPOVCBBYLSVDA-UHFFFAOYSA-N chromium(6+) Chemical compound [Cr+6] JOPOVCBBYLSVDA-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- HGCIXCUEYOPUTN-UHFFFAOYSA-N cyclohexene Chemical compound C1CCC=CC1 HGCIXCUEYOPUTN-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000004049 embossing Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 210000000744 eyelid Anatomy 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000000499 gel Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920005672 polyolefin resin Polymers 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000012508 resin bead Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000002335 surface treatment layer Substances 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- BRSRUYVJULRMRQ-UHFFFAOYSA-N 1-phenylanthracene Chemical class C1=CC=CC=C1C1=CC=CC2=CC3=CC=CC=C3C=C12 BRSRUYVJULRMRQ-UHFFFAOYSA-N 0.000 description 1
- STTGYIUESPWXOW-UHFFFAOYSA-N 2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline Chemical compound C=12C=CC3=C(C=4C=CC=CC=4)C=C(C)N=C3C2=NC(C)=CC=1C1=CC=CC=C1 STTGYIUESPWXOW-UHFFFAOYSA-N 0.000 description 1
- RICKKZXCGCSLIU-UHFFFAOYSA-N 2-[2-[carboxymethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]ethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]acetic acid Chemical compound CC1=NC=C(CO)C(CN(CCN(CC(O)=O)CC=2C(=C(C)N=CC=2CO)O)CC(O)=O)=C1O RICKKZXCGCSLIU-UHFFFAOYSA-N 0.000 description 1
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- MSDMPJCOOXURQD-UHFFFAOYSA-N C545T Chemical compound C1=CC=C2SC(C3=CC=4C=C5C6=C(C=4OC3=O)C(C)(C)CCN6CCC5(C)C)=NC2=C1 MSDMPJCOOXURQD-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 108010010803 Gelatin Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910019336 PrMnO3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 1
- 239000000980 acid dye Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000001000 anthraquinone dye Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000987 azo dye Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000005018 casein Substances 0.000 description 1
- BECPQYXYKAMYBN-UHFFFAOYSA-N casein, tech. Chemical compound NCCCCC(C(O)=O)N=C(O)C(CC(O)=O)N=C(O)C(CCC(O)=N)N=C(O)C(CC(C)C)N=C(O)C(CCC(O)=O)N=C(O)C(CC(O)=O)N=C(O)C(CCC(O)=O)N=C(O)C(C(C)O)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=O)N=C(O)C(CCC(O)=O)N=C(O)C(COP(O)(O)=O)N=C(O)C(CCC(O)=N)N=C(O)C(N)CC1=CC=CC=C1 BECPQYXYKAMYBN-UHFFFAOYSA-N 0.000 description 1
- 235000021240 caseins Nutrition 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- FWQHNLCNFPYBCA-UHFFFAOYSA-N fluoran Chemical compound C12=CC=CC=C2OC2=CC=CC=C2C11OC(=O)C2=CC=CC=C21 FWQHNLCNFPYBCA-UHFFFAOYSA-N 0.000 description 1
- 239000008273 gelatin Substances 0.000 description 1
- 229920000159 gelatin Polymers 0.000 description 1
- 235000019322 gelatine Nutrition 0.000 description 1
- 235000011852 gelatine desserts Nutrition 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000001046 green dye Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- CPBQJMYROZQQJC-UHFFFAOYSA-N helium neon Chemical compound [He].[Ne] CPBQJMYROZQQJC-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000434 metal complex dye Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- WLLRHFOXFKWDMQ-UHFFFAOYSA-N n,n'-bis(4'-diphenylamino-4-biphenylyl)-n,n'-diphenylbenzidine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 WLLRHFOXFKWDMQ-UHFFFAOYSA-N 0.000 description 1
- DLYVGADHQYXPMX-UHFFFAOYSA-N n-[4-(1,2-diphenylethenyl)phenyl]-4-methyl-n-(4-methylphenyl)aniline Chemical compound C1=CC(C)=CC=C1N(C=1C=CC(=CC=1)C(=CC=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=C(C)C=C1 DLYVGADHQYXPMX-UHFFFAOYSA-N 0.000 description 1
- 239000000025 natural resin Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000011022 opal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000001007 phthalocyanine dye Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920006289 polycarbonate film Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000005838 radical anions Chemical class 0.000 description 1
- 150000005839 radical cations Chemical class 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000001044 red dye Substances 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- ODHXBMXNKOYIBV-UHFFFAOYSA-N triphenylamine Chemical compound C1=CC=CC=C1N(C=1C=CC=CC=1)C1=CC=CC=C1 ODHXBMXNKOYIBV-UHFFFAOYSA-N 0.000 description 1
- AAAQKTZKLRYKHR-UHFFFAOYSA-N triphenylmethane Chemical compound C1=CC=CC=C1C(C=1C=CC=CC=1)C1=CC=CC=C1 AAAQKTZKLRYKHR-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000016776 visual perception Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明は、主として自発光で画像を表示するＥＬ表示装置と、このＥＬ表示装置の駆動方法に関するものである。
【０００２】
【従来の技術】
液晶表示パネルは、薄型で低消費電力という利点から、携帯用機器等に多く採用されているため、ワードプロセッサやパーソナルコンピュータ、テレビ（ＴＶ）などの機器や、ビデオカメラのビューファインダ、モニターなどにも用いられている。
【０００３】
しかし、液晶表示パネルは、自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。バックライトを構成するためには所定の厚みが必要であるため、表示モジュールの厚みが厚くなるという問題があった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルターを使用する必要がある。そのため、光利用効率が低いという問題点があった。また、色再現範囲が狭いという問題点があった。
【０００４】
近年、有機ＥＬ（エレクトロルミネッセンス）表示パネルが開発されてきている。有機ＥＬ表示パネルは、低温ポリシリコンＴＦＴ（薄膜トランジスタ）アレイを用いてパネルを構成する。また、アモルファスシリコン技術で形成したＴＦＴアレイを用いてパネルを構成する。
【０００５】
ところで、ＥＬ表示装置は、ＥＬ素子が劣化するとともに端子間電圧が上昇するという問題があり、電源電圧を高く設計する必要があった。ＥＬ素子そのものの端子間電圧の上昇は、点灯時の電圧と逆方向の逆バイアス電圧を供給し、ＥＬ素子に蓄積された電荷を放電することにより解消される（例えば、特許文献１を参照）。
【０００６】
【特許文献１】
特許２６６３６４８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の技術は飽くまでも単一のＥＬ素子の動作に関するものであり、表示装置として実用可能な、ＴＦＴを用いた表示パネルを備えたＥＬ表示装置に対応する技術はなかった。
【０００８】
本発明は上記の課題に鑑みてなされたものであり、電源電圧を上げることなくＴＦＴにおける端子間電圧を降下させることのできるＥＬ表示装置およびＥＬ表示方法を提供するものである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、第１の本発明は、マトリックス状に配置された、ＥＬ素子と前記ＥＬ素子を駆動させる駆動手段とから構成されるＥＬ画素を有するＥＬ表示パネルと、
前記駆動手段に電流を供給する電流供給手段と、
前記ＥＬ素子に印加される電圧が、前記ＥＬ画素の表示時に印加される電圧と逆方向となるようなバイアス電圧を前記ＥＬ画素に供給するバイアス電圧供給手段とを備えたＥＬ表示装置である。
【００１０】
また、第２の本発明は、前記バイアス電圧供給手段は、前記ＥＬ画素が表示を行っていないときに前記バイアス電圧を供給する第１の本発明のＥＬ表示装置である。
【００１１】
また、第３の本発明は、前記バイアス電圧供給手段は、前記電流供給手段から前記ＥＬ画素へ電流が流れないようにしてから、前記バイアス電圧を供給する第２の本発明のＥＬ表示装置である。
【００１２】
また、第４の本発明は、前記バイアス電圧供給手段は、前記電流供給手段が前記ＥＬ素子に電流を供給する動作をしていないときに、前記バイアス電圧を供給する第２の本発明のＥＬ表示装置である。
【００１３】
また、第５の本発明は、前記電流供給手段は充電池から電力を供給されるものであって、
前記電流供給手段が電流を供給する動作をしていないとは、前記充電池が充電中である第４の本発明のＥＬ表示装置である。
【００１４】
また、第６の本発明は、前記バイアス電圧供給手段は、前記ＥＬ素子に所定の電圧を印加した後、前記バイアス電圧を供給する第２の本発明のＥＬ表示装置である。
【００１５】
また、第７の本発明は、前記バイアス電圧供給手段は、前記ＥＬ表示パネルに対するプリチャージ用の電圧を利用して前記所定の電圧を印加する第６の本発明のＥＬ表示装置である。
【００１６】
また、第８の本発明は、前記バイアス電圧印加手段は、前記電流供給手段を利用して前記所定の電圧を印加する第６の本発明のＥＬ表示装置である。
【００１７】
また、第９の本発明は、マトリックス状に配置された、ＥＬ素子と前記ＥＬ素子を駆動させる駆動手段とから構成されるＥＬ画素を有するＥＬ表示パネルを備えたＥＬ表示装置の駆動方法であって、
前記駆動手段に電流を供給する工程と、
前記ＥＬ素子に印加される電圧が、前記ＥＬ画素の表示時に印加される電圧と逆方向となるようなバイアス電圧を前記ＥＬ画素に供給する工程とを備えた
ＥＬ表示装置の駆動方法である。
【００１８】
【発明の実施の形態】
本明細書において各図面は理解を容易にまたは／および作図を容易にするため、省略または／および拡大縮小した箇所がある。たとえば、図１１に図示する表示パネルの断面図では封止膜１１１などを十分厚く図示している。一方、図１０において、封止フタ８５は薄く図示している。また、省略した箇所もある。たとえば、本発明の表示パネルなどでは、不要光の反射防止のための位相フィルムなどを省略していが、適時付加することが望ましい。以上のことは以下の図面に対しても同様である。また、同一番号または、記号等を付した箇所は同一もしくは類似の形態もしくは材料あるいは機能もしくは動作を有する。
【００１９】
なお、各図面等で説明した内容は特に断りがなくとも、他の実施例等と組み合わせることができる。たとえば、図８の表示パネルにタッチパネルなどを付加し、図１９、図５９から図６１に図示する情報表示装置とすることができる。また、拡大レンズ５８２を取り付けビデオカメラ（図５９など参照のこと）などに用いるビューファインダ（図５８を参照のこと）を構成することもできる。また、図４、図１５、図１８、図２１、図２３などで説明した本発明の駆動方法は、いずれの本発明の表示装置または表示パネルに適用することができる。つまり、本明細書で記載された駆動方法は本発明の表示パネルに適用することができる。また、本発明は各画素にトランジスタが形成されたアクティブマトリックス型表示パネルを主に説明するがこれに限定するものではなく、単純マトリックス型にも適用することができることはいうまでもない。
【００２０】
このように特に明細書中に例示されていなくとも、明細書、図面中で記載あるいは説明した事項、内容、仕様は、互いに組み合わせて請求項に記載することができる。すべての組み合わせについて明細書などで記述することは不可能であるからである。
【００２１】
近年、低消費電力でかつ高表示品質であり、更に薄型化が可能な表示パネルとして、有機エレクトロルミネッセンス（ＥＬ）素子の複数をマトリクス状に配列して構成される有機ＥＬ表示パネルが注目されている。有機ＥＬ表示パネルは、図１０に示すように、画素電極としての透明電極１０５が形成されたガラス板７１（アレイ基板）上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも１層の有機機能層（ＥＬ層）１５、及び金属電極（反射膜）（カソード）１０６が積層されたものである。透明電極（画素電極）１０５である陽極（アノード）にプラス、金属電極（反射電極）１０６の陰極（カソード）にマイナスの電圧を加え、すなわち、透明電極１０５及び金属電極１０６間に直流を印加することにより、有機機能層（ＥＬ層）１５が発光する。良好な発光特性を期待することのできる有機化合物を有機機能層に使用することによって、ＥＬ表示パネルが実用に耐えうるものになっている。なお、本発明は有機ＥＬ表示パネルを例にして説明をするが、これに限定するものではなく、無機ＥＬパネルにも適用することができる。また、構造、回路などはＴＮ液晶表示パネル、ＳＴＮ液晶表示パネルなど、他の表示パネルにも適用できる事項がある。
【００２２】
カソード電極、アノード電極あるいは反射膜は、ＩＴＯ電極に誘電体多層膜からなる光学的干渉膜を形成して構成してもよい。誘電体多層膜は低屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層に形成したものである。つまり、誘電体ミラーである。この誘電体多層膜は有機ＥＬ構造から放射される光の色調を良好なもの（フィルタ効果）にする機能を有する。なお、透明電極のＩＴＯはＩＺＯなどの他の材料でもよい。この事項は画素電極に対しても同様である。
【００２３】
アノードあるいはカソードへ電流を供給する配線（図８のカソード配線８６、アノード配線８７）には大きな電流が流れる。たとえば、ＥＬ表示装置の画面サイズが４０インチサイズになると１００（Ａ）程度の電流が流れる。したがって、これらの配線の抵抗値は十分低く作製する必要がある。この課題に対して、本発明では、まず、アノードなどの配線を薄膜で形成する。そして、この薄膜配線に電解めっき技術あるいは無電解めっき技術で導体の厚みを厚く形成している。めっき金属としては、クロム、ニッケル、金、銅、アルミあるいはこれらの合金、アマンガムもしくは積層構造などが例示される。また、必要に応じて、配線そのもの、あるいは配線に銅薄からなる金属配線を付加している。また、配線の上に銅ペーストなどをスクリーン印刷し、ペーストなどを積層させることにより配線の厚みを厚くし、配線抵抗を低下させる。また、ボンディング技術で配線を重複して形成し、配線を補強してもよい。また、必要に応じて、配線に積層してグランドパターンを形成し、配線との間にコンデンサ（容量）を形成してもよい。
【００２４】
また、アノードあるいはカソード配線に大きな電流を供給するため、電流供給手段から高電圧で小電流の電力配線で、前記アノード配線などの近傍まで配線し、ＤＣＤＣコンバータなどを用いて低電圧、高電流に電力変換して供給している。つまり、電源から高電圧、小電流配線で電力消費対象まで配線し、電力消費対象の近傍で大電流、低電圧に変換する。このようなものとして、ＤＣＤＣコンバータ、トランスなどが例示される。
【００２５】
金属電極１０６には、リチウム、銀、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さなものを用いることが好ましい。特に、例えばＡｌ−Ｌｉ合金を用いることが好ましい。また、透明電極１０５には、ＩＴＯ等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。なお、ＩＴＯはＩＺＯなどの他の材料でもよい。この事項は他の画素電極１０５に対しても同様である。
【００２６】
なお、画素電極１０５などに薄膜を蒸着する際は、アルゴン雰囲気中で有機ＥＬ膜１５を成膜するとよい。また、画素電極１０５としてのＩＴＯ上にカーボン膜を２０以上５０ｎｍ以下で成膜することにより、界面の安定性が向上し、発光輝度および発光効率も良好なものとなる。また、ＥＬ膜１５は蒸着で形成することに限定するものではなく、インクジェットで形成してもよいことは言うまでもない。特に高分子有機ＥＬ材料ではこのインクジェット工法は有効である。この場合は、高分子有機ＥＬ材料を塗布する箇所に親水膜を形成しておくとよい。
【００２７】
以下、本発明のＥＬ表示パネル構造の理解を容易とするため、まず、本発明の有機ＥＬ表示パネルの製造方法について説明をする。
【００２８】
基板８５、基板７１の放熱性を良くするため、基板はサファイアガラスで形成してもよい。また、熱伝導性のよい薄膜あるいは厚膜を形成したりしてもよい。たとえば、ダイヤモンド薄膜（ＤＬＣなど）を形成した基板を使用することが例示される。もちろん、石英ガラス基板、ソーダガラス基板を用いてもよい。その他、アルミナなどのセラミック基板を使用したり、銅などからなる金属板を使用したり、絶縁膜に金属膜、カーボン膜を蒸着あるいは塗布などのコーティングしたりしたものを用いてもよい。画素電極１０５を反射型とする場合は、基板材料としては基板の表面方向より光が出射される。したがって、ガラス、石英や樹脂等の透明ないし半透明材料に加えてステンレスなどの非透過材料を用いることもできる。
【００２９】
また、基板８５、基板７１の外部あるいは内部に、画素形状に対応してマイクロレンズを形成または配置してもよい。マイクロレンズを構成することにより、ＥＬ膜から放射する光の指向性が狭くなり、高輝度化を実現することができる。本発明の実施例では、カソード電極１０６などを金属膜で形成するとしたが、これに限定するものではなく、ＩＴＯ、ＩＺＯなどの透明膜で形成してもよい。このようにＥＬ素子１５のアノードとカソードの両方の電極を透明電極にすることにより、透明ＥＬ表示パネルを構成できる（もちろん、一方を光透過性のある金属膜で形成してもよい。あるいは、極薄い金属膜をカソード電極とし、このカソード電極上にＩＴＯなどの透明導電体材料を積層して構成してもよい）。金属膜を使わずに透過率を約８０％まで上げることにより、文字や絵を表示しながら表示パネルの向こう側がほとんど透けて見えるように構成できる。
【００３０】
基板８５、７１はプラスチック基板を用いてもよいことは言うまでもない。プラスチック基板はわれにくく、また、軽量のため携帯電話の表示パネル用基板として最適である。プラスチック基板は、芯材となるベース基板の一方の面に補助の基板を接着剤で貼り合わせて積層基板として用いることが好ましい。もちろん、これらの基板等は板に限定するものではなく、厚さ０．０５ｍｍ以上０．３ｍｍ以下のフィルムでもよい。
【００３１】
ベース基板の基板として、脂環式ポリオレフィン樹脂を用いることが好ましい。このような脂環式ポリオレフィン樹脂として日本合成ゴム社製ＡＲＴＯＮの厚さ２００μｍの１枚板が例示される。ベース基板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持つハードコート層、および耐透気性機能を持つガスバリア層が形成されたポリエステル樹脂、ポリエチレン樹脂あるいはポリエーテルスルホン樹脂などからなる補助の基板（あるいはフィルムもしくは膜）を配置する。
【００３２】
以上のように基板７１などをプラスチックで構成する場合は、基板７１などはベース基板と補助基板から構成する。ベース基板の他方の面に、前述と同様にハードコート層およびガスバリア層が形成されたポリエーテルスルホン樹脂などからなる補助基板（あるいはフィルムもしくは膜）を配置する。補助基板の光学的遅相軸と補助基板の光学的遅相軸とのなす角度が９０度となるようにすることが好ましい。なお、ベース基板と補助基板とは接着剤もしくは粘着剤を介して貼り合わせて積層基板とする。
【００３３】
接着剤としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いることが好ましい。また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。また、基板の屈折率との屈折率差が０．０３以下となるようにすることが好ましい。特に接着剤は先に記載いたような酸化チタンなどの光拡散材を添加し、光散乱層として機能させることが好ましい。
【００３４】
補助基板および補助基板をベース基板に貼り合わせる際には、補助基板の光学的遅相軸と補助基板の光学的遅相軸とがなす角度を４５度以上１２０度以下にすることが好ましい。さらに好ましくは８０度以上１００度以下することがよい。この範囲にすることにより、補助基板および補助基板であるポリエーテルスルホン樹脂などで発生する位相差を積層基板内で完全に打ち消すことができる。したがって、表示パネル用プラスチック基板は位相差の無い等方性基板として扱うことができるようになる。したがって、円偏光板を使用した構成で、位相状態が異なることによる表示パネルのムラが発生しない。もちろん、円偏光板に関する事項は、基板がプラスチックに限定されるものではなく、ガラス基板の場合にも有効であることは言うまでもない。基板表面で反射する外光によるコントラスト低下を有効に抑制などできるからである。
【００３５】
この構成により、位相差を持ったフィルム基板またはフィルム積層基板に比べて、著しく汎用性が広がる。つまり、位相差フィルムとを組み合わせることにより直線偏光を楕円偏光に設計どおりに変換できるようになるからである。基板などに位相差があるとこの位相差により設計値との誤差が発生する。
【００３６】
ここで、ハードコート層としては、ポリエステル樹脂、エポキシ系樹脂、ウレタン系樹脂またはアクリル系樹脂等を用いることができ、ストライプ状電極（単純マトリックス型ＥＬ表示パネル）あるいは画素電極（アクティブマトリックス型表示パネル）を透明導電膜の第１のアンダーコート層とを兼ねる。
【００３７】
また、ガスバリア層としては、ＳｉＯ２、ＳｉＯｘなどの無機材料、またはポリビニールアルコール、ポリイミドなどの有機材料等を用いることができる。粘着剤、接着剤などとしては、先に記述したアクリル系の他にエポキシ系接着剤、またはポリエステル系接着剤等を用いることができる。なお、接着層の厚みは１００μｍ以下とする。ただし、基板など表面の凹凸を平滑化するために１０μｍ以上とすることが好ましい。
【００３８】
また、基板７１、８５などを構成する補助基板および補助基板として、厚さ４０μｍ以上４００μｍのものを用いることが好ましい。また、補助基板および補助基板の厚さを１２０μｍ以下にすることにより、ポリエーテルスルホン樹脂のダイラインと呼ばれる溶融押し出し成形時のむらまたは位相差を低く抑えることができる。好ましくは、補助基板の厚みを５０μｍ以上８０μｍ以下とする。
【００３９】
次に、この積層基板に、透明導電膜の補助アンダーコート層としてＳｉＯｘを形成し、必要に応じて画素電極となるＩＴＯからなる透明導電膜をスパッタ技術で形成する。また、必要に応じて静電気防止としてＩＴＯ膜を形成する。このようにして製造した表示パネル用プラスチック基板の透明導電膜は、その膜特性として、シート抵抗値２５Ω／□、透過率８０％を実現することができる。
【００４０】
ベース基板の厚さが５０μｍから１００μｍの薄い場合には、表示パネルの製造工程において、表示パネル用プラスチック基板が熱処理によってカールしてしまう。また、回路部品の接続においても良好な結果は得られない。ベース基板を１枚板で厚さ２００μｍ以上５００μｍ以下とした場合は、基板の変形がなく平滑性に優れ、搬送性が良好で、透明導電膜特性も安定する。また、回路部品の接続も問題なく実施することができる。さらに、特に厚さは２５０μｍ以上４５０μｍ以下がよい。適度な柔軟性と平面性をもっているためと考えられる。なお、ＩＴＯはＩＺＯなどの他の材料でもよい。この事項は画素電極に対しても同様である。
【００４１】
なお、基板などとして前述のプラスチック基板などの有機材料を使用する場合は、光変調層に接する面にもバリア層として無機材料からなる薄膜を形成することが好ましい。この無機材料からなるバリア層は、ＡＩＲコートと同一材料で形成することが好ましい。なお、封止フタ８５、基板７１と同様に技術あるいは構成により作製できることは言うまでもない。
【００４２】
また、バリア膜を画素電極あるいはストライプ状電極上に形成する場合は、光変調層に印加される電圧のロスを極力低減させるために低誘電率材料を使用することが好ましい。たとえば、フッ素を添加したアモルファスカーボン膜（比誘電率２．０〜２．５）が例示される。その他、ＪＳＲ社が製造販売しているＬＫＤシリーズ（ＬＫＤ−Ｔ２００シリーズ（比誘電率２．５〜２．７）、ＬＫＤ−Ｔ４００シリーズ（比誘電率２．０〜２．２））が例示される。ＬＫＤシリーズはＭＳＱ（ｍｅｔｈｙ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）をベースにしたスピン塗布形であり、比誘電率も２．０〜２．７と低く好ましい。その他、ポリイミド、ウレタン、アクリル等の有機材料や、ＳｉＮｘ、ＳｉＯ２などの無機材料でもよい。これらのバリア膜材料は補助基板に用いてもよいことは言うまでもない。
【００４３】
プラスチックで形成した基板８５あるいは７１を用いることにより、割れない、軽量化できるという利点を発揮できる。他に、プレス加工できるという利点もある。つまり、プレス加工あるいは切削加工により任意の形状の基板を作製できる。また、融解あるいは化学薬品処理により任意の形状、厚みに加工することができる。たとえば、円形に形成したり、球形（曲面など）にしたり、円錐状に加工したりすることが例示される。また、プレス加工により、基板の製造と同時に、一方の基板面に凹凸形状を形成し、散乱面の形成、あるいはエンボス加工を行うことができる。
【００４４】
また、プラスチックをプレス加工することにより形成した基板７１の穴（図示せず）に、封止フタ８５の位置決めピンを挿入できるように形成することも容易である。また、基板７１内に厚膜技術あるいは薄膜技術で形成したコンデンサあるいは抵抗などの電気回路を構成してもよい。また、基板７１などに凹部（図示せず）を形成し、基板８５に凸部を形成し、この凹部と凸部とがちょうどはめ込めるように形成することにより、基板７１と基板８５とをはめ込みにより一体化することができるように構成してもよい。
【００４５】
ガラス基板を用いた場合は、画素１６の周辺部にＥＬを蒸着する際に使用する土手を形成していた。土手（リブ）は樹脂材料を用いて、１．０μｍ以上３．５μｍ以下の厚みで凸部状に形成する。さらに好ましくは１．５μｍ以上２．５μｍ以下の高さに形成する。土手この樹脂からなる土手（凸部）１０１を基板７１の形成と同時に作製することもできる。なお、土手１０１材料はアクリル樹脂、ポリイミド樹脂の他、ＳＯＧ材料でもよい。土手１０１は基板７１をプレス加工する際に樹脂の凸部と同時に形成することが好ましい。これは基板７１などを樹脂で形成することにより発生する大きな効果である。
このように樹脂部を基板と同時に形成することにより製造時間を短縮できるので低コスト化が可能である。また、基板７１などの製造時に、表示領域部にドット状に凸部を形成する。この凸部は隣接画素間に形成するとよい。この凸部は土手１０１となる。
【００４６】
なお、以上の実施例では、土手として機能する凸部を形成するとしたが、これに限定することはない。例えば、画素部をプレス加工などにより掘り下げる（凹部）としてもよい。なお、平面な基板７１を最初に形成し、その後、再加熱によりプレスして凹凸を形成する方式も含まれる。
【００４７】
また、基板７１、８５を直接着色することにより、モザイク状のカラーフィルターを形成してもよい。基板にインクジェット印刷などの技術を用いて染料、色素などを塗布し、浸透させる。浸透後、高温で乾燥させ、また、表面をＵＶ樹脂などの樹脂、酸化シリコンあるいは酸化窒素などの無機材料で被覆すればよい。
【００４８】
また、グラビア印刷技術、オフセット印刷技術、スピンナーで膜を塗布し、現像する半導体パターン形成技術などでカラーフィルターを形成する。同様に技術を用いてカラーフィルターの他、黒色もしくは暗色あるいは変調する光の補色の関係にあるの着色によりブラックマトリックス（ＢＭ）を直接形成してもよい。また、基板面に画素に対応するように凹部を形成し、この凹部にカラーフィルター、ＢＭあるいはトランジスタを埋め込むように構成してもよい。特に表面をアクリル樹脂で被膜することが好ましい。この構成では画素電極面などが平坦化されるという利点もある。
【００４９】
また、導電性ポリマーなどにより基板表面の樹脂を導電化し、画素電極１０５あるいはカソード電極１０６を直接に構成してもよい。さらに大きくは基板に穴を開け、この穴にコンデンサなどの電子部品を挿入する構成も例示される。基板が薄く構成できる利点が発揮される。
【００５０】
また、基板の表面を切削することにより、自由に模様を形成したりしてもよい。また、基板７１などの周辺部を溶かすことにより形成してもよい。また、有機ＥＬ表示パネルの場合は外部からの水分の進入を阻止するため、基板の周辺部を溶かして封止してもよい。
【００５１】
以上のように、基板を樹脂で形成することにより、基板への穴あけ加工が容易である。また、プレス加工などにより自由に基板形状を構成することができる。また、基板７１に穴をあけ、この穴に導電樹脂などを充填し、基板の表と裏とを電気的に導通させたりすることもできる。基板７１などが多層回路基板あるいは両面基板として利用できる。
【００５２】
また、導電樹脂のかわりに導電ピンなどを挿入してもよい。形成した穴にコンデンサなどの電子部品の端子を差し込めるように構成してもよい。また、基板内に薄膜による回路配線、コンデンサ、コイルあるいは抵抗を形成してもよい。つまり、基板７１など自身を多層の配線基板としてもよい。多層化は薄い基板をはりあわせることのより構成する。はり合わせる基板（フィルム）の１枚以上を着色してもよい。
【００５３】
また、基板材料に染料、色素を加えて基板自身に着色を行ったり、フィルタを形成したりすることができる。また、製造番号を基板作製と同時に形成することもできる。また、表示領域以外の部分だけを着色したりすることにより、積載したＩＣチップに光が照射されることのより誤動作することを防止できる。
また、基板の表示領域の半分を異なる色に着色することもできる。これは、樹脂板加工技術（インジェクション加工、コンプレクション加工など）を応用すればよい。また、同様の加工技術を用いることのより表示領域の半分を異なるＥＬ層膜厚にすることもできる。また、表示部と回路部とを同時に形成することもできる。また、表示領域とドライバ積載領域との基板厚みを変化させることも容易である。
【００５４】
また、基板７１または基板８５に、画素に対応するように、あるいは表示領域に対応するようにマイクロレンズを形成することもできる。また、基板７１、８５を加工することにより、回折格子を形成してもよい。また、画素サイズよりも十分に微細な凹凸を形成し、視野角を改善したり、視野角依存性を持たせたりすることができる。なお、このような任意形状の加工、微細加工技術などはオムロン（株）が開発したマイクロレンズ形成するスタンパ技術で実現できる。
【００５５】
基板７１、８５が空気と接する面には、反射防止膜（ＡＩＲコート）が形成される。基板７１などに偏光板などが張り付けられていない場合は、基板７１などに直接に反射防止膜（ＡＩＲコート）が形成される。偏光板（偏光フィルム）など他の構成材料が張り付けられている場合は、その構成材料の表面などに反射防止膜（ＡＩＲコート）が形成される。
【００５６】
なお、以上の実施例は基板７１などがプラスチックで形成することを中心として説明したが、これに限定するものではない。たとえば、基板７１、８５９がガラス基板、金属基板であっても、プレス加工、切削加工などにより、土手１０１などの凹凸部を形成または構成できる。また、基板への着色なども可能である。したがって、説明した事項はプラスチック基板に限定するものではない。また、基板に限定するものでもない。たとえば、フィルムあるいはシートでもよい。
また、偏光板の表面へのごみの付着を防止あるいは抑制するため、フッ素樹脂からなる薄膜を形成することが有効である。また、静電防止のために親水基を有する薄膜、導電性ポリマー膜、金属膜などの導電体膜を塗布あるいは蒸着してもよい。
【００５７】
なお、表示パネルの光入射面あるいは光出射面に配置または形成する偏光板（偏光フィルム）は直線偏光にするものに限定するものではなく、楕円偏光となるものであってもよい。また、複数の偏光板をはり合わせたり、偏光板と位相差板とを組み合わせたり、もしくははり合わせたものを用いてもよい。
【００５８】
偏光フィルムを構成する主たる材料としてはＴＡＣフィルム（トリアセチルセルロースフィルム）が最適である。ＴＡＣフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。
【００５９】
ＡＩＲコートは誘電体単層膜もしくは多層膜で形成する構成が例示される。その他、１．３５〜１．４５の低屈折率の樹脂を塗布してもよい。たとえば、フッ素系のアクリル樹脂などが例示される。特に屈折率が１．３７以上１．４２以下のものが特性は良好である。
【００６０】
また、ＡＩＲコートは３層の構成あるいは２層構成がある。なお、３層の場合は広い可視光の波長帯域での反射を防止するために用いられる。これをマルチコートと呼ぶ。２層の場合は特定の可視光の波長帯域での反射を防止するために用いられる。これをＶコートと呼ぶ。マルチコートとＶコートは表示パネルの用途に応じて使い分ける。なお、２層以上の限定するものではなく、１層でもよい。
【００６１】
マルチコートの場合は酸化アルミニウム（Ａｌ２Ｏ３）を光学的膜厚がｎｄ＝λ／４、ジルコニウム（ＺｒＯ２）をｎｄ１＝λ／２、フッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／４積層して形成する。通常、λとして５２０ｎｍもしくはその近傍の値として薄膜は形成される。
【００６２】
Ｖコートの場合は一酸化シリコン（ＳｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／４、もしくは酸化イットリウム（Ｙ２Ｏ３）とフッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収帯域があるため青色光を変調する場合はＹ２Ｏ３を用いた方がよい。また、物質の安定性からもＹ２Ｏ３の方が安定しているため好ましい。また、ＳｉＯ２薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてＡＩＲコートとしてもよい。たとえばフッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。
【００６３】
なお、表示パネルに静電気がチャージされることを防止するため、カバー基板などの導光板、表示パネルなどの表面に親水性の樹脂を塗布しておくこと、あるいはパネルなどの基板材料に親水性が良好な材料で構成しておくことが好ましい。
【００６４】
１画素には複数のスイッチング素子あるいは電流制御素子としての薄膜トランジスタ（トランジスタ）を形成する。形成するトランジスタは、同じ種類のトランジスタであってもよいし、Ｐチャンネル型とＮチャンネル型のトランジスタというように、違う種類のトランジスタであってもよいが望ましくはスイッチングトランジスタ、駆動用トランジスタとも同極性のものが望ましい。またトランジスタの構造は、プレーナー型のトランジスタで限定されるものではなく、スタガー型でも、逆スタガー型でもよく、また、セルフアライン方式を用いて不純物領域（ソース、ドレイン）が形成されたものでも、非セルフアライン方式によるものでもよい。
【００６５】
本発明のＥＬ表示素子１５は、基板上に、ホール注入電極（画素電極）となるＩＴＯ、１種以上の有機層と、電子注入電極とが順次積層されたＥＬ構造体を有する。前記基板にはトランジスタが設けられている。
本発明のＥＬ表示素子を製造するには、まず、基板上にトランジスタのアレイを所望の形状に形成する。そして、平坦化膜上の画素電極として透明電極であるＩＴＯをスパッタ法で成膜、パターニングする。その後、有機ＥＬ層、電子注入電極等を積層する。
【００６６】
トランジスタとしては、通常の多結晶シリコントランジスタを用いればよい。トランジスタは、ＥＬ構造体の各画素の端部に設けられ、その大きさは１０〜３０μｍ程度である。なお、画素の大きさは２０μｍ×２０μｍ〜３００μｍ×３００μｍ程度である。
【００６７】
基板７１上には、トランジスタの配線電極が設けられる。配線電極は抵抗が低く、ホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にはその配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉを除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか１種または２種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。ＥＬ構造体の下地となるホール注入電極とトランジスタの配線電極とを併せた全体の厚さとしては、特に制限はないが、通常１００〜１０００ｎｍ程度とすればよい。
【００６８】
トランジスタ１１の配線電極とＥＬ構造体の有機層との間には絶縁層を設ける。絶縁層は、ＳｉＯ２等の酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラス）で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁性を有するものであればいずれであってもよい。中でもポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。
【００６９】
ＥＬ構造体の発光ピークは２つ以上であってもかまわない。本発明のＥＬ表示素子は、緑および青色発光部は、例えば、青緑色発光のＥＬ構造体と、緑色透過層または青色透過層との組み合わせにより得られる。赤色発光部は、青緑色発光のＥＬ構造体と、このＥＬ構造体の青緑発光を赤色に近い波長に変換する蛍光変換層により得ることができる。
【００７０】
次に、本発明のＥＬ表示素子１５を構成するＥＬ構造体について説明する。本発明のＥＬ構造体は、透明電極である電子注入電極と、１種以上の有機層と、ホール注入電極とを有する。有機層は、それぞれ少なくとも１層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、正孔輸送層、正孔注入層を順次有する。なお、ホール輸送層はなくてもよい。本発明のＥＬ構造体の有機層は、種々の構成とすることができ、電子注入・輸送層を省略したり、あるいは発光層と一体としたり、正孔注入輸送層と発光層とを混合してもよい。電子注入電極は、蒸着、スパッタ法等、好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金で構成される。
【００７１】
ホール注入電極としては、ホール注入電極側から発光した光を取り出す構造であるため、例えば、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ２ 、Ｉｎ２Ｏ３ 等が挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、通常、１０〜５００ｎｍ程度とすることが好ましい。素子の信頼性を向上させるために駆動電圧が低いことが必要であるが、好ましいものとして、１０〜３０Ω／□（膜厚５０〜３００ｎｍ）のＩＴＯが挙げられる。実際に使用する場合には、ＩＴＯ等のホール注入電極界面での反射による干渉効果が、光取り出し効率や色純度を十分に満足するように、電極の膜厚や光学定数を設定すればよい。
【００７２】
ホール注入電極は、蒸着法等によっても形成できるが、スパッタ法により形成することが好ましい。スパッタガスとしては、特に制限するものではなく、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれらの混合ガスを用いればよい。
【００７３】
電子注入電極は、蒸着、スパッタ法等、好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金で構成される。成膜される電子注入電極の構成材料としては例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上させるためにそれらを含む２成分、３成分の合金系を用いることが好ましい。合金系としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。
【００７４】
電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすればよい。また、その上限値には特に制限はないが、通常、膜厚は１００〜５００ｎｍ程度とすればよい。
正孔注入層は、ホール注入電極からの正孔の注入を容易にする機能を有し、正孔輸送層は、正孔を輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。
【００７５】
電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないときなどに設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能および正孔を妨げる機能を有する。正孔注入層、正孔輸送層および電子注入輸送層は、発光層へ注入される正孔や電子を増大・閉じ込めさせ、再結合領域を最適化させ、発光効率を改善する。なお、電子注入輸送層は、注入機能を持つ層と輸送機能を持つ層とに別個に設けてもよい。
【００７６】
発光層の厚さ、正孔注入層と正孔輸送層とを併せた厚さおよび電子注入輸送層の厚さは特に限定されず、形成方法によっても異なるが、通常、５〜１００ｎｍ程度とすることが好ましい。
【００７７】
正孔注入層、正孔輸送層の厚さおよび電子注入輸送層の厚さは、再結合・発光領域の設計によるが、発光層の厚さと同程度もしくは１／１０〜１０倍程度とすればよい。正孔注入層、正孔輸送層の厚さ、および、電子注入層と電子輸送層とを分ける場合のそれぞれの厚さは、注入層は１ｎｍ以上、輸送層は２０ｎｍ以上とするのが好ましい。このときの注入層、輸送層の厚さの上限は、通常、注入層で１００ｎｍ程度、輸送層で１００ｎｍ程度である。このような膜厚については注入輸送層を２層設けるときも同じである。
【００７８】
また、組み合わせる発光層や電子注入輸送層や正孔注入輸送層のキャリア移動度やキャリア密度（イオン化ポテンシャル・電子親和力により決まる）を考慮しながら、膜厚をコントロールすることで、再結合領域・発光領域を自由に設計することが可能であり、発光色の設計や、両電極の干渉効果による発光輝度・発光スペクトルの制御や、発光の空間分布の制御を可能にできる。
【００７９】
本発明のＥＬ素子１５の発光層には、発光機能を有する化合物である蛍光性物質を含有させる。この蛍光性物質としては、トリス（８−キノリノラト）アルミニウム〔Ａｌｑ３〕等の金属錯体色素、フェニルアントラセン誘導体、テトラアリールエテン誘導体、青緑色発光材料が挙げられる。
【００８０】
なお、正孔注入層の材料に２％のフタルシアニンを添加したＣｕＰｃを採用するとよい。ＣｕＰｃを単独で使う場合に比較して格段に耐熱性が向上する。
【００８１】
８５℃で１０００時間駆動した後の輝度は、初期の輝度（４００ｃｄ／ｍ２に設定）に対し、ＣｕＰｃのみでは約４５％低下するが、フタルシアニンを添加したものが約３５％減にとどまる。これは、フタルシアニンの添加によってＣｕＰｃの結晶化が抑制されたためと推定される。ＣｕＰｃがアモルファス状態を保てば、輝度低下を抑えることができる。フタルシアニン添加による耐熱性向上の効果は、１％以上５％以上で最も大きくなる。特に１％以上３％以下が適切である。なお、２０％くらいまでは添加の効果はあるが、それ以上に添加量が増えるとかえって耐熱性は低下する。
【００８２】
青色発光の有機ＥＬ素子１５は、発光層の材料に発光波長が約４００ｎｍの「ＤＭＰｈｅｎ（Ｔｒｉｐｈｅｎｙｌａｍｉｎｅ）」を用いるとよい。この際、発光効率を高める目的で、電子注入層（Ｂａｔｈｏｃｕｐｒｏｉｎｅ）と正孔注入層（Ｍ−ＭＴＤＡＴＸＡ）にバンド・ギャップが発光層と同じ材料を採用することが好ましい。バンド・ギャップが３．４ｅＶと大きいＤＭＰｈｅｎを発光層に用いただけでは、電子は電子注入層に、正孔は正孔注入層にとどまり、発光層で電子と正孔の再結合が起こりにくいからである。ＤＭＰｈｅｎのようにアミン基を備える発光材料は構造が不安定で長寿命化し難いという課題に対しては、ＤＭＰｈｅｎ中で励起したエネルギーをドーパントに移動させ、ドーパントから発光させることにより解決できる。
【００８３】
ＥＬ材料として、りん光発光材料を用いることにより発光効率を向上できる。蛍光発光材料は、その外部量子効率は２〜３％程度である。蛍光発光材料は内部量子効率（励起によるエネルギーが光に変わる効率）が２５％なのに対し、りん光発光材料は１００％近くに達するため、外部量子効率が高くなる。
【００８４】
有機ＥＬ素子の発光層のホスト材料にはＣＢＰを用いるとよい。ここに赤色（Ｒ）や緑色（Ｇ）、青色（Ｂ）のりん光発光材料をドーピングしている。ドーピングした材料はすべてＩｒを含む。Ｒ材料はＢｔｐ２Ｉｒ（ａｃａｃ）、Ｇ材料は（ｐｐｙ）２Ｉｒ（ａｃａｃ）、Ｂ材料はＦＩｒｐｉｃを用いると良い。
【００８５】
また、正孔注入層・正孔輸送層には、各種有機化合物を用いることができる。正孔注入輸送層、発光層および電子注入輸送層の形成には、均質な薄膜が形成できることから真空蒸着法を用いることが好ましい。
【００８６】
以下、本発明のＥＬ表示パネルの製造方法および構造についてさらに詳しく説明をする。以前に説明したように、まず、アレイ基板７１に画素を駆動するトランジスタ１１を形成する。１つの画素は２個以上、好ましくは４個または５個のトランジスタで構成される。また、画素は電流プログラムされ、プログラムされた電流がＥＬ素子１５に供給される。通常、電流プログラムされた値は電圧値として蓄積容量１９に保持される。このトランジスタ１１の組み合わせなど画素構成については後に説明をする。次にトランジスタ１１に正孔注入電極としての画素電極を形成する。画素電極１０５はフォトリソグラフィーによりパターン化する。なお、トランジスタ１１の下層、あるいは上層にはトランジスタ１１に光入射することにより発生するホトコンダクタ現象（以後、ホトコンと呼ぶ）による画質劣化を防止するために、遮光膜を形成または配置する。
【００８７】
なお、電流プログラムとは、ソースドライバ回路１４からプログラム電流を画素に印加し（もしくは画素からソースドライバ回路１４に吸収し）、この電流に相当する信号値を画素に保持させるものである。この保持された信号値に対応する電流をＥＬ素子１５に流す（もしくは、ＥＬ素子１５から流し込む）。つまり、電流でプログラムし、プログラムされた電流に相当（対応）する電流をＥＬ素子１５に流すようにするものである。
【００８８】
一方、電圧プログラムとは、ソースドライバ回路１４からプログラム電圧を画素に印加し、この電圧に相当する信号値を画素に保持させるものである。この保持された電圧に対応する電流をＥＬ素子１５に流す。つまり、電圧でプログラムし、画素内で電圧を電流値に変換し、プログラムされた電圧に相当（対応）する電流をＥＬ素子１５に流すようにするものである。
【００８９】
プラスチック基板にトランジスタを形成するためには、有機半導体を形成する表面を加工することで、炭素と水素からなるペンタセン分子を利用し電子薄膜を形成すればよい。この薄膜は、従来の結晶粒の２０倍から１００倍の大きさを持つとともに、電子デバイス製造に適した十分な半導体特性を具備する。
【００９０】
ペンタセンは、シリコン基板上で成長する際に表面の不純物に付着する傾向がある。このため、成長が不規則となり、高品質のデバイスを製造するには小さすぎる結晶粒になる。結晶粒をより大きく成長させるために、まずシリコン基板の上に、シクロヘキセンと呼ばれる分子の単一層「分子バッファ」を塗布するとよい。この層がシリコン上の「ｓｔｉｃｋｙ ｓｉｔｅｓ（くっつきやすい場所）」を覆うため、清浄な表面ができてペンタセンが非常に大きな結晶粒にまで成長する。
【００９１】
これらの新しい大きな結晶粒の薄膜を使うことにより、大型結晶粒のペンタセンを用いたフレキシブルなトランジスタ（トランジスタ）を作製することができる。このようなフレキシブルなトランジスタの大量生産のために、低い温度で液状の材料を塗ることによってトランジスタ（トランジスタ）を製造することができる。
【００９２】
また、基板上にゲートとなる金属薄膜と島状に形成し、この上にアモルファスシリコン膜を蒸着あるいは塗布した後、加熱して半導体膜を形成してもよい。島状に形成した部分に半導体膜が良好に結晶化する。そのため、モビリティが良好となる。
【００９３】
有機トランジスタ（トランジスタ）として、静電誘導トランジスタ（ＳＩＴ）と呼ぶ構造を採用することが好ましい。アモルファス状態のペンタセンを使用する。正孔の移動度は１×１０ｃｍ２／Ｖｓと結晶化したペンタセンよりも低い。しかし、ＳＩＴ構造を採用することにより周波数特性を高めることができる。ペンタセンの膜厚は１００以上３００ｎｍとすることが好ましい。
【００９４】
また、有機トランジスタとしてｐ型電界効果トランジスタでもよい。プラスチック基板上にトランジスタを形成できる。プラスチック基板ごと折り曲げることが可能なので、フレキシブルなトランジスタ型表示パネルを構成できるペンタセンは多結晶状態とすることが好ましい。ゲート絶縁膜の材料にはＰＭＭＡを使用することが好ましい。有機トランジスタの活性層にはナフタセンを使ってもよい。
【００９５】
洗浄時に酸素プラズマ、Ｏ２アッシャーを使用すると、画素電極１０５の周辺部の平坦化膜１０２も同時にアッシングされ、画素電極１０５の周辺部がえぐられてしまう。この課題を解決するために、画素電極１０５の周辺部をアクリル樹脂からなるエッジ保護膜（基本的には土手１０１）を形成している。エッジ保護膜１０５の構成材料としては、平坦化膜１０２を構成するアクリル系樹脂、ポリイミド樹脂などの有機材料と同一材料が例示され、その他、ＳｉＯ２、ＳｉＮｘなどの無機材料が例示される。その他、Ａｌ２Ｏ３、Ｔａ２Ｏ３などであってもよいことは言うまでもない。
【００９６】
エッジ保護膜１０１は画素電極１０５のパターニング後、画素電極１０５間を埋めるように形成する。もちろん、このエッジ保護膜１０１を２以上４μｍ以下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタルマスクの土手（メタルマスクが画素電極１０５とが直接に接しないようにするスペーサ）としてもよいことは言うまでもない。
【００９７】
ゲート絶縁膜に比誘電率が２４と高いＴａ２Ｏ５を採用するとよい。ゲート絶縁膜の厚さは１２９ｎｍと厚く、しかもチャネル長は５００μｍと長いにも関わらずＰ型トランジスタは電源電圧−５Ｖで良好に動作する。チャネル層の材料には、ペンタセンと呼ばれる有機材料を用いる。キャリアである正孔（ホール）の移動度は０．４０ｃｍ２／Ｖｓ以上、トランジスタがオン時のドレイン電流と、オフ時の漏れ電流との比は１０４を実現できる。
【００９８】
画素電極１０５上にＥＬ膜（１５Ｒ（赤）、１５Ｇ（緑）、１５Ｂ（青））が形成される。各ＥＬ膜１５はわずかな隙間をあけて形成されるか、周辺部を重ねられる。重ねられた箇所はほとんど発光しない。また、ＥＬ膜１５上にカソードとなるアルミ膜１０６が形成される。
【００９９】
真空蒸着装置は市販の高真空蒸着装置（日本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した装置を用いる。主たる排気装置は排気速度１５００リットル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ−６Ｔｏｒｒ以下であり、全ての蒸着は２〜３×１０ｅ−６Ｔｏｒｒの範囲で行う。また、全ての蒸着はタングステン製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０Ａ）を接続して行うとよい。
【０１００】
このようにして真空層中に配置したアレイ基板上に、カーボン膜２０〜５０ｎｍを成膜する。次に、正孔注入層として４−（Ｎ、Ｎ−ビス（ｐ−メチルフェニル）アミノ）−α−フェニルスチルベンを０．３ｎｍ／ｓｅｃの蒸着速度で膜厚約５ｎｍに形成する。
【０１０１】
正孔輸送層として、Ｎ、Ｎ’−ビス（４’−ジフェニルアミノ−４−ビフェニリル）−Ｎ、Ｎ’−ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、４−Ｎ、Ｎ−ジフェニルアミノ−α−フェニルスチルベンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓの蒸着速度で共蒸着して膜厚約８０ｎｍに形成した。発光層（電子輸送層）としてトリス（８−キノリノラト）アルミニウム（同仁化学株式会社製）を０．３ｎｍ／ｓｅｃの蒸着速度で膜厚約４０ｎｍに形成する。
【０１０２】
次に、電子注入電極として、ＡｌＬｉ合金（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）から低温でＬｉのみを、約０．１ｎｍ／ｓｅｃの蒸着速度で膜厚約１ｎｍに形成し、続いて、そのＡｌＬｉ合金をさらに昇温する。Ｌｉが出尽くした状態から、Ａｌのみを、約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに形成し、積層型の電子注入電極とした。
【０１０３】
このようにして作成した有機薄膜ＥＬ素子１５は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲気下で、コーニング７０５９ガラス製の封止フタ８５をシール接着剤（シール剤）（アネルバ株式会社製、商品名スーパーバックシール９５３−７０００）で貼り付けて表示パネルとする。
【０１０４】
なお、封止フタ８５とアレイ基板７１との空間には乾燥剤１０７を配置する。これは、有機ＥＬ膜１５は湿度に弱いためである。乾燥剤１０７によりシール剤を浸透する水分を吸収し有機ＥＬ膜１５の劣化を防止する。
【０１０５】
シール剤１５からの水分の浸透を抑制するためには外部からの経路（パス）を長くすることが良好な対策である。このため、本発明の表示パネルでは、表示領域の周辺部に微細な凹凸を形成している。アレイ基板７１の周辺部に形成した凹凸部は少なくとも２重に形成する。凸と凸との間隔（形成ピッチ）は１００μｍ以上５００μｍ以下に形成することが好ましく、また、凸の高さは３０μｍ以上３００μｍ以下とすることが好ましい。この凸部はスタンパ技術で形成する。このスタンパ技術はオムロン社がマイクロレンズ形成の方法として採用している方式、松下電器がＣＤのピックアップレンズで微小レンズの形成方式として用いている方式などを応用する。
【０１０６】
一方、封止フタ８５にも凹または凸部を形成する。凹または凸部の形成ピッチは基板７１に形成した凸部の形成ピッチと同一にする。このように基板７１と基板８５の凹または凸部の形成ピッチを同一にすることにより凸部に凹部がちょうどはまり込む。そのため、表示パネルの製造時に封止フタ８５とアレイ基板７１との位置ずれが発生しない。凸部と凹部間にはシール剤を配置する。シール剤は封止フタ８５とアレイ基板７１とを接着するとともに、外部からの水分の浸入を防止する。
【０１０７】
シール剤としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いることが好ましい。また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。特にシール接着剤は酸化チタンの微粉末、酸化シリコンなどの微粉末を重量比で６５％以上９５％以下の割合で添加することが好ましい。また、この微粉末の粒子径は平均直径２０μｍ以上１００μｍ以下とすることが好ましい。微粉末の重量比が多くなるほど外部からの湿度の進入を抑制する効果が高くなる。しかし、あまりに多いと気泡などが入りやすく、かえって空間が大きくなりシール効果が低下してしまう。
【０１０８】
乾燥剤１０７の重量はシールの長さ１０ｍｍあたり０．０４ｇ以上０．２ｇ以下をすることが好ましい。特にシールの長さ１０ｍｍあたり０．０６ｇ以上０．１５ｇ以下をすることが望ましい。乾燥剤の量がすくなすぎると水分防止効果が少なくすぐに有機ＥＬ層１５が劣化する。多すぎると乾燥剤がシールをする際に障害となり、良好なシールを行うことができない。なお、乾燥剤１０７はシート状に形成しておき、フタ８５とＥＬ膜間に配置するとよい。その際、乾燥剤１０７にＵＶ硬化樹脂を塗布しておき、配置後、紫外線を照射し、ＵＶ樹脂を硬化させて固定させるとよい。
【０１０９】
図１０はガラスのフタ８５を用いて封止する構成であるが、図１１のようにフィルム（薄膜でもよい。つまり薄膜封止膜）１１１を用いた封止であってもよい。たとえば、封止フィルム（薄膜封止膜）１１１としては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド ライク カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿）。このフィルムを封止膜１１１して用いる。また、ＤＬＣ膜などを電極１０６の表面に直接蒸着する構成ものよいことは言うまでもない。
【０１１０】
なお、この場合は、カソードとアノードの位置関係は逆転する場合がある。薄膜の膜厚はｎ・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層されている場合はそれらの屈折率を総合（各薄膜のｎ・ｄを計算）にして計算する。ｄは薄膜の膜厚、複数の薄膜が積層されている場合はそれらの屈折率を総合して計算する。）が、ＥＬ素子１５の発光主波長λ以下となるようにするとよい。この条件を満足させることにより、ＥＬ素子１５からの光取り出し効率が、ガラス基板で封止した場合に比較して２倍以上になる。また、アルミニウムと銀の合金あるいは混合物あるいは積層物を形成してもよい。
【０１１１】
以上のようにフタ８５を用いず、封止膜１１１で封止する構成を薄膜封止と呼ぶ。基板７１側から光を取り出す「下取り出し（図１０を参照、光取り出し方向は図１０の矢印方向である）」の場合の薄膜封止は、ＥＬ膜を形成後、ＥＬ膜上にカソードとなるアルミ電極を形成する。次にこのアルミ膜上に緩衝層としての樹脂層を形成する。緩衝層としては、アクリル、エポキシなどの有機材料が例示される。また、膜厚は１μｍ以上１０μｍ以下の厚みが適する。さらに好ましくは、膜厚は２μｍ以上６μｍ以下の厚みが適する。この緩衝膜上の封止膜７４を形成する。緩衝膜がないと、応力によりＥＬ膜の構造が崩れ、筋状に欠陥が発生する。封止膜１１１は前述したように、ＤＬＣ（ダイヤモンド ライク カーボン）、あるいは電界コンデンサの層構造（誘電体薄膜とアルミ薄膜とを交互に多層蒸着した構造）が例示される。
【０１１２】
ＥＬ層１５側から光を取り出す「上取り出し図１１を参照、光取り出し方向は図１１の矢印方向である」」の場合の薄膜封止は、ＥＬ膜１５を形成後、ＥＬ膜１５上にカソード（アノード）となるＡｇ−Ｍｇ膜を２０オングストローム以上３００オングストロームの膜厚で形成する。その上に、ＩＴＯなどの透明電極を形成して低抵抗化する。次にこの電極膜上に緩衝層としての樹脂層を形成する。この緩衝膜上に封止膜１１１を形成する。
【０１１３】
有機ＥＬ層１５から発生した光の半分は、反射膜１０６で反射され、アレイ基板７１と透過して出射される。しかし、反射膜１０６には外光を反射し写り込みが発生して表示コントラストを低下させる。この対策のために、アレイ基板７１にλ／４板１０８および偏光板（偏光フィルム）１０９を配置している。
【０１１４】
なお、画素が反射電極の場合はＥＬ層１５から発生した光は上方向に出射される。したがって、位相板１０８および偏光板１０９は光出射側に配置することはいうまでもない。なお、反射型画素は、画素電極１０５を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極１０５の表面に、凸部（もしくは凹凸部）を設けることで有機ＥＬ層１５との界面が広くなり発光面積が大きくなり、また、発光効率が向上する。なお、カソード１０６（アノード１０５）となる反射膜を透明電極に形成する、あるいは反射率を３０％以下に低減できる場合は、円偏光板は不要である。写り込みが大幅に減少するからである。また、光の干渉も低減し望ましい。
【０１１５】
また、ディスプレイ内部に２層の薄膜を形成することによって実現する外光反射を光学干渉によって打ち消すことで有機ＥＬ表示パネルのコントラストを向上することができる。従来の円偏光板を使う場合に比べてコストを低減できる。また、円偏光板が抱えていた拡散反射の問題や、表示色の視野角依存性及び有機ＥＬ発光層の膜厚依存性の問題を解決できる。
【０１１６】
基板７１と偏光板（偏光フィルム）１０９間には１枚あるいは複数の位相フィルム１０８（位相板、位相回転手段、位相差板、位相差フィルム）が配置される。位相フィルムとしてはポリカーボネートを使用することが好ましい。位相フィルムは入射光を出射光に位相差を発生させ、効率よく光変調を行うのに寄与する。
【０１１７】
その他、位相フィルムとして、ポリエステル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用いてもよい。その他、水晶などの結晶を用いてもよい。１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０ｎｍ以下とすることが好ましく、さらには８０ｎｍ以上２２０ｎｍ以下とすることが好ましい。なお、位相フィルムと偏光板とを一体化した円偏光板（円偏光フィルム）を用いてもよいことはいうまでもない。
【０１１８】
位相フィルム１０８は染料あるいは顔料で着色しフィルタとしての機能をもたせることが好ましい。特に有機ＥＬ１５は赤（Ｒ）の純度が悪い。そのため、着色した位相フィルム１０８で一定の波長範囲をカットして色温度を調整する。カラーフィルターは、染色フィルタとして顔料分散タイプの樹脂で設けられるのが一般的である。顔料が特定の波長帯域の光を吸収して、吸収されなかった波長帯域の光を透過する。
【０１１９】
以上のように位相フィルム１０８の一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせたりしてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成したりしてもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。また、位相フィルムの表面に凹凸を形成することによりかまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは１つの画素電極あるいは３原色の画素にそれぞれ対応するように配置する。
【０１２０】
先にも記述したが、位相フィルムの機能はカラーフィルターに持たせてもよい。たとえば、カラーフィルターの形成時に圧延し、もしくは光重合により一定の方向に位相差が生じるようにすることにより位相差を発生させることができる。その他、平滑化膜１０２を光重合させることにより位相差を持たせてもよい。このように構成すれば位相フィルムを基板外に構成あるいは配置する必要がなくなり表示パネルの構成が簡易になり、低コスト化が望める。なお、以上の事項は偏光板に適用してもよいことはいうまでもない。
【０１２１】
偏光板（偏光フィルム）１０９を構成する主たる材料としてはＴＡＣフィルム（トリアセチルセルロースフィルム）が最適である。ＴＡＣフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。ＴＡＣフィルムの製造については、溶液流延製膜技術で作製することが最適である。
【０１２２】
偏光板１０９はヨウ素などをポリビニールアルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例示される。一対の偏光分離手段の偏光板１０９は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち特定の偏光軸方向と異なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐｏｌａｒｉｚｅｒ：リフレクティブ・ポラライザー）を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。
【０１２３】
また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、例えばコレステリック液晶層と（１／４）λ板１０８を組み合わせたもの、ブリュースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ（ＰＢＳ）等を用いることも可能である。
【０１２４】
図１０では図示していないが、偏光板１０９の表面にはＡＩＲコートを施している。ＡＩＲコートは誘電体単層膜もしくは多層膜で形成する構成が例示される。その他、１．３５〜１．４５の低屈折率の樹脂を塗布してもよい。たとえば、フッ素系のアクリル樹脂などが例示される。特に屈折率が１．３７以上１．４２以下のものが特性は良好である。
【０１２５】
また、ＡＩＲコートは３層の構成あるいは２層構成がある。なお、３層の場合は広い可視光の波長帯域での反射を防止するために用いられ、これをマルチコートと呼ぶ。２層の場合は特定の可視光の波長帯域での反射を防止するために用いられ、これをＶコートと呼ぶ。マルチコートとＶコートは表示パネルの用途に応じて使い分ける。なお、２層以上の限定するものではなく、１層でもよい。
【０１２６】
マルチコートの場合は酸化アルミニウム（Ａｌ２Ｏ３）を光学的膜厚がｎｄ＝λ／４、ジルコニウム（ＺｒＯ２）をｎｄ１＝λ／２、フッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／４積層して形成する。通常、λとして５２０ｎｍもしくはその近傍の値として薄膜は形成される。Ｖコートの場合は一酸化シリコン（ＳｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／４、もしくは酸化イットリウム（Ｙ２Ｏ３）とフッ化マグネシウム（ＭｇＦ２）をｎ ｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収帯域があるため青色光を変調する場合はＹ２Ｏ３を用いた方がよい。また、物質の安定性からもＹ２Ｏ３の方が安定しているため好ましい。また、ＳｉＯ２薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてＡＩＲコートとしてもよい。たとえばフッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。
【０１２７】
なお、表示パネルに静電気がチャージされることを防止するため、表示パネルなどの表面に親水性の樹脂を塗布しておくことが好ましい。その他、表面反射を防止するため、偏光板５４の表面などにエンボス加工を行ってもよい。
また、画素電極１０５にはトランジスタが接続されるとしたがこれに限定されるものではない。アクティブマトリックスとは、スイッチング素子として薄膜トランジスタ（トランジスタ）の他、ダイオード方式（ＴＦＤ）、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＦＥＴ、ＭＯＳトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。つまり、スイッチ素子１１、駆動素子１１と構成するものはこれらのいずれでも使用することができる。また、略ストライプ状電極を複数本配置した単純マトリックス型の画素構成でもよい。
【０１２８】
また、トランジスタはＬＤＤ（ロー ドーピング ドレイン）構造を採用することが好ましい。なお、トランジスタとは、ＦＥＴなどスイッチングなどのトランジスタ動作をするすべての素子一般を意味する。また、ＥＬ膜の構成、パネル構造などは単純マトリックス型表示パネルにも適用できることは言うまでもない。また、本明細書ではＥＬ素子として有機ＥＬ素子（ＯＥＬ、ＰＥＬ、ＰＬＥＤ、ＯＬＥＤなど多種多様な略称で記述される）１５を例のあげて説明するがこれに限定するものではなく、無機ＥＬ素子にも適用されることは言うまでもない。まず、有機ＥＬ表示パネルに用いられるアクティブマトリックス方式は、１．特定の画素を選択し、必要な表示情報を与えられること。２、１フレーム期間を通じてＥＬ素子に電流を流すことができることという２つの条件を満足させなければならない。
【０１２９】
この２つの条件を満足させるため、図６２に図示する従来の有機ＥＬの画素構成では、第１のトランジスタ１１ｂは画素を選択するためのスイッチング用トランジスタ、第２のトランジスタ１１ａはＥＬ素子（ＥＬ膜）１５に電流を供給するための駆動用トランジスタとする。
【０１３０】
ここで液晶に用いられるアクティブマトリックス方式と比較すると、スイッチング用トランジスタ１１ｂは液晶用にも必要であるが、駆動用トランジスタ１１ａはＥＬ素子１５を点灯させるために必要である。この理由は液晶の場合は、電圧を印加することでオン状態を保持することができるが、ＥＬ素子１５の場合は、電流を流しつづけなければ画素１６の点灯状態を維持できないからである。
【０１３１】
したがって、ＥＬ表示パネルでは電流を流し続けるためにトランジスタ１１ａをオンさせ続けなければならない。まず、走査線、データ線が両方ともオンになると、スイッチング用トランジスタ１１ｂを通してキャパシタ１９に電荷が蓄積される。このキャパシタ１９が駆動用トランジスタ１１ａのゲートに電圧を加え続けるため、スイッチング用トランジスタ１１ｂがオフになっても、電流供給線（Ｖｄｄ）から電流が流れつづけ、１フレーム期間にわたり画素１６をオンできる。
【０１３２】
この構成を用いて階調を表示させる場合、駆動用トランジスタ１１ａのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用トランジスタ１１ａのオン電流のばらつきがそのまま表示に現れる。
【０１３３】
トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる形成温度が４５０度以下の低温ポリシリ技術で形成した低温多結晶トタンジスタでは、そのしきい値のばらつきが±０．２Ｖ〜０．５Ｖの範囲でばらつきがある。そのため、駆動用トランジスタ１１ａを流れるオン電流がこれに対応してばらつき、表示にムラが発生する。これらのムラは、しきい値電圧のばらつきのみならず、トランジスタの移動度、ゲート絶縁膜の厚みなどでも発生する。また、トランジスタ１１の劣化によっても特性は変化する。なお、低温ポリシリコン技術に限定されるものではなく、プロセス温度が４５０度（摂氏）以上の高温ポリシリコン技術を用いて構成してもよく、また、固相（ＣＧＳ）成長させた半導体膜を用いてＴＦＴなどを形成したものをもちいてもよい。その他、有機ＴＦＴを用いたものであっても良い。また、アモルファスシリコン技術で形成したＴＦＴアレイを用いてパネルを構成する。なお、本明細書では低温ポリシリコン技術で形成したＴＦＴを主として説明する。しかし、ＴＦＴのバラツキが発生するなどの課題は他の方式でも同一である。
【０１３４】
したがって、アナログ的に階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要があり、現状の低温多結晶ポリシリコントランジスタではこのバラツキを所定範囲以内の抑えるというスペックを満足できない。この問題を解決するため、１画素内に４つ以上のトランジスタをもうけて、しきい値電圧のばらつきをコンデンサにより補償させて均一な電流を得る方法、定電流回路を１画素ごとに形成し電流の均一化を図る方法などが考えられる。
【０１３５】
しかしながら、これらの方法は、プログラムされる電流がＥＬ素子１５を通じてプログラムされるため電流経路が変化した場合に電源ラインに接続されるスイッチングトランジスタに対し駆動電流を制御するトランジスタがソースフォロワとなり駆動マージンが狭くなる。したがって、駆動電圧が高くなるという課題を有する。
【０１３６】
また、電源に接続するスイッチングトランジスタをインピーダンスの低い領域で使用する必要があり、この動作範囲がＥＬ素子１５の特性変動により影響を受けるという課題もある。その上、飽和領域における電圧電流特性に、キンク電流が発生する場合、トランジスタのしきい値電圧の変動が発生した場合、記憶された電流値が変動するとう課題もある。
【０１３７】
本発明のＥＬ素子構造は、上記課題に対して、ＥＬ素子１５に流れる電流を制御するトランジスタ１１が、ソースフォロワ構成とならず、かつそのトランジスタにキンク電流があっても、キンク電流の影響を最小に抑えることが出来て記憶される電流値の変動を小さくすることが出来る構成である。
【０１３８】
本発明のＥＬ表示装置の画素構造は、具体的には図１に示すように単位画素が最低４つからなる複数のトランジスタ１１ならびにＥＬ素子により形成される。なお、画素電極はソース信号線と重なるように構成する。つまり、ソース信号線１８上に絶縁膜あるいはアクリル材料からなる平坦化膜を形成して絶縁し、この絶縁膜上に画素電極１０５を形成する。このようにソース信号線１８上に画素電極を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。
【０１３９】
ゲート信号線（第１の走査線）１７ａをアクティブ（ＯＮ電圧を印加）とすることによりＥＬ素子１５駆動用のトランジスタ（トランジスタあるいはスイッチング素子）１１ａおよびトランジスタ（トランジスタあるいはスイッチング素子）１１ｃを通して、前記ＥＬ素子１５に流すべき電流値をソースドライバ回路１４から流す。また、トランジスタ１１ａのゲートとドレイン間を短絡するようにトランジスタ１１ｂがゲート信号線１７ａアクティブ（ＯＮ電圧を印加）となることにより開くと共に、トランジスタ１１ａのゲートとソース間に接続されたコンデンサ（キャパシタ、蓄積容量、付加容量）１９に、前記電流値を流すようにトランジスタ１１ａのゲート電圧（あるいはドレイン電圧）を記憶する（図３（ａ）を参照のこと）。
【０１４０】
なお、トランジスタ１１ａのソース（Ｓ）−ゲート（Ｇ）間容量（コンデンサ）１９は０．２ｐＦ以上の容量とすることが好ましい。他の構成として、別途、コンデンサ１９を形成する構成も例示される。つまり、コンデンサ電極レイヤーとゲート絶縁膜およびゲートメタルから蓄積容量を形成する構成である。トランジスタ１１ｃのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からはこのように別途コンデンサを構成するほうが好ましい。なお、コンデンサ（蓄積容量）１９の大きさは、０．２ｐＦ以上２ｐＦ以下とすることがよく、中でもコンデンサ（蓄積容量）１９の大きさは、０．４ｐＦ以上１．２ｐＦ以下とすることがよい。
【０１４１】
なお、コンデンサ１９は隣接する画素間の非表示領域におおむね形成することがこのましい。一般的に、フルカラー有機ＥＬ１５を作成する場合、有機ＥＬ層１５をメタルマスクによるマスク蒸着で形成するためマスク位置ずれによるＥＬ層の形成位置が発生する。位置ずれが発生すると各色の有機ＥＬ層１５（１５Ｒ、１５Ｇ、１５Ｂ）が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は１０μ以上離れなければならない。この部分は発光に寄与しない部分となる。したがって、蓄積容量１９をこの領域に形成することは開口率向上のために有効な手段となる。
【０１４２】
なお、メタルマスクは磁性体で作製し、基板７１の裏面から磁石でメタルマスクを磁力で吸着する。磁力により、メタルマスクは基板と隙間なく密着する。以上の製造方法に関する事項は、本発明の他の製造方法にも適用される。
次に、ゲート信号線１７ａを非アクティブ（ＯＦＦ電圧を印加）、ゲート信号線１７ｂをアクティブとして、電流の流れる経路を前記第１のトランジスタ１１ａ並びにＥＬ素子１５に接続されたトランジスタ１１ｄならびに前記ＥＬ素子１５を含む経路に切り替えて、記憶した電流を前記ＥＬ素子１５に流すように動作する（図３（ｂ）を参照のこと）。
【０１４３】
この回路は１画素内に４つのトランジスタ１１を有しており、トランジスタ１１ａ のゲートはトランジスタ１１ｂのソースに接続されている。また、トランジスタ１１ｂおよびトランジスタ１１ｃのゲートはゲート信号線１７ａに接続されている。トランジスタ１１ｂのドレインはトランジスタ１１ｃのソースならびにトランジスタ１１ｄのソースに接続され、トランジスタ１１ｃのドレインはソース信号線１８に接続されている。トランジスタ１１ｄのゲートはゲート信号線１７ｂに接続され、トランジスタ１１ｄのドレインはＥＬ素子１５のアノード電極に接続されている。
【０１４４】
なお、図１ではすべてのトランジスタはＰチャンネルで構成している。Ｐチャンネルは多少Ｎチャンネルのトランジスタに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はＥＬ素子構成をＰチャンネルで構成することのみに限定するものではない。Ｎチャンネルのみで構成してもよい。また、ＮチャンネルとＰチャンネルの両方を用いて構成してもよい。
【０１４５】
なお、図１においてトランジスタ１１ｃ、１１ｂは同一の極性で構成し、かつＮチャンネルで構成し、トランジスタ１１ａ、１１ｄはＰチャンネルで構成することが好ましい。一般的にＰチャンネルトランジスタはＮチャンネルトランジスタに比較して、信頼性が高い、キンク電流が少ないなどの特長があり、電流を制御することによって目的とする発光強度を得るＥＬ素子１５に対しては、トランジスタ１１ａをＰチャンネルにする効果が大きい。最適には画素を構成するＴＦＴ１１をすべてＰチャンネルで形成し、内蔵ゲートドライバ１２もＰチャンネルで形成することが好ましい。このようにアレイをＰチャンネルのみのＴＦＴで形成することにより、マスク枚数が５枚となり、低コスト化、高歩留まりかを実現できる。
【０１４６】
以下、さらに本発明の理解を容易にするために、本発明のＥＬ素子構成について図３を用いて説明する。本発明のＥＬ素子構成は２つのタイミングにより制御される。第１のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでトランジスタ１１ｂならびにトランジスタ１１ｃがＯＮすることにより、等価回路として図３（ａ）となる。ここで、信号線より所定の電流Ｉｗが書き込まれる。これによりトランジスタ１１ａはゲートとドレインが接続された状態となり、このトランジスタ１１ａとトランジスタ１１ｃを通じて電流Ｉｗが流れる。従って、トランジスタ１１ａのゲートーソースの電圧はＩ１が流れるような電圧Ｖ１となる。
【０１４７】
第２のタイミングはトランジスタ１１ａとトランジスタ１１ｃが閉じ、トランジスタ１１ｄが開くタイミングであり、そのときの等価回路は図３（ｂ）となる。トランジスタ１１ａのソース−ゲート間の電圧は保持されたままとなる。この場合、トランジスタ１１ａは常に飽和領域で動作するため、Ｉｗの電流は一定となる。
【０１４８】
このように動作させると、図５に図示するようになる。つまり、図５（ａ）の５１ａは表示画面５０における、ある時刻での電流プログラムされている画素（行）（書き込み画素行）を示している。この画素（行）５１ａは、図５（ｂ）に図示するように非点灯（非表示画素（行））とする。他の、画素（行）は表示画素（行）５３とする（非画素５３のＥＬ素子１５には電流が流れ、ＥＬ素子１５が発光している）。
【０１４９】
図１の画素構成の場合、図３（ａ）に示すように、電流プログラム時は、プログラム電流Ｉｗがソース信号線１８に流れる。この電流Ｉｗがトランジスタ１１ａを流れ、Ｉｗを流す電流が保持されるように、コンデンサ１９に電圧設定（プログラム）される。このとき、トランジスタ１１ｄはオープン状態（オフ状態）である。
【０１５０】
次に、ＥＬ素子１５に電流を流す期間は図３（ｂ）のように、トランジスタ１１ｃ、１１ｂがオフし、トランジスタ１１ｄが動作する。つまり、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、トランジスタ１１ｂ、１１ｃがオフする。一方、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）が印加され、トランジスタ１１ｄがオンする。
【０１５１】
このタイミングチャートを図４に図示する。なお、図４などにおいて、括弧内の添え字（たとえば、（１）など）は画素行の番号を示している。つまり、ゲート信号線１７ａ（１）とは、画素行（１）のゲート信号線１７ａを示している。また、図４の上段の＊Ｈとは、水平走査期間を示している。つまり、１Ｈとは第１番目の水平走査期間である。なお、以上の事項は、説明を容易にするためであって、限定（１Ｈの番号、１Ｈ周期、画素行番号の順番など）するものではない。
【０１５２】
図４でわかるように、各選択された画素行（選択期間は、１Ｈとしている）において、ゲート信号線１７ａにオン電圧が印加されている時には、ゲート信号線１７ｂにはオフ電圧が印加されている。また、この期間は、ＥＬ素子１５には電流が流れていない（非点灯状態）。選択されていない画素行において、ゲート信号線１７ａにオフ電圧が印加され、ゲート信号線１７ｂにはオン電圧が印加されている。また、この期間は、ＥＬ素子１５に電流が流れている（点灯状態）。
【０１５３】
なお、トランジスタ１１ａのゲートとトランジスタ１１ｃのゲートは同一のゲート信号線１１ａに接続している。しかし、トランジスタ１１ａのゲートとトランジスタ１１ｃのゲートとを異なるゲート信号線１１に接続してもよい（図３２を参照のこと）。１画素のゲート信号線は３本となる（図１の構成は２本である）。トランジスタ１１ｂのゲートのＯＮ／ＯＦＦタイミングとトランジスタ１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御することにより、トランジスタ１１ａのばらつきによるＥＬ素子１５の電流値バラツキをさらに低減することができる。
【０１５４】
ゲート信号線１７ａとゲート信号線１７ｂとを共通にし、トランジスタ１１ｃと１１ｄが異なった導電型（ＮチャンネルとＰチャンネル）とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。
【０１５５】
このように構成すれば本発明の動作タイミングとしては信号線からの書きこみ経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がトランジスタ１１ａのソース（Ｓ）−ゲート（Ｇ）間容量（コンデンサ）に記憶されない。トランジスタ１１ｃとトランジスタ１１ｄを異なった導電形にすることにより、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずトランジスタ１１ｃがオフしたのちに、トランジスタ１１ｄがオンすることが可能になる。
【０１５６】
ただし、この場合お互いの閾値を正確にコントロールする必要があるのでプロセスの注意が必要である。なお、以上述べた回路は最低４つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにトランジスタ１１ｅを図２に示すように、カスケード接続してトランジスタの総数が４以上になっても動作原理は同じである。このようにトランジスタ１１ｅを加えた構成とすることにより、トランジスタ１１ｃを介してプログラムした電流がより精度よくＥＬ素子１５に流すことができるようになる。
【０１５７】
図１の構成において、第１のトランジスタ１１ａの飽和領域における電流値Ｉｄｓが下式の条件を満足させることがさらに好ましい。なお、下式においてλの値は、隣接する画素間において０．０６以下０．０１以上の条件を満足させる。
【０１５８】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）２（１＋Ｖｄｓ＊λ）
本発明では、トランジスタ１１ａの動作範囲を飽和領域に限定するが、一般的に飽和領域におけるトランジスタ特性は、理想的な特性より外れ、ソースードレイン間電圧の影響を受ける。この効果をミラー効果という。
【０１５９】
隣接する画素におけるそれぞれのトランジスタ１１ａにΔＶｔなる閾値のシフトが発生した場合を考える。この場合記憶される電流値は同じである。閾値のシフトをΔＬとすれば、約ΔＶ×λがトランジスタ１１ａの閾値が変動することによる、ＥＬ素子１５の電流値のずれに相当する。したがって、電流のずれをｘ（％）以下に抑えるためには、閾値のシフトの許容量を隣接する画素間でｙ（Ｖ）を許容するとして、λは０．０１×ｘ／ｙ以下でなければならないことが判る。
【０１６０】
この許容値はアプリケーションの輝度により変化する。輝度が１００ｃｄ／ｍ２から１０００ｃｄ／ｍ２までの輝度領域においては、変動量が２％以上あれば人間は変動した境界線を認識する。したがって、輝度（電流量）の変動量が２％以内であることが必要である。輝度が１００ｃｄ／ｃｍ２より高い場合は隣接する画素の輝度変化量は２％以上となる。本発明のＥＬ表示素子を携帯端末用ディスプレイとして用いる場合、その要求輝度は１００ｃｄ／ｍ２程度である。実際に図１の画素構成を試作し、閾値の変動を測定すると、隣接する画素のトランジスタ１１ａおいては閾値の変動の最大値は０．３Ｖであることが判った。したがって、輝度の変動を２％以内に抑えるためにはλは０．０６以下でなければならない。しかし、０．０１以下にする必要はない。人間が変化を認識することができないからである。また、この閾値のバラツキを達成するためにはトランジスタサイズを十分大きくする必要があり、非現実的である。
【０１６１】
また、第１のトランジスタ１１ａの飽和領域における電流値Ｉｄｓが下式を満足するように構成することが好ましい。なお、λの変動が隣接する画素間において５％以下１％以上とする。
【０１６２】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）２（１＋Ｖｄｓ＊λ）
隣接する画素間において、たとえ閾値の変動が存在しない場合でも上記式のλに変動があれば、ＥＬを流れる電流値が変動する。変動を±２％以内に抑えるためには、λの変動を±５％に抑えなければならない。しかし、しかし、１％以下にする必要はない。人間が変化を認識することができないからである。また、１％以下を達成するためにはトランジスタサイズを相当に大きくする必要があり、非現実的である。
【０１６３】
また、実験、アレイ試作および検討によれば第１のトランジスタ１１ａのチャンネル長が１０μｍ以上２００μｍ以下とすることが好ましい。さらに好ましくは、第１のトランジスタ１１ａのチャンネル長が１５μｍ以上１５０μｍ以下とすることが好ましい。これは、チャンネル長Ｌを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和されキンク効果が低く抑えられるためであると考えられる。
【０１６４】
また、画素を構成するトランジスタ１１が、レーザー再結晶化方法（レーザアニ−ル）により形成されたポリシリコントランジスタで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザーの照射方向に対して同一の方向であることが好ましい。また、レーザーは同一箇所を２回以上スキャンして半導体膜を形成することが好ましい。
【０１６５】
本特許の発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために４トランジスタ以上が必要である。これらのトランジスタ特性により、回路定数を決定する場合、４つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザー照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と、垂直方向では移動度、閾値のあたいの平均値が異なる。したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一であるほうが望ましい。
【０１６６】
また、蓄積容量１９の容量値をＣｓ、第２のトランジスタ１１ｂのオフ電流値をＩｏｆｆとした場合、次式を満足させることが好ましい。
【０１６７】
３ ＜ Ｃｓ／Ｉｏｆｆ ＜ ２４
さらに好ましくは、次式を満足させることが好ましい。
【０１６８】
６ ＜ Ｃｓ／Ｉｏｆｆ ＜ １８
トランジスタ１１ｂのオフ電流を５ｐＡ以下とすることにより、ＥＬを流れる電流値の変化を２％以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート−ソース間（コンデンサの両端）に貯えられた電荷を１フィールド間保持できないためである。したがって、コンデンサ１９の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を２％以下に抑えることができる。
【０１６９】
また、アクティブマトリックスを構成するトランジスタがｐ−ｃｈポリシリコン薄膜トランジスタに構成され、トランジスタ１１ｂがデュアルゲート以上であるマルチゲート構造とすることが好ましい。トランジスタ１１ｂは、トランジスタ１１ａのソース−ドレイン間のスイッチとして作用するため、できるだけＯＮ／ＯＦＦ比の高い特性が要求される。トランジスタ１１ｂのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりＯＮ／ＯＦＦ比の高い特性を実現できる。
【０１７０】
また、アクティブマトリックスを構成するトランジスタがポリシリコン薄膜トランジスタで構成されており、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ２以下とすることが好ましい。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトランジスタ特性のバラツキとは相関がある。トランジスタ特性におけるばらつきの原因は、レーザーの照射によるエネルギーのばらつきなどに起因するものが大きく、したがってこれを吸収するためには、できるだけレーザーの照射ピッチ（一般的には１０数μｍ）をチャンネル内により多く含む構造が望ましい。各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ２以下とすることによりレーザー照射に起因するばらつきがなく、特性のそろった薄膜トランジスタを得ることができる。なお、あまりにもトランジスタサイズが小さくなると面積による特性ばらつきが発生する。したがって、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は９μｍ２以上となるようにする。なお、さらに好ましくは、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は１６μｍ２以上４５μｍ２以下となるようにすることが好ましい。
【０１７１】
また、隣接する単位画素での第１のトランジスタ１１ａの移動度変動が２０％以下であるようにすることが好ましい。移動度が不足することによりスイッチングトランジスタの充電能力が劣化し、時間内に必要な電流値を流すまでに、Ｍ１のゲート−ソース間の容量を充電できない。従って移動のばらつきを２０％以内に抑えることにより画素間の輝度のばらつきを認知限以下にすることができる。
【０１７２】
以上の説明は、画素構成が図１の構成として説明したが、以上の事項は他の画素構成にも適用することができる。以下、その一例として図３８の画素構成について、構成、動作について説明をする。
【０１７３】
ＥＬ素子１５に流す電流を設定する時、トランジスタ１１ａに流す信号電流をＩｗ、その結果トランジスタ１１ａに生ずるゲートーソース間電圧をＶｇｓとする。書き込み時はトランジスタ１１ｄによってトランジスタ１１ａのゲート・ドレイン間が短絡されているので、トランジスタ１１ａは飽和領域で動作する。よって、Ｉｗは、以下の式で与えられる。
【０１７４】
Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）２ … （１）
ここで、Ｃｏｘは単位面積当たりのゲート容量であり、Ｃｏｘ＝ε０・εｒ／ｄで与えられる。Ｖｔｈはトランジスタの閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌはチャンネル長、ε０は真空の移動度、εｒはゲート絶縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みである。
【０１７５】
ＥＬ素子１５に流れる電流をＩｄｄとすると、Ｉｄｄは、ＥＬ素子１５と直列に接続されるトランジスタ１ｂによって電流レベルが制御される。本発明では、そのゲートーソース間電圧が（１）式のＶｇｓに一致するので、トランジスタ１ｂが飽和領域で動作すると仮定すれば、以下の式が成り立つ。
【０１７６】
Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）２ … （２）
絶縁ゲート電界効果型の薄膜トランジスタ（トランジスタ）が飽和領域で動作するための条件は、Ｖｄｓをドレイン・ソース間電圧として、一般に以下の式で与えられる。
【０１７７】
｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜ … （３）
ここで、トランジスタ１１ａとトランジスタ１１ｂは、小さな画素内部に近接して形成されるため、大略μ１＝μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき（１）式及び（２）式から容易に以下の式が導かれる。
【０１７８】
Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１） … （４）
ここで注意すべき点は、（１）式及び（２）式において、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、（４）式はこれらのパラメータを含まないので、Ｉｄｒｖ／Ｉｗの値はこれらのばらつきに依存しないということである。
【０１７９】
仮にＷ１＝Ｗ２、Ｌ１＝Ｌ２と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同一の値となる。すなわちトランジスタの特性ばらつきによらず、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、正確に信号電流Ｉｗと同一になるので、結果としてＥＬ素子１５の発光輝度を正確に制御できる。
【０１８０】
以上の様に、駆動用トランジスタ１１ａのＶｔｈ１と駆動用トランジスタ１１ｂのＶｔｈ２は基本的に同一である為、両トランジスタお互いにの共通電位にあるゲートに対してカットオフレベルの信号電圧が印加されると、トランジスタ１１ａ及びトランジスタ１１ｂ共に非導通状態になるはずである。ところが、実際には画素内でもパラメータのばらつきなどの要因により、Ｖｔｈ１よりもＶｔｈ２が低くなってしまうことがある。この時には、駆動用トランジスタ１１ｂにサブスレッショルドレベルのリーク電流が流れる為、ＥＬ素子１５は微発光を呈する。この微発光により画面のコントラストが低下し表示特性が損なわれる。
【０１８１】
本発明では特に、駆動用トランジスタ１１ｂの閾電圧Ｖｔｈ２が画素内で対応する駆動用トランジスタ１１ａの閾電圧Ｖｔｈ１より低くならない様に設定している。例えば、トランジスタ１１ｂのゲート長Ｌ２をトランジスタ１１ａのゲート長Ｌ１よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ１よりも低くならない様にする。これにより、微少な電流リークを抑制することが可能である。以上の事項は図１のトランジスタ１１ａとトランジスタ１１ｄの関係にも適用される。
【０１８２】
図３８に示すように、信号電流が流れる駆動用トランジスタ１１ａ、ＥＬ素子１５等からなる発光素子に流れる駆動電流を制御する駆動用トランジスタ１１ｂの他、ゲート信号線１７ａ１の制御によって画素回路とデータ線ｄａｔａとを接続もしくは遮断する取込用トランジスタ１１ｃ、ゲート信号線１７ａ２の制御によって書き込み期間中にトランジスタ１１ａのゲート・ドレインを短絡するスイッチ用トランジスタ１１ｄ、トランジスタ１１ａのゲート−ソース間電圧を書き込み終了後も保持するための容量Ｃ１９および発光素子としてのＥＬ素子１５などから構成される。
【０１８３】
図３８でトランジスタ１１ｃ、１１ｄはＮチャンネルＭＯＳ（ＮＭＯＳ）、その他のトランジスタはＰチャンネルＭＯＳ（ＰＭＯＳ）で構成しているが、これは一例であって、必ずしもこの通りである必要はない。容量Ｃは、その一方の端子をトランジスタ１１ａのゲートに接続され、他方の端子はＶｄｄ（電源電位）に接続されているが、Ｖｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５のカソード（陰極）は接地電位に接続されている。したがって、以上の事項は図１などにも適用されることは言うまでもない。
【０１８４】
ＥＬ素子１５の端子電圧は温度によっても変化する。通常、温度が低い時は高く、温度が高くなるにつれ、低くなる。この傾向はリニアの関係にある。したがって、Ｖｄｄ電圧を外部温度によって（正確にはＥＬ素子１５の温度によって）調整することが好ましい。温度センサで外部温度を検出し、Ｖｄｄ電圧発生部あるいはＶｋ電圧発生部のフィードバックをかけてＶｄｄ電圧あるいはＶｋ電圧を変化させる。Ｖｄｄ電圧などは摂氏１０℃の変化で、２％以上８％以下変化するようにすることが好ましい。中でも３％以上６％以下とすることが好ましい。
【０１８５】
なお、図１などのＶｄｄ電圧はトランジスタ１１ｂのオフ電圧（トランジスタがＰチャンネル時）よりも低くすることが好ましい。具体的には、Ｖｇｈ（ゲートのオフ電圧）は少なくともＶｄｄ−０．５（Ｖ）よりの高くするべきである。これよりも低いとトランジスタのオフリークが発生し、レーザーアニ−ルのショットムラが目立つようになる。また、Ｖｄｄ＋４（Ｖ）よりも低くすべきである。あまりにも高いと逆にオフリーク量が増加する。
【０１８６】
したがって、ゲートのオフ電圧（図１ではＶｇｈ、つまり、電源電圧に近い電圧側）は、電源電圧（図１ではＶｄｄ）は、よりも−０．５（Ｖ）以上＋４（Ｖ）以下とすべきである。さらに好ましくは、電源電圧（図１ではＶｄｄ）は、よりも０（Ｖ）以上＋２（Ｖ）以下とすべきである。つまり、ゲート信号線に印加するトランジスタのオフ電圧は、十分オフになるようにする。トランジスタがＮチャンネルの場合は、Ｖｇｌがオフ電圧となる。したがって、ＶｇｌはＧＮＤ電圧に対して−４（Ｖ）以上０．５（Ｖ）以下の範囲となるようにする。さらに好ましくは−２（Ｖ）以上０（Ｖ）以下の範囲することが好ましい。
【０１８７】
以上の事項は、図１の電流プログラムの画素構成について述べたが、これに限定するものではなく、電圧プログラムの画素構成にも適用できることは言うまでもない。なお、電圧プログラムのＶｔオフセットキャンセルは、Ｒ、Ｇ、Ｂごとに個別に補償することが好ましい。
【０１８８】
駆動用トランジスタ１１ｂは、コンデンサ１９に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流はチャネルを介してＥＬ素子１５に流す。トランジスタトランジスタ１１ａのゲートとトランジスタトランジスタ１１ｂのゲートとが直接に接続されてカレントミラー回路を構成し、信号電流Ｉｗの電流レベルと駆動電流の電流レベルとが比例関係となる様にしている。
【０１８９】
トランジスタ１１ｂは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をＥＬ素子１５に流す。
【０１９０】
トランジスタ１１ｂは、その閾電圧が画素内で対応するランジスタ１１ａの閾電圧より低くならない様に設定されている。具体的には、トランジスタ１１ｂは、そのゲート長がトランジスタ１１ａのゲート長より短くならない様に設定されている。あるいは、トランジスタ１１ｂは、そのゲート絶縁膜が画素内で対応するトランジスタ１１ａのゲート絶縁膜より薄くならないように設定しても良い。
【０１９１】
あるいは、トランジスタ１１ｂは、そのチャネルに注入される不純物濃度を調整して、閾電圧が画素内で対応するトランジスタ１１ａの閾電圧より低くならない様に設定してもよい。仮に、トランジスタ１１ａとトランジスタ１１ｂの閾電圧が同一となる様に設定した場合、共通接続されたトランジスタのゲートにカットオフレベルの信号電圧が印加されると、トランジスタ１１ａ及びトランジスタ１１ｂは両方共オフ状態になるはずである。ところが、実際には画素内にも僅かながらプロセスパラメータのばらつきがあり、トランジスタ１１ａの閾電圧よりトランジスタ１１ｂの閾電圧が低くなる場合がある。
【０１９２】
この時には、カットオフレベル以下の信号電圧でもサブスレッショルドレベルの微弱電流が駆動用トランジスタ１１ｂに流れる為、ＥＬ素子１５は微発光し画面のコントラスト低下が現れる。そこで、トランジスタ１１ｂのゲート長をトランジスタ１１ａのゲート長よりも長くしている。これにより、トランジスタ１１のプロセスパラメータが画素内で変動しても、トランジスタ１１ｂの閾電圧がトランジスタ１１ａの閾電圧よりも低くならない様にする。
【０１９３】
ゲート長Ｌが比較的短い短チャネル効果領域Ａでは、ゲート長Ｌの増加に伴いＶｔｈが上昇する。一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート長Ｌに関わらずＶｔｈはほぼ一定である。この特性を利用して、トランジスタ１１ｂのゲート長をトランジスタ１１ａのゲート長よりも長くしている。例えば、トランジスタ１１ａのゲート長が７μｍの場合、トランジスタ１１ｂのゲート長を１０μｍ程度にする。
【０１９４】
トランジスタ１１ａのゲート長が短チャネル効果領域Ａに属する一方、トランジスタ１１ｂのゲート長が抑制領域Ｂに属する様にしても良い。これにより、トランジスタ１１ｂにおける短チャネル効果を抑制することができるとともに、プロセスパラメータの変動による閾電圧低減を抑制可能である。以上により、トランジスタ１１ｂに流れるサブスレッショルドレベルのリーク電流を抑制してＥＬ素子１５の微発光を抑え、コントラスト改善に寄与可能である。
【０１９５】
このようにして作製した図１、図２、図３８などで説明したＥＬ表示素子１５に直流電圧を印加し、１０ｍＡ／ｃｍ２の一定電流密度で連続駆動させた。ＥＬ構造体は、７．０Ｖ 、２００ｃｄ／ｃｍ２の緑色（発光極大波長λｍａｘ ＝４６０ｎｍ）の発光が確認できた。青色発光部は、輝度１００ｃｄ／ｃｍ２ で、色座標がｘ＝０．１２９、ｙ＝０．１０５、緑色発光部は、輝度２００ｃｄ／ｃｍ２ で、色座標がｘ＝０．３４０、ｙ＝０．６２５、赤色発光部は、輝度１００ｃｄ／ｃｍ２ で、色座標がｘ＝０．６４９、ｙ＝０．３３８の発光色が得られた。
【０１９６】
フルカラー有機ＥＬ表示パネルでは、開口率の向上が重要な開発課題になる。開口率を高めると光の利用効率が上がり、高輝度化や長寿命化につながるためである。開口率を高めるためには、有機ＥＬ層からの光を遮るトランジスタの面積を小さくすればよい。低温多結晶Ｓｉ−トランジスタはアモルファスシリコンに比較して１０−１００倍の性能を持ち、電流の供給能力が高いため、トランジスタの大きさを非常に小さくできる。したがって、有機ＥＬ表示パネルでは、画素トランジスタ、周辺駆動回路を低温ポリシリコン技術、高温ポリシリコン技術で作製することが好ましい。もちろん、アモルファスシリコン技術で形成してもよいが画素開口率はかなり小さくなってしまう。
【０１９７】
ゲートドライバ回路１２あるいはソースドライバ回路１４などの駆動回路をガラス基板７１上に形成することにより、電流駆動の有機ＥＬ表示パネルで特に問題になる抵抗を下げることができる。ＴＣＰの接続抵抗がなくなるうえに、ＴＣＰ接続の場合に比べて電極からの引き出し線が２〜３ｍｍ短くなり配線抵抗が小さくなる。さらに、ＴＣＰ接続のための工程がなくなる、材料コストが下がるという利点があるとする。
【０１９８】
次に、本発明のＥＬ表示パネルあるいはＥＬ表示装置について説明をする。図６はＥＬ表示装置の回路を中心とした説明図である。画素１６がマトリックス状に配置または形成されている。各画素１６には各画素の電流プログラムを行う電流を出力するソースドライバ回路１４が接続されている。ソースドライバ回路１４の出力段は映像信号のビット数に対応したカレントミラー回路が形成されている（後に説明する）。たとえば、６４階調であれば、６３個のカレントミラー回路が各ソース信号線に形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線１８に印加できるように構成されている。
【０１９９】
なお、１つのカレントミラー回路の最小出力電流は１０ｎＡ以上５０ｎＡにしている。特にカレントミラー回路の最小出力電流は１５ｎＡ以上３５ｎＡにすることがよい。ドライバＩＣ１４内のカレントミラー回路を構成するトランジスタの精度を確保するためである。
【０２００】
また、ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路の電圧（電流）出力値は、Ｒ、Ｇ、Ｂで独立に設定できるように構成することが好ましい。ＥＬ素子１５の閾値がＲＧＢでことなるからである。
【０２０１】
以上に説明した画素構成、アレイ構成、パネル構成などは、以下に説明する構成、方法、装置に適用されることは言うまでもない。また、以下に説明する構成、方法、装置は、すでに説明した画素構成、アレイ構成、パネル構成などが適用されることは言うまでもない。
【０２０２】
有機ＥＬ素子は大きな温度依存性特性（温特）があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタなどの非直線素子を付加し、温特による変化を前記サーミスタなどで調整することによりアナログ的に基準電流を作成する。
【０２０３】
この場合は、選択するＥＬ材料で一義的に決定されるから、マイコンなどのソフト制御する必要がない場合が多い。つまり、液晶材料により、一定のシフト量などに固定しておいてもよい。重要なのは発光色材料により温特が異なっている点であり、発光色（Ｒ、Ｇ、Ｂ）ごとに最適な温特補償を行う必要がある点である。
【０２０４】
Ｒ、Ｇ、Ｂの各ＥＬ素子の温特は一定範囲内にする必要がある。Ｒ、Ｇ、ＢのＥＬ素子１５の温特はない事が好ましいのはいうまでもない。少なくともＲ、Ｇ、Ｂの温特方向が同一方向か、もしくは変化しないようにする。また、変化は各色摂氏１０℃の変化で、２％以上８％以下変化するようにすることが好ましい。中でも３％以上６％以下とすることが好ましい。
【０２０５】
また、温特補償はマイコンでおこなってもよい。温度センサでＥＬ表示パネルの温度を測定し、測定した温度によりマイコン（図示せず）などで変化させる。また、切り替え時に基準電流などをマイコン制御などにより自動的に切り替えてもよいし、また、特定のメニュー表示を表示できるように制御してもよい。また、マウスなどを用いて切り替えできるように構成できる。また、ＥＬ表示装置の表示画面をタッチパネルにし、かつメニューを表示して特定箇所を押さえることにより切り替えできるように構成してもよい。
【０２０６】
本発明ではソースドライバは半導体シリコンチップで形成し、ガラスオンチップ（ＣＯＧ）技術で基板７１のソース信号線１８の端子と接続されている。ソース信号線１８などの信号線の配線はクロム、アルミニウム、銀などの金属配線が用いられる。細い配線幅で低抵抗の配線が得られるからである。配線は画素が反射型の場合は画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。工程が簡略できるからである。
【０２０７】
本発明はＣＯＧ技術に限定するものではなく、チップオンフィルム（ＣＯＦ）技術に前述のソースドライバＩＣ１４などを積載し、表示パネルの信号線と接続した構成としてもよい。また、ドライブＩＣは電源ＩＣ８２を別途作製し、３チップ構成としてもよい。
【０２０８】
また、ＴＣＦテープを用いてもよい。ＴＣＦテープ向けフィルムは、ポリイミドフィルムと銅（Ｃｕ）箔を、接着剤を使わずに熱圧着することができる。接着剤を使わずにポリイミドフィルムにＣｕを付けるＴＣＰテープ向けフィルムにはこのほか、Ｃｕ箔の上に溶解したポリイミドを重ねてキャスト成型する方式と、ポリイミドフィルム上にスパッタリングで形成した金属膜の上にＣｕをメッキや蒸着で付ける方式がある。これらのいずれでもよいが、接着剤を使わずにポリイミドフィルムにＣｕを付けるＴＣＰテープを用いる方法が最も好ましい。３０μｍ以下のリード・ピッチには、接着剤を使わないＣｕはり積層板で対応する。接着剤を使わないＣｕはり積層板のうち、Ｃｕ層をメッキや蒸着で形成する方法はＣｕ層の薄型化に適しているため、リード・ピッチの微細化に有利である。
【０２０９】
一方、ゲートドライバ回路１２は低温ポリシリコン技術で形成している。つまり、画素のトランジスタと同一のプロセスで形成している。これは、ソースドライバ回路１４に比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリ技術で形成しても容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ１２をシリコンチップで形成し、ＣＯＧ技術などを用いて基板７１上に実装してもよいことは言うまでもない。また、画素トランジスタなどのスイッチング素子、ゲートドライバなどは高温ポリシリコン技術で形成してもよく、有機材料で形成（有機トランジスタ）してもよい。
【０２１０】
ゲートドライバ１２はゲート信号線１７ａ用のシフトレジスタ回路６１ａと、ゲート信号線１７ｂ用のシフトレジスタ回路６１ｂとを内蔵する。各シフトレジスタ回路６１は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫｘＮ）、スタートパルス（ＳＴｘ）で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル（ＥＮＡＢＬ）信号、シフト方向を上下逆転するアップダウン（ＵＰＤＷＭ）信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールＩＣ８１からの制御信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路を内蔵する。また、検査回路を内蔵する。
【０２１１】
シフトレジスタ回路６１のバッファ容量は小さいため、直接にはゲート信号線１７を駆動することができない。そのため、シフトレジスタ回路６１の出力とゲート信号線１７を駆動する出力ゲート６３間には少なくとも２つ以上のインバータ回路６２が形成されている。
【０２１２】
ソースドライバ１４を低温ポリシリなどのポリシリ技術で基板７１上に直接形成する場合も同様であり、ソース信号線１８を駆動するトランスファーゲートなどのアナログスイッチのゲートとソースドライバ回路１４のシフトレジスタ間には複数のインバータ回路が形成される。以下の事項（シフトレジスタの出力と、信号線を駆動する出力段（出力ゲートあるいはトランスファーゲートなどの出力段間に配置されるインバータ回路に関する事項）は、ソースドライブおよびゲートドライブ回路に共通の事項である。
【０２１３】
たとえば、図６ではソースドライバ１４の出力が直接ソース信号線１８に接続されているように図示したが、実際には、ソースドライバのシフトレジスタの出力は多段のインバータ回路が接続されて、インバータの出力がトランスファーゲートなどのアナログスイッチのゲートに接続されている。
インバータ回路６２はＰチャンネルのＭＯＳトランジスタとＮチャンネルのＭＯＳトランジスタから構成される。先にも説明したようにゲートドライバ回路１２のシフトレジスタ回路６１の出力端にはインバータ回路６２が多段に接続されており、その最終出力が出力ゲート回路６３に接続されている。なお、インバータ回路６２はＰチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。
【０２１４】
図８は本発明の表示装置の信号、電圧の供給の構成図あるいは表示装置の構成図である。コンとロールＩＣ８１からソースドライバ回路１４ａに供給する信号（電源配線、データ配線など）はフレキシブル基板８４を介して供給する。
【０２１５】
図８ではゲートドライバ１２の制御信号はコントロールＩＣで発生させ、ソースドライバ１４でいったん、レベルシフトを行った後、ゲートドライバ１２に印加している。ソースドライバ１４の駆動電圧は４〜８（Ｖ）であるから、コントロールＩＣ８１から出力された３．３（Ｖ）振幅の制御信号を、ゲートドライバ１２が受け取れる５（Ｖ）振幅に変換することができる。
【０２１６】
ソースドライバ１４内には画像メモリを持たせることが好ましい。画像メモリの画像データは誤差拡散処理あるいはディザ処理を行った後のデータをメモリしてもよい。誤差拡散処理、ディザ処理などを行うことにより、２６万色表示データを４０９６色などに変換することができ、画像メモリの容量を小さくすることができる。誤差拡散処理などは誤差拡散コントローラ８１で行うことができる。また、ディザ処理を行った後、さらに誤差拡散処理を行ってもよい。以上の事項は、逆誤差拡散処理にも適用される。
【０２１７】
なお、図８などにおいて１４をソースドライバと記載したが、単なるドライバだけでなく、電源回路、バッファ回路（シフトレジスタなどの回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。なお、図８などで説明する構成にあっても、図９などで説明する３辺フリー構成あるいは構成、駆動方式などを適用できることはいうまでもない。
【０２１８】
表示パネルを携帯電話などの情報表示装置に使用する場合、ソースドライバＩＣ（回路）１４、ゲートドライバＩｃ（回路）１２を図９に示すように、表示パネルの一辺に実装（形成）することが好ましい（なお、このように一辺にドライバＩＣ（回路）を実装（形成）する形態を３辺フリー構成（構造）と呼ぶ。従来は、表示領域のＸ辺にゲートドライバＩＣ１２が実装され、Ｙ辺にソースドライバＩＣ１４が実装されていた）。画面５０の中心線が表示装置の中心になるように設計し易く、また、ドライバＩＣの実装も容易となるからである。なお、ゲートドライバ回路を高温ポリシリコンあるいは低温ポリシリコン技術などで３辺フリーの構成で作製してもよい（つまり、図９のソースドライバ回路１４とゲートドライバ回路１２のうち、少なくとも一方をポリシリコン技術で基板７１に直接形成する）。
【０２１９】
なお、３辺フリー構成とは、基板７１に直接ＩＣを積載あるいは形成した構成だけでなく、ソースドライバＩＣ（回路）１４、ゲートドライバＩＣ（回路）１２などを取り付けたフィルム（ＴＣＰ、ＴＡＢ技術など）を基板７１の一辺（もしくはほぼ一辺）にはりつけた構成も含む。つまり、２辺にＩＣが実装あるいは取り付けられていない構成、配置あるいはそれに類似するすべてを意味する。
図９のようにゲートドライバ回路１２をソースドライバ回路１４の横に配置すると、ゲート信号線１７は辺Ｃの沿って形成し、画面表示領域５０まで形成する必要がある。
【０２２０】
なお、図９などにおいて太い実線で図示した箇所はゲート信号線１７が並列して形成した箇所を示している。したがって、ｂの部分（画面下部）は走査信号線の本数分のゲート信号線１７が並列して形成され、ａの部分（画面上部）はゲート信号線１７が１本形成されている。
【０２２１】
Ｃ辺に形成するゲート信号線１７のピッチは５μｍ以上１２μｍ以下にする。５μｍ未満では隣接ゲート信号線に寄生容量の影響によりノイズが乗ってしまう。実験によれば７μ以下で寄生容量の影響が顕著に発生する。さらに５μｍ未満では表示画面にビート状などの画像ノイズが激しく発生する。特にノイズの発生は画面の左右で異なり、このビート状などの画像ノイズを低減することは困難である。また、低減１２μｍを越えると表示パネルの額縁幅Ｄが大きくなりすぎ実用的でない。
【０２２２】
前述の画像ノイズを低減するためには、ゲート信号線１７を形成した部分の下層あるいは上層に、グラントパターン（一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン）を配置することにより低減できる。また、別途設けたシールド板（シールド箔（一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン））をゲート信号線１７上に配置すればよい。
【０２２３】
図９のＣ辺のゲート信号線１７はＩＴＯ電極で形成してもよいが、低抵抗化するため、ＩＴＯと金属薄膜とを積層して形成することが好ましい。また、金属膜で形成することが好ましい。ＩＴＯと積層する場合は、ＩＴＯ上にチタン膜を形成し、その上にアルミニウムあるいはアルミニウムとモリブデンの合金薄膜を形成する。もしくはＩＴＯ上にクロム膜を形成する。金属膜の場合は、アルミニウム薄膜、クロム薄膜で形成する。以上の事項は本発明の他の実施例でも同様である。
【０２２４】
なお、図９などにおいて、ゲート信号線１７などは表示領域の片側に配置するとしたがこれに限定するものではなく、両方に配置してもよい。たとえば、ゲート信号線１７ａを表示領域５０の右側に配置（形成）し、ゲート信号線１７ｂを表示領域５０の左側に配置（形成）してもよい。以上の事項は他の実施例でも同様である。
【０２２５】
また、ソースドライバＩＣ１４とゲートドライバＩＣ１２とを１チップ化してもよい。１チップ化すれば、表示パネルへのＩＣチップの実装が１個で済む。したがって、実装コストも低減できる。また、１チップドライバＩＣ内で使用する各種電圧も同時に発生することができる。
なお、ソースドライバＩＣ１４、ゲートドライバＩＣ１２はシリコンなどの半導体ウェハで作製し、表示パネルに実装するとしたがこれに限定するものではなく、低温ポリシリコン技術、高温ポリシリコン技術、アモルファスシリコン技術により表示パネル８２に直接形成してもよいことは言うまでもない。
【０２２６】
図１などで図示した構成ではＥＬ素子１５のトランジスタ１１ａを介してＶｄｄ電位に接続されている。しかし、各色を構成する有機ＥＬの駆動電圧が異なるという問題がある。たとえば、単位平方センチメートルあたり０．０１（Ａ）の電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧は５（Ｖ）であるが、緑（Ｇ）および赤（Ｒ）では９（Ｖ）である。つまり、端子電圧がＢとＧ、Ｒで異なる。したがって、ＢとＧ、Ｒでは保持するトランジスタ１１ａのソース−ドレイン電圧（ＳＤ電圧）が異なる。そのため、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間オフリーク電流が異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態をなる。
【０２２７】
この課題に対応するため、少なくともＲ、Ｇ、Ｂ色のうち、１つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構成している。もしくはＲ、Ｇ、Ｂ色のうち、１つのＶｄｄの電位を他色のＶｄｄの電位と異ならせるように構成している。
【０２２８】
Ｒ、Ｇ、ＢのＥＬ素子１５の端子電圧は極力一致させることが好ましいことは言うまでもない。少なくとも、白ピーク輝度を表示しており、色温度が６０００Ｋ以上９０００Ｋ以下の範囲で、Ｒ、Ｇ、ＢのＥＬ素子の端子電圧は１０（Ｖ）以下となるように材料あるいは構造選定をする必要がある。また、Ｒ、Ｇ、Ｂののうち、ＥＬ素子の最大の端子電圧と最小の端子電圧との差は、２．５（Ｖ）以内にする必要がある。さらに好ましくは１．５（Ｖ）以下にする必要がある。なお、以上の実施例では、色はＲＧＢとしたがこれに限定するものではない。このことは後に説明する。
【０２２９】
また、色ムラの補正も必要である。これは、各色のＥＬ材料を塗り分けるため、膜厚のバラツキ、特性のバラツキによって発生する。これを補正するため、３０％もしくは７０％の輝度で白ラスター表示を行い、表示領域５０内の各色の面内分布を測定する。面内分布は少なくとも３０画素に１ポイントずつは測定する。この測定データをメモリからなるテーブルに保存し、この保存されたデータを使用して、入力画像データを補正して表示画面５０に表示するように構成する。
【０２３０】
なお、画素は、Ｒ、Ｇ、Ｂの３原色としたがこれに限定するものではなく、シアン、イエロー、マゼンダの３色でもよい。また、Ｂとイエローの２色でもよい。もちろん、単色でもよい。また、Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼンダの６色でもよい。Ｒ、Ｇ、Ｂ、シアン、マゼンダの５色でもよい。これらはナチュラルカラーとして色再現範囲が拡大し良好な表示を実現できる。その他、Ｒ、Ｇ、Ｂ、白の４色でもよい。Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼンダ、黒、白の７色でもよいまた、白色発光の画素を表示領域５０全体に形成（作製）し、ＲＧＢなどのカラーフィルターで３原色表示としてもよい。この場合は、ＥＬ層に各色の発光材料を積層して形成すればよい。また、１画素をＢとイエローのように塗り分けても良い。以上のように本発明のＥＬ表示装置は、ＲＧＢの３原色でカラー表示を行うものに限定されるものではない。
【０２３１】
有機ＥＬ表示パネルのカラー化には主に三つの方式があり、色変換方式はこのうちの一つである。発光層として青色のみの単層を形成すればよく、フルカラー化に必要な残りの緑色と赤色は、青色光から色変換によって作り出す。したがって、ＲＧＢの各層を塗り分ける必要がない、ＲＧＢの各色の有機ＥＬ材料をそろえる必要がないという利点がある。色変換方式は、塗り分け方式のようは歩留まり低下がない。本発明のＥＬ表示パネルなどはこのいずれの方式でも適用される。
【０２３２】
また、３原色の他に、白色発光の画素を形成してもよい。白色発光の画素はＲ、Ｇ、Ｂ発光の構造を積層することのより作製（形成または構成）することにより実現できる。１組の画素は、ＲＧＢの３原色と、白色発光の画素１６Ｗからなる。白色発光の画素を形成することにより、白色のピーク輝度が表現しやすくなる。したがって、輝き感のある画像表示実現できる。
【０２３３】
ＲＧＢなどの３原色を１組の画素をする場合であっても、図１６９に図示するように、各色の画素電極の面積は異ならせることが好ましい。もちろん、各色の発光効率がバランスよく、色純度もバランスがよければ、同一面積でもかまわない。しかし、１つまたは複数の色のバランスが悪ければ、画素電極（発光面積）を調整することが好ましい。各色の電極面積は電流密度を基準に決定すればよい。つまり、色温度が６０００Ｋ（ケルビン）以上９０００Ｋ以下の範囲で、ホワイトバランスを調整した時、各色の電流密度の差が±３０％以内となるようにする。さらに好ましくは±１５％以内となるようにする。たとえば、電流密度が１００Ａ／平方メーターをすれば、３原色がいずれも７０Ａ／平方メーター以上１３０Ａ／平方メーター以下となるようにする。さらに好ましくは、３原色がいずれも８５Ａ／平方メーター以上１１５Ａ／平方メーター以下となるようにする。
【０２３４】
また、隣接した画素行で、３原色の配置が異なるように配置することが好ましい。たとえば、偶数行目が、左からＲ、Ｇ、Ｂの配置であれば、奇数行目はＢ、Ｇ、Ｒの配置とする。このように配置することにより、少ない画素数でも、画像の斜め方向の解像度が改善される。さらに、１行目を左からＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂの配置とし、２行目をＧ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒの配置とし、３行目をＢ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇの配置とするように、３画素行以上で、画素配置を異ならせてもよい。もちろん、Ｒ、Ｇ、Ｂの画素配置もしくは、シアン、イエロー、マゼンダなどの色配置は、デルタ配置（１／２画素ずらす配置）としてもよいことは言うまでもない。
【０２３５】
有機ＥＬ１５は自己発光素子である。この発光による光がスイッチング素子としてのトランジスタに入射するとホトコンダクタ現象（ホトコン）が発生する。ホトコンとは、光励起によりトランジスタなどのスイッチング素子のオフ時でのリーク（オフリーク）が増える現象を言う。
【０２３６】
この課題に対処するため、本発明ではゲートドライバ１２（場合によってはソースドライバ１４）の下層、画素トランジスタ１１の下層の遮光膜を形成している。遮光膜はクロムなどの金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のトランジスタ１１Ａ１のパターニングが困難になる。
【０２３７】
遮光膜上に２０以上１００ｎｍ以下の無機材料からなる平滑化膜を形成する。この遮光膜のレイヤーを用いて蓄積容量１９の一方の電極を形成してもよい。この場合、平滑膜は極力薄く作り蓄積容量の容量値を大きくすることが好ましい。また遮光膜をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜の表面に形成し、この酸化シリコン膜を蓄積容量１９の誘電体膜として用いてもよい。平滑化膜上にはハイアパーチャ（ＨＡ）構造の画素電極が形成される。
【０２３８】
ドライバ回路１２などは裏面だけでなく、表面からの光の進入も抑制するべきである。ホトコンの影響により誤動作するからである。したがって、本発明では、カソード電極が金属膜の場合は、ドライバ１２などの表面にもカソード電極を形成し、この電極を遮光膜として用いている。
【０２３９】
しかし、ドライバ１２の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではドライバ回路１２などの上に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画素電極上の有機ＥＬ膜形成と同時に形成する。
【０２４０】
基本的に有機ＥＬ膜は絶縁物であるから、ドライバ上に有機ＥＬ膜を形成することにより、カソードとドライバ間が隔離される。したがって、前述の課題を解消することができる。
【０２４１】
画素の１つ以上のトランジスタ１１の端子間あるいはトランジスタ１１と信号線とが短絡すると、ＥＬ素子１５が常時、点灯する輝点となる場合がある。この輝点は視覚的にめだつので黒点化（非点灯）する必要がある。輝点に対しては、該当画素１６を検出し、コンデンサ１９にレーザー光を照射してコンデンサの端子間を短絡させる。したがって、コンデンサ１９には電荷を保持できなくなるので、トランジスタ１１ａは電流を流さなくすることができる。
【０２４２】
なお、レーザー光を照射する位置にあたる。カソード膜を除去しておくことが望ましい。レーザー照射により、コンデンサ１９の端子電極とカソード膜とがショートすることを防止するためである。
【０２４３】
画素１６のトランジスタ１１の欠陥は、ドライバＩＣ１４などにも影響を与える。例えば、図５８では駆動トランジスタ１１ａにソース−ドレイン（ＳＤ）ショート５８２が発生していると、パネルのＶｄｄ電圧がソースドライバＩＣ１４に印加される。したがって、ソースドライバＩＣ１４の電源電圧は、パネルの電源電圧Ｖｄｄと同一かもしくは高くしておくことが好ましい。なお、ソースドライバＩＣで使用する基準電流は電子ボリウム５８１で調整できるように構成しておくことが好ましい。
【０２４４】
トランジスタ１１ａにＳＤショート５８２が発生していると、ＥＬ素子１５に過大な電流が流れる。つまり、ＥＬ素子１５が常時点灯状態（輝点）となる。輝点は欠陥として目立ちやすい。たとえば、図５８において、トランジスタ１１ａのソース−ドレイン（ＳＤ）ショートが発生していると、トランジスタ１１ａのゲート（Ｇ）端子電位の大小に関わらず、Ｖｄｄ電圧からＥＬ素子１５に電流が常時流れる（トランジスタ１１ｄがオンの時）。したがって、輝点となる。
【０２４５】
一方、トランジスタ１１ａにＳＤショートが発生していると、トランジスタ１１ｃがオン状態の時、Ｖｄｄ電圧がソース信号線１８に印加されソースドライバ１４にＶｄｄ電圧が印加される。もし、ソースドライバ１４の電源電圧がＶｄｄ以下であれば、耐圧を越えて、ソースドライバ１４が破壊される恐れがある。そのため、ソースドライバ１４の電源電圧はＶｄｄ電圧（パネルの高い方の電圧）以上にすることが好ましい。
【０２４６】
トランジスタ１１ａのＳＤショートなどは、点欠陥にとどまらず、パネルのソースドライバ回路を破壊につながる恐れがあり、また、輝点は目立つためパネルとしては不良となる。したがって、図５８のトランジスタ１１ａとＥＬ素子１５間を接続する配線を切断し、輝点を黒点欠陥にする必要がある。この切断には、レーザー光などの光学手段を用いて切断することがよい。なお、光学手段とはレーザーに限定されるものではなく、キセノンランプなどから発生する光を集光し、この集光した光で配線を切断する方式でもよい。また、切断箇所にサンドブラスト方式で切断（微粒子の砂を吹き付け、切断する）する方法を採用してもよい。つまり、切断手段としては何を用いても良い。しかし、レーザーなどの光学手段を用いる方法は切断箇所に非接触で加工を行うことができ好ましい。
【０２４７】
なお、レーザー光は連続方式のものよりは、Ｑスイッチを用いたパルス発振のものを採用することが好ましい。また、切断箇所には複数のレーザーパルスが照射されるようにする。そして、レーザーのパルス間隔は０．１ｍｓｅｃ（ｍ秒、ミリ秒）以上１００ｍｓｅｃ（ｍ秒、ミリ秒）以下にすることが好ましい。特に１ｍｓｅｃ以上１０ｍｓｅｃ以下にすることが好ましい。この間隔では、先に照射したレーザー光による加工箇所の溶融状態が継続しており、良好な切断あるいは加工が実施できるからである。また、レーザー光の波長は１μｍ前後が好ましい。この波長のレーザーとしてはＹＡＧレーザーが例示される。もちろん、他のレーザーでもよい。たとえば、炭酸ガスレーザー、エキシマレーザー、ネオンヘリウムレーザーなどが例示される。
【０２４８】
なお、以上の実施例は配線を切断させるとしたが、黒表示するためにはこれに限定されるものではない。たとえば、図１でもわかるように、トランジスタ１１ａの電源Ｖｄｄが、トランジスタ１１ａのゲート（Ｇ）端子に常時印加されるように修正してもよい。たとえば、コンデンサ１９の２つの電極間をショートさせれば、Ｖｄｄ電圧がトランジスタ１１ａのゲート（Ｇ）端子に印加されるようになる。したがって、トランジスタ１１ａは完全にオフ状態になり、ＥＬ素子１５に電流を流さなくすることができる。これば、コンデンサ１９にレーザー光を照射することによりコンデンサ電極をショートできるから、容易に実現できる。また、実際には、画素電極の下層にＶｄｄ配線が配置されているから、Ｖｄｄ配線と画素電極とにレーザー光を照射することにより、画素の表示状態を制御（修正）することができる。
【０２４９】
その他、トランジスタ１１ａのＳＤ間（チャンネル）をオープンにすることでも実現できる。簡単にはトランジスタ１１ａにレーザー光を照射し、トランジスタ１１ａのチャンネルをオープンにする。同様に、トランジスタ１１ｄのチャンネルをオープンにしてもよい。もちろん、トランジスタ１１ｂのチャンネルをオープンしても該当画素１６が選択されないから、黒表示となる。
【０２５０】
画素１６を黒表示するためには、ＥＬ素子１５を劣化させてもよい。たとえば、レーザー光をＥＬ層１５に照射し、ＥＬ層１５を物理的にあるいは化学的に劣化させ、発光しないようにする（常時黒表示）。レーザー光の照射によりＥＬ層１５を加熱し、容易に劣化させることができる。また、エキシマレーザーを用いれば、ＥＬ膜１５の化学的変化を容易に行うことができる。
【０２５１】
なお、以上の実施例は、図１に図示した画素構成を例示したが、本発明はこれに限定するものではない。レーザー光を用いて配線あるいは電極をオープンあるいはショートさせることは、カレントミラーなどの他の電流駆動の画素構成あるいは図６２、図５１などで図示する電圧駆動の画素構成であっても適用できることは言うまでもない。
【０２５２】
カソード（もしくはアノード）電極が透明電極の場合、画素電極を反射タイプとし共通電極を透明電極（ＩＴＯ、ＩＺＯなど）にする光上取り出しの構造（ガラス基板７１側から光を取り出すのは下取出し、ＥＬ膜蒸着面から光を取り出すのが上取り出し）の場合は、透明電極のシート抵抗値が問題となる。透明電極は高抵抗であるが、有機ＥＬのカソードには高い電流密度で電流を流す必要がある。しがたって、ＩＴＯ膜の単層でカソード電極を形成すると発熱により加熱状態となったり、表示画面に極度の輝度傾斜が発生したりする。
【０２５３】
この課題に対応するため、カソード電極の表面に金属薄膜からなる低抵抗化配線を形成すればよい。低抵抗化配線は液晶表示パネルのブラックマトリックス（ＢＭ）と同様の構成（クロムまたはアルミ材料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置（画素電極間、ドライバ１２の上など）である。しかし、有機ＥＬではＢＭを形成する必要はないから機能は全く異なる。なお、低抵抗化配線は透明電極の表面に限定するものではなく、裏面（有機ＥＬ膜と接する面）に形成してもよい。また、ＢＭ状に形成した金属膜として、Ｍｇ・Ａｇ、Ｍｇ・Ｌｉ、Ａｌ・Ｌｉなどの合金あるいは積層構造体など、アルミニウム、マグネシウム、インジウム、銅または各々の合金等を用いてもよい。なお、ＢＭ上には腐食などを防止するため、さらにＩＴＯ、ＩＺＯ膜を積層し、また、ＳｉＮｘ、ＳｉＯ２などの無機薄膜、あるいはポリイミドなどの有機薄膜を形成する。
【０２５４】
また、ＥＬ膜の蒸着面から光を取り出す場合（上取り出し）の場合は、有機ＥＬ膜１５上のＭｇ−Ａｌ膜を形成し、その上にＩＴＯ、ＩＺＯ膜を形成することが好ましい。また、有機ＥＬ膜１５上のＭｇ−Ａｌ膜を形成し、その上にブラックマトリックス（液晶表示パネルのようなブラックマトリックス）を形成することが好ましい。このブラックマトリックスはクロム、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどで形成し、この上に、ＳｉＯ２、ＳｉＮｘなどの無機絶縁膜、ポリエステル、アクリルなどの有機絶縁膜からなる保護膜を形成することが好ましい。さらに、この保護膜上に、反射防止膜（ＡＩＲコート）を形成する。
ＡＩＲコートは３層の構成あるいは２層構成がある。３層構成の場合は酸化アルミニウム（Ａｌ２Ｏ３）を光学的膜厚がｎｄ＝λ／４、ジルコニウム（ＺｒＯ２）をｎｄ１＝λ／２、フッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／４積層して形成する。通常、λとして５２０ｎｍもしくはその近傍の値として薄膜は形成される。
【０２５５】
２層構成の場合は一酸化シリコン（ＳｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／４、もしくは酸化イットリウム（Ｙ２Ｏ３）とフッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／４積層して形成する。
【０２５６】
１層の場合は、フッ化マグネシウム（ＭｇＦ２）をｎｄ１＝λ／２積層して形成する。
【０２５７】
なお、下取り出しの場合であっても、カソード電極１０６の金属膜の透過率を高くすることは効果がある。基板７１側から表示画像を見る構成であっても、金属膜の透過率を高いため、写り込みが減少するからである。写り込みが減少すれば、円偏光板（位相板）１０８は不要となる。したがって、上取り出しよりも光取り出し効率が向上する場合がある。金属膜の透過率は、６０％以上９０％以下にすることが好ましい。特に７０％以上９０％以下にすることが好ましい。６０％以下であるとカソード電極のシート抵抗値が低くなる。しかし、写り込みが大きくなる。逆に９０％以上ではカソード電極のシート抵抗値が高くなる。したがって、表示画像の輝度傾斜が大きくなる。
【０２５８】
金属膜の透過率を高くするにはＡｌ膜を薄く形成する。厚みは２０ｎｍ以上１００ｎｍ以下に形成する。その上にＩＴＯ、ＩＺＯ膜を形成することが好ましい。また、Ａｌ膜上にブラックマトリックスを形成することが好ましい。このブラックマトリックスはクロム、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどで形成し、この上に、ＳｉＯ２、ＳｉＮｘなどの無機絶縁膜、ポリエステル、アクリルなどの有機絶縁膜からなる保護膜を形成することが好ましい。さらに、この保護膜上に、反射防止膜（ＡＩＲコート）を形成することが好ましい。
【０２５９】
なお、ＥＬ膜１５または画素電極１０５は、円弧状に限定するものではなく、三角錐状、円錐状、サインカーブ状でもよく、また、これらを組み合わせた構造でもよい。また、１画素に微細な円弧上、三角錐状、円錐状、サインカーブ状が形成されたり、これらが組み合わされたり、もしくは、ランダムな凹凸が形成された構成であっても良い。
【０２６０】
画素１６のトランジスタ１１を構成する半導体膜は、低温ポリシリコン技術において、レーザーアニ−ルにより形成するのが一般的である。このレーザーアニ−ルの条件のバラツキがトランジスタ１１特性のバラツキとなる。しかし、１画素１６内のトランジスタ１１の特性が一致していれば、図１などの電流プログラムを行う方式では、所定の電流がＥＬ素子１５に流れるように駆動することができる。この点は、電圧プログラムにない利点である。レーザーとしてはエキシマレーザーを用いることが好ましい。
【０２６１】
なお、本発明において、半導体膜の形成は、レーザーアニ−ル方法に限定するものではなく、熱アニ−ル方法、固相（ＣＧＳ）成長による方法でもよい。その他、低温ポリシリコン技術に限定するものではなく、高温ポリシリコン技術、アモルファスシリコン技術を用いても良いことはいうまでもない。
【０２６２】
この課題に対して、本発明では図７に示すように、アニ−ルの時のレーザー照射スポット（レーザー照射範囲）７２をソース信号線１８に平行に照射する。また、１画素列に一致するようにレーザー照射スポット７２を移動させる。もちろん、１画素列に限定するものではなく、たとえば、図７２のＲＧＢを１画素１６という単位でレーザーを照射してもよい（この場合は、３画素列ということになる）。また、複数の画素に同時に照射してもよい。また、レーザーの照射範囲の移動がオーバーラップしてもよいことは言うまでもない（通常、移動するレーザー光の照射範囲はオーバーラップするのが普通である）。
【０２６３】
画素はＲＧＢの３画素で正方形の形状となるように作製されている。したがって、Ｒ、Ｇ、Ｂの各画素は縦長の画素形状となる。したがって、レーザー照射スポット７２を縦長にしてアニ−ルすることにより、１画素内ではトランジスタ１１の特性バラツキが発生しないようにすることができる。また、１つのソース信号線１８に接続されたトランジスタ１１の特性（モビリティ、Ｖｔ、Ｓ値など）を均一にすることができる（つまり、隣接したソース信号線１８のトランジスタ１１とは特性が異なる場合があるが、１つのソース信号線に接続されたトランジスタ１１の特性はほぼ等しくすることができる）。
【０２６４】
一般的にレーザー照射スポット７２の長さは１０インチというように固定値である。このレーザー照射スポット７２を移動させるのであるから、１つのレーザー照射スポット７２を移動できる範囲内におさまるようにパネルを配置する必要がある（つまり、パネルの表示領域５０の中央部でレーザー照射スポット７２が重ならないよういする）。
【０２６５】
図７の構成では、レーザー照射スポット７２の長さの範囲内に３つのパネルが縦に配置されるように形成されている。レーザー照射スポット７２を照射するアニ−ル装置はガラス基板７４の位置決めマーカー７３ａ、７３ｂを認識（パターン認識による自動位置決め）してレーザー照射スポット７２を移動させる。位置決めマーカー７３の認識はパターン認識装置で行う。アニ−ル装置（図示せず）は位置決めマーカー７３を認識し、画素列の位置をわりだす（レーザー照射範囲７２がソース信号線１８と平行になるようにする）。画素列位置に重なるようにレーザー照射スポット７２を照射してアニ−ルを順次行う。
【０２６６】
図７で説明したレーザーアニ−ル方法（ソース信号線１８に平行にライン状のレーザースポットを照射する方式）は、有機ＥＬ表示パネルの電流プログラム方式の時に特に採用することが好ましい。なぜならば、ソース信号線に平行方向にトランジスタ１１の特性が一致しているためである（縦方向に隣接した画素トランジスタの特性が近似している）。そのため、電流駆動時にソース信号線の電圧レベルの変化が少なく、電流書き込み不足が発生しにくい。
【０２６７】
たとえば、白ラスター表示であれば、隣接した各画素のトランジスタ１１ａに流す電流はほぼ同一のため、ソースドライバＩＣ１４から出力する電流振幅の変化が少ない。もし、図１のトランジスタ１１ａの特性が同一であり、各画素に電流プログラムする電流値が画素列で等しいのであれば、電流プログラム時のソース信号線１８の電位は一定である。したがって、ソース信号線１８の電位変動は発生しない。１つのソース信号線１８に接続されたトランジスタ１１ａの特性がほぼ同一であれば、ソース信号線１８の電位変動は小さいことになる。このことは、図３８などの他の電流プログラム方式の画素構成でも同一である（つまり、図７の製造方法を適用することが好ましい）。
【０２６８】
また、図２７、図３０などで説明する複数の画素行を同時書き込みする方式で均一が画像表示（主としてトランジスタ特性のばらつきに起因する表示ムラが発生しにくいからである）を実現できる。図２７などは複数画素行同時に選択するから、隣接した画素行のトランジスタが均一であれば、縦方向のトランジスタ特性ムラはドライバ回路１４で吸収できる。
【０２６９】
なお、図７では、ソースドライバ回路１４は、ＩＣチップを積載するように図示しているが、これに限定するものではなく、ソースドライバ回路１４を画素１６と同一プロセスで形成してもよいことは言うまでもない。
【０２７０】
以下、図１の画素構成について、その駆動方法について説明をする。図１に示すように、ゲート信号線１７ａは行選択期間に導通状態（ここでは図１のトランジスタ１１がｐチャネルトランジスタであるためローレベルで導通となる）となり、ゲート信号線１７ｂは非選択期間時に導通状態とする。
【０２７１】
ソース信号線１８には寄生容量（図示せず）が存在する。寄生容量は、ソース信号線１８とゲート信号線１７とのクロス部の容量、トランジスタ１１ｂ、１１ｃのチャンネル容量などにより発生する。
【０２７２】
ソース信号線１８の電流値変化に要する時間ｔは浮遊容量の大きさをＣ、ソース信号線の電圧をＶ、ソース信号線に流れる電流をＩとするとｔ＝Ｃ・Ｖ／Ｉであるため電流値を１０倍大きくできることは電流値変化に要する時間が１０分の１近くまで短くできる。またはソース容量が１０倍になっても所定の電流値に変化できるということを示す。従って、短い水平走査期間内に所定の電流値を書きこむためには電流値を増加させることが有効である。
【０２７３】
入力電流を１０倍にすると出力電流も１０倍となり、ＥＬの輝度が１０倍となるため所定の輝度を得るために、図１のトランジスタ１７ｄの導通期間を従来の１０分の１とし、発光期間を１０分の１とすることで、所定輝度を表示するようにした。
【０２７４】
つまり、ソース信号線１８の寄生容量の充放電を十分に行い、所定の電流値を画素１６のトランジスタ１１ａにプログラムを行うためには、ソースドライバ１４から比較的大きな電流を出力する必要がある。しかし、このように大きな電流をソース信号線１８に流すとこの電流値が画素にプログラムされてしまい、所定の電流に対し大きな電流がＥＬ素子１５に流れる。たとえば、１０倍の電流でプログラムすれば、当然、１０倍の電流がＥＬ素子１５に流れ、ＥＬ素子１５は１０倍の輝度で発光する。所定の発光輝度にするためには、ＥＬ素子１５に流れる時間を１／１０にすればよい。このように駆動することにより、ソース信号線１８の寄生容量を十分に充放電できるし、所定の発光輝度を得ることができる。
【０２７５】
なお、１０倍の電流値を画素のトランジスタ１１ａ（正確にはコンデンサ１９の端子電圧を設定している）に書き込み、ＥＬ素子１５のオン時間を１／１０にするとしたがこれは一例である。場合によっては、１０倍の電流値を画素のトランジスタ１１ａに書き込み、ＥＬ素子１５のオン時間を１／５にしてもよい。逆に１０倍の電流値を画素のトランジスタ１１ａに書き込み、ＥＬ素子１５のオン時間を１／２倍にする場合もあるであろう。
【０２７６】
本発明は、画素への書き込み電流を所定値以外の値にし、ＥＬ素子１５に流れる電流を間欠状態にして駆動することに特徴がある。本明細書では説明を容易にするため、Ｎ倍の電流値を画素のトランジスタ１１に書き込み、ＥＬ素子１５のオン時間を１／Ｎ倍にするとして説明する。しかし、これに限定するものではなく、Ｎ１倍の電流値を画素のトランジスタ１１に書き込み、ＥＬ素子１５のオン時間を１／Ｎ２倍（Ｎ１とＮ２とは異なる）でもよいことは言うまでもない。なお、間欠する間隔は等間隔に限定するものではない。たとえば、ランダムでもよい（全体として、表示期間もしくは非表示期間が所定値（一定割合）となればよい）。また、ＲＧＢで異なっていてもよい。つまり、白（ホワイト）バランスが最適になるように、Ｒ、Ｇ、Ｂ表示期間もしくは非表示期間が所定値（一定割合）となるように調整（設定）すればよい。 また、説明を容易にするため、１／Ｎを１Ｆ（１フィールドまたは１フレーム）を基準にしてこの１Ｆを１／Ｎにするとして説明する。しかし、１画素行が選択され、電流値がプログラムされる時間（通常、１水平走査期間（１Ｈ））があるし、また、走査状態によっては誤差も生じる。したがって、以上の説明はあくまでも説明を容易にするための便宜状の問題だけであり、これに限定するものではない。
【０２７７】
有機（無機）ＥＬ表示装置は、ＣＲＴのように電子銃で線表示の集合として画像を表示するディスプレイとは表示方法が基本的に異なる点にも課題がある。つまり、ＥＬ表示装置では、１Ｆ（１フィールドあるいは１フレーム）の期間の間は、画素に書き込んだ電流（電圧）を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題が発生する。
【０２７８】
本発明では、１Ｆ／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／Ｎ）は電流を流さない。この駆動方式を実施し画面の一点を観測した場合を考える。この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。動画データ表示を、この間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができる。また、間欠表示を実現するが、回路のメインクロックは従来と変わらない。したがって、回路の消費電力が増加することもない。
【０２７９】
液晶表示パネルの場合は、光変調をする画像データ（電圧）は液晶層に保持される。したがって、黒挿入表示を実施しようとすると液晶層に印加しているデータを書き換える必要がある。そのため、ソースドライバＩＣ１４の動作クロックを高くし、画像データを黒表示データとを交互にソース信号線１８に印加する必要がある。したがって、黒挿入（黒表示などの間欠表示）を実現しょうとすると回路のメインクロックをあげる必要がある。また、時間軸伸張を実施するための画像メモリも必要になる。
【０２８０】
図１、図２、図３８などに示す本発明のＥＬ表示パネルの画素構成では、画像データはコンデンサ１９に保持されている。このコンデンサ１９の端子電圧に対応する電流をＥＬ素子１５に流す。したがって、画像データは液晶表示パネルのように光変調層に保持されているのではない。
【０２８１】
本発明はスイッチングのトランジスタ１１ｄ、あるいはトランジスタ１１ｅなどをオンオフさせるだけでＥＬ素子１５に流す電流を制御する。つまり、ＥＬ素子１５に流れる電流Ｉｗをオフしても、画像データはそのままコンデンサ１９の保持されている。したがって、次のタイミングでスイッチング素子１１ｄなどをオンさせ、ＥＬ素子１５に電流を流せば、その流れる電流は前に流れていた電流値と同一である。本発明では黒挿入（黒表示などの間欠表示）を実現しょうとすると際においても回路のメインクロックをあげる必要がない。また、時間軸伸張を実施する必要もないための画像メモリも不要である。また、有機ＥＬ素子１５は電流を印加してから発光するまでの時間が短く高速応答である。そのため、動画表示に適し、さらに間欠表示を実施することのより従来のデータ保持型の表示パネル（液晶表示パネル、ＥＬ表示パネルなど）の問題である動画表示の問題を解決できる。
【０２８２】
さらに、大型の表示装置でソース容量が大きくなる場合はソース電流を１０倍以上にしてやればよい。一般にソース電流値をＮ倍にした場合、ゲート信号線１７ｂ（トランジスタ１１ｄ）の導通期間を１Ｆ／Ｎとすればよい。これによりテレビ、モニター用の表示装置などにも適用が可能である。
【０２８３】
以下、図面を参照しながら、本発明の駆動方法についてさらに詳しく説明をする。ソース信号線１８の寄生容量は、隣接したソース信号線１８間の結合容量、ソースドライブＩＣ（回路）１４のバッファ出力容量、ゲート信号線１７とソース信号線１８とのクロス容量などにより発生する。この寄生容量は通常１０ｐＦ以上となる。電圧駆動の場合は、ドライバＩＣ１４からは低インピーダンスで電圧がソース信号線１８に印加されるため、寄生容量が多少大きくとも駆動では問題とならない。
【０２８４】
しかし、電流駆動では特に黒レベルの画像表示では５ｎＡ以下の微小電流で画素のコンデンサ１９をプログラムする必要がある。したがって、寄生容量が所定値以上の大きさで発生すると、１画素行にプログラムする時間（通常、１Ｈ以内、ただし、２画素行を同時に書き込む場合もあるので１Ｈ以内に限定されるものではない。）内に寄生容量を充放電することができない。１Ｈ期間で充放電できなれば、画素への書き込み不足となり、解像度がでない。
【０２８５】
図１の画素構成の場合、図３（ａ）に示すように、電流プログラム時は、プログラム電流Ｉｗがソース信号線１８に流れる。この電流Ｉｗがトランジスタ１１ａを流れ、Ｉｗを流す電流が保持されるように、コンデンサ１９に電圧設定（プログラム）される。このとき、トランジスタ１１ｄはオープン状態（オフ状態）である。
【０２８６】
次に、ＥＬ素子１５に電流を流す期間は図３（ｂ）のように、トランジスタ１１ｃ、１１ｂがオフし、トランジスタ１１ｄが動作する。つまり、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、トランジスタ１１ｂ、１１ｃがオフする。一方、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）が印加され、トランジスタ１１ｄがオンする。
【０２８７】
今、電流Ｉ１が本来流す電流（所定値）のＮ倍であるとすると、図３（ｂ）のＥＬ素子１５に流れる電流もＩｗとなる。したがって、所定値の１０倍の輝度でＥＬ素子１５は発光する。つまり、図１２に図示するように、倍率Ｎを高くするほど、表示パネルの表示輝度Ｂも高くなる。したがって、倍率と輝度とは比例関係となる。逆には、１／Ｎと駆動することにより、輝度と倍率とは反比例の関係となる。
【０２８８】
そこで、トランジスタ１１ｄを本来オンする時間（約１Ｆ）の１／Ｎの期間だけオンさせ、他の期間（Ｎ−１）／Ｎ期間はオフさせれば、１Ｆ全体の平均輝度は所定の輝度となる。この表示状態は、ＣＲＴが電子銃で画面を走査しているのと近似する。異なる点は、画像を表示している範囲が画面全体の１／Ｎ（全画面を１とする）が点灯している点である（ＣＲＴでは、点灯している範囲は１画素行（厳密には１画素である）。
【０２８９】
本発明では、この１Ｆ／Ｎの画像表示領域５３が図１３（ｂ）に示すように画面５０の上から下に移動する。本発明では、１Ｆ／Ｎの期間の間だけ、ＥＬ素子１５に電流が流れ、他の期間（１Ｆ・（Ｎ−１）／Ｎ）は電流を流れない。したがって、各画素は間欠表示となる。しかし、人間の目には残像により画像が保持された状態となるので、全画面が均一に表示されているように見える。
【０２９０】
なお、図１３に図示するように、書き込み画素行５１ａは非点灯表示５２ａとする。しかし、これは、図１、図２などの画素構成の場合である。図３８などで図示するカレントミラーの画素構成では、書き込み画素行５１ａは点灯状態としてもよい。しかし、本明細書では、説明を容易にするため、主として、図１の画素構成を例示して説明をする。また、図１３、図１６などの所定駆動電流Ｉｗよりも大きい電流でプログラムし、間欠駆動する駆動方法をＮ倍パルス駆動と呼ぶ。
【０２９１】
この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。液晶表示パネル（本発明以外のＥＬ表示パネル）では、１Ｆの期間、画素にデータが保持されているため、動画表示の場合は画像データが変化してもその変化に追従することができず、動画ボケとなっていた（画像の輪郭ボケ）。しかし、本発明では画像を間欠表示するため、画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができる。
【０２９２】
このタイミングチャートを図１４に図示する。なお、本発明などにおいて、特に断りがない時の画素構成は図１であるとする。図１４でわかるように、各選択された画素行（選択期間は、１Ｈとしている）において、ゲート信号線１７ａにオン電圧（Ｖｇｌ）が印加されている時（図１４（ａ）を参照）には、ゲート信号線１７ｂにはオフ電圧（Ｖｇｈ）が印加されている（図１４（ｂ）を参照）。また、この期間は、ＥＬ素子１５には電流が流れていない（非点灯状態）。選択されていない画素行において、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加されている。また、この期間は、ＥＬ素子１５に電流が流れている（点灯状態）。また、点灯状態では、ＥＬ素子１５は所定のＮ倍の輝度（Ｎ・Ｂ）で点灯し、その点灯期間は１Ｆ／Ｎである。したがって、１Ｆを平均した表示パネルの表示輝度は、（Ｎ・Ｂ）×（１／Ｎ）＝Ｂ（所定輝度）となる。
【０２９３】
図１５は、図１４の動作を各画素行に適用した実施例である。ゲート信号線１７に印加する電圧波形を示している。電圧波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。（１）（２）などの添え字は選択している画素行番号を示している。
【０２９４】
図１５において、ゲート信号線１７ａ（１）が選択され（Ｖｇｌ電圧）、選択された画素行のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。したがって、コンデンサ１９には１０倍に電流がトランジスタ１１ａに流れるようにプログラムされる。画素行（１）が選択されている時は、図１の画素構成ではゲート信号線１７ｂ（１）はオフ電圧（Ｖｇｈ）が印加され、ＥＬ素子１５には電流が流れない。
【０２９５】
１Ｈ後には、ゲート信号線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択された画素行のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する）である。したがって、コンデンサ１９には１０倍に電流がトランジスタ１１ａに流れるようにプログラムされる。画素行（２）が選択されている時は、図１の画素構成ではゲート信号線１７ｂ（２）はオフ電圧（Ｖｇｈ）が印加され、ＥＬ素子１５には電流が流れない。しかし、先の画素行（１）のゲート信号線１７ａ（１）にはオフ電圧（Ｖｇｈ）が印加され、ゲート信号線１７ｂ（１）にはオン電圧（Ｖｇｌ）が印加されるため、点灯状態となっている。
【０２９６】
次の１Ｈ後には、ゲート信号線１７ａ（３）が選択され、ゲート信号線１７ｂ（３）はオフ電圧（Ｖｇｈ）が印加され、画素行（３）のＥＬ素子１５には電流が流れない。しかし、先の画素行（１）（２）のゲート信号線１７ａ（１）（２）にはオフ電圧（Ｖｇｈ）が印加され、ゲート信号線１７ｂ（１）（２）にはオン電圧（Ｖｇｌ）が印加されるため、点灯状態となっている。
【０２９７】
以上の動作を１Ｈの同期信号に同期して画像を表示していく。しかし、図１５の駆動方式では、ＥＬ素子１５には１０倍の電流が流れる。したがって、表示画面５０は約１０倍の輝度で表示される。もちろん、この状態で所定の輝度表示を行うためには、プログラム電流を１／１０にしておけばよいことは言うまでもない。しかし、１／１０の電流であれば寄生容量などにより書き込み不足が発生するため、高い電流でプログラムし、黒画面５２挿入により所定の輝度を得るのは本発明の基本的な主旨である。
【０２９８】
なお、本発明の駆動方法において、所定電流よりも高い電流がＥＬ素子１５に流れるようにし、ソース信号線１８の寄生容量を十分に充放電するという概念である。つまり、ＥＬ素子１５にＮ倍の電流を流さなくともよい。たとえば、ＥＬ素子１５に並列に電流経路を形成し（ダミーのＥＬ素子を形成し、このＥＬ素子は遮光膜を形成して発光させないなど）、ダミーＥＬ素子とＥＬ素子１５に分流して電流を流しても良い。たとえば、信号電流が０．２μＡのとき、プログラム電流を２．２μＡとして、トランジスタ１１ａには２．２μＡを流す。この電流のうち、信号電流０．２μＡをＥＬ素子１５に流して、２μＡをダミーのＥＬ素子に流すなどの方式が例示される。
【０２９９】
以上のように構成することにより、ソース信号線１８に流す電流をＮ倍に増加させることにより、駆動トランジスタ１１ａにＮ倍の電流が流れるようにプログラムすることができ、かつ、電流ＥＬ素子１５には、Ｎ倍よりは十分小さい電流をながることができることになる。以上の方法では、図５に図示するように、非点灯領域５２を設けることなく、全表示領域５０を画像表示領域５３とすることができる。
【０３００】
図１３（ａ）は表示画像５０への書き込み状態を図示している。図１３（ａ）において、５１ａは書き込み画素行である。ソースドライバＩＣ１４から各ソース信号線１８にプログラム電流が供給される。なお、図１３などでは１Ｈ期間に書き込む画素行は１行である。しかし、何ら１Ｈに限定するのものではなく、０．５Ｈ期間でも、２Ｈ期間でもよい。また、ソース信号線１８にプログラム電流を書き込むとしたが、本発明は電流プログラム方式に限定するものではなく、ソース信号線１８に書き込まれるのは電圧である電圧プログラム方式でもよい。
【０３０１】
図１３（ａ）において、ゲート信号線１７ａが選択されるとソース信号線１８に流れる電流がトランジスタ１１ａにプログラムされる。この時、ゲート信号線１７ｂはオフ電圧が印加されＥＬ素子１５には電流が流れない。これは、ＥＬ素子１５側にトランジスタ１１ｄがオン状態であると、ソース信号線１８からＥＬ素子１５の容量成分が見え、この容量に影響されてコンデンサ１９に十分に正確な電流プログラムができなくなるためである。したがって、図１の構成を例にすれば、図１３（ｂ）で示すように電流を書き込まれている画素行は非点灯領域５２となる。
【０３０２】
今、Ｎ（ここでは、先に述べたようにＮ＝１０とする）倍の電流でプログラムしたとすれば、画面の輝度は１０倍になる。したがって、表示領域５０の９０％の範囲を非点灯領域５２とすればよい。したがって、画像表示領域の水平走査線がＱＣＩＦの２２０本（Ｓ＝２２０）とすれば、２２本と表示領域５３とし、２２０−２２＝１９８本を非表示領域５２とすればよい。一般的に述べれば、水平走査線（画素行数）をＳとすれば、Ｓ／Ｎの領域を表示領域５３とし、この表示領域５３をＮ倍の輝度で発光させる。そして、この表示領域５３を画面の上下方向に走査する。したがって、Ｓ（Ｎ−１）／Ｎの領域は非点灯領域５２とする。この非点灯領域は黒表示（非発光）である。また、この非発光部５２はトランジスタ１１ｄをオフさせることにより実現する。なお、Ｎ倍の輝度で点灯させるとしたが、当然のことながら明るさ調整、ガンマ調整によりＮ倍の値と調整することは言うまでもない。
【０３０３】
また、先の実施例で、１０倍の電流でプログラムしたとすれば、画面の輝度は１０倍になり、表示領域５０の９０％の範囲を非点灯領域５２とすればよいとした。しかし、これは、ＲＧＢの画素を共通に非点灯領域５２とすることに限定するものではない。例えば、Ｒの画素は、１／８を非点灯領域５２とし、Ｇの画素は、１／６を非点灯領域５２とし、Ｂの画素は、１／１０を非点灯領域５２と、それぞれの色により変化させてもよい。また、ＲＧＢの色で個別に非点灯領域５２（あるいは点灯領域５３）を調整できるようにしてもよい。これらを実現するためには、Ｒ、Ｇ、Ｂで個別のゲート信号線１７ｂが必要になる。しかし、以上のＲＧＢの個別調整を可能にすることにより、ホワイトバランスを調整することが可能になり、各階調において色のバランス調整が容易になる（図４１を参照のこと）。
【０３０４】
図１３（ｂ）に図示するように、書き込み画素行５１ａを含む画素行が非点灯領域５２とし、書き込み画素行５１ａよりも上画面のＳ／Ｎ（時間的には１Ｆ／Ｎ）の範囲を表示領域５３とする（書き込み走査が画面の上から下方向の場合、画面を下から上に走査する場合は、その逆となる）。画像表示状態は、表示領域５３が帯状になって、画面の上から下に移動する。
【０３０５】
図１３の表示では、１つの表示領域５３が画面の上から下方向に移動する。フレームレートが低いと、表示領域５３が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
【０３０６】
この課題に対しては、図１６に図示するように、表示領域５３を複数に分割するとよい。この分割された総和がＳ（Ｎ−１）／Ｎの面積となれば、図１３の明るさと同等になる。なお、分割された表示領域５３は等しく（等分に）する必要はない。また、分割された非表示領域５２も等しくする必要はない。
【０３０７】
以上のように、表示領域５３を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割すればするほど動画表示性能は低下する。
【０３０８】
図１７はゲート信号線１７の電圧波形およびＥＬの発光輝度を図示している。図１７デ明らかなように、ゲート信号線１７ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）している。つまり、Ｖｇｌにする期間は１Ｆ／（Ｋ／Ｎ）の期間をＫ回実施する。このように制御すれば、フリッカの発生を抑制でき、低フレームレートの画像表示を実現できる。また、この画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してＫの値を変更してもよい。また、ユーザーが輝度を調整するように構成してもよい。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。
【０３０９】
なお、図１７などにおいて、ゲート信号線１７ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）し、Ｖｇｌにする期間は１Ｆ／（Ｋ／Ｎ）の期間をＫ回実施するとしたがこれ限定するものではない。１Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施してもよい。つまり、本発明は、ＥＬ素子１５に流す期間（時間）を制御することにより画像５０を表示するものである。したがって、１Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施することは本発明の技術的思想に含まれる。また、Ｌの値を変化させることにより、画像５０の輝度をデジタル的に変更することができる。たとえば、Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）変化となる。また、画像の表示領域５３を分割する時、ゲート信号線１７ｂをＶｇｌにする期間は同一期間に限定するものではない。
【０３１０】
以上の実施例は、ＥＬ素子１５に流れる電流を遮断し、また、ＥＬ素子に流れる電流を接続することにより、表示画面５０をオンオフ（点灯、非点灯）するものであった。つまり、コンデンサ１９に保持された電荷によりトランジスタ１１ａに複数回、略同一電流を流すものである。本発明はこれに限定するものではない。たとえば、コンデンサ１９に保持された電荷を充放電させることにより、表示画面５０をオンオフ（点灯、非点灯）する方式でもよい。
【０３１１】
図１８は図１６の画像表示状態を実現するための、ゲート信号線１７に印加する電圧波形である。図１８と図１５の差異は、ゲート信号線１７ｂの動作である。ゲート信号線１７ｂは画面を分割する個数に対応して、その個数分だけオンオフ（ＶｇｌとＶｇｈ）動作する。他の点は図１５と同一であるので説明を省略する。
【０３１２】
ＥＬ表示装置では黒表示は完全に非点灯であるから、液晶表示パネルを間欠表示した場合のように、コントラスト低下もない。また、図１の構成においては、トランジスタ１１ｄをオンオフ操作するだけで、図３８の構成においては、トランジスタ素子１１ｅをオンオフ操作するだけで、間欠表示を実現することができる。これは、コンデンサ１９に画像データがメモリ（アナログ値であるから階調数は無限大）されているためである。つまり、各画素１６に、画像データは１Ｆの期間中は保持されている。この保持されている画像データに相当する電流をＥＬ素子１５に流すか否かをトランジスタ１１ｄ、１１ｅの制御により実現しているのである。
【０３１３】
コンデンサ１９の端子電圧を維持することは重要である。１フィールド（フレーム）期間でコンデンサ１９の端子電圧が変化（充放電）すると、画面輝度が変化し、フレームレートが低下した時にちらつき（フリッカなど）が発生するからである。トランジスタ１１ａが１フレーム（１フィールド）期間でＥＬ素子１５に流す電流は、少なくとも６５％以下に低下しないようにする必要がある。この６５％とは、画素１６に書き込み、ＥＬ素子１５に流す電流の最初が１００％とした時、次のフレーム（フィールド）で前記画素１６に書き込む直前のＥＬ素子１５に流す電流が６５％以上とすることである。
【０３１４】
図１の画素構成では、間欠表示を実現する場合としない場合では、１画素を構成するトランジスタ１１の個数に変化はない。つまり、画素構成はそのままで、ソース信号線１８の寄生容量の影響と除去し、良好な電流プログラムを実現している。その上、ＣＲＴに近い動画表示を実現しているのである。
【０３１５】
また、ゲートドライバ回路１２の動作クロックはソースドライバ回路１４の動作クロックに比較して十分に遅いため、回路のメインクロックが高くなるということはない。また、Ｎの値の変更も容易である。
【０３１６】
なお、画像表示方向（画像書き込み方向）は、１フィールド（１フレーム）目では画面の上から下方向とし、つぎの第２フィールド（フレーム）目では画面の下から上方向としてもよい。つまり、上から下方向と、下から上方向とを交互にくりかえす。
【０３１７】
さらに、１フィールド（１フレーム）目では画面の上から下方向とし、いったん、全画面を黒表示（非表示）とした後、つぎの第２フィールド（フレーム）目では画面の下から上方向としてもよい。また、いったん、全画面を黒表示（非表示）としてもよい。
【０３１８】
なお、以上の駆動方法の説明では、画面の書き込み方法を画面の上から下あるいは下から上としたが、これに限定するものではない。画面の書き込み方向は絶えず、画面の上から下あるいは下から上と固定し、非表示領域５２の動作方向を１フィールド目では画面の上から下方向とし、つぎの第２フィールド目では画面の下から上方向としてもよい。以上の事項は他の本発明の実施例でも同様である。
【０３１９】
非表示領域５２は完全に非点灯状態である必要はない。微弱な発光あるいはうっすらとした画像表示があっても実用上は問題ない。つまり、画像表示領域５３よりも表示輝度が低い領域と解釈するべきである。また、非表示領域５２とは、Ｒ、Ｇ、Ｂ画像表示のうち、１色または２色のみが非表示状態という場合も含まれる。
【０３２０】
基本的には表示領域５３の輝度（明るさ）が所定値に維持される場合、表示領域５３の面積が広くなるほど、画面５０の輝度は高くなる。たとえば、表示領域５３の輝度が１００（ｎｔ）の場合、表示領域５３が全画面５０に占める割合が１０％から２０％にすれば、画面の輝度は２倍となる。したがって、全画面５０に占める表示領域５３の面積を変化させることにより、画面の表示輝度を変化することができる。
【０３２１】
表示領域５３の面積はシフトレジスタ６１へのデータパルス（ＳＴ２）を制御することにより、任意に設定できる。また、データパルスの入力タイミング、周期を変化させることにより、図１６の表示状態と図１３の表示状態とを切り替えることができる。１Ｆ周期でのデータパルス数を多くすれば、画面５０は明るくなり、少なくすれば、画面５０は暗くなる。また、連続してデータパルスを印加すれば図１３の表示状態となり、間欠にデータパルスを入力すれば図１６の表示状態となる。
【０３２２】
図１９（ａ）は図１３のように表示領域５３が連続している場合の明るさ調整方式である。図１９（ａ１）の画面５０の表示輝度が最も明るい。図１９（ａ２）の画面５０の表示輝度が次に明るく、図１９（ａ３）の画面５０の表示輝度が最も暗い。図１９（ａ１）から図１９（ａ３）への変化（あるいはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。この際、図１のＶｄｄ電圧は変化させる必要がない。つまり、電源電圧を変化させずに表示画面５０の輝度変化を実施できる。また、図１９（ａ１）から図１９（ａ３）への変化の際、画面のガンマ特性は全く変化しない。したがって、画面５０の輝度によらず、表示画像のコントラスト、階調特性が維持される。これは本発明の効果のある特徴である。従来の画面の輝度調整では、画面５０の輝度が低い時は、階調性能が低下する。つまり、高輝度表示の時は６４階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない場合がほとんどである。これに比較して、本発明の駆動方法では、画面の表示輝度に依存せず、最高の６４階調表示を実現できる。
【０３２３】
図１９（ｂ）は図１６のように表示領域５３が分散している場合の明るさ調整方式である。図１９（ｂ１）の画面５０の表示輝度が最も明るい。図１９（ｂ２）の画面５０の表示輝度が次に明るく、図１９（ｂ３）の画面５０の表示輝度が最も暗い。図１９（ｂ１）から図１９（ｂ３）への変化（あるいはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。図１９（ｂ）のように表示領域５３を分散させれば、低フレームレートでもフリッカが発生しない。
【０３２４】
さらに低フレームレートでも、フリッカが発生しないようにするには、図１９（ｃ）のように表示領域５３を細かく分散させればよい。しかし、動画の表示性能は低下する。したがって、動画を表示するには、図１９（ａ）の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図１９（ｃ）の駆動方法が適している。図１９（ａ）から図１９（ｃ）の駆動方法の切り替えも、シフトレジスタ６１の制御により容易に実現できる。
【０３２５】
図２０はソース信号線１８に流れる電流を増大させる他の実施例の説明図である。基本的に複数の画素行を同時に選択し、複数の画素行をあわせた電流でソース信号線１８の寄生容量などを充放電し電流書き込み不足を大幅に改善する方式である。ただし、複数の画素行を同時に選択するため、１画素あたりの駆動する電流を減少させることができる。したがって、ＥＬ素子１５に流れる電流を減少させることができる。ここで、説明を容易にするため、一例として、Ｎ＝１０として説明する（ソース信号線１８に流す電流を１０倍にする）。
【０３２６】
図２０で説明する本発明は、画素行は同時にＫ画素行を選択する。ソースドライバＩＣ１４からは所定電流のＮ倍電流をソース信号線１８に印加する。各画素にはＥＬ素子１５に流す電流のＮ／Ｋ倍の電流がプログラムされる。ＥＬ素子１５を所定発光輝度とするために、ＥＬ素子１５に流れる時間を１フレーム（１フィールド）のＫ／Ｎ時間にする。このように駆動することにより、ソース信号線１８の寄生容量を十分に充放電でき、良好な解像度を所定の発光輝度を得ることができる。
【０３２７】
つまり、１フレーム（１フィールド）のＫ／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）Ｋ／Ｎ）は電流を流さない。この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。したがって、画像の輪郭ぼけがなくなり良好な動画表示を実現できる。また、ソース信号線１８にはＮ倍の電流で駆動するため、寄生容量の影響をうけず、高精細表示パネルにも対応できる。
【０３２８】
図２１は、図２０の駆動方法を実現するための駆動波形の説明図である。信号波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。各信号線の添え字は画素行の番号（（１）（２）（３）など）を記載している。なお、行数はＱＣＩＦ表示パネルの場合は２２０本であり、ＶＧＡパネルでは４８０本である。
【０３２９】
図２１において、ゲート信号線１７ａ（１）が選択され（Ｖｇｌ電圧）、選択された画素行のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。ここでは説明を容易にするため、まず、書き込み画素行５１ａが画素行（１）番目であるとして説明する。
【０３３０】
また、ソース信号線１８に流れるプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。また、５画素行が同時に選択（Ｋ＝５）として説明をする。したがって、理想的には１つの画素のコンデンサ１９には２倍（Ｎ／Ｋ＝１０／５＝２）に電流がトランジスタ１１ａに流れるようにプログラムされる。
【０３３１】
書き込み画素行が（１）画素行目である時、図２１で図示したように、ゲート信号線１７ａは（１）（２）（３）（４）（５）が選択されている。つまり、画素行（１）（２）（３）（４）（５）のスイッチングトランジスタ１１ｂ、トランジスタ１１ｃがオン状態である。また、ゲート信号線１７ｂはゲート信号線１７ａの逆位相となっている。したがって、画素行（１）（２）（３）（４）（５）のスイッチングトランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。
【０３３２】
理想的には、５画素のトランジスタ１１ａが、それぞれＩｗ×２の電流をソース信号線１８に流す（つまり、ソース信号線１８にはＩｗ×２×Ｎ＝Ｉｗ×２×５＝Ｉｗ×１０。したがって、本発明のＮ倍パルス駆動を実施しない場合が所定電流Ｉｗとすると、Ｉｗの１０倍の電流がソース信号線１８に流れる）。
【０３３３】
以上の動作（駆動方法）により、各画素１６のコンデンサ１９には、２倍の電流がプログラムされる。ここでは、理解を容易にするため、各トランジスタ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとして説明をする。
【０３３４】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの駆動トランジスタ１１ａが動作する。つまり、１画素あたり、１０／５＝２倍の電流がトランジスタ１１ａに流れる。ソース信号線１８には、５つのトランジスタ１１ａのプログラム電流を加えた電流が流れる。たとえば、書き込み画素行５１ａに、本来、書き込む電流Ｉｗとし、ソース信号線１８には、Ｉｗ×１０の電流を流す。書き込み画素行（１）より以降に画像データを書き込む書き込み画素行５１ｂソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行５１ｂは後に正規の画像データが書き込まれるので問題がない。
【０３３５】
したがって、４画素行５１ｂにおいて、１Ｈ期間の間は５１ａと同一表示である。そのため、書き込み画素行５１ａと電流を増加させるために選択した画素行５１ｂとを少なくとも非表示状態５２とするのである。ただし、図３８のようなカレントミラーの画素構成、その他の電圧プログラム方式の画素構成では、場合によっては表示状態としてもよい。
【０３３６】
次の、１Ｈ後には、ゲート信号線１７ａ（１）は非選択となり、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号線１７ａ（６）が選択され（Ｖｇｌ電圧）、選択された画素行（６）のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することのより、画素行（１）には正規の画像データが保持される。
【０３３７】
次の、１Ｈ後には、ゲート信号線１７ａ（２）は非選択となり、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択された画素行（７）のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することのより、画素行（２）には正規の画像データが保持される。以上の動作と１画素行づつシフトしながら走査することにより１画面が書き換えられる。
【０３３８】
図２０の駆動方法では、各画素には２倍の電流（電圧）でプログラムを行うため、各画素のＥＬ素子１５の発光輝度は理想的には２倍となる。したがって、表示画面の輝度は所定値よりも２倍となる。これを所定の輝度とするためには、図１６に図示するように、書き込み画素行５１を含み、かつ表示領域５０の１／２の範囲を非表示領域５２とすればよい。
【０３３９】
図１３と同様に、図２０のように１つの表示領域５３が画面の上から下方向に移動すると、フレームレートが低いと、表示領域５３が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
【０３４０】
この課題に対しては、図２２に図示するように、表示領域５３を複数に分割するとよい。分割された非表示領域５２を加えた部分がＳ（Ｎ−１）／Ｎの面積となれば、分割しない場合と同一となる。
【０３４１】
図２３はゲート信号線１７に印加する電圧波形である。図２１と図２３との差異は、基本的にはゲート信号線１７ｂの動作である。ゲート信号線１７ｂは画面を分割する個数に対応して、その個数分だけオンオフ（ＶｇｌとＶｇｈ）動作する。他の点は図２１とほぼ同一あるいは類推できるので説明を省略する。
【０３４２】
以上のように、表示領域５３を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割すればするほどフリッカは軽減する。特にＥＬ素子１５の応答性は速いため、５μｓｅｃ（μ秒）よりも小さい時間でオンオフしても、表示輝度の低下はない。
【０３４３】
本発明の駆動方法において、ＥＬ素子１５のオンオフは、ゲート信号線１７ｂに印加する信号のオンオフで制御できる。そのため、クロック周波数はＫＨｚオーダーの低周波数で制御が可能である。また、黒画面挿入（非表示領域５２挿入）を実現するのには、画像メモリなどを必要としない。したがって、低コストで本発明の駆動回路あるいは方法を実現できる。
【０３４４】
図２４は同時に選択する画素行が２画素行の場合である。検討した結果によると、低温ポリシリコン技術で形成した表示パネルでは、２画素行を同時に選択する方法は表示均一性が実用的であった。これは、隣接した画素の駆動用トランジスタ１１ａの特性が極めて一致しているためと推定される。また、レーザーアニ−ルする際に、ストライプ状のレーザーの照射方向はソース信号線１８と平行に照射することで良好な結果が得られた。
【０３４５】
これは同一時間にアニ−ルされる範囲の半導体膜は特性が均一であるためである。つまり、ストライプ状のレーザー照射範囲内では半導体膜が均一に作製され、この半導体膜を利用したＴＦＴのＶｔ、モビリティがほぼ等しくなるためである。したがって、ソース信号線１８の形成方向に平行にストライプ状のレーザーショットを照射し、この照射位置を移動させることにより、ソース信号線１８に沿った画素（画素列、画面の上下方向の画素）の特性はほぼ等しく作製される。したがって、複数の画素行を同時にオンさせて電流プログラムを行った時、プログラム電流は、同時に選択されて複数の画素にはプログラム電流を選択された画素数で割った電流が、ほぼ同一に電流プログラムされる。したがって、目標値に近い電流プログラムを実施でき、均一表示を実現できる。したがって、レーザーショット方向と図２４などで説明する駆動方式とは相乗効果がある。
【０３４６】
以上のように、レーザーショットの方向をソース信号線１８の形成方向と略一致させることにより、画素の上下方向のＴＦＴ１１ａの特性がほぼ同一になり、良好な電流プログラムを実施することができる（画素の左右方向のＴＦＴ１１ａの特性が一致していなくとも）。以上の動作は、１Ｈ（１水平走査期間）に同期して、１画素行あるいは複数画素行づつ選択画素行位置をずらせて実施する。なお、本発明は、レーザーショットの方向をソース信号線１８と平行にするとしたが、必ずしも平行でなくともよい。ソース信号線１８に対して斜め方向にレーザーショットを照射しても１つのソース信号線１８に沿った画素の上下方向のＴＦＴ１１ａの特性はほぼ一致して形成されるからある。したがって、ソース信号線に平行にレーザーショットを照射するというの意味はソース信号線１８の沿った任意の画素の上または下に隣接した画素を、１つのレーザー照射範囲に入るように形成するということである。また、ソース信号線１８とは一般的には、映像信号となるプログラム電流あるいは電圧を伝達する配線である。
【０３４７】
なお、本発明の実施例では１Ｈごとに、書き込み画素行位置をシフトさせるとしたが、これに限定するものではなく、２Ｈごとにシフトしてもよく、また、それ以上の画素行づつシフトさせてもよい。また、任意の時間単位でシフトしてもよい。また、画面位置に応じて、シフトする時間を変化させてもよい。たとえば、画面の中央部でのシフト時間を短くし、画面の上下部でシフト時間を長くしてもよい。また、フレームごとにシフト時間を変化させてもよい。また、連続した複数画素行を選択することに限定するものではない。例えば、１画素行へだてた画素行を選択してもよい。つまり、第１番目の水平走査期間に第１番目の画素行と第３番目の画素行を選択し、第２番目の水平走査期間に第２番目の画素行と第４番目の画素行を選択し、第３番目の水平走査期間に第３番目の画素行と第５番目の画素行を選択し、第４番目の水平走査期間に第４番目の画素行と第６番目の画素行を選択する駆動方法である。もちろん、第１番目の水平走査期間に第１番目の画素行と第３番目の画素行と第５番目の画素行を選択するという駆動方法も技術的範疇である。
【０３４８】
なお、以上のレーザーショット方向と、複数本の画素行を同時に選択するという組み合わせは、図１、図２、図３２の画素構成のみに限定されるものではなく、カレントミラーの画素構成である図３８、図４２、図５０などの他の電流駆動方式の画素構成にも適用できることはいうまでもない。また、図４３、図５１、図５４、図６２などの電圧駆動の画素構成にも適用できる。つまり、画素上下のＴＦＴの特性が一致しておれば、同一のソース信号線１８に印加した電圧値により良好に電圧プログラムを実施できるからである。
【０３４９】
図２４において、書き込み画素行が（１）画素行目である時、ゲート信号線１７ａは（１）（２）が選択されている（図２５を参照のこと）。つまり、画素行（１）（２）のスイッチングトランジスタ１１ｂ、トランジスタ１１ｃがオン状態である。また、ゲート信号線１７ｂはゲート信号線１７ａの逆位相となっている。したがって、少なくとも画素行（１）（２）のスイッチングトランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。なお、図２４では、フリッカの発生を低減するため、表示領域５３を５分割している。
【０３５０】
理想的には、２画素（行）のトランジスタ１１ａが、それぞれＩｗ×５（Ｎ＝１０の場合。つまり、Ｋ＝２であるから、ソース信号線１８に流れる電流はＩｗ×Ｋ×５＝Ｉｗ×１０となる）の電流をソース信号線１８に流す。そして、各画素１６のコンデンサ１９には、５倍の電流がプログラムされる。
【０３５１】
同時に選択する画素行が２画素行（Ｋ＝２）であるから、２つの駆動トランジスタ１１ａが動作する。つまり、１画素あたり、１０／２＝５倍の電流がトランジスタ１１ａに流れる。ソース信号線１８には、２つのトランジスタ１１ａのプログラム電流を加えた電流が流れる。
【０３５２】
たとえば、書き込み画素行５１ａに、本来、書き込む電流Ｉｄとし、ソース信号線１８には、Ｉｗ×１０の電流を流す。書き込み画素行５１ｂは後に正規の画像データが書き込まれるので問題がない。画素行５１ｂは、１Ｈ期間の間は５１ａと同一表示である。そのため、書き込み画素行５１ａと電流を増加させるために選択した画素行５１ｂとを少なくとも非表示状態５２とするのである。
【０３５３】
次の、１Ｈ後には、ゲート信号線１７ａ（１）は非選択となり、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択された画素行（３）のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することのより、画素行（１）には正規の画像データが保持される。
【０３５４】
次の、１Ｈ後には、ゲート信号線１７ａ（２）は非選択となり、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号線１７ａ（４）が選択され（Ｖｇｌ電圧）、選択された画素行（４）のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することのより、画素行（２）には正規の画像データが保持される。以上の動作と１画素行づつシフト（もちろん、複数画素行づつシフトしてもよい。たとえば、擬似インターレース駆動であれば、２行づつシフトするであろう。また、画像表示の観点から、複数の画素行に同一画像を書き込む場合もあるであろう）しながら走査することにより１画面が書き換えられる。
【０３５５】
図１６と同様であるが、図２４の駆動方法では、各画素には５倍の電流（電圧）でプログラムを行うため、各画素のＥＬ素子１５の発光輝度は理想的には５倍となる。したがって、表示領域５３の輝度は所定値よりも５倍となる。これを所定の輝度とするためには、図１６などに図示するように、書き込み画素行５１を含み、かつ表示画面１の１／５の範囲を非表示領域５２とすればよい。
【０３５６】
図２７に図示するように、２本の書き込み画素行５１（５１ａ、５１ｂ）が選択され、画面５０の上辺から下辺に順次選択されていく（図２６も参照のこと。図２６では画素行１６ａと１６ｂが選択されている）。しかし、図２７（ｂ）のように、画面の下辺までくると書き込み画素行５１ａは存在するが、５１ｂはなくなる。つまり、選択する画素行が１本しかなくなる。そのため、ソース信号線１８に印加された電流は、すべて画素行５１ａに書き込まれる。したがって、画素行５１ａに比較して、２倍の電流が画素にプログラムされてしまう。
【０３５７】
この課題に対して、本発明は、図２７（ｂ）に図示するように画面５０の下辺にダミー画素行２８１を形成（配置）している。したがって、選択画素行が画面５０の下辺まで選択された場合は、画面５０の最終画素行とダミー画素行２８１が選択される。そのため、図２７（ｂ）の書き込み画素行には、規定どおりの電流が書き込まれる。
【０３５８】
図２８は図２７（ｂ）の状態を示している。図２８で明らかのように、選択画素行が画面５０の下辺の画素１６ｃ行まで選択された場合は、画面５０の最終画素行２８１が選択される。ダミー画素行２８１は表示領域５０外に配置する。つまり、ダミー画素行２８１は点灯しない、あるいは点灯させない、もしくは点灯しても表示として見えないように構成する。たとえば、画素電極とＴＦＴ１１とのコンタクトホールをなくすとか、ダミー画素行にはＥＬ膜を形成しないとかである。
【０３５９】
図２７では、画面５０の下辺にダミー画素（行）２８１を設ける（形成する、配置する）としたが、これに限定するものではない。たとえば、図２９（ａ）に図示するように、画面の下辺から上辺に走査する（上下逆転走査）する場合は、図２９（ｂ）に図示するように画面５０の上辺にもダミー画素行２８１を形成すべきである。つまり、画面５０の上辺を下辺のそれぞれにダミー画素行２８１を形成（配置）する。以上のように構成することにより、画面の上下反転走査にも対応できるようになる。以上の実施例は、２画素行を同時選択する場合であった。
【０３６０】
本発明はこれに限定するものではなく、たとえば、５画素行を同時選択する方式（図２３を参照のこと）でもよい。つまり、５画素行同時駆動の場合は、ダミー画素行２８１は４行分形成すればよい。本発明のダミー画素行構成あるいはダミー画素行駆動は、少なくとも１つ以上のダミー画素行を用いる方式である。もちろん、ダミー画素行駆動方法とＮ倍パルス駆動とを組み合わせて用いることが好ましい。
【０３６１】
複数本の画素行を同時に選択する駆動方法では、同時に選択する画素行数が増加するほど、トランジスタ１１ａの特性バラツキを吸収することが困難になる。しかし、選択本数が低下すると、１画素にプログラムする電流が大きくなり、ＥＬ素子１５に大きな電流を流すことになる。ＥＬ素子１５に流す電流が大きいとＥＬ素子１５が劣化しやすくなる。
【０３６２】
図３０はこの課題を解決するものである。図３０の基本概念は、１／２Ｈ（水平走査期間の１／２）は、図２２、図２９で説明したように、複数の画素行を同時に選択する方法である。その後の１／２Ｈ（水平走査期間の１／２）は図５、図１３などで説明したように、１画素行を選択する方法を組み合わせたものである。このようにくみあわせることにより、トランジスタ１１ａの特性バラツキを吸収しより、高速にかつ面内均一性を良好にすることができる。
【０３６３】
図３０において、説明を容易にするため、第１の期間では５画素行を同時に選択し、第２の期間では１画素行を選択するとして説明をする。まず、第１の期間（前半の１／２Ｈ）では、図３０（ａ１）に図示するように、５画素行を同時に選択をする。この動作は図２２を用いて説明したので省略する。一例としてソース信号線１８に流す電流は所定値の２５倍とする。したがって、各画素１６のトランジスタ１１ａ（図１の画素構成の場合）には５倍の電流（２５／５画素行＝５）がプログラムされる。２５倍の電流であるから、ソース信号線１８などに発生する寄生容量は極めて短期間に充放電される。したがって、ソース信号線１８の電位は、短時間で目標の電位となり、各画素１６のコンデンサ１９の端子電圧も５倍電流を流すようにプログラムされる。この２５倍電流の印加時間は前半の１／２Ｈ（１水平走査期間の１／２）とする。
【０３６４】
当然のことながら、書き込み画素行の５画素行は同一画像データが書き込まれるから、表示しないように５画素行のトランジスタ１１ｄはオフ状態とされる。したがって、表示状態は図３０（ａ２）となる。
【０３６５】
次の後半の１／２Ｈ期間は、１画素行を選択し、電流（電圧）プログラムを行う。この状態を図３０（ｂ１）に図示している。書き込み画素行５１ａは先と同様に５倍の電流を流すように電流（電圧）プログラムされる。図３０（ａ１）と図３０（ｂ１）とで各画素に流す電流を同一にするのは、プログラムされたコンデンサ１９の端子電圧の変化を小さくして、より高速に目標の電流を流せるようにするためである。
【０３６６】
つまり、図３０（ａ１）で、複数の画素に電流を流し、高速に概略の電流が流れる値まで近づける。この第１の段階では、複数のトランジスタ１１ａでプログラムしているため、目標値に対してトランジスタのバラツキによる誤差が発生している。次の第２の段階で、データを書き込みかつ保持する画素行のみを選択して、概略の目標値から、所定の目標値まで完全なプログラムを行うのである。
【０３６７】
なお、非点灯領域５２を画面の上から下方向に走査し、また、書き込み画素行５１ａも画面の上から下方向に走査することは図１３などの実施例と同様であるので説明を省略する。
【０３６８】
図３１は図３０の駆動方法を実現するための駆動波形である。図３１でわかるように、１Ｈ（１水平走査期間）は２つのフェーズで構成されている。この２つのフェーズはＩＳＥＬ信号で切り替える。ＩＳＥＬ信号は図３１に図示している。
【０３６９】
まず、ＩＳＥＬ信号について説明をしておく。図３０を実施するドライバ回路１４は、電流出力回路Ａと電流出力回路Ｂとを具備している。それぞれの電流出力回路は、８ビットの階調データをＤＡ変換するＤＡ回路とオペンアンプなどから構成される。図３０の実施例では、電流出力回路Ａは２５倍の電流を出力するように構成されている。一方、電流出力回路Ｂは５倍の電流を出力するように構成されている。電流出力回路Ａと電流出力回路Ｂの出力はＩＳＥＬ信号により電流出力部に形成（配置）されたスイッチ回路が制御され、ソース信号線１８に印加される。この電流出力回路は各ソース信号線に配置されている。
【０３７０】
ＩＳＥＬ信号は、Ｌレベルの時、２５倍電流を出力する電流出力回路Ａが選択されてソース信号線１８からの電流をソースドライバＩＣ１４が吸収する（より適切には、ソースドライバ回路１４内に形成された電流出力回路Ａが吸収する）。２５倍、５倍などの電流出力回路電流の大きさ調整は容易である。複数の抵抗とアナログスイッチで容易に構成できるからである。
【０３７１】
図３０に示すように書き込み画素行が（１）画素行目である時（図３０の１Ｈの欄を参照）、ゲート信号線１７ａは（１）（２）（３）（４）（５）が選択されている（図１の画素構成の場合）。つまり、画素行（１）（２）（３）（４）（５）のスイッチングトランジスタ１１ｂ、トランジスタ１１ｃがオン状態である。また、ＩＳＥＬがＬレベルであるから、２５倍電流を出力する電流出力回路Ａが選択され、ソース信号線１８と接続されている。また、ゲート信号線１７ｂには、オフ電圧（Ｖｇｈ）が印加されている。したがって、画素行（１）（２）（３）（４）（５）のスイッチングトランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。
【０３７２】
理想的には、５画素のトランジスタ１１ａが、それぞれＩｗ×２の電流をソース信号線１８に流す。そして、各画素１６のコンデンサ１９には、５倍の電流がプログラムされる。ここでは、理解を容易にするため、各トランジスタ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとして説明をする。
【０３７３】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの駆動トランジスタ１１ａが動作する。つまり、１画素あたり、２５／５＝５倍の電流がトランジスタ１１ａに流れる。ソース信号線１８には、５つのトランジスタ１１ａのプログラム電流を加えた電流が流れる。たとえば、書き込み画素行５１ａに、従来の駆動方法で画素に書き込む電流Ｉｗとする時、ソース信号線１８には、Ｉｗ×２５の電流を流す。書き込み画素行（１）より以降に画像データを書き込む書き込み画素行５１ｂソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行５１ｂは後に正規の画像データが書き込まれるので問題がない。
【０３７４】
したがって、画素行５１ｂは、１Ｈ期間の間は５１ａと同一表示である。そのため、書き込み画素行５１ａと電流を増加させるために選択した画素行５１ｂとを少なくとも非表示状態５２とするのである。
【０３７５】
次の１／２Ｈ（水平走査期間の１／２）では、書き込み画素行５１ａのみを選択する。つまり、（１）画素行目のみを選択する。図３１で明らかなように、ゲート信号線１７ａ（１）のみが、オン電圧（Ｖｇｌ）が印加され、ゲート信号線１７ａ（２）（３）（４）（５）はオフ（Ｖｇｈ）が印加されている。したがって、画素行（１）のトランジスタ１１ａは動作状態（ソース信号線１８に電流を供給している状態）であるが、画素行（２）（３）（４）（５）のスイッチングトランジスタ１１ｂ、トランジスタ１１ｃがオフ状態である。つまり、非選択状態である。また、ＩＳＥＬがＨレベルであるから、５倍電流を出力する電流出力回路Ｂが選択され、この電流出力回路Ｂとソース信号線１８とが接続されている。また、ゲート信号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オフ電圧（Ｖｇｈ）が印加されている。したがって、画素行（１）（２）（３）（４）（５）のスイッチングトランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。
【０３７６】
以上のことから、画素行（１）のトランジスタ１１ａが、それぞれＩｗ×５の電流をソース信号線１８に流す。そして、各画素行（１）のコンデンサ１９には、５倍の電流がプログラムされる。
【０３７７】
次の水平走査期間では１画素行、書き込み画素行がシフトする。つまり、今度は書き込み画素行が（２）である。最初の１／２Ｈの期間では、図３１に示すように書き込み画素行が（２）画素行目である時、ゲート信号線１７ａは（２）（３）（４）（５）（６）が選択されている。つまり、画素行（２）（３）（４）（５）（６）のスイッチングトランジスタ１１ｂ、トランジスタ１１ｃがオン状態である。また、ＩＳＥＬがＬレベルであるから、２５倍電流を出力する電流出力回路Ａが選択され、ソース信号線１８と接続されている。また、ゲート信号線１７ｂには、オフ電圧（Ｖｇｈ）が印加されている。したがって、画素行（２）（３）（４）（５）（６）のスイッチングトランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。一方、画素行（１）のゲート信号線１７ｂ（１）はＶｇｌ電圧が印加されているから、トランジスタ１１ｄはオン状態であり、画素行（１）のＥＬ素子１５は点灯する。
【０３７８】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの駆動トランジスタ１１ａが動作する。つまり、１画素あたり、２５／５＝５倍の電流がトランジスタ１１ａに流れる。ソース信号線１８には、５つのトランジスタ１１ａのプログラム電流を加えた電流が流れる。
【０３７９】
次の１／２Ｈ（水平走査期間の１／２）では、書き込み画素行５１ａのみを選択する。つまり、（２）画素行目のみを選択する。図３１で明らかなように、ゲート信号線１７ａ（２）のみが、オン電圧（Ｖｇｌ）が印加され、ゲート信号線１７ａ（３）（４）（５）（６）はオフ（Ｖｇｈ）が印加されている。したがって、画素行（１）（２）のトランジスタ１１ａは動作状態（画素行（１）はＥＬ素子１５に電流を流し、画素行（２）はソース信号線１８に電流を供給している状態）であるが、画素行（３）（４）（５）（６）のスイッチングトランジスタ１１ｂ、トランジスタ１１ｃがオフ状態である。つまり、非選択状態である。また、ＩＳＥＬがＨレベルであるから、５倍電流を出力する電流出力回路Ｂが選択され、この電流出力回路１２２２ｂとソース信号線１８とが接続されている。また、ゲート信号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オフ電圧（Ｖｇｈ）が印加されている。したがって、画素行（２）（３）（４）（５）（６）のスイッチングトランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。
【０３８０】
以上のことから、画素行（２）のトランジスタ１１ａが、それぞれＩｗ×５の電流をソース信号線１８に流す。そして、各画素行（２）のコンデンサ１９には、５倍の電流がプログラムされる。以上の動作を順次、実施することにより１画面を表示することができる。
【０３８１】
図３０で説明した駆動方法は、第１の期間でＧ画素行（Ｇは２以上）を選択し、各画素行にはＮ倍の電流を流すようにプログラムする。第１の期間後の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）を選択し、画素にはＮ倍の電流を流すようにプログラムする方式である。
【０３８２】
しかし、他の方策もある。第１の期間でＧ画素行（Ｇは２以上）を選択し、各画素行の総和電流がＮ倍の電流となるようにプログラムする。第１の期間後の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）を選択し、選択された画素行の総和の電流（ただし、選択画素行が１の時は、１画素行の電流）がＮ倍となるようにプログラムする方式である。たとえば、図３０（ａ１）において、５画素行を同時に選択し、各画素のトランジスタ１１ａには２倍の電流を流す。したがって、ソース信号線１８には５×２倍＝１０倍の電流が流れる。次の第２の期間では図３０（ｂ１）において、１画素行を選択する。この１画素のトランジスタ１１ａには１０倍の電流を流す。
【０３８３】
なお、図３１において、複数の画素行を同時に選択する期間を１／２Ｈとし、１画素行を選択する期間を１／２Ｈとしたがこれに限定するものではない。複数の画素行を同時に選択する期間を１／４Ｈとし、１画素行を選択する期間を３／４Ｈとしてもよい。また、複数の画素行を同時に選択する期間と、１画素行を選択する期間とを加えた期間は１Ｈとしたがこれに限定するものではない。たとえば、２Ｈ期間でも、１．５Ｈ期間であっても良い。
【０３８４】
また、図３０において、５画素行を同時に選択する期間を１／２Ｈとし、次の第２の期間では２画素行を同時に選択するとしてもよい。この場合でも実用上、支障のない画像表示を実現できる。
【０３８５】
また、図３０において、５画素行を同時に選択する第１の期間を１／２Ｈとし、１画素行を選択する第２の期間を１／２Ｈとする２段階としたがこれに限定するものではない。たとえば、第１の段階は、５画素行を同時に選択し、第２の期間は前記５画素行のうち、２画素行を選択し、最後に、１画素行を選択する３つの段階としてもよい。つまり、複数の段階で画素行に画像データを書き込んでも良い。
【０３８６】
以上の本発明のＮ倍パルス駆動方法では、各画素行で、ゲート信号線１７ｂの波形を同一にし、１Ｈの間隔でシフトさせて印加していく。このように走査することにより、ＥＬ素子１５が点灯している時間を１Ｆ／Ｎに規定しながら、順次、点灯する画素行をシフトさせることができる。このように、各画素行で、ゲート信号線１７ｂの波形を同一にし、シフトさせていることを実現することは容易である。図６のシフトレジスタ回路６１ａ、６１ｂに印加するデータであるＳＴ１、ＳＴ２を制御すればよいからである。たとえば、入力ＳＴ２がＬレベルの時、ゲート信号線１７ｂにＶｇｌが出力され、入力ＳＴ２がＨレベルの時、ゲート信号線１７ｂにＶｇｈが出力されるとすれば、シフトレジスタ１７ｂに印加するＳＴ２を１Ｆ／Ｎの期間だけＬレベルで入力し、他の期間はＨレベルにする。この入力されたＳＴ２を１Ｈに同期したクロックＣＬＫ２でシフトしていくだけである。
【０３８７】
なお、ＥＬ素子１５をオンオフする周期は０．５ｍｓｅｃ以上にする必要がある。この周期が短いと、人間の目の残像特性により完全な黒表示状態とならず、画像がぼやけたようになり、あたかも解像度が低下したようになる。また、データ保持型の表示パネルの表示状態となる。しかし、オンオフ周期を１００ｍｓｅｃ以上になると、点滅状態に見える。したがって、ＥＬ素子のオンオフ周期は０．５μｓｅｃ以上１００ｍｓｅｃ以下にすべきである。さらに好ましくは、オンオフ周期を２ｍｓｅｃ以上３０ｍｓｅｃ以下にすべきである。さらに好ましくは、オンオフ周期を３ｍｓｅｃ以上２０ｍｓｅｃ以下にすべきである。
【０３８８】
黒画面１５２の分割数は、１つにすると良好な動画表示を実現できるが、画面のちらつきが見えやすくなる。したがって、黒挿入部を複数に分割することが好ましい。しかし、分割数をあまりに多くすると動画ボケが発生する。分割数は１以上８以下とすべきである。さらに好ましくは１以上５以下とすることが好ましい。
【０３８９】
なお、黒画面の分割数は静止画と動画で変更できるように構成することが好ましい。分割数とは、Ｎ＝４では、７５％が黒画面であり、２５％が画像表示である。このとき、７５％の黒表示部を７５％の黒帯状態で画面の上下方向に走査するのが分割数１である。２５％の黒画面と２５／３％の表示画面の３ブロックで走査するのが分割数３である。静止画は分割数を多くする。動画は分割数を少なくする。切り替えは入力画像に応じて自動的（動画検出など）に行っても良く、ユーザーが手動で行ってもよい。また、表示装置の映像などに入力コンセントに対応して切り替ええするように構成すればよい。
【０３９０】
たとえば、携帯電話などにおいて、壁紙表示、入力画面では、分割数を１０以上とする（極端には１Ｈごとにオンオフしてもよい）。ＮＴＳＣの動画を表示するときは、分割数を１以上５以下とする。なお、分割数は３以上の多段階に切り替えできるように構成することが好ましい。たとえば、分割数なし、２、４、８などである。
【０３９１】
また、全表示画面に対する黒画面の割合は、全画面の面積を１とした時、０．２以上０．９以下（Ｎで表示すれば１．２以上９以下）とすることが好ましい。また、特に０．２５以上０．６以下（Ｎで表示すれば１．２５以上６以下）とすることが好ましい。０．２０以下であると動画表示での改善効果が低い。０．９以上であると、表示部分の輝度が高くなり、表示部分が上下に移動することが視覚的に認識されやすくなる。
【０３９２】
また、１秒あたりのフレーム数は、１０以上１００以下（１０Ｈｚ以上１００Ｈｚ以下）が好ましい。さらには１２以上６５以下（１２Ｈｚ以上６５Ｈｚ以下）が好ましい。フレーム数が少ないと、画面のちらつきが目立つようになり、あまりにもフレーム数が多いと、ドライバ回路１４などからの書き込みが苦しくなり解像度が劣化する。
【０３９３】
いずれにせよ、本発明では、ゲート信号線１７の制御により画像の明るさを変化させることができる。ただし、画像の明るさはソース信号線１８に印加する電流（電圧）を変化させて行ってもよいことは言うまでもない。また、先に説明した（図３３、図３５などを用いて）ゲート信号線１７の制御と、ソース信号線１８に印加する電流（電圧）を変化させることを組み合わせて行ってもよいことは言うまでもない。
【０３９４】
なお、以上の事項は、図３８などの電流プログラムの画素構成、図４３、図５１、図５４などの電圧プログラムの画素構成でも適用できることは言うまでもない。図３８では、トランジスタ１１ｄを、図４３ではトランジスタ１１ｄを、図５１ではトランジスタ１１ｅをオンオフ制御すればよい。このように、ＥＬ素子１５に電流を流す配線をオンオフすることにより、本発明のＮ倍パルス駆動を容易に実現できる。
【０３９５】
また、ゲート信号線１７ｂの１Ｆ／Ｎの期間だけ、Ｖｇｌにする時刻は１Ｆ（１Ｆに限定するものではない。単位期間でよい。）の期間のうち、どの時刻でもよい。単位時間にうち、所定の期間だけＥＬ素子１５をオンさせることにより、所定の平均輝度を得るものだからである。ただし、電流プログラム期間（１Ｈ）後、すぐにゲート信号線１７ｂをＶｇｌにしてＥＬ素子１５を発光させる方がよい。図１のコンデンサ１９の保持率特性の影響を受けにくくなるからである。
【０３９６】
また、この画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してＫの値を変更する。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。
【０３９７】
このようにＫの値（画像表示部５３の分割数）を変化させることも容易に実現できる。図６においてＳＴに印加するデータのタイミング（１ＦのいつにＬレベルにするか）を調整あるいは可変できるように構成しておけばよいからである。
【０３９８】
なお、図１６などでは、ゲート信号線１７ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）し、Ｖｇｌにする期間は１Ｆ／（Ｋ／Ｎ）の期間をＫ回実施するとしたがこれ限定するものではない。１Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施してもよい。つまり、本発明は、ＥＬ素子１５に流す期間（時間）を制御することにより画像５０を表示するものである。したがって、１Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施することは本発明の技術的思想に含まれる。また、Ｌの値を変化させることにより、画像５０の輝度をデジタル的に変更することができる。たとえば、Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）変化をなる。これらの制御も、本発明の他の実施例にも適用できることは言うまでもない（もちろん、以降に説明する本発明にも適用できる）。これらも本発明のＮ倍パルス駆動である。
【０３９９】
以上の実施例は、ＥＬ素子１５と駆動用トランジスタ１１ａとの間にスイッチング素子としてのトランジスタ１１ｄを配置（形成）し、このトランジスタ１１ｄを制御することにより、画面５０をオンオフ表示するものであった。この駆動方法により、電流プログラム方式の黒表示状態での電流書き込み不足をなくし、良好な解像度あるいは黒表示を実現するものであった。つまり、電流プログラム方式では、良好な黒表示を実現することが重要である。次に説明する駆動方法は、駆動用トランジスタ１１ａをリセットし、良好な黒表示を実現するものである。以下、図３２を用いて、その実施例について説明をする。
【０４００】
図３２は基本的には図１の画素構成である。図３２の画素構成では、プログラムされたＩｗ電流がＥＬ素子１５に流れ、ＥＬ素子１５が発光する。つまり、駆動トランジスタ１１ａはプログラムされることにより、電流を流す能力を保持している。この電流を流す能力を利用してトランジスタ１１ａをリセット（オフ状態）にする方式が図３２の駆動方式である。以降、この駆動方式をリセット駆動と呼ぶ。
【０４０１】
図１の画素構成でリセット駆動を実現するためには、トランジスタ１１ｂとトランジスタ１１ｃを独立してオンオフ制御できるように構成する必要がある。つまり、図３２で図示するようにトランジスタ１１ｂをオンオフ制御するゲート信号線１１ａ（ゲート信号線ＷＲ）、トランジスタ１１ｃをオンオフ制御するゲート信号線１１ｃ（ゲート信号線ＥＬ）とを独立して制御できるようにする。ゲート信号線１１ａとゲート信号線１１ｃの制御は図６に図示するように独立した２つのシフトレジスタ６１で行えばよい。
【０４０２】
ゲート信号線ＷＲとゲート信号線ＥＬの駆動電圧は変化させるとよい。ゲート信号線ＷＲの振幅値（オン電圧とオフ電圧との差）は、ゲート信号線ＥＬの振幅値よりも小さくする。基本的にゲート信号線の振幅値が大きいと、ゲート信号線と画素との突き抜け電圧が大きくなり、黒浮きが発生する。ゲート信号線ＷＲの振幅は、ソース信号線１８の電位が画素１６に印加されない（印加する（選択時））を制御すればよいのである。ソース信号線１８の電位変動は小さいから、ゲート信号線ＷＲの振幅値は小さくすることができる。一方、ゲート信号線ＥＬはＥＬのオンオフ制御を実施する必要がある。したがって、振幅値は大きくなる。これに対応するため、シフトレジスタ６１ａと６１ｂとの出力電圧を変化させる。画素がＰチャンネルＴＦＴで形成されている場合は、シフトレジスタ６１ａと６１ｂのＶｇｈ（オフ電圧）を略同一にし、シフトレジスタ６１ａのＶｇｌ（オン電圧）をシフトレジスタ６１ｂのＶｇｌ（オン電圧）よりも低くする。
【０４０３】
以下、図３３を参照しながら、リセット駆動方式について説明をする。図３３はリセット駆動の原理説明図である。まず、図３３（ａ）に図示するように、トランジスタ１１ｃ、トランジスタ１１ｄをオフ状態にし、トランジスタ１１ｂをオン状態にする。すると、駆動用トランジスタ１１ａのドレイン（Ｄ）端子とゲート（Ｇ）端子はショート状態となり、Ｉｂ電流が流れる。一般的に、トランジスタ１１ａは１つ前のフィールド（フレーム）で電流プログラムされ、電流を流す能力がある。この状態でトランジスタ１１ｄがオフ状態となり、トランジスタ１１ｂがオン状態にすれば、駆動電流Ｉｂがトランジスタ１１ａのゲート（Ｇ）端子に流れる。そのため、トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子とが同一電位となり、トランジスタ１１ａはリセット（電流を流さない状態）になる。
【０４０４】
このトランジスタ１１ａのリセット状態（電流を流さない状態）は、図５１などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図３３（ａ）の状態では、コンデンサ１９の端子間には、オフセット電圧が保持されていることになる。このオフセット電圧はトランジスタ１１ａの特性に応じて異なる電圧値である。したがって、図３３（ａ）の動作を実施することにより、各画素のコンデンサ１９にはトランジスタ１１ａが電流を流さない（つまり、黒表示電流（ほどんど０に等しい）が保持されることになるのである。
【０４０５】
なお、図３３（ａ）の動作の前に、トランジスタ１１ｂ、トランジスタ１１ｃをオフ状態にし、トランジスタ１１ｄをオン状態にし、駆動用トランジスタ１１ａに電流を流すという動作を実施することが好ましい。この動作は、極力短時間にすることが好ましい。ＥＬ素子１５に電流が流れてＥＬ素子１５が点灯し、表示コントラストを低下させる恐れがあるからである。この動作時間は、１Ｈ（１水平走査期間）の０．１％以上１０％以下とすることが好ましい。さらに好ましくは０．２％以上２％以下となるようにすることが好ましい。もしくは０．２μｓｅｃ以上５μｓｅｃ以下となるようにすることが好ましい。また、全画面の画素１６に一括して前述の動作（図３３（ａ）の前に行う動作）を実施してもよい。以上の動作を実施することにより、駆動用トランジスタ１１ａのドレイン（Ｄ）端子電圧が低下し、図３３（ａ）の状態でスムーズなＩｂ電流を流すことができるようになる。なお、以上の事項は、本発明の他のリセット駆動方式にも適用される。
【０４０６】
図３３（ａ）の実施時間を長くするほど、Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくなる傾向がある。したがって、図３３（ａ）の実施時間は固定値にする必要がある。実験および検討によれば、図３３（ａ）の実施時間は、１Ｈ以上５Ｈ以下にすることが好ましい。なお、この期間は、Ｒ、Ｇ、Ｂの画素で異ならせることが好ましい。各色の画素でＥＬ材料が異なり、このＥＬ材料の立ち上がり電圧などに差異があるためである。ＲＧＢの各画素で、ＥＬ材料に適応して、もっとも最適な期間を設定する。なお、実施例において、この期間は１Ｈ以上５Ｈ以下にするとしたが、黒挿入（黒画面を書き込む）を主とする駆動方式では、５Ｈ以上であってもよいことは言うまでもない。なお、この期間が長いほど、画素の黒表示状態は良好となる。
【０４０７】
図３３（ａ）を実施後、１Ｈ以上５Ｈ以下の期間おいて、図３３（ｂ）の状態にする。図３３（ｂ）はトランジスタ１１ｃ、トランジスタ１１ｂをオンさせ、トランジスタ１１ｄをオフさせた状態である。図３３（ｂ）の状態は、以前にも説明したが、電流プログラムを行っている状態である。つまり、ソースドライバ回路１４からプログラム電流Ｉｗを出力（あるいは吸収）し、このプログラム電流Ｉｗを駆動用トランジスタ１１ａに流す。このプログラム電流Ｉｗが流れるように、駆動用トランジスタ１１ａのゲート（Ｇ）端子の電位を設定するのである（設定電位はコンデンサ１９に保持される）。
【０４０８】
もし、プログラム電流Ｉｗが０（Ａ）であれば、トランジスタ１１ａは電流を図３３（ａ）の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、図３３（ｂ）で白表示の電流プログラムを行う場合であっても、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧から電流プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ１１ａの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。
【０４０９】
図３３（ｂ）の電流プログラミング後、図３３（ｃ）に図示するように、トランジスタ１１ｂ、トランジスタ１１ｃとオフし、トランジスタ１１ｄをオンさせて、駆動用トランジスタ１１ａからのプログラム電流Ｉｗ（＝Ｉｅ）をＥＬ素子１５に流し、ＥＬ素子１５を発光させる。図３３（ｃ）に関しても、図１などで以前に説明をしたので詳細は省略する。
【０４１０】
つまり、図３３で説明した駆動方式（リセット駆動）は、駆動用トランジスタ１１ａとＥＬ素子１５間を切断（電流が流れない状態）し、かつ、駆動用トランジスタのドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現すれば駆動用トランジスタのゲート（Ｇ）端子を含む２端子）間をショートする第１の動作と、前記動作の後、駆動用トランジスタに電流（電圧）プログラムを行う第２の動作とを実施するものである。そして、少なくとも第２の動作は第１の動作後に行うものである。なお、リセット駆動を実施するためには、図３２の構成のように、トランジスタ１１ｂとトランジスタ１１ｃとを独立に制御できるように、構成しておかねばならない。
【０４１１】
画像表示状態は（もし、瞬時的な変化が観察できるのであれば）、まず、電流プログラムを行われる画素行は、リセット状態（黒表示状態）になり、１Ｈ後に電流プログラムが行われる（この時も黒表示状態である。トランジスタ１１ｄがオフだからである。）。次に、ＥＬ素子１５に電流が供給され、画素行は所定輝度（プログラムされた電流）で発光する。つまり、画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。なお、リセット後、１Ｈ後に電流プログラムを行うとしたがこの期間は、５Ｈ程度以内としてもよい。図３３（ａ）のリセットが完全に行われるのに比較的長時間を必要とするからである。もし、この期間を５Ｈとすれば、５画素行が黒表示（電流プログラムの画素行もいれると６画素行）となるはずである。
【０４１２】
また、リセット状態は１画素行ずつ行うことに限定するものではなく、複数画素行ずつ同時にリセット状態にしてもよい。また、複数画素行ずつ同時にリセット状態にし、かつオーバーラップしながら走査してもよい。たとえば、４画素行を同時にリセットするのであれば、第１の水平走査期間（１単位）に、画素行（１）（２）（３）（４）をリセット状態にし、次の第２の水平走査期間に、画素行（３）（４）（５）（６）をリセット状態にし、さらに次の第３の水平走査期間に、画素行（５）（６）（７）（８）をリセット状態にする。また、次の第４の水平走査期間に、画素行（７）（８）（９）（１０）をリセット状態にするという駆動状態が例示される。なお、当然、図３３（ｂ）、図３３（ｃ）の駆動状態も図３３（ａ）の駆動状態と同期して実施される。
【０４１３】
また、１画面の画素すべてを同時にあるいは走査状態でリセット状態にしてから、図３３（ｂ）（ｃ）の駆動を実施してもよいことはいうまでもない。また、インターレース駆動状態（１画素行あるいは複数画素行の飛び越し走査）で、リセット状態（１画素行あるいは複数画素行飛び越し）にしてもよいことは言うまでもない。また、ランダムのリセット状態を実施してもよい。また、本発明のリセット駆動の説明は、画素行を操作する方式である（つまり、画面の上下方向の制御する）。しかし、リセット駆動の概念は、制御方向が画素行に限定されるものではない。たとえば、画素列方向にリセット駆動を実施してもよいことは言うまでのない。
【０４１４】
なお、図３３のリセット駆動は、本発明のＮ倍パルス駆動などと組み合わせること、インターレース駆動と組み合わせることによりさらに良好な画像表示を実現できる。特に図２２の構成は、間欠Ｎ／Ｋ倍パルス駆動（１画面に点灯領域を複数設ける駆動方法である。この駆動方法は、ゲート信号線１７ｂを制御し、トランジスタ１１ｄをオンオフ動作させることにより容易に実現できる。このことは以前に説明をした。）を容易に実現できるので、フリッカの発生もなく、良好な画像表示を実現できる。これは、図２２あるいはその変形構成のすぐれた特徴である。また、他の駆動方法、たとえば、以降の説明する逆バイアス駆動方式、プリチャージ駆動方式、突き抜け電圧駆動方式などと組み合わせることによりさらに優れた画像表示を実現できることは言うまでもない。以上のように、本発明と同様にリセット駆動も本明細書の他の実施例と組み合わせて実施することができることは言うまでもない。
【０４１５】
図３４はリセット駆動を実現する表示装置の構成図である。ゲートドライバ回路１２ａは、図３２におけるゲート信号線１７ａおよびゲート信号線１７ｂを制御する。ゲート信号線１７ａにオンオフ電圧を印加することによりトランジスタ１１ｂがオンオフ制御される。また、ゲート信号線１７ｂにオンオフ電圧を印加することによりトランジスタ１１ｄがオンオフ制御される。ゲートドライバ回路１２ｂは、図３２におけるゲート信号線１７ｃを制御する。ゲート信号線１７ｃにオンオフ電圧を印加することによりトランジスタ１１ｃがオンオフ制御される。
【０４１６】
したがって、ゲート信号線１７ａはゲートドライバ回路１２ａで操作し、ゲート信号線１７ｃはゲートドライバ回路１２ｂで操作する。そのため、トランジスタ１１ｂをオンさせて駆動用トランジスタ１１ａをリセットするタイミングと、トランジスタ１１１ｃをオンさせて駆動用トランジスタ１１ａに電流プログラムを行うタイミングとを自由に設定できる。他の構成などは、以前に説明したものと同一または類似するため説明を省略する。
【０４１７】
図３５はリセット駆動のタイミングチャートである。ゲート信号線１７ａにオン電圧を印加し、トランジスタ１１ｂをオンさせ、駆動用トランジスタ１１ａをリセットしている時には、ゲート信号線１７ｂにはオフ電圧を印加し、トランジスタ１１ｄをオフ状態にしている。したがって、図３２（ａ）の状態となっている。この期間にＩｂ電流が流れる。
【０４１８】
図３５のタイミングチャートでは、リセット時間は２Ｈ（ゲート信号線１７ａにオン電圧が印加され、トランジスタ１１ｂがオンする）としているが、これに限定するものではない。２Ｈ以上でもよい。また、リセットが極めて高速に行える場合は、リセット時間は１Ｈ未満であってもよい。また、リセット期間を何Ｈ期間にするかはゲートドライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルス期間で容易に変更できる。たとえば、ＳＴ端子に入力するＤＡＴＡを２Ｈ期間の間Ｈレベルとすれば、各ゲート信号線１７ａから出力されるリセット期間は２Ｈ期間となる。同様に、ＳＴ端子に入力するＤＡＴＡを５Ｈ期間の間Ｈレベルとすれば、各ゲート信号線１７ａから出力されるリセット期間は５Ｈ期間となる。
【０４１９】
１Ｈ期間のリセット後、画素行（１）のゲート信号線１７ｃ（１）に、オン電圧が印加される。トランジスタ１１ｃがオンすることにより、ソース信号線１８に印加されたプログラム電流Ｉｗがトランジスタ１１ｃを介して駆動用トランジスタ１１ａに書き込まれる。
【０４２０】
電流プログラム後、画素（１）のゲート信号線１７ｃにオフ電圧が印加され、トランジスタ１１ｃがオフし、画素がソース信号線と切り離される。同時に、ゲート信号線１７ａにもオフ電圧が印加され、駆動用トランジスタ１１ａのリセット状態が解消される（なお、この期間は、リセット状態と表現するよりも、電流プログラム状態と表現する方が適切である）。また、ゲート信号線１７ｂにはオン電圧が印加され、トランジスタ１１ｄがオンして、駆動用トランジスタ１１ａにプログラムされた電流がＥＬ素子１５に流れる。なお、画素行（２）以降についても、画素行（１）と同様であり、また、図３５からその動作は明らかであるから説明を省略する。
【０４２１】
図３５において、リセット期間は１Ｈ期間であった。図３６はリセット期間を５Ｈとした実施例である。リセット期間を何Ｈ期間にするかはゲートドライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルス期間で容易に変更できる。図３６ではゲートドライバ回路１２ａのＳＴ１端子に入力するＤＡＴＡを５Ｈ期間の間Ｈレベルし、各ゲート信号線１７ａから出力されるリセット期間を５Ｈ期間とした実施例である。リセット期間は、長いほど、リセットが完全に行われ、良好な黒表示を実現できる。しかし、リセット期間の割合分は表示輝度が低下することになる。
【０４２２】
図３６はリセット期間を５Ｈとした実施例であった。また、このリセット状態は連続状態であった。しかし、リセット状態は連続して行うことに限定されるものではない。たとえば、各ゲート信号線１７ａから出力される信号を１Ｈごとにオンオフ動作させてもよい。このようにオンオフ動作させるのは、シフトレジスタの出力段に形成されたイネーブル回路（図示せず）を操作することにより容易に実現できる。また、ゲートドライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルスを制御することで容易に実現できる。
【０４２３】
図３４の回路構成では、ゲートドライバ回路１２ａは少なくとも２つのシフトレジスタ回路（１つはゲート信号線１７ａ制御用、他の１つはゲート信号線１７ｂ制御用）が必要であった。そのため、ゲートドライバ回路１２ａの回路規模が大きくなるという課題があった。図３７はゲートドライバ回路１２ａのシフトレジスタを１つにした実施例である。図３７の回路を動作させた出力信号のタイミングチャートは図３５のごとくなる。なお、図３５と図３７とはゲートドライバ回路１２ａ、１２ｂから出力されているゲート信号線１７の記号が異なっているので注意が必要である。
【０４２４】
図３７のＯＲ回路３７１が付加されていることから明らかであるが、各ゲート信号線１７ａの出力は、シフトレジスタ回路６１ａの前段出力とのＯＲをとって出力される。つまり、２Ｈ期間、ゲート信号線１７ａからはオン電圧が出力される。一方、ゲート信号線１７ｃはシフトレジスタ回路６１ａの出力がそのまま出力される。したがって、１Ｈ期間の間、オン電圧が印加される。
【０４２５】
たとえば、シフトレジスタ回路６１ａの２番目にＨレベル信号が出力されている時、画素１６（１）のゲート信号線１７ｃにオン電圧が出力され、画素１６（１）が電流（電圧）プログラムの状態である。同時に、画素１６（２）のゲート信号線１７ａにもオン電圧が出力され、画素１６（２）のトランジスタ１１ｂがオン状態となり、画素１６（２）の駆動用トランジスタ１１ａがリセットされる。
【０４２６】
同様に、シフトレジスタ回路６１ａの３番目にＨレベル信号が出力されている時、画素１６（２）のゲート信号線１７ｃにオン電圧が出力され、画素１６（２）が電流（電圧）プログラムの状態である。同時に、画素１６（３のゲート信号線１７ａにもオン電圧が出力され、画素１６（３）トランジスタ１１ｂがオン状態となり、画素１６（３）駆動用トランジスタ１１ａがリセットされる。つまり、２Ｈ期間、ゲート信号線１７ａからはオン電圧が出力され、ゲート信号線１７ｃに１Ｈ期間、オン電圧が出力される。
【０４２７】
プログラム状態の時は、トランジスタ１１ｂとトランジスタ１１ｃが同時にオン状態となる（図３３（ｂ））ら、非プログラム状態（図３３（ｃ））に移行する際、トランジスタ１１ｃがトランジスタ１１ｂよりも先にオフ状態となると、図３３（ｂ）のリセット状態となってしまう。これと防止するためには、トランジスタ１１ｃがトランジスタ１１ｂよりもあとからオフ状態にする必要がある。そのためには、ゲート信号線１７ａがゲート信号線１７ｃよりも先にオン電圧が印加されるように制御する必要がある。
【０４２８】
以上の実施例は、図３２（基本的には図１）の画素構成に関する実施例であった。しかし、本発明はこれに限定されるものではない。たとえば、図３８に示すようなカレントミラーの画素構成であっても実施することができる。なお、図３８ではトランジスタ１１ｅをオンオフ制御することにより、図１３、図１５などで図示するＮ倍パルス駆動を実現できる。図３９は図３８のカレントミラーの画素構成での実施例の説明図である。以下、図３９を参照しながら、カレントミラーの画素構成におけるリセット駆動方式について説明をする。
【０４２９】
図３９（ａ）に図示するように、トランジスタ１１ｃ、トランジスタ１１ｅをオフ状態にし、トランジスタ１１ｄをオン状態にする。すると、電流プログラム用トランジスタ１１ｂのドレイン（Ｄ）端子とゲート（Ｇ）端子はショート状態となり、図に示すようにＩｂ電流が流れる。一般的に、トランジスタ１１ｂは１つ前のフィールド（フレーム）で電流プログラムされ、電流を流す能力がある（ゲート電位はコンデンサ１９に１Ｆ期間保持され、画像表示をおこなっているから当然である。ただし、完全な黒表示を行っている場合、電流は流れない）。この状態でトランジスタ１１ｅがオフ状態とし、トランジスタ１１ｄがオン状態にすれば、駆動電流Ｉｂがトランジスタ１１ａのゲート（Ｇ）端子の方向に流れる（ゲート（Ｇ）端子とドレイン（Ｄ）端子がショートされる）。そのため、トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子とが同一電位となり、トランジスタ１１ａはリセット（電流を流さない状態）になる。また、駆動用トランジスタ１１ｂのゲート（Ｇ）端子は電流プログラム用トランジスタ１１ａのゲート（Ｇ）端子と共通であるから、駆動用トランジスタ１１ｂもリセット状態となる。
【０４３０】
このトランジスタ１１ａ、トランジスタ１１ｂのリセット状態（電流を流さない状態）は、図５１などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図３９（ａ）の状態では、コンデンサ１９の端子間には、オフセット電圧（電流が流れ始める開始電圧。この電圧の絶対値以上の電圧を印加することにより、トランジスタ１１に電流が流れる）が保持されていることになる。このオフセット電圧はトランジスタ１１ａ、トランジスタ１１ｂの特性に応じて異なる電圧値である。したがって、図３９（ａ）の動作を実施することにより、各画素のコンデンサ１９にはトランジスタ１１ａ、トランジスタ１１ｂが電流を流さない（つまり、黒表示電流（ほどんど０に等しい））状態が保持されることになるのである（電流が流れ始める開始電圧にリセットされた）。
【０４３１】
なお、図３９（ａ）においても図３３（ａ）と同様に、リセットの実施時間を長くするほど、Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくなる傾向がある。したがって、図３９（ａ）の実施時間は固定値にする必要がある。実験および検討によれば、図３９（ａ）の実施時間は、１Ｈ以上１０Ｈ（１０水平走査期間）以下とすることが好ましい。さらには１Ｈ以上５Ｈ以下にすることが好ましい。あるいは、２０μｓｅｃ以上２ｍｓｅｃ以下とすることが好ましい。このことは図３３の駆動方式でも同様である。
【０４３２】
図３３（ａ）も同様であるが、図３９（ａ）のリセット状態と、図３９（ｂ）の電流プログラム状態とを同期をとって行う場合は、図３９（ａ）のリセット状態から、図３９（ｂ）の電流プログラム状態までの期間が固定値（一定値）となるから問題はない（固定値にされている）。つまり、図３３（ａ）あるいは図３９（ａ）のリセット状態から、図３３（ｂ）あるいは図３９（ｂ）の電流プログラム状態までの期間が、１Ｈ以上１０Ｈ（１０水平走査期間）以下とすることが好ましい。さらには１Ｈ以上５Ｈ以下にすることが好ましいのである。あるいは、２０μｓｅｃ以上２ｍｓｅｃ以下とすることが好ましいのである。この期間が短いと駆動用トランジスタ１１が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ１１が完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面５０の輝度も低下する。
【０４３３】
図３９（ａ）を実施後、図３９（ｂ）の状態にする。図３９（ｂ）はトランジスタ１１ｃ、トランジスタ１１ｄをオンさせ、トランジスタ１１ｅをオフさせた状態である。図３９（ｂ）の状態は、電流プログラムを行っている状態である。つまり、ソースドライバ回路１４からプログラム電流Ｉｗを出力（あるいは吸収）し、このプログラム電流Ｉｗを電流プログラム用トランジスタ１１ａに流す。このプログラム電流Ｉｗが流れるように、駆動用トランジスタ１１ｂのゲート（Ｇ）端子の電位をコンデンサ１９に設定するのである。
【０４３４】
もし、プログラム電流Ｉｗが０（Ａ）（黒表示）であれば、トランジスタ１１ｂは電流を図３３（ａ）の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、図３９（ｂ）で白表示の電流プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧（各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧）から電流プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ１１ａあるいはトランジスタ１１ｂの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。
【０４３５】
図３９（ｂ）の電流プログラミング後、図３９（ｃ）に図示するように、トランジスタ１１ｃ、トランジスタ１１ｄとオフし、トランジスタ１１ｅをオンさせて、駆動用トランジスタ１１ｂからのプログラム電流Ｉｗ（＝Ｉｅ）をＥＬ素子１５に流し、ＥＬ素子１５を発光させる。図３９（ｃ）に関しても、以前に説明をしたので詳細は省略する。
【０４３６】
図３３、図３９で説明した駆動方式（リセット駆動）は、駆動用トランジスタ１１ａあるいはトランジスタ１１ｂとＥＬ素子１５間を切断（電流が流れない状態。トランジスタ１１ｅあるいはトランジスタ１１ｄで行う）し、かつ、駆動用トランジスタのドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現すれば駆動用トランジスタのゲート（Ｇ）端子を含む２端子）間をショートする第１の動作と、前記動作の後、駆動用トランジスタに電流（電圧）プログラムを行う第２の動作とを実施するものである。そして、少なくとも第２の動作は第１の動作後に行うものである。なお、第１の動作における駆動用トランジスタ１１ａあるいはトランジスタ１１ｂとＥＬ素子１５間を切断するという動作は、必ずしも必須の条件ではない。もし、第１の動作における駆動用トランジスタ１１ａあるいはトランジスタ１１ｂとＥＬ素子１５間を切断せずに、駆動用トランジスタのドレイン（Ｄ）端子とゲート（Ｇ）端子間をショートする第１の動作を行っても多少のリセット状態のバラツキが発生する程度で済む場合があるからである。これは、作製したアレイのトランジスタ特性を検討して決定する。
【０４３７】
図３９のカレントミラーの画素構成は、電流プログラムトランジスタ１１ａをリセットすることにより、結果として駆動用トランジスタ１１ｂをリセットする駆動方法であった。
【０４３８】
図３９のカレントミラーの画素構成では、リセット状態では、必ずしも駆動用トランジスタ１１ｂとＥＬ素子１５間を切断する必要はない。したがって、電流プログラム用トランジスタａのドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現すれば電流プログラム用トランジスタのゲート（Ｇ）端子を含む２端子、あるいは駆動用トランジスタのゲート（Ｇ）端子を含む２端子）間をショートする第１の動作と、前記動作の後、電流プログラム用トランジスタに電流（電圧）プログラムを行う第２の動作とを実施するものである。そして、少なくとも第２の動作は第１の動作後に行うものである。
【０４３９】
画像表示状態は（もし、瞬時的な変化が観察できるのであれば）、まず、電流プログラムを行われる画素行は、リセット状態（黒表示状態）になり、所定Ｈ後に電流プログラムが行われる。画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。
【０４４０】
以上の実施例は、電流プログラムの画素構成を中心として説明をしたが、本発明のリセット駆動は電圧プログラムの画素構成にも適用することができる。図４３は電圧プログラムの画素構成におけるリセット駆動を実施するための本発明の画素構成（パネル構成）の説明図である。
【０４４１】
図４３の画素構成では、駆動用トランジスタ１１ａをリセット動作させるためのトランジスタ１１ｅが形成されている。ゲート信号線１７ｅにオン電圧が印加されることにより、トランジスタ１１ｅがオンし、駆動用トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子間をショートさせる。また、ＥＬ素子１５と駆動用トランジスタ１１ａとの電流経路を切断するトランジスタ１１ｄが形成されている。以下、図４４を参照しながら、電圧プログラムの画素構成における本発明のリセット駆動方式について説明をする。
【０４４２】
図４４（ａ）に図示するように、トランジスタ１１ｂ、トランジスタ１１ｄをオフ状態にし、トランジスタ１１ｅをオン状態にする。駆動用トランジスタ１１ａのドレイン（Ｄ）端子とゲート（Ｇ）端子はショート状態となり、図に示すようにＩｂ電流が流れる。そのため、トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子とが同一電位となり、駆動用トランジスタ１１ａはリセット（電流を流さない状態）になる。なお、トランジスタ１１ａをリセットする前に、図３３あるいは図３９で説明したように、ＨＤ同期信号に同期して、最初にトランジスタ１１ｄをオンさせ、トランジスタ１１ｅをオフさせて、トランジスタ１１ａに電流を流しておく。その後、図４４（ａ）の動作を実施する。
【０４４３】
このトランジスタ１１ａ、トランジスタ１１ｂのリセット状態（電流を流さない状態）は、図４１などで説明した電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図４４（ａ）の状態では、コンデンサ１９の端子間には、オフセット電圧（リセット電圧）が保持されていることになる。このリセット電圧は駆動用トランジスタ１１ａの特性に応じて異なる電圧値である。つまり、図４４（ａ）の動作を実施することにより、各画素のコンデンサ１９には駆動用トランジスタ１１ａが電流を流さない（つまり、黒表示電流（ほどんど０に等しい））状態が保持されることになるのである（電流が流れ始める開始電圧にリセットされた）。
【０４４４】
なお、電圧プログラムの画素構成においても、電流プログラムの画素構成と同様に、図４４（ａ）のリセットの実施時間を長くするほど、Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくなる傾向がある。したがって、図４４（ａ）の実施時間は固定値にする必要がある。実施時間は、０．２Ｈ以上５Ｈ（５水平走査期間）以下とすることが好ましい。さらには０．５Ｈ以上４Ｈ以下にすることが好ましい。あるいは、２μｓｅｃ以上４００μｓｅｃ以下とすることが好ましい。
【０４４５】
また、ゲート信号線１７ｅは前段の画素行のゲート信号線１７ａと共通にしておくことが好ましい。つまり、ゲート信号線１７ｅと前段の画素行のゲート信号線１７ａとをショート状態で形成する。この構成を前段ゲート制御方式と呼ぶ。なお、前段ゲート制御方式とは、着目画素行より少なくとも１Ｈ前以上に選択される画素行のゲート信号線波形を用いるものである。したがって、１画素行前に限定されるものではない。たとえば、２画素行前のゲート信号線の信号波形を用いて着目画素の駆動用トランジスタ１１ａのリセットを実施してもよい。
【０４４６】
前段ゲート制御方式をさらに具体的に記載すれば以下のようになる。着目する画素行が（Ｎ）画素行とし、そのゲート信号線がゲート信号線１７ｅ（Ｎ）、ゲート信号線１７ａ（Ｎ）とする。１Ｈ前に選択される前段の画素行は、画素行が（Ｎ−１）画素行とし、そのゲート信号線がゲート信号線１７ｅ（Ｎ−１）、ゲート信号線１７ａ（Ｎ−１）とする。また、着目画素行の次の１Ｈ後に選択される画素行が（Ｎ＋１）画素行とし、そのゲート信号線がゲート信号線１７ｅ（Ｎ＋１）、ゲート信号線１７ａ（Ｎ＋１）とする。
【０４４７】
第（Ｎ−１）Ｈ期間では、第（Ｎ−１）画素行のゲート信号線１７ａ（Ｎ−１）にオン電圧が印加されると、第（Ｎ）画素行のゲート信号線１７ｅ（Ｎ）にもオン電圧が印加される。ゲート信号線１７ｅ（Ｎ）と前段の画素行のゲート信号線１７ａ（Ｎ−１）とがショート状態で形成されているからである。したがって、第（Ｎ−１）画素行の画素のトランジスタ１１ｂ（Ｎ−１）がオンし、ソース信号線１８の電圧が駆動用トランジスタ１１ａ（Ｎ−１）のゲート（Ｇ）端子に書き込まれる。同時に、第（Ｎ）画素行の画素のトランジスタ１１ｅ（Ｎ）がオンし、駆動用トランジスタ１１ａ（Ｎ）のゲート（Ｇ）端子とドレイン（Ｄ）端子間がショートされ、駆動用トランジスタ１１ａ（Ｎ）がリセットされる。
【０４４８】
第（Ｎ−１）Ｈ期間の次の第（Ｎ）期間では、第（Ｎ）画素行のゲート信号線１７ａ（Ｎ）にオン電圧が印加されると、第（Ｎ＋１）画素行のゲート信号線１７ｅ（Ｎ＋１）にもオン電圧が印加される。したがって、第（Ｎ）画素行の画素のトランジスタ１１ｂ（Ｎ）がオンし、ソース信号線１８に印加されている電圧が駆動用トランジスタ１１ａ（Ｎ）のゲート（Ｇ）端子に書き込まれる。同時に、第（Ｎ＋１）画素行の画素のトランジスタ１１ｅ（Ｎ＋１）がオンし、駆動用トランジスタ１１ａ（Ｎ＋１）のゲート（Ｇ）端子とドレイン（Ｄ）端子間がショートされ、駆動用トランジスタ１１ａ（Ｎ＋１）がリセットされる。
【０４４９】
以下同様に、第（Ｎ）Ｈ期間の次の第（Ｎ＋１）期間では、第（Ｎ＋１）画素行のゲート信号線１７ａ（Ｎ＋１）にオン電圧が印加されると、第（Ｎ＋２）画素行のゲート信号線１７ｅ（Ｎ＋２）にもオン電圧が印加される。したがって、第（Ｎ＋１）画素行の画素のトランジスタ１１ｂ（Ｎ＋１）がオンし、ソース信号線１８に印加されている電圧が駆動用トランジスタ１１ａ（Ｎ＋１）のゲート（Ｇ）端子に書き込まれる。同時に、第（Ｎ＋２）画素行の画素のトランジスタ１１ｅ（Ｎ＋２）がオンし、駆動用トランジスタ１１ａ（Ｎ＋２）のゲート（Ｇ）端子とドレイン（Ｄ）端子間がショートされ、駆動用トランジスタ１１ａ（Ｎ＋２）がリセットされる。
【０４５０】
以上の本発明の前段ゲート制御方式では、１Ｈ期間、駆動用トランジスタ１１ａはリセットされ、その後、電圧（電流）プログラムが実施される。
【０４５１】
図３３（ａ）も同様であるが、図４４（ａ）のリセット状態と、図４４（ｂ）の電圧プログラム状態とを同期をとって行う場合は、図４４（ａ）のリセット状態から、図４４（ｂ）の電流プログラム状態までの期間が固定値（一定値）となるから問題はない（固定値にされている）。この期間が短いと駆動用トランジスタ１１が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ１１ａが完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面１２の輝度も低下する。
【０４５２】
図４４（ａ）を実施後、図４４（ｂ）の状態にする。図４４（ｂ）はトランジスタ１１ｂをオンさせ、トランジスタ１１ｅ、トランジスタ１１ｄをオフさせた状態である。図４４（ｂ）の状態は、電圧プログラムを行っている状態である。つまり、ソースドライバ回路１４からプログラム電圧を出力し、このプログラム電圧を駆動用トランジスタ１１ａのゲート（Ｇ）端子に書き込む（駆動用トランジスタ１１ａのゲート（Ｇ）端子の電位をコンデンサ１９に設定する）。なお、電圧プログラム方式の場合は、電圧プログラム時にトランジスタ１１ｄを必ずしもオフさせる必要はない。また、図１３、図１５などのＮ倍パルス駆動などと組み合わせること、あるいは以上のような、間欠Ｎ／Ｋ倍パルス駆動（１画面に点灯領域を複数設ける駆動方法である。この駆動方法は、トランジスタ１１ｅをオンオフ動作させることにより容易に実現できる）を実施する必要がなければ、トランジスタ１１ｅが必要でない。このことは以前に説明をしたので、説明を省略する。
【０４５３】
図４３の構成あるいは図４４の駆動方法で白表示の電圧プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧（各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧）から電圧プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ１１ａの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。
【０４５４】
図４４（ｂ）の電流プログラミング後、図４４（ｃ）に図示するように、トランジスタ１１ｂをオフし、トランジスタ１１ｄをオンさせて、駆動用トランジスタ１１ａからのプログラム電流をＥＬ素子１５に流し、ＥＬ素子１５を発光させる。
【０４５５】
以上のように、図４３の電圧プログラムにおける本発明のリセット駆動は、まず、ＨＤ同期信号に同期して、最初にトランジスタ１１ｄをオンさせ、トランジスタ１１ｅをオフさせて、トランジスタ１１ａに電流を流す第１の動作と、トランジスタ１１ａとＥＬ素子１５間を切断し、かつ、駆動用トランジスタ１１ａのドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現すれば駆動用トランジスタのゲート（Ｇ）端子を含む２端子）間をショートする第２の動作と、前記動作の後、駆動用トランジスタ１１ａに電圧プログラムを行う第３の動作とを実施するものである。
【０４５６】
以上の実施例では、駆動トランジスタ素子１１ａ（図１の画素構成の場合）からＥＬ素子１５に流す電流を制御するのに、トランジスタ１１ｄをオンオフさせて行う。トランジスタ１１ｄをオンオフさせるためには、ゲート信号線１７ｂを走査する必要があり、走査のためには、シフトレジスタ６１（ゲート回路１２）が必要となる。しかし、シフトレジスタ６１は規模が大きく、ゲート信号線１７ｂの制御にシフトレジスタ６１を用いたのでは狭額縁化できない。図４０で説明する方式は、この課題を解決するものである。
【０４５７】
なお、本発明は、主として図１などに図示する電流プログラムの画素構成を例示して説明をするが、これに限定するものではなく、図３８などで説明した他の電流プルグラム構成（カレントミラーの画素構成）であっても適用できることはいうまでもない。また、ブロックでオンオフする技術的概念は、図４１などの電圧プログラムの画素構成であっても適用できることは言うまでもない。また、本発明は、ＥＬ素子１５に流れる電流を間欠にする方式であるから、図５０などで説明する逆バイアス電圧を印加する方式とも組み合わせることができることは言うまでもない。以上のように、本発明は他の実施例と組み合わせて実施することができる。
【０４５８】
図４０はブロック駆動方式の実施例である。まず、説明を容易にするため、ゲートドライバ回路１２は基板７１に直接形成したか、もしくはシリコンチップのゲートドライバＩＣ１２を基板７１に積載したとして説明をする。また、ソースドライバ１４およびソース信号線１８は図面が煩雑になるため省略する。
【０４５９】
図４０において、ゲート信号線１７ａはゲートドライバ回路１２と接続されている。一方、各画素のゲート信号線１７ｂは点灯制御線４０１と接続されている。図４０では４本のゲート信号線１７ｂが１つの点灯制御線４０１と接続されている。
【０４６０】
なお、４本のゲート信号線１７ｂでブロックするというのはこれに限定するものではなく、それ以上であってもよいことは言うまでもない。一般的に表示領域５０は少なくとも５以上に分割することが好ましい。さらに好ましくは、１０以上に分割することが好ましい。さらには、２０以上に分割することが好ましい。分割数が少ないと、フリッカが見えやすい。あまりにも分割数が多いと、点灯制御線４０１の本数が多くなり、制御線４０１のレイアウトが困難になる。
【０４６１】
したがって、ＱＣＩＦ表示パネルの場合は、垂直走査線の本数が２２０本であるから、少なくとも、２２０／５＝４４本以上でブロック化する必要があり、好ましくは、２２０／１０＝１１以上でブロック化する必要がある。ただし、奇数行と偶数行で２つのブロック化を行った場合は、低フレームレートでも比較的フリッカの発生が少ないため、２つのブロック化で十分の場合がある。
【０４６２】
図４０の実施例では、点灯制御線４０１ａ、４０１ｂ、４０１ｃ、４０１ｄ……４０１ｎと順次、オン電圧（Ｖｇｌ）を印加するか、もしくはオフ電圧（Ｖｇｈ）を印加し、ブロックごとにＥＬ素子１５に流れる電流をオンオフさせる。
なお、図４０の実施例では、ゲート信号線１７ｂと点灯制御線４０１とがクロスすることがない。したがって、ゲート信号線１７ｂと点灯制御線４０１とのショート欠陥は発生しない。また、ゲート信号線１７ｂと点灯制御線４０１とが容量結合することがないため、点灯制御線４０１からゲート信号線１７ｂ側を見た時の容量付加が極めて小さい。したがって、点灯制御線４０１を駆動しやすい。
【０４６３】
ゲートドライバ１２にはゲート信号線１７ａが接続されている。ゲート信号線１７ａにオン電圧を印加することにより、画素行が選択され、選択された各画素のトランジスタ１１ｂ、１１ｃはオンして、ソース信号線１８に印加された電流（電圧）を各画素のコンデンサ１９にプログラムする。一方、ゲート信号線１７ｂは各画素のトランジスタ１１ｄのゲート（Ｇ）端子と接続されている。したがって、点灯制御線４０１にオン電圧（Ｖｇｌ）が印加されたとき、駆動トランジスタ１１ａとＥＬ素子１５との電流経路を形成し、逆にオフ電圧（Ｖｇｈ）が印加された時は、ＥＬ素子１５のアノード端子をオープンにする。
【０４６４】
なお、点灯制御線４０１に印加するオンオフ電圧の制御タイミングと、ゲートドライバ回路１２がゲート信号線１７ａに出力する画素行選択電圧（Ｖｇｌ）のタイミングは１水平走査クロック（１Ｈ）に同期していることが好ましい。しかし、これに限定するものではない。
【０４６５】
点灯制御線４０１に印加する信号は単に、ＥＬ素子１５への電流をオンオフさせるだけである。また、ソースドライバ１４が出力する画像データと同期がとれている必要もない。点灯制御線４０１に印加する信号は、各画素１６のコンデンサ１９にプログラムされた電流を制御するものだからである。したがって、必ずしも、画素行の選択信号と同期がとれている必要はない。また、同期する場合であってもクロックは１Ｈ信号に限定されるものではなく、１／２Ｈでも、１／４Ｈであってもよい。
【０４６６】
図３８に図示したカレントミラーの画素構成の場合であっても、ゲート信号線１７ｂを点灯制御線４０１に接続することにより、トランジスタ１１ｅをオンオフ制御できる。したがって、ブロック駆動を実現できる。
【０４６７】
なお、図３２において、ゲート信号線１７ａを点灯制御線４０１に接続し、リセットを実施すれば、プロック駆動を実現できる。つまり、本発明のブロック駆動とは、１つの制御線で、複数の画素行を同時に非点灯（あるいは黒表示）とする駆動方法である。
【０４６８】
以上の実施例は、１画素行ごとに１本の選択画素行を配置（形成）する構成であった。本発明は、これに限定するものではなく、複数の画素行で１本の選択ゲート信号線を配置（形成）してもよい。
【０４６９】
図４１はその実施例である。なお、説明を容易にするため、画素構成は図１の場合を主として例示して説明をする。図４１では画素行の選択ゲート信号線１７ａは３つの画素（１６Ｒ、１６Ｇ、１６Ｂ）を同時に選択する。Ｒの記号とは赤色の画素関連を意味し、Ｇの記号とは緑色の画素関連を意味し、Ｂの記号とは青色の画素関連を意味するものとする。
【０４７０】
したがって、ゲート信号線１７ａの選択により、画素１６Ｒ、画素１６Ｇおよび画素１６Ｂが同時に選択されデータ書き込み状態となる。画素１６Ｒはソース信号線１８Ｒからデータをコンデンサ１９Ｒに書き込み、画素１６Ｇはソース信号線１８Ｇからデータをコンデンサ１９Ｇに書き込む。画素１６Ｂはソース信号線１８Ｂからデータをコンデンサ１９Ｂに書き込む。
【０４７１】
画素１６Ｒのトランジスタ１１ｄはゲート信号線１７ｂＲに接続されている。また、画素１６Ｇのトランジスタ１１ｄはゲート信号線１７ｂＧに接続され、画素１６Ｂのトランジスタ１１ｄはゲート信号線１７ｂＢに接続されている。したがって、画素１６ＲのＥＬ素子１５Ｒ、画素１６ＧのＥＬ素子１５Ｇ、画素１６ＢのＥＬ素子１５Ｂは別個にオンオフ制御することができる。つまり、ＥＬ素子１５Ｒ、ＥＬ素子１５Ｇ、ＥＬ素子１５Ｂはそれぞれのゲート信号線１７ｂＲ、１７ｂＧ、１７ｂＢを制御することにより、点灯時間、点灯周期を個別に制御可能である。
【０４７２】
この動作を実現するためには、図６の構成において、ゲート信号線１７ａを走査するシフトレジスタ回路６１と、ゲート信号線１７ｂＲを走査するシフトレジスタ回路６１と、ゲート信号線１７ｂＧを走査するシフトレジスタ回路６１と、ゲート信号線１７ｂＢを走査するシフトレジスタ回路６１の４つを形成（配置）することが適切である。
【０４７３】
なお、ソース信号線１８に所定電流のＮ倍の電流を流し、ＥＬ素子１５に所定電流のＮ倍の電流を１／Ｎの期間流すとしたが、実用上はこれを実現できない。実際にはゲート信号線１７に印加した信号パルスがコンデンサ１９に突き抜け、コンデンサ１９に所望の電圧値（電流値）を設定できないからである。一般的にコンデンサ１９には所望の電圧値（電流値）よりも低い電圧値（電流値）が設定される。たとえば、１０倍の電流値を設定するように駆動しても、５倍程度の電流しかコンデンサ１９には設定されない。たとえば、Ｎ＝１０としても実際にＥＬ素子１５に流れる電流はＮ＝５の場合と同一となる。したがって、本発明はＮ倍の電流値を設定し、Ｎ倍に比例したあるいは対応する電流をＥＬ素子１５に流れるように駆動する方法である。もしくは、所望値よりも大きい電流をＥＬ素子１５にパルス状に印加する駆動方法である。
【０４７４】
また、所望値より電流（そのまま、ＥＬ素子１５に連続して電流を流すと所望輝度よりも高くなるような電流）を駆動トランジスタ１１ａ（図１を例示する場合）に電流（電圧）プログラムを行い、ＥＬ素子１５に流れる電流を間欠にすることにより、所望のＥＬ素子の発光輝度を得るものである。
【０４７５】
なお、このコンデンサ１９への突き抜けによる補償回路は、ソースドライバ回路１４内に導入する。この事項については後ほど説明をする。
【０４７６】
また、図１などのスイッチングトランジスタ１１ｂ、１１ｃなどはＮチャンネルで形成することが好ましい。コンデンサ１９への突き抜け電圧が低減するからである。また、コンデンサ１９のオフリークも減少するから、１０Ｈｚ以下の低いフレームレートにも適用できるようになる。
【０４７７】
また、画素構成によっては、突き抜け電圧がＥＬ素子１５に流れる電流を増加させる方向に作用する場合は、白ピーク電流が増加し、画像表示のコントラスト感が増加する。したがって、良好な画像表示を実現できる。
【０４７８】
逆に、図１のスイッチングトランジスタ１１ｂ、１１ｃをＰチャンネルにすることのより突き抜けを発生させて、より黒表示を良好にする方法も有効である。Ｐチャンネルトランジスタ１１ｂがオフするときにはＶｇｈ電圧となる。そのため、コンデンサ１９の端子電圧がＶｄｄ側に少しシフトする。そのため、トランジスタ１１ａのゲート（Ｇ）端子電圧は上昇し、より黒表示となる。また、第１階調表示とする電流値を大きくすることができるから（階調１までに一定のベース電流を流すことができる）、電流プログラム方式で書き込み電流不足を軽減できる。
【０４７９】
その他、ゲート信号線１７ａとトランジスタ１１ａのゲート（Ｇ）端子間に積極的にコンデンサ１９ｂを形成し、突き抜け電圧を増加させる構成も有効である（図４２（ａ）を参照）。このコンデンサ１９ｂの容量は正規のコンデンサ１９ａの容量の１／５０以上１／１０以下にすることが好ましい。さらには１／４０以上１／１５以下とすることが好ましい。もしくはトランジスタ１１ｂのソース−ゲート（ソース−ドレイン（ＳＧ）もしくはゲート−ドレイン（ＧＤ））容量の１倍以上１０倍以下にする。さらに好ましくは、ＳＧ容量の２倍以上６倍以下にすることが好ましい。なお、コンデンサ１９ｂの形成位置は、コンデンサ１９ａの一方の端子（トランジスタ１１ａのゲート（Ｇ）端子）とトランジスタ１１ｄのソース（Ｓ）端子間に形成または配置してもよい。この場合も容量などは先に説明した値と同様である。
【０４８０】
突き抜け電圧発生用のコンデンサ１９ｂの容量（容量をＣｂ（ｐＦ）とする）は、電荷保持用のコンデンサ１９ａの容量（容量とＣａ（ｐＦ）とする）と、トランジスタ１１ａの白ピーク電流時（画像表示で表示最大輝度の白ラスター時）のゲート（Ｇ）端子電圧Ｖｗを黒表示での電流を流す（基本的には電流は０である。つまり、画像表示で黒表示としている時）時のゲート（Ｇ）端子電圧Ｖｂが関連する。これらの関係は、
Ｃａ／（２００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ／（８Ｃｂ）
の条件を満足させることが好ましい。なお、｜Ｖｗ−Ｖｂ｜とは、駆動用トランジスタの白表示時の端子電圧と黒表示時の端子電圧との差の絶対値である（つまり、変化する電圧幅）。
【０４８１】
さらに好ましくは、
Ｃａ／（１００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ／（１０Ｃｂ）
の条件を満足させることが好ましい。
【０４８２】
トランジスタ１１ｂはＰチャンネルにし、このＰチャンネルは少なくともダブルゲート以上にする。このましくは、トリプルゲート以上にする。さらに好ましくは、４ゲート以上にする。そして、トランジスタ１１ｂのソース−ゲート（ＳＧもしくはゲート−ドレイン（ＧＤ））容量（トランジスタがオンしているときの容量）の１倍以上１０倍以下のコンデンサを並列に形成または配置することが好ましい。
【０４８３】
なお、以上の事項は、図１の画素構成だけでなく、他の画素構成でも有効である。たとえば、図４２（ｂ）に図示するようにカレントミラーの画素構成において、突き抜けを発生させるコンデンサをゲート信号線１７ａまたは１７ｂとトランジスタ１１ａのゲート（Ｇ）端子間に配置または形成する。スイッチングトランジスタ１１ｃのＮチャンネルはダプルゲート以上とする。もしくはスイッチングトランジスタ１１ｃ、１１ｄをＰチャンネルとし、トリプルゲート以上とする。
【０４８４】
４１の電圧プログラムの構成にあっては、ゲート信号線１７ｃと駆動用トランジスタ１１ａのゲート（Ｇ）端子間に突き抜け電圧発生用のコンデンサ１９ｃを形成または配置する。また、スイッチングトランジスタ１１ｃはトリプルゲート以上とする。突き抜け電圧発生用のコンデンサ１９ｃはトランジスタ１１ｃのドレイン（Ｄ）端子（コンデンサ１９ｂ側）と、ゲート信号線１７ａ間に配置してもよい。また、突き抜け電圧発生用のコンデンサ１９ｃはトランジスタ１１ａのゲート（Ｇ）端子と、ゲート信号線１７ａ間に配置してもよい。また、突き抜け電圧発生用のコンデンサ１９ｃはトランジスタ１１ｃのドレイン（Ｄ）端子（コンデンサ１９ｂ側）と、ゲート信号線１７ｃ間に配置してもよい。
【０４８５】
また、電荷保持用のコンデンサ１９ａの容量をＣａとし、スイッチング用のトランジスタ１１ｃまたは１１ｄ）のソース−ゲート容量Ｃｃ（突き抜け用のコンデンサがある場合には、その容量を加えた値）とし、ゲート信号線に印加される高電圧信号（Ｖｇｈ）とし、ゲート信号線に印加される低電圧信号（Ｖｇｌ）とした時、以下の条件を満足するように構成することにより、良好な黒表示を実現できる。
【０４８６】
０．０５（Ｖ） ≦ （Ｖｇｈ−Ｖｇｌ）×（Ｃｃ／Ｃａ） ≦ ０．８（Ｖ）
さらに好ましくは、以下の条件を満足させることが好ましい。
【０４８７】
０．１（Ｖ） ≦ （Ｖｇｈ−Ｖｇｌ）×（Ｃｃ／Ｃａ） ≦ ０．５（Ｖ）
以上の事項は図４３などの画素構成にも有効である。図４３の電圧プログラムの画素構成では、トランジスタ１１ａのゲート（Ｇ）端子とゲート信号線１７ａ間に突き抜け電圧発生用のコンデンサ１９ｂを形成または配置する。
【０４８８】
なお、突き抜け電圧を発生させるコンデンサ１９ｂは、トランジスタのソース配線とゲート配線で形成する。ただし、トランジスタ１１のソース幅を広げて、ゲート信号線１７と重ねて形成する構成であるから、実用上は明確にトランジスタと分離できない構成である場合がある。
【０４８９】
また、スイッチングトランジスタ１１ｂ、１１ｃ（図１の構成の場合）を必要以上に大きく形成することにより、見かけ上、突き抜け電圧用のコンデンサ１９ｂを構成する方式も本発明の範疇である。スイッチングトランジスタ１１ｂ、１１ｃはチャンネル幅Ｗ／チャンネル長Ｌ＝６／６μｍで形成することが多い。これをＷと大きくすることも突き抜け電圧用のコンデンサ１９ｂを構成することになる。例えば、Ｗ：Ｌの比を２：１以上２０：１以下にする構成が例示される。好ましくは、Ｗ：Ｌの比を３：１以上１０：１以下にすることがよい。
【０４９０】
また、突き抜け電圧用のコンデンサ１９ｂは、画素が変調するＲ、Ｇ、Ｂで大きさ（容量）を変化させることが好ましい。Ｒ、Ｇ、Ｂの各ＥＬ素子１５の駆動電流が異なるためである。また、ＥＬ素子１５のカットオフ電圧が異なるためである。そのため、ＥＬ素子１５の駆動用トランジスタ１１ａのゲート（Ｇ）端子にプログラムする電圧（電流）が異なるからである。たとえば、Ｒの画素のコンデンサ１１ｂＲを０．０２ｐＦとした場合、他の色（Ｇ、Ｂの画素）のコンデンサ１１ｂＧ、１１ｂＢを０．０２５ｐＦとする。また、Ｒの画素のコンデンサ１１ｂＲを０．０２ｐＦとした場合、Ｇの画素のコンデンサ１１ｂＧと０．０３ｐＦとし、Ｂの画素のコンデンサ１１ｂＢを０．０２５ｐＦとするなどである。このように、Ｒ、Ｇ、Ｂの画素ごとにコンデンサ１１ｂの容量を変化させることのよりオフセットの駆動電流をＲＧＢごとに調整することができる。したがって、各ＲＧＢの黒表示レベルを最適値にすることができる。
【０４９１】
以上は、突き抜け電圧発生用のコンデンサ１９ｂの容量を変化させるとしたが、突き抜け電圧は、保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂとの容量の相対的なものである。したがって、コンデンサ１９ｂをＲ、Ｇ、Ｂの画素で変化することに限定するものではない。つまり、保持用コンデンサ１９ａの容量を変化させてもよい。たとえば、Ｒの画素のコンデンサ１１ａＲを１．０ｐＦとした場合、Ｇの画素のコンデンサ１１ａＧと１．２ｐＦとし、Ｂの画素のコンデンサ１１ａＢを０．９ｐＦとするなどである。この時、突き抜け用コンデンサ１９ｂの容量は、Ｒ、Ｇ、Ｂで共通の値とする。したがって、本発明は、保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂとの容量比を、Ｒ、Ｇ、Ｂの画素のうち、少なくとも１つを他と異ならせたものである。なお、保持用のコンデンサ１９ａの容量と突き抜け電圧発生用のコンデンサ１９ｂとの容量との両方をＲ、Ｇ、Ｂ画素で変化させてもよい。
【０４９２】
また、画面５０の左右で突き抜け電圧用のコンデンサ１９ｂの容量を変化させてもよい。ゲートドライバ１２に近い位置にある画素１６は信号供給側に配置されているので、ゲート信号の立ち上がりが速い（スルーレートが高いからである）ため、突き抜け電圧が大きくなる。ゲート信号線１７端に配置（形成）されている画素は、信号波形が鈍っている（ゲート信号線１７には容量があるためである）。ゲート信号の立ち上がりが遅い（スルーレートが遅い）ため、突き抜け電圧が小さくなるためである。したがって、ゲートドライバ１２との接続側に近い画素１６の突き抜け電圧用コンデンサ１９ｂを小さくする。また、ゲート信号線１７端はコンデンサ１９ｂを大きくする。たとえば、画面の左右でコンデンサの容量は１０％程度変化させる。
【０４９３】
発生する突き抜け電圧は、保持用コンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂの容量比で決定される。したがって、画面の左右で突き抜け電圧発生用のコンデンサ１９ｂの大きさを変化させるとしたが、これに限定するものではない。突き抜け電圧発生用のコンデンサ１９ｂは画面の左右で一定にし、電荷保持用のコンデンサ１９ａの容量を画面の左右で変化させてもよい。また、突き抜け電圧発生用のコンデンサ１９ｂと、電荷保持用のコンデンサ１９ａ容量の両方を画面の左右で変化させてもよいことは言うまでもない。
【０４９４】
本発明のＮ倍パルス駆動の課題にＥＬ素子１５に印加する電流が瞬時的ではあるが、従来と比較してＮ倍大きいという問題がある。電流が大きいとＥＬ素子の寿命を低下させる場合がある。この課題を解決するためには、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することが有効である。
【０４９５】
ＥＬ素子１５において、電子は陰極（カソード）より電子輸送層に注入されると同時に正孔も陽極（アノード）から正孔輸送層に注入される。注入された電子、正孔は印加電界により対極に移動する。その際、有機層中にトラップされたり、発光層界面でのエネルギー準位の差によりのようにキャリアが蓄積されたりする。
【０４９６】
有機層中に空間電荷が蓄積されると分子が酸化もしくは還元され、生成されたラジカル陰イオン分子もしくはラジカル陽イオン分子が不安定であることで、膜質の低下により輝度の低下および定電流駆動時の駆動電圧の上昇を招くことが知られている。これを防ぐために、一例としてデバイス構造を変化させ、逆方向電圧を印加している。
【０４９７】
逆バイアス電圧が印加されると、逆方向電流が印加されるため、注入された電子及び正孔がそれぞれ陰極及び陽極へ引き抜かれる。これにより、有機層中の空間電荷形成を解消し、分子の電気化学的劣化を抑えることで寿命を長くすることが可能となる。
【０４９８】
図４５は、逆バイアス電圧ＶｍとＥＬ素子１５の端子電圧の変化を示している。この端子電圧とは、ＥＬ素子１５に定格電流を印加した時である。図４５はＥＬ素子１５に流す電流が電流密度１００Ａ／平方メーターの場合であるが、図４５の傾向は、電流密度５０〜１００Ａ／平方メーターの場合とほとんど差がなかった。したがって、広い範囲の電流密度で適用できると推定される。
【０４９９】
縦軸は初期のＥＬ素子１５の端子電圧に対して、２５００時間後の端子電圧との比である。たとえば、経過時間０時間において、電流密度１００Ａ／平方メーターの電流の印加した時の端子電圧が８（Ｖ）とし、経過時間２５００時間において、電流密度１００Ａ／平方メーターの電流の印加した時の端子電圧が１０（Ｖ）とすれば、端子電圧比は、１０／８＝１．２５である。
【０５００】
横軸は、逆バイアス電圧Ｖｍと１周期に逆バイアス電圧を印加した時間ｔ１の積に対する定格端子電圧Ｖ０の比である。たとえば、６０Ｈｚ（とくに６０Ｈｚに意味はないが）で、逆バイアス電圧Ｖｍを印加した時間が１／２（半分）であれば、ｔ１＝０．５である。また、経過時間０時間において、電流密度１００Ａ／平方メーターの電流の印加した時の端子電圧（定格端子電圧）が８（Ｖ）とし、逆バイアス電圧Ｖｍを８（Ｖ）とすれば、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）＝｜−８（Ｖ）×０．５｜／（８（Ｖ）×０．５）＝１．０となる。
【０５０１】
図４５によれば、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が１．０以上で端子電圧比の変化はなくなる（初期の定格端子電圧から変化しない）。逆バイアス電圧Ｖｍの印加による効果がよく発揮されている。しかし、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が１．７５以上で端子電圧比は増加する傾向にある。したがって、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）は１．０以上にするように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１（もしくはｔ２、あるいはｔ１とｔ２との比率）を決定するとよい。また、好ましくは、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）は１．７５以下になるようにように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１などを決定するとよい。
【０５０２】
ただし、バイアス駆動を行う場合は、逆バイアスＶｍと定格電流とを交互に印加する必要がある。図４６のようにサンプルＡとＢとの単位時間あたりの平均輝度を等しくしようとすると、逆バイアス電圧を印加する場合は、印加しない場合に比較して瞬時的には高い電流を流す必要がある。そのため、逆バイアス電圧Ｖｍを印加する場合（図４６のサンプルＡ）のＥＬ素子１５の端子電圧も高くなる。
【０５０３】
しかし、図４５では、逆バイアス電圧を印加する駆動方法でも、定格端子電圧Ｖ０とは、平均輝度を満足する端子電圧（つまり、ＥＬ素子１５を点灯する端子電圧）とする（本明細書の具体例によれば、電流密度２００Ａ／平方メーターの電流の印加した時の端子電圧である。ただし、１／２デューティであるので、１周期の平均輝度は電流密度２００Ａ／平方メーターでの輝度となる）。
【０５０４】
以上の事項は、ＥＬ素子１５を、白ラスター表示（画面全体のＥＬ素子に最大電流を印加している場合）を想定している。しかし、ＥＬ表示装置の映像表示を行う場合は、自然画であり、階調表示を行う。したがって、たえず、ＥＬ素子１５の白ピーク電流（最大白表示で流れる電流。本明細書の具体例では、平均電流密度１００Ａ／平方メーターの電流）が流れているのではない。
【０５０５】
一般的に、映像表示を行う場合は、各ＥＬ素子１５に印加される電流（流れる電流）は、白ピーク電流（定格端子電圧時に流れる電流。本明細書の具体例によれば、電流密度１００Ａ／平方メーターの電流）の約０．２倍である。
【０５０６】
したがって、図４５の実施例では、映像表示を行う場合は横軸の値に０．２をかけるものとする必要がある。したがって、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）は０．２以上にするように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１（もしくはｔ２、あるいはｔ１とｔ２との比率など）を決定するとよい。また、好ましくは、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）は１．７５×０．２＝０．３５以下になるようにように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１などを決定するとよい。
【０５０７】
つまり、図４５の横軸（｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２））において、１．０の値を０．２とする必要がある。したがって、表示パネルに映像を表示する（この使用状態が通常であろう。白ラスターを常時表示することはないであろう）時は、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が０．２よりも大きくなるように、逆バイアス電圧Ｖｍを所定時間ｔ１印加するようにする。また、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）の値が大きくなっても、図４５で図示するように、端子電圧比の増加は大きくない。したがって、上限値は白ラスター表示を実施することも考慮して、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）の値が１．７５以下を満足するようにすればよい。
【０５０８】
以下、図面を参照しながら、本発明の逆バイアス方式について説明をする。なお、本発明はＥＬ素子１５に電流が流れていない期間に逆バイアス電圧Ｖｍ（電流）を印加することを基本とする。しかし、これに限定するものではない。たとえば、ＥＬ素子１５に電流が流れている状態で、強制的に逆バイアス電圧Ｖｍを印加してもよい。なお、この場合は、結果としてＥＬ素子１５には電流が流れず、非点灯状態（黒表示状態）となるであろう。また、本発明は、主として電流プログラムの画素構成で逆バイアス電圧Ｖｍを印加することを中心として説明するがこれに限定するものではない。
【０５０９】
逆バイアス駆動の画素構成では、図４７に図示するように、トランジスタ１１ｇをＮチャンネルとする。もちろん、Ｐチャンネルでもよい。
【０５１０】
図４７では、ゲート電位制御線４７３に印加する電圧を逆バイアス線４７１に印加している電圧よりも高くすることにより、トランジスタ１１ｇ（Ｎ）がオンし、ＥＬ素子１５のアノード電極に逆バイアス電圧Ｖｍが印加される。
【０５１１】
また、図４７の画素構成などにおいて、ゲート電位制御線４７３を常時、電位固定して動作させてもよい。たとえば、図４７においてＶｋ電圧が０（Ｖ）とする時、ゲート電位制御線４７３の電位を０（Ｖ）以上（好ましくは２（Ｖ）以上）にする。なお、この電位をＶｓｇとする。この状態で、逆バイアス線４７１の電位を逆バイアス電圧Ｖｍ（０（Ｖ）以下、好ましくはＶｋより−５（Ｖ）以上小さい電圧）にすると、トランジスタ１１ｇ（Ｎ）がオンし、ＥＬ素子１５のアノードに、逆バイアス電圧Ｖｍが印加される。逆バイアス線４７１の電圧をゲート電位制御線４７３の電圧（つまり、トランジスタ１１ｇのゲート（Ｇ）端子電圧）よりも高くすると、トランジスタ１１ｇはオフ状態であるため、ＥＬ素子１５には逆バイアス電圧Ｖｍは印加されない。もちろん、この状態の時に、逆バイアス線４７１をハイインピーダンス状態（オープン状態など）としてもよいことは言うまでもない。
【０５１２】
また、図４８に図示するように、逆バイアス線４７１を制御するゲートドライバ回路１２ｃを別途形成または配置してもよい。ゲートドライバ回路１２ｃは、ゲートドライバ回路１２ａと同様に順次シフト動作し、シフト動作に同期して、逆バイアス電圧を印加する位置がシフトされる。
【０５１３】
以上の駆動方法では、トランジスタ１１ｇのゲート（Ｇ）端子は電位固定し、逆バイアス線４７１の電位を変化させるだけで、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することができる。したがって、逆バイアス電圧Ｖｍの印加制御が容易である。また、トランジスタ１１ｇのゲート（Ｇ）端子とソース（Ｓ）端子間に印加される電圧を低減できる。このことは、トランジスタ１１ｇがＰチャンネルの場合も同様である。
【０５１４】
また、逆バイアス電圧Ｖｍの印加は、ＥＬ素子１５に電流を流していない時に行うものである。したがって、トランジスタ１１ｄがオンしていない時に、トランジスタ１１ｇをオンさせることにより行えばよい。つまり、トランジスタ１１ｄのオンオフロジックの逆をゲート電位制御線４７３に印加すればよい。たとえば、図４７では、ゲート信号線１７ｂにトランジスタ１１ｄおよびトランジスタ１１ｇのゲート（Ｇ）端子を接続すればよい。トランジスタ１１ｄはＰチャンネルであり、トランジスタ１１ｇはＮチャンネルであるため、オンオフ動作は反対となる。
【０５１５】
図４９は逆バイアス駆動のタイミングチャートである。なお、チャート図において（１）（２）などの添え字は、画素行を示している。説明を容易にするため、（１）とは、第１画素行目と示し、（２）とは第２画素行目を示すとして説明をするが、これに限定するものではない。（１）がＮ画素行目を示し、（２）がＮ＋１画素行目を示すと考えても良い。以上のことは他の実施例でも、特例を除いて同様である。また、図４９などの実施例では、図１などの画素構成を例示して説明をするがこれに限定されるものではない。たとえば、図４１、図３８などの画素構成においても適用できるものである。
【０５１６】
第１画素行目のゲート信号線１７ａ（１）にオン電圧（Ｖｇｌ）が印加されている時には、第１画素行目のゲート信号線１７ｂ（１）にはオフ電圧（Ｖｇｈ）が印加される。つまり、トランジスタ１１ｄはオフであり、ＥＬ素子１５には電流が流れていない。
【０５１７】
逆バイアス線４７１（１）には、Ｖｓｌ電圧（トランジスタ１１ｇがオンする電圧）が印加される。したがって、トランジスタ１１ｇがオンし、ＥＬ素子１５には逆バイアス電圧が印加されている。逆バイアス電圧は、ゲート信号線１７ｂにオフ電圧（Ｖｇｈ）が印加された後、所定期間（１Ｈの１／２００以上の期間、または、０．５μｓｅｃ）後に、逆バイアス電圧が印加される。また、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）が印加される所定期間（１Ｈの１／２００以上の期間、または、０．５μｓｅｃ）前に、逆バイアス電圧がオフされる。これは、トランジスタ１１ｄとトランジスタ１１ｇが同時にオンとなることを回避するためである。
【０５１８】
次の水平走査期間（１Ｈ）には、ゲート信号線１７ａにはオフ電圧（Ｖｇｈ）が印加され、第２画素行が選択される。つまり、ゲート信号線１７ｂ（２）にオン電圧が印加される。一方、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加され、トランジスタ１１ｄがオンして、ＥＬ素子１５にトランジスタ１１ａから電流が流れＥＬ素子１５が発光する。また、逆バイアス線４７１（１）にはオフ電圧（Ｖｓｈ）が印加されて、第１画素行（１）のＥＬ素子１５には逆バイアス電圧が印加されないようになる。第２画素行の逆バイアス線４７１（２）にはＶｓｌ電圧（逆バイアス電圧）が印加される。
【０５１９】
以上の動作を順次くりかえすことにより、１画面の画像が書き換えられる。以上の実施例では、各画素にプログラムされている期間に、逆バイアス電圧を印加するという構成であった。しかし、図４８の回路構成はこれに限定されるものではない。複数の画素行に連続して逆バイアス電圧を印加することもできることは明らかである。また、ブロック駆動（図４０参照）や、Ｎ倍パルス駆動、リセット駆動、ダミー画素駆動とも組み合わせることができることは明らかである。
【０５２０】
以上の実施例は、図１の画素構成の場合であったが、他の構成においても、図３８、図４１などの逆バイアス電圧を印加する構成に適用できることは言うまでもない。たとえば、図５０は電流プログラム方式の画素構成である。
【０５２１】
図５０は、カレントミラーの画素構成である。トランジスタ１１ｃは画素選択素子である。ゲート信号線１７ａ１にオン電圧を印加することにより、トランジスタ１１ｃがオンする。トランジスタ１１ｄはリセット機能と、駆動用トランジスタ１１ａのドレイン（Ｄ）−ゲート（Ｇ）端子間をショート（ＧＤショート）する機能を有するスイッチ素子である。トランジスタ１１ｄはゲート信号線１７ａ２にオン電圧を印加することによりオンする。
【０５２２】
トランジスタ１１ｄは、該当画素が選択する１Ｈ（１水平走査期間、つまり１画素行）以上前にオンする。好ましくは３Ｈ前にはオンさせる。３Ｈ前とすれば、３Ｈ前にトランジスタ１１ｄがオンし、トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子がショートされる。そのため、トランジスタ１１ａはオフする。したがって、トランジスタ１１ｂには電流が流れなくなり、ＥＬ素子１５は非点灯となる。
【０５２３】
ＥＬ素子１５が非点灯状態の時、トランジスタ１１ｇがオンし、ＥＬ素子１５に逆バイアス電圧が印加される。したがって、逆バイアス電圧は、トランジスタ１１ｄがオンされている期間、印加されることになる。そのため、ロジック的にはトランジスタ１１ｄとトランジスタ１１ｇとは同時にオンすることになる。
【０５２４】
トランジスタ１１ｇのゲート（Ｇ）端子はＶｓｇ電圧が印加されて固定されている。逆バイアス線４７１をＶｓｇ電圧より十分に小さな逆バイアス電圧を逆バイアス線４７１に印加することによりトランジスタ１１ｇがオンする。
【０５２５】
その後、前記該当画素に映像信号が印加（書き込まれる）される水平走査期間がくると、ゲート信号線１７ａ１にオン電圧が印加され、トランジスタ１１ｃがオンする。したがって、ソースドライバ回路１４からソース信号線１８に出力された映像信号電圧がコンデンサ１９に印加される（トランジスタ１１ｄはオン状態が維持されている）。
【０５２６】
トランジスタ１１ｄをオンさせると黒表示となる。１フィールド（１フレーム）期間に占めるトランジスタ１１ｄのオン期間が長くなるほど、黒表示期間の割合が長くなる。したがって、黒表示期間が存在しても１フィールド（１フレーム）の平均輝度を所望値とするためには、表示期間の輝度を高くする必要がある。つまり、表示期間にＥＬ素子１５に流す電流と大きくする必要がある。この動作は、本発明のＮ倍パルス駆動である。したがって、Ｎ倍パルス駆動と、トランジスタ１１ｄをオンさせて黒表示とする駆動とを組み合わせることが本発明の１つの特徴ある動作である。また、ＥＬ素子１５が非点灯状態で、逆バイアス電圧をＥＬ素子１５に印加することが本発明の特徴ある構成（方式）である。
【０５２７】
以上の実施例では、画像表示時において、画素が非点灯時に逆バイアス電圧を印加する方式であったが、逆バイアス電圧を印加する構成はこれに限定するものではない。画像を非表示に逆バイアス電圧を印加するのであれば、逆バイアス用のＴＦＴ１１ｇを各画素に形成する必要はない。非点灯時とは、表示パネルの使用を終了した後、あるいは使用前に逆バイアス電圧を印加する構成である。
【０５２８】
例えば、図１の画素構成において、画素１６を選択し（ＴＦＴ１１ｂ、ＴＦＴ１１ｃをオンさせる）、ソースドライバＩＣ（回路）１４から、ソースドライバＩＣが出力できる低い電圧Ｖ０（例えば、ＧＮＤ電圧）を出力して駆動用ＴＦＴ１１ａのドレイン端子（Ｄ）に印加する。この状態でＴＦＴ１１ｄもオンさせればＥＬのアノード端子にＶ０電圧が印加される。同時に、ＥＬ素子１５のカソードＶｋにＶ０電圧に対し、−５〜−１５（Ｖ）低い電圧Ｖｍ電圧を印加すればＥＬ素子１５に逆バイアス電圧が印加される。また、Ｖｄｄ電圧もＶ０電圧より０〜−５（Ｖ）低い電圧を印加することにより、ＴＦＴ１１ａもオフ状態となる。以上のようにソースドライバ回路１４から電圧を出力し、ゲート信号線１７を制御することにより、逆バイアス電圧をＥＬ素子１５に印加することができる。
【０５２９】
Ｎ倍パルス駆動は、１フィールド（１フレーム）期間内において、１度、黒表示をしても再度、ＥＬ素子１５に所定の電流（プログラムされた電流（コンデンサ１９に保持されている電圧による））を流すことができる。しかし、図５０の構成では、一度、トランジスタ１１ｄがオンすると、コンデンサ１９の電荷は放電（減少を含む）されるため、ＥＬ素子１５に所定の電流（プログラムされた電流を流すことができない。しかし、回路動作が容易であるという特徴がある。
【０５３０】
なお、以上の実施例は画素が電流プログラムの画素構成であったが、本発明はこれに限定するものではなく、図３８、図５０のような他の電流方式の画素構成にも適用することができる。また、図５１、図５４、図６２に図示するような電圧プログラムの画素構成でも適用することができる。
【０５３１】
図５１は一般的に最も簡単な電圧プログラムの画素構成である。トランジスタ１１ｂが選択スイッチング素子であり、トランジスタ１１ａがＥＬ素子１５に電流を印加する駆動用トランジスタである。この構成で、ＥＬ素子１５のアノードに逆バイアス電圧印加用のトランジスタ（スイッチング素子）１１ｇを配置（形成）している。
【０５３２】
図５１の画素構成では、ＥＬ素子１５に流す電流は、ソース信号線１８に印加され、トランジスタ１１ｂが選択されることにより、トランジスタ１１ａのゲート（Ｇ）端子に印加される。
【０５３３】
まず、図５１の構成を説明するために、基本動作について図５２を用いて説明をする。図５１の画素構成は電圧オフセットキャンセラという構成であり、初期化動作、リセット動作、プログラム動作、発光動作の４段階で動作する。
【０５３４】
水平同期信号（ＨＤ）後、初期化動作が実施される。ゲート信号線１７ｂにオン電圧が印加され、トランジスタ１１ｇがオンする。また、ゲート信号線１７ａにもオン電圧が印加され、トランジスタ１１ｃがオンする。この時、ソース信号線１８にはＶｄｄ電圧が印加される。したがって、コンデンサ１９ｂのａ端子にはＶｄｄ電圧が印加されることになる。この状態で、駆動用トランジスタ１１ａはオンし、ＥＬ素子１５に僅かな電流が流れる。この電流により駆動用トランジスタ１１ａのドレイン（Ｄ）端子は少なくともトランジスタ１１ａの動作点よりも大きな絶対値の電圧値となる。
【０５３５】
次にリセット動作が実施される。ゲート信号線１７ｂにオフ電圧が印加され、トランジスタ１１ｅがオフする。一方、ゲート信号線１７ｃにＴ１の期間、オン電圧が印加され、トランジスタ１１ｂがオンする。このＴ１の期間がリセット期間である。また、ゲート信号線１７ａには１Ｈの期間、継続してオン電圧が印加される。なお、Ｔ１は１Ｈ期間の２０％以上９０％以下の期間とすることが好ましい。もしくは、２０μｓｅｃ以上１６０μｓｅｃ以下の時間とすることが好ましい。また、コンデンサ１９ｂ（Ｃｂ）とコンデンサ１９ａ（Ｃａ）の容量の比率は、Ｃｂ：Ｃａ＝６：１以上１：２以下とすることが好ましい。
【０５３６】
リセット期間では、トランジスタ１１ｂのオンにより、駆動用トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子間がショートされる。したがって、トランジスタ１１ａのゲート（Ｇ）端子電圧とドレイン（Ｄ）端子電圧が等しくなり、トランジスタ１１ａはオフセット状態（リセット状態：電流が流れない状態）となる。このリセット状態とはトランジスタ１１ａのゲート（Ｇ）端子が、電流を流し始める開始電圧近傍になる状態である。このリセット状態を維持するゲート電圧はコンデンサ１９ｂのｂ端子に保持される。したがって、コンデンサ１９には、オフセット電圧（リセット電圧）が保持されていることになる。
【０５３７】
次のプログラム状態では、ゲート信号線１７ｃにオフ電圧が印加されトランジスタ１１ｂがオフする。一方、ソース信号線１８には、Ｔｄの期間、ＤＡＴＡ電圧が印加される。したがって、駆動用トランジスタ１１ａのゲート（Ｇ）端子には、ＤＡＴＡ電圧＋オフセット電圧（リセット電圧）が加えられたものが印加される。そのため、駆動用トランジスタ１１ａはプログラムされた電流を流せるようになる。
【０５３８】
プログラム期間後、ゲート信号線１７ａにはオフ電圧が印加され、トランジスタ１１ｃはオフ状態となり、駆動用トランジスタ１１ａはソース信号線１８から切り離される。また、ゲート信号線１７ｃにもオフ電圧が印加され、トランジスタ１１ｂがオフし、このオフ状態は１Ｆの期間保持される。一方、ゲート信号線１７ｂには、必要に応じてオン電圧とオフ電圧とが周期的に印加される。つまり、図１３、図１５などのＮ倍パルス駆動などと組み合わせること、インターレース駆動と組み合わせることによりさらに良好な画像表示を実現できる。
【０５３９】
図５２の駆動方式では、リセット状態でコンデンサ１９には、トランジスタ１１ａの開始電流電圧（オフセット電圧、リセット電圧）が保持される。そのため、このリセット電圧がトランジスタ１１ａのゲート（Ｇ）端子に印加されている時が、最も暗い黒表示状態である。しかし、ソース信号線１８と画素１６とのカップリング、コンデンサ１９への突き抜け電圧あるいはトランジスタの突き抜けにより、黒浮き（コントラスト低下）が発生する。したがって、図５３で説明した駆動方法では、表示コントラストを高くすることができない。
【０５４０】
逆バイアス電圧ＶｍをＥＬ素子１５に印加するためには、トランジスタ１１ａがオフさせる必要がある。トランジスタ１１ａをオフさせるためには、トランジスタ１１ａのＶｄｄ端子とゲート（Ｇ）端子間をショートすればよい。この構成については、後に図５３を用いて説明をする。
【０５４１】
また、ソース信号線１８にＶｄｄ電圧またはトランジスタ１１ａをオフさせる電圧を印加し、トランジスタ１１ｂをオンさせてトランジスタ１１ａのゲート（Ｇ）端子に印加させてもよい。この電圧によりトランジスタ１１ａがオフする（もしくは、ほとんど、電流が流れないような状態にする（略オフ状態：トランジスタ１１ａが高インピーダンス状態））。その後、トランジスタ１１ｇをオンさせて、ＥＬ素子１５に逆バイアス電圧を印加する。この逆バイアス電圧Ｖｍの印加は、全画素同時に行ってもよい。つまり、ソース信号線１８にトランジスタ１１ａを略オフする電圧を印加し、すべての（複数の）画素行のトランジスタ１１ｂをオンさせる。したがって、トランジスタ１１ａがオフする。その後、トランジスタ１１ｇをオンさせて、逆バイアス電圧をＥＬ素子１５に印加する。その後、順次、各画素行に映像信号を印加し、表示装置に画像を表示する。
【０５４２】
次に、図５１の画素構成におけるリセット駆動について説明をする。図５３はその実施例である。図５３に示すように画素１６ａのトランジスタ１１ｃのゲート（Ｇ）端子に接続されたゲート信号線１７ａは次段画素１６ｂのリセット用トランジスタ１１ｂのゲート（Ｇ）端子にも接続されている。同様に、画素１６ｂのトランジスタ１１ｃのゲート（Ｇ）端子に接続されたゲート信号線１７ａは次段画素１６ｃのリセット用トランジスタ１１ｂのゲート（Ｇ）端子に接続されている。
【０５４３】
したがって、画素１６ａのトランジスタ１１ｃのゲート（Ｇ）端子に接続されたゲート信号線１７ａにオン電圧を印加すると、画素１６ａが電圧プログラム状態となるとともに、次段画素１６ｂのリセット用トランジスタ１１ｂがオンし、画素１６ｂの駆動用トランジスタ１１ａがリセット状態となる。同様に、画素１６ｂのトランジスタ１１ｃのゲート（Ｇ）端子に接続されたゲート信号線１７ａにオン電圧を印加すると、画素１６ｂが電流プログラム状態となるとともに、次段画素１６ｃのリセット用トランジスタ１１ｂがオンし、画素１６ｃの駆動用トランジスタ１１ａがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。また、各画素あたりのゲート信号線の引き出し本数を減少させることができる。
【０５４４】
さらに詳しく説明する。図５３（ａ）のようにゲート信号線１７に電圧が印加されているとする。つまり、画素１６ａのゲート信号線１７ａにオン電圧が印加され、他の画素１６のゲート信号線１７ａにオフ電圧が印加されているとする。また、ゲート信号線１７ｂは画素１６ａ、１６ｂにはオフ電圧が印加され、画素１６ｃ、１６ｄにはオン電圧が印加されているとする。
【０５４５】
この状態では、画素１６ａは電圧プログラム状態で非点灯、画素１６ｂはリセット状態で非点灯、画素１６ｃはプログラム電流の保持状態で点灯、画素１６ｄはプログラム電流の保持状態で点灯状態である。
【０５４６】
１Ｈ後、制御用ゲートドライバ回路１２のシフトレジスタ回路６１内のデータが１ビットシフトし、図５３（ｂ）の状態となる。図５３（ｂ）の状態は、画素１６ａはプログラム電流保持状態で点灯、画素１６ｂは電流プログラム状態で非点灯、画素１６ｃはリセット状態で非点灯、画素１６ｄはプログラム保持状態で点灯状態である。
【０５４７】
以上のことから、各画素は前段に印加されたゲート信号線１７ａの電圧により、次段の画素の駆動用トランジスタ１１ａがリセットされ、次の水平走査期間に電圧プログラムが順次行われることがわかる。
【０５４８】
図４３に図示する電圧プログラムの画素構成でも前段ゲート制御を実現できる。図５４は図４３の画素構成を前段ゲート制御方式の接続とした実施例である。
【０５４９】
図５４に示すように画素１６ａのトランジスタ１１ｂのゲート（Ｇ）端子に接続されたゲート信号線１７ａは次段画素１６ｂのリセット用トランジスタ１１ｅのゲート（Ｇ）端子に接続されている。同様に、画素１６ｂのトランジスタ１１ｂのゲート（Ｇ）端子に接続されたゲート信号線１７ａは次段画素１６ｃのリセット用トランジスタ１１ｅのゲート（Ｇ）端子に接続されている。
【０５５０】
したがって、画素１６ａのトランジスタ１１ｂのゲート（Ｇ）端子に接続されたゲート信号線１７ａにオン電圧を印加すると、画素１６ａが電圧プログラム状態となるとともに、次段画素１６ｂのリセット用トランジスタ１１ｅがオンし、画素１６ｂの駆動用トランジスタ１１ａがリセット状態となる。同様に、画素１６ｂのトランジスタ１１ｂのゲート（Ｇ）端子に接続されたゲート信号線１７ａにオン電圧を印加すると、画素１６ｂが電流プログラム状態となるとともに、次段画素１６ｃのリセット用トランジスタ１１ｅがオンし、画素１６ｃの駆動用トランジスタ１１ａがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。
【０５５１】
さらに詳しく説明する。図５５（ａ）のようにゲート信号線１７に電圧が印加されているとする。つまり、画素１６ａのゲート信号線１７ａにオン電圧が印加され、他の画素１６のゲート信号線１７ａにオフ電圧が印加されているとする。また、すべての逆バイアス用トランジスタ１１ｇはオフ状態であるとする。
【０５５２】
この状態では、画素１６ａは電圧プログラム状態、画素１６ｂはリセット状態、画素１６ｃはプログラム電流の保持状態、画素１６ｄはプログラム電流の保持状態である。
【０５５３】
１Ｈ後、制御用ゲートドライバ回路１２のシフトレジスタ回路６１内のデータが１ビットシフトし、図５５（ｂ）の状態となる。図５５（ｂ）の状態は、画素１６ａはプログラム電流保持状態、画素１６ｂは電流プログラム状態、画素１６ｃはリセット状態、画素１６ｄはプログラム保持状態である。
【０５５４】
以上のことから、各画素は前段に印加されたゲート信号線１７ａの電圧により、次段の画素の駆動用トランジスタ１１ａがリセットされ、次の水平走査期間に電圧プログラムが順次行われることがわかる。
【０５５５】
以後、本発明の電流駆動方式のソースドライバＩＣ（回路）１４について説明をする。まず、図７２に、従来の電流駆動方式のドライバ回路の一例を示す。ただし、このような電流ドライバＩＣが存在するのではなく、本発明の電流駆動方式のソースドライバＩＣを説明するための原理的なものである。
【０５５６】
図７２において、７２１はＤ／Ａ変換器である。Ｄ／Ａ変換器７２１にはｎビットのデータ信号が入力され、入力されたデータに基づき、Ｄ／Ａ変換器からアナログ信号が出力される。このアナログ信号はオペアンプ７２２に入力される。オペアンプ７２２はＮチャンネルトランジスタ６３１ａに入力され、トランジスタ６３１ａに流れる電流が抵抗６９１に流れる。抵抗Ｒの端子電圧はオペアンプ７２２の−入力となり、この−端子の電圧とオペアンプ７２２の＋端子とは同一電圧となる。したがってＤ／Ａ変換器７２１の出力電圧は抵抗６９１の端子電圧となる。
【０５５７】
今、抵抗６９１の抵抗値が１ＭΩとし、Ｄ／Ａ変換器７２１の出力が１（Ｖ）であれば、抵抗６９１には１（Ｖ）／１ＭΩ＝１（μＡ）の電流が流れる。これが定電流回路となる。したがって、データ信号の値に応じて、Ｄ／Ａ変換器７２１のアナログ出力が変化し、このアナログ出力に値にもとづいて抵抗６９１に所定電流が流れる。
【０５５８】
トランジスタ６３１ｐ１と６３１ｐ２とはカレントミラー回路を構成している。なお、トランジスタ６３１ｐはＰチャンネル型トランジスタである。一方、６３３ｎはカレントミラーを構成するｎチャンネル型トランジスタである。駆動用トランジスタ６３１ａのソース−ドレイン（ＳＤ）にも同じ電流が流れ、６３１ｐ１と６３１ｐ２で構成されるカレントミラー回路にも同じ電流値が流れ、各トランジスタ６３３ｎで構成されるカレントミラー回路にも同じ電流値が流れるので、出力端子Ｏ１、Ｏ２、Ｏ３、Ｏ４、Ｏ５、・・・は同一の電流が流れる定電流出力端子となる（カレント倍率が等しい時）。
【０５５９】
しかしながら、ＩＣは、同一のマスクから同一のプロセスに基づいて製造されても、半導体チップ上に形成されるトランジスタや抵抗などの各素子の電気的特性は異なり、ドライバＩＣの出力電流は、たとえ同一ＩＣであっても、定電流出力端子間では各出力間のばらつきは存在する。この場合、各定電流出力端子の出力電流値にばらつきが生じると、発光素子の発光量などにばらつきが生じ、ディスプレイパネルでは表示むらを生じる。したがって、ドライバＩＣ１４を使用して、有機ＥＬ表示パネルなどの発光素子を駆動する場合は、定電流出力端子間のばらつきをできるだけ最小限にすることが必要となる。
【０５６０】
本発明はかかる点に鑑みてなされたものであり、定電流出力端子間の出力電流ばらつきをできるだけ最小限にするための回路構成、レイアウト構成を有する電流駆動型ドライバＩＣ（回路）１４を提供する。
【０５６１】
図６３に、本発明の電流駆動方式のソースドライバＩＣ（回路）１４の構成図を示す。図１は、一例として電流源を３段構成（６３１、６３２、６３３）とした場合の多段式カレントミラー回路を示している。
【０５６２】
図６３において、第１段の電流源６３１の電流値は、Ｎ個（ただし、Ｎは任意の整数）の第２段電流源６３２にカレントミラー回路によりコピーされる。更に、第２段電流源６３２の電流値は、Ｍ個（ただし、Ｍは任意の整数）の第３段電流源６３３にカレントミラー回路によりコピーされる。この構成により、結果として第１段電流源６３１の電流値は、Ｎ×Ｍ個の第３段電流源６３３にコピーされることになる。
【０５６３】
例えば、ＱＣＩＦ形式の表示パネルのソース信号線１８に１個のドライバＩＣ１４で駆動する場合は、１７６出力（ソース信号線が各ＲＧＢで１７６出力必要なため）となる。この場合は、Ｎを１６個とし、Ｍ＝１１個とする。しがたって、１６×１１＝１７６となり、１７６出力に対応できる。このように、ＮまたはＭのうち、一方を８または１６もしくはその倍数とすることにより、ドライバＩＣの電流源のレイアウト設計が容易になる。
【０５６４】
従来の電流駆動方式のソースドライバＩＣ（仮想で想定している）では、第１段電流源６３１の電流値を直接Ｎ×Ｍ個の第３段電流源にカレントミラー回路でコピーしていたので、第１段電流源６３１のトランジスタ特性と第３段電流源のトランジスタ特性に差が生じると、それがそのまま電流値のばらつきとなって、表示パネルの表示むらとなって現れていた。特に、ソースドライバＩＣ１４は、幅が２ｍｍ程度で長さが２０ｍｍ程度という細長い形状をしているので、中央部と両端ではトランジスタ特性のばらつきが大きく、このような問題は顕著であると考えられる。
【０５６５】
この課題に対して、本発明の多段式カレントミラー回路による電流駆動方式のソースドライバＩＣ（回路）１４では、前記したように、第１段電流源６３１の電流値を直接Ｎ×Ｍ個の第３段電流源６３３にカレントミラー回路でコピーするのではなく、中間に第２段電流源６３２を配備しているので、そこでトランジスタ特性のばらつきを吸収することが可能である。
【０５６６】
特に、本発明は、第１段のカレントミラー回路（電流源６３１）と第２段にカレントミラー回路（電流源６３２）を密接して配置するところに特徴がある。第１段の電流源６３１から第３段の電流源６３３（つまり、カレントミラー回路の２段構成）であれば、第１段の電流源と接続される第２段の電流源６３３の個数が多く、第１段の電流源６３１と第３段の電流源６３３を密接して配置することができない。
【０５６７】
本発明のソースドライバ回路１４のように、第１段のカレントミラー回路（電流源６３１）の電流を第２段のカレントミラー回路（電流源６３２）にコピーし、第２段のカレントミラー回路（電流源６３２）の電流を第３段にカレントミラー回路（電流源６３２）にコピーする構成である。この構成では、第１段のカレントミラー回路（電流源６３１）に接続される第２段のカレントミラー回路（電流源６３２）の個数は少ない。したがって、第１段のカレントミラー回路（電流源６３１）と第２段のカレントミラー回路（電流源６３２）とを密接して配置することがことができる。
【０５６８】
密接してカレントミラー回路を構成するトランジスタを配置できれば、当然のことながら、トランジスタのばらつきは少なくなるから、コピーされる電流値のバラツキも少なくなる。また、第２段のカレントミラー回路（電流源６３２）に接続される第３段のカレントミラー回路（電流源６３３）の個数も少なくなる。したがって、第２段のカレントミラー回路（電流源６３２）と第３段のカレントミラー回路（電流源６３３）とを密接して配置することがことができる。
【０５６９】
つまり、全体として、第１段のカレントミラー回路（電流源６３１）、第２段のカレントミラー回路（電流源６３２）、第３段のカレントミラー回路（電流源６３３）の電流受け取り部のトランジスタを密接して配置することができる。したがって、密接してカレントミラー回路を構成するトランジスタを配置できるから、トランジスタのばらつきは少なくなり、出力端子からの電流信号のバラツキは極めて少なくなる（精度が高い）。
【０５７０】
なお、本例では簡単のため多段式カレントミラー回路を３段構成で説明したが、この段数が大きければ大きいほど、電流駆動型表示パネルのソースドライバＩＣ１４の電流ばらつきが小さくなることは言うまでもない。したがって、カレントミラー回路の段数は３段に限定するものではなく、３段以上であってもよい。
【０５７１】
本発明において、電流源６３１、６３２、６３３と表現したり、カレントミラー回路と表現したりしている。これらは同義に用いている。つまり、電流源とは、本発明の基本的な構成概念であり、電流源を具体的に構成するとカレントミラー回路となるからである。したがって、電流源はカレントミラー回路のみに限定するものではなく、図７２に図示するようにオペアンプ７２２とトランジスタ６３１と抵抗Ｒの組み合わせからなる電流回路でもよい。
【０５７２】
図６４はさらに具体的なソースドライバＩＣ（回路）１４の構造図である。図６４は第３の電流源６３３の部分を図示している。つまり、１つのソース信号線１８に接続される出力部である。最終段のカレントミラー構成として、複数の同一サイズのカレントミラー回路（電流源６３４（１単位））で構成されており、その個数が画像データのビットに対応して、ビット重み付けされている。
【０５７３】
なお、本発明のソースドライバＩＣ（回路）１４を構成するトランジスタは、ＭＯＳタイプに限定するものではなく、バイポーラタイプでもよい。また、シリコン半導体に限定するものではなく、ガリ砒素半導体でもよい。また、ゲルマニウム半導体でもよい。また、基板に低温ポリシリコンなどのポリシリコン技術、アモルファスシリコン技術で直接形成したものでもよい。
【０５７４】
図６４で明らかであるが、本発明の１実施例として、６ビットのデジタル入力の場合を図示している。つまり、２の６乗であるから、６４階調表示である。このソースドライバＩＣ１４をアレイ基板に積載することにより、赤（Ｒ）、緑（Ｇ）、青（Ｂ）が各６４階調であるから、６４×６４×６４＝約２６万色を表示できることになる。
【０５７５】
図６４において、Ｄ０はＬＳＢ入力を示しており、Ｄ５はＭＳＢ入力を示している。Ｄ０入力端子にＨレベル（正論理時）の時、スイッチ６４１ａ（オンオフ手段である。もちろん、単体トランジスタで構成してもよいし、ＰチャンネルトランジスタとＮチャンネルトランジスタとを組み合わせたアナログスイッチなどでもよい）がオンする。すると、カレントミラーを構成する電流源（１単位）６３４に向かって電流が流れる。この電流はＩＣ１４内の内部配線６４３に流れる。この内部配線６４３はＩＣ１４の端子電極を介してソース信号線１８に接続されているから、この内部配線６４３に流れる電流が画素１６のプログラム電流となる。
【０５７６】
Ｄ１入力端子にＨレベル（正論理時）の時、スイッチ６４１ｂがオンする。すると、カレントミラーを構成する２つの電流源（１単位）６３４に向かって電流が流れる。この電流はＩＣ１４内の内部配線６４３に流れる。この内部配線６４３はＩＣ１４の端子電極を介してソース信号線１８に接続されているから、この内部配線６４３に流れる電流が画素１６のプログラム電流となる。
【０５７７】
他のスイッチ６４１でも同様である。Ｄ２入力端子にＨレベル（正論理時）の時は、スイッチ６４１ｃがオンする。すると、カレントミラーを構成する４つの電流源（１単位）６３４に向かって電流が流れる。Ｄ５入力端子にＨレベル（正論理時）の時は、スイッチ６４１ｆがオンする。すると、カレントミラーを構成する３２つの電流源（１単位）６３４に向かって電流が流れる。
【０５７８】
以上のように、外部からのデータ（Ｄ０〜Ｄ５）に応じて、それに対応する電流源（１単位）に向かって電流が流れる。したがって、データに応じて、０個から６３個に電流源（１単位）に電流が流れるように構成されている。なお、本発明は説明を容易にするため、電流源は６ビットの６３個としているが、これに限定するものではない。８ビットの場合は、２５５個の単位電流源６３４を形成（配置）すればよい。また、４ビットの時は、１５個の単位電流源６３４を形成（配置）すればよい。単位電流源を構成するトランジスタ６３４は同一のチャンネル幅Ｗ、チャンネル幅Ｌとする。このように同一のトランジスタで構成することにより、ばらつきの少ない出力段を構成することができる。
【０５７９】
また、電流源６３４はすべてが、同一の電流を流すことに限定するものではない。たとえば、各電流源６３４を重み付けしてもよい。たとえば、１単位の電流源６３４と、２倍の電流源６３４と、４倍の電流源６３４などを混在させて電流出力回路を構成してもよい。 しかし、電流源６３４を重み付けして構成すると、各重み付けした電流源が重み付けした割合にならず、バラツキが発生する可能性がある。したがって、重み付けする場合であっても、各電流源は、１単位の電流源となるトランジスタを複数個形成することにより構成することが好ましい。
【０５８０】
図６４の構成は図６３に図示する第３段のカレントミラー部である。したがって、第１の電流源６３１と第２段の電流源６３２が別途形成されており、これらが密集（密接あるいは隣接）して配置されているのである。また、第２段の電流源６３２と第３段の電流源を構成するカラントミラー回路のトランジスタ６３３ａも密集（密接あるいは隣接）して配置される。
【０５８１】
なお、特に電流源（１単位）６３４は、密集して配置され、かつ微小な電流が流れる。したがって、ＥＬ表示パネルなどから放射される光（発光光）が、電流源６３４（他に６３１、６３２、６３３も考慮すべきである）に光が照射されると、ホトコンダクタ現象（ホトコン）により誤動作を引き起こす。この課題に対応するため、チップの裏面に遮光膜を形成する。また、基板に実装する箇所で、かつ、チップの電流源が形成された箇所に遮光膜を形成する（パネル基板の表面に金属薄膜、有機材料あるいは無機材料などからなる光吸収膜を形成する）。この遮光膜は、ＥＬ素子１５に電流を供給するアノード配線、カソード配線の引き回す（ＩＣチップ下に引き回す）ことにより、構成すれば形成が容易であり、低コスト化できる。この構成は、ＩＣチップに限定されるものではない。低温ポリシリコン、高温ポリシリコンもしくは固相成長により形成された半導体膜（ＣＧＳ）、アモルファスシリコン技術を用いてソースドライバ回路１４にも適用される。つまり、このソースドライバ回路１４の裏面に遮光膜を形成する。
【０５８２】
第２段のカレントミラー回路６３２を流れる電流は、第３段のカレントミラー回路を構成するトランジスタ６３３ａにコピーされ、カレントミラー倍率が１倍の時は、この電流がトランジスタ６３３ｂに流れる。この電流は、最終段のトランジスタ６３４にコピーされる。
【０５８３】
Ｄ０に対応する部分は、１個のトランジスタ６３４で構成されているので、最終段電流源のトランジスタ６３３に流れる電流値である。Ｄ１に対応する部分は２個のトランジスタ６３４で構成されているので、最終段電流源の２倍の電流値である。Ｄ２は４個のトランジスタ６３４で構成されているので、最終段電流源の４倍の電流値であり、・・・、Ｄ５に対応する部分は３２個のトランジスタで構成されているので、最終段電流源の３２倍の電流値である。したがって、６ビットの画像データＤ０、Ｄ１、Ｄ２、・・・、Ｄ５で制御されるスイッチを介してプログラム電流Ｉｗはソース信号線に出力される（電流を引き込む）。したがって、６ビットの画像データＤ０、Ｄ１、Ｄ２、・・・、Ｄ５のＯＮ、ＯＦＦに応じて、出力線には、最終段電流源６３３の１倍、２倍、４倍、・・・、３２倍の電流が加算されて出力される。すなわち、６ビットの画像データＤ０、Ｄ１、Ｄ２、・・・、Ｄ５により、最終段電流源６３３の０〜６３倍の電流値が出力線より出力される（ソース信号線１８から電流を引き込む。
【０５８４】
以上のように、最終段電流源６３３の整数倍の構成により、従来のＷ／Ｌの比例配分と比較して、より高精度に電流値を制御できる（各端子の出力バラツキがなくなる）。
【０５８５】
ただし、この構成は、画素１６を構成する駆動用ＴＦＴ１１ａがＰチャンネルで構成され、かつ、ソースドライバＩＣ１４を構成する電流源（１単位）部６３４がＮチャンネルトランジスタで構成されている場合である。他の場合（例えば、画素１６の駆動用ＴＦＴ１１ａがＮチャンネルトランジスタで構成されている場合など）は、プログラム電流Ｉｗは吐き出し電流となる構成も実施できることはいうまでもない。）。
【０５８６】
なお、最終段電流源６３３の０〜６３倍の電流が出力されるとしたが、これは最終段電流源６３３のカレントミラー倍率が１倍の時である。カレントミラー倍率が２倍の時は、最終段電流源６３３の０〜１２６倍の電流が出力され、カレントミラー倍率が０．５倍の時は、最終段電流源６３３の０〜３１．５倍の電流が出力される。以上のように、本発明は最終段電流源６３３あるいは、それより前段の電流源（６３１、６３２など）のカレントミラー倍率を変化させることにより、出力の電流値を容易に変更できる。また、以上の事項は、Ｒ、Ｇ、Ｂごとにカレントミラー倍率を変更する（異ならせる）ことも好ましい。たとえば、Ｒのみ、いずれかの電流源のカレントミラー倍率を他の色に対して（他の色に対応する電流源回路に対して）、変化（異ならせる）させてもよい。特に、ＥＬ表示パネルは、各色（Ｒ、Ｇ、Ｂあるいはシアン、イエロー、マゼンダ）ごとに発光効率などが異なる。したがって、各色でカレントミラー倍率を変化させることにより、ホワイトバランスを良好にできる。
【０５８７】
電流源のカレントミラー倍率を他の色に対して（他の色に対応する電流源回路に対して）、変化（異ならせる）させるという事項は、固定的なものに限定されない。可変することも含まれる。可変は、電流源にカレントミラー回路を構成するトランジスタを複数形成しておき、外部からの信号によりカレント電流を流す前記トランジスタの個数を切り替えることにより実現できる。このように構成することにより、作製されたＥＬ表示パネルの各色の発光状態を観察しながら、最適なホワイトバランスに調整することが可能になる。特に、本発明は、多数段に電流源（カレントミラー回路）を連結する構成である。したがって、第１段の電流源６３１と第２段の電流源６３２とのカレントミラー倍率を変化させると、少ない連結部（カレントミラー回路など）により容易に多数の出力の出力電流を変化できる。もちろん、第２段の電流源６３２と第３段の電流源６３３とのカレントミラー倍率を変化させるよりも、少ない連結部（カレントミラー回路など）により容易に多数の出力の出力電流を変化できることはいうまでもない。
【０５８８】
なお、カレントミラー倍率を変化という概念は、電流倍率を変化（調整）するということである。したがって、カレントミラー回路のみに限定されるものではない。たとえば、電流出力のオペアンプ回路、電流出力のＤ／Ａ回路などでも実現できる。
【０５８９】
以上に説明した事項は、本発明の他の実施例についても適用されることはいうまでもない。
【０５９０】
図６５に、３段式カレントミラー回路による１７６出力（Ｎ×Ｍ＝１７６）の回路図の一例を示す。図６５では、第１段カレントミラー回路による電流源６３１を親電流源、第２段カレントミラー回路による電流源６３２を子電流源、第３段カレントミラー回路による電流源６３３を孫電流源と記している。最終段カレントミラー回路である第３段カレントミラー回路による電流源の整数倍の構成により、１７６出力のばらつきを極力抑え、高精度な電流出力が可能である。もちろん、電流源５３１、６３２、６３３を密集して配置するという構成を忘れてはならない。
【０５９１】
なお、密集して配置するとは、第１の電流源６３１と第２の電流源６３２とを少なくとも８ｍｍ以内の距離に配置（電流あるいは電圧の出力側と電流あるいは電圧の入力側）することをいう。さらには、５ｍｍ以内に配置することが好ましい。この範囲であれば、検討によりシリコンチップ内で配置されてトランジスタの特性（Ｖｔ、モビリティ（μ））差がほとんど発生しないからである。また、同様に、第２の電流源６３２と第３の電流源６３３（電流の出力側と電流の入力側）も少なくとも８ｍｍ以内の距離に配置する。さらに好ましくは、５ｍｍ以内の位置に配置することが好ましい。以上の事項は、本発明の他の実施例においても適用されることは言うまでもない。
【０５９２】
この電流あるいは電圧の出力側と電流あるいは電圧の入力側とは、以下の関係を意味する。図６６の電圧受け渡しの場合は、第（Ｉ）段の電流源のトランジスタ６３１（出力側）と第（Ｉ＋１）の電流源のトランジスタ６３２ａ（入力側）とを密集して配置する関係である。図６７の電流受け渡しの場合は、第（Ｉ）段の電流源のトランジスタ６３１ａ（出力側）と第（Ｉ＋１）の電流源のトランジスタ６３２ｂ（入力側）とを密集して配置する関係である。
【０５９３】
ここで、シリコンチップとしたが、これは、半導体チップの意味である。したがって、ガリウム基板に形成されたチップ、ゲルマニウム基板など形成された他の半導体チップも同様である。
【０５９４】
さらには、低温ポリシリコン、高温ポリシリコンもしくは固相成長により形成された半導体膜（ＣＧＳ）、もしくはアモルファスシリコン技術を用いてソースドライバ回路にも適用される。ただし、この場合は、パネルが比較的大型の場合が多い。パネルが大型であると多少のソース信号線１８からの出力バラツキがあっても視覚的に認識されにくい。したがって、以上のガラス基板などに画素ＴＦＴと同時にソースドライバ回路１４を形成する表示パネルでは、密集して配置するとは、第１の電流源６３１と第２の電流源６３２とを少なくとも３０ｍｍ以内の距離に配置（電流の出力側と電流の入力側）することをいう。さらには、２０ｍｍ以内に配置することが好ましい。この範囲であれば、検討によりこの範囲に配置されたトランジスタの特性（Ｖｔ、モビリティ（μ））差がほとんど発生しないからである。また、同様に、第２の電流源６３２と第３の電流源６３３（電流の出力側と電流の入力側）も少なくとも３０ｍｍ以内の距離に配置する。さらに好ましくは、２０ｍｍ以内の位置に配置することが好ましい。
【０５９５】
以上の説明は、理解を容易に、あるいは説明を容易にするため、カレントミラー回路間は電圧により信号を受け渡すように説明をした。しかし、電流受け渡し構成にすることにより。よりばらつきの小さい電流駆動型表示パネルの駆動用ドライバ回路（ＩＣ）１４を実現することができる。
【０５９６】
図６７は電流受け渡し構成の実施例である。なお、図６６は電圧受け渡し構成の実施例である。 図６６、図６７とも回路図としては同じであり、レイアウト構成すなわち配線の引き回し方が異なる。図６６において、６３１は第１段電流源用Ｎｃｈトランジスタ、６３２ａは第２段電流源用Ｎｃｈトランジスタ、６３２ｂは第２段電流源用Ｐｃｈトランジスタである。
【０５９７】
図６７において、６３１ａは第１段電流源用Ｎｃｈトランジスタ、６３２ａは第２段電流源用Ｎｃｈトランジスタ、６３２ｂは第２段電流源用Ｐｃｈトランジスタである。
【０５９８】
図６６では、可変抵抗６５１（電流を変化するために用いるものである）とＮｃｈトランジスタ６３１で構成される第１段電流源のゲート電圧が、第２段電流源のＮｃｈトランジスタ６３２ａのゲートに受け渡されているので、電圧受け渡し方式のレイアウト構成となる。
【０５９９】
一方、図６７では、可変抵抗６５１とＮｃｈトランジスタ６３１ａで構成される第１段電流源のゲート電圧が、隣接する第２段電流源のＮｃｈトランジスタ６３２ａのゲートに印加され、その結果トランジスタに流れる電流値が、第２段電流源のＰｃｈトランジスタ６３２ｂに受け渡されているので、電流受け渡し方式のレイアウト構成となる。
【０６００】
なお、本発明の実施例では説明を容易にするため、あるいは理解を容易にするために、第１の電流源と第２の電流源との関係を中心に説明しているが、これに限定されるものではなく、第２の電流源と第３の電流源との関係、あるいはそれ以外の電流源との関係においても適用される（適用できる）ことは言うまでもない。
【０６０１】
図６６の電圧受け渡し方式のカレントミラー回路のレイアウト構成では、カレントミラー回路を構成する第１段の電流源のＮｃｈトランジスタ６３１と第２段の電流源のＮｃｈトランジスタ６３２ａが離れ離れになる（離れ離れになりやすいというべきではある）ので、両者のトランジスタ特性に相違が生じやすい。したがって、第１段電流源の電流値が第２段電流源に正確に伝達されず、ばらつきが生じやすい。
【０６０２】
それに対して、図６７の電流受け渡し方式のカレントミラー回路のレイアウト構成では、カレントミラー回路を構成する第１段電流源のＮｃｈトランジスタ６３１ａと第２段電流源のＮｃｈトランジスタ６３２ａが隣接している（隣接して配置しやすい）ので、両者のトランジスタ特性に相違は生じにくく、第１段電流源の電流値が第２段電流源に正確に伝達され、ばらつきが生じにくい。
【０６０３】
以上のことから、本発明の多段式カレントミラー回路の回路構成（本発明の電流駆動方式のソースドライバ回路（ＩＣ）１４）として、電圧受け渡しではなく、電流受け渡しとなるレイアウト構成とすることにより、よりばらつきの小さくでき好ましい。以上の実施例は本発明の他の実施例にも適用できることは言うまでもない。
【０６０４】
なお、説明の都合上、第１段電流源から第２段電流源の場合を示したが、第２段電流源から第３段電流源、第３段電流源から第４段電流源、・・・の場合も同様であることは言うまでもない。
【０６０５】
図６８は、図６５の３段構成のカレントミラー回路（３段構成の電流源）を、電流受け渡し方式にした場合の例を示している（したがって、図６５は電圧受け渡し方式の回路構成である）。
【０６０６】
図６８では、まず、可変抵抗６５１とＮｃｈトランジスタ６３１ａで基準電流が作成される。なお、可変抵抗６５１で基準電流を調整するように説明しているが、実際は、ソースドライバＩＣ（回路）１４内に形成（もしくは配置）された電子ボリウム回路によりトランジスタ６３１ａのソース電圧が設定され、調整されるように構成される。もしくは、図６４に図示するような多数の電流源（１単位）６３４から構成される電流方式の電子ボリウムから出力される電流を直接にトランジスタ６３１のソース端子に供給することにより基準電流は調整される（図６９を参照のこと）。
【０６０７】
トランジスタ６３１ａによる第１段電流源のゲート電圧が、隣接する第２段電流源のＮｃｈトランジスタ６３２ａのゲートに印加され、その結果トランジスタに流れる電流値が、第２段電流源のＰｃｈトランジスタ６３２ｂに受け渡される。また、第２の電流源のトランジスタ６３１２ｂによるゲート電圧が、隣接する第３段電流源のＮｃｈトランジスタ６３３ａのゲートに印加され、その結果トランジスタに流れる電流値が、第３段電流源のＮｃｈトランジスタ６３３ｂに受け渡される。第３段電流源のＮｃｈトランジスタ６３３ｂのゲートには図６４に図示する多数の電流源６３４が必要なビット数に応じて形成（配置）される。
【０６０８】
図６９では、前記多段式カレントミラー回路の第１段電流源６３１に、電流値調整用素子が具備されていることを特徴としている。この構成により、第１段電流源６３１の電流値を変化させることにより、出力電流をコントロールすることが可能となる。
【０６０９】
トランジスタのＶｔバラツキ（特性バラツキ）は、１ウェハ内で１００ｍＶ程度のばらつきがある。しかし、１００μ以内に近接して形成されたトランジスタのＶｔバラツキは、少なくとも、１０ｍＶ以下である（実測）。つまり、トランジスタを近接して形成し、カレントミラー回路を構成するとにより、カレントミラー回路の出力電流バラツキを減少させることができる。したがって、本発明のソースドライバＩＣの各端子の出力電流バラツキを少なくすることができる。
【０６１０】
図１１０はトランジスタの形成面積（平方ミリメートル）と、単体トランジスタの出力電流バラツキ（３σ）との測定結果を示している。出力電流バラツキとは、Ｖｔ電圧での電流バラツキである。黒点は所定の形成面積内に作製された評価サンプル（１０−２００個）のトランジスタ出力電流バラツキである。図１１０のＡ領域（形成面積０．５平方ミリメートル以内）内で形成されたトランジスタには、ほとんど出力電流のバラツキがない（ほぼ、誤差範囲の出力電流バラツキしかない。つまり、一定の出力電流が出力される）。逆にＣ領域（形成面積２．４平方ミリメートル以上）では、形成面積に対する出力電流のバラツキが急激に大きくなる傾向がある。Ｂ領域（形成面積０．５平方ミリメートル以上２．４平方ミリメートル以下）では、形成面積に対する出力電流のバラツキはほぼ比例の関係にある。
【０６１１】
ただし、出力電流の絶対値は、ウェハごとに異なる。しかし、この問題は、本発明のソースドライバ回路（ＩＣ）１４において、基準電流を調整すること、あるいは所定値にすることにより対応できる。また、カレントミラー回路などの回路工夫で対応できる（解決できる）。
【０６１２】
本発明は、入力デジタルデータ（Ｄ）により、単位トランジスタ６３４に流れる電流数を切り替えることによりソース信号線１８に流れる電流量を変化（制御）する。階調数が６４階調以上であれば、１／６４＝０．０１５であるから、理論的には、１〜２％以内の出力電流バラツキ以内にする必要がある。なお、１％以内の出力バラツキは、視覚的には判別することが困難になり、０．５％以下ではほぼ判別することができない（均一に見える）。
【０６１３】
出力電流バラツキ（％）を１％以内にするためには、図１１０の結果に示すようにトランジスタ群（バラツキの発生を抑制すべきトランジスタ）の形成面積を２平方ミリメーター以内にする必要がある。さらに好ましくは、出力電流のバラツキ（つまり、トランジスタのＶｔバラツキ）を０．５％以内にすることが好ましい。図１１０の結果に示すようにトランジスタ群６８１の形成面積を１．２平方ミリメーター以内にすればよい。なお、形成面積とは、縦×横の長さの面積である。たとえば、一例として、１．２平方ミリメートルでは、１ｍｍ×１．２ｍｍである。
【０６１４】
なお、以上は、特に８ビット（２５６階調）以上の場合である。２５６階調以下の場合、たとえば、６ビット（６４階調）の場合は、出力電流のバラツキは２％程度であっても良い（画像表示上、実状は問題がない）。この場合は、トランジスタ群６８１は、５平方ミリメートル以内に形成すればよい。また、トランジスタ群６８１（図６８では、トランジスタ群６８１ａと６８１ｂの２つを図示している）の両方が、この条件を満足することを要しない。少なくとも一方が（３つ以上ある場合は、１つ以上のトランジスタ群６８１）この条件を満足するように構成すれば本発明の効果が発揮される。特に、下位のトランジスタ群６８１（６８１ａが上位で、６８１ｂが下位の関係）に、関してこの条件を満足させることが好ましい。画像表示に問題が発生しにくくなるからである。
【０６１５】
以上の事項は本発明の他の実施例においても適用され、また、本発明の表示パネル、アレイ、表示装置などと組み合わせることができる。
【０６１６】
本発明のソースドライバ回路（ＩＣ）１４は、図６８に図示するように、親、子、孫というように少なくとも複数の電流源を多段接続し、かつ各電流源密配置にしている（もちろん、親、子の２段接続でもよい）。また、各電流源間（トランジスタ群６８１間）を電流受け渡しにしている。具体的には、図６８の点線で囲った範囲（トランジスタ群６８１）を密配置にする。このトランジスタ群６８１は電圧受け渡しの関係にある。また、親の電流源６３１と子の電流源６３２ａとは、ソースドライバＩＣ１４チップの略中央部に形成または配置する。チップの左右に配置された子の電流源を構成するトランジスタ６３２ａと、子の電流源を構成するトランジスタ６３２ｂとの距離を比較的短くすることができるからである。つまり、最上位のトランジスタ群６８１ａをＩＣチップの略中央部に配置する。そして、ＩＣチップ１４の左右に、下位のトランジスタ群６８１ｂを配置する。好ましくは、この下位のトランジスタ群６８１ｂの個数がＩＣチップの左右で略等しくなるように配置または、形成もしくは作製するのである。なお、以上の事項は、ＩＣチップ１４に限定されず、低温あるいは高温ポリシリコン技術で基板７１に直接形成したソースドライバ回路１４にも適用される。他の事項も同様である。
【０６１７】
本発明では、トランジスタ群６８１ａはＩＣチップ１４の略中央部に１つ構成または配置または形成あるいは作製されたおり、チップの左右に８個づつトランジスタ群６８１ｂが形成されている（Ｎ＝８＋８、図６３を参照のこと）。子のトランジスタ群６８１ｂはチップの左右に等しくなるように、もしくは、チップ中央の親が形成された位置に対し、左側に形成または配置されたトランジスタ群６８１ｂの個数と、チップの右側に形成または配置されたトランジスタ群６８１ｂの個数との差が、４個以内となるように構成することが好ましい。さらには、チップの左側に形成または配置されたトランジスタ群６８１ｂの個数と、チップの右側に形成または配置されたトランジスタ群６８１ｂの個数との差が、１個以内となるように構成することが好ましい。以上の事項は、孫にあたるトランジスタ群（図６８では省略されているが）についても同様である。
【０６１８】
親電流源６３１と子電流源６３２ａ間は電圧受け渡し（電圧接続）されている。したがって、トランジスタのＶｔバラツキの影響を受けやすい。そのため、トランジスタ群６８１ａの部分を密配置する。このトランジスタ群６８１ａの形成面積を、図１１０の図示するように２平方ミリメートル以内の面積に形成する。さらに好ましくは１．２平方ミリメートル以内に形成する。もちろん、階調数が６４階調以下の場合は、５平方ミリメートル以内でもよい。
【０６１９】
トランジスタ群６８１ａを子トランジスタ６３２ｂ間は電流でデータを受け渡し（電流受け渡し）をしているので、多少、距離は流れても構わない。この距離の範囲（たとえば、上位のトランジスタ群６８１ａの出力端から下位のトランジスタ６８１ｂの入力端までの距離）は、先に説明したように、第２の電流源（子）を構成するトランジスタ６３２ａと第２の電流源（子）を構成するトランジスタ６３２ｂとを、少なくとも１０ｍｍ以内の距離に配置する。このましくは８ｍｍ以内に配置または形成する。さらには、５ｍｍ以内に配置することが好ましい。この範囲であれば、検討によりシリコンチップ内で配置されてトランジスタの特性（Ｖｔ、モビリティ（μ））差が、電流受け渡しではほとんど影響しないからである。特に、この関係は、下位のトランジスタ群で実施することが好ましい。たとえば、トランジスタ群６８１ａが上位で、その下位にトランジスタ群６８１ｂ、さらにその下位にトランジスタ群６８１ｃがあれば、トランジスタ群６８１ｂとトランジスタ群６８１ｃの電流受け渡しをこの関係を満足させる。したがって、すべてのトランジスタ群６８１がこの関係を満足させることに、本発明が限定されるものではない。少なくとも１組のトランジスタ群６８１がこの関係を満足さえるようにすればよい。特に、下位の方が、トランジスタ群６８１の個数が多くなるからである。
【０６２０】
第３の電流源（孫）を構成するトランジスタ６３３ａと第３の電流源を構成するトランジスタ６３３ｂについても同様である。なお、電圧受け渡しでも、ほぼ適用することができることは言うまでもない。
【０６２１】
トランジスタ群６８１ｂはチップの左右方向（長手方向、つまり、出力端子７６１と対面する位置に）に形成または作製あるいは配置されている。トランジスタ群６８１ｂはチップの左右方向（長手方向、つまり、出力端子７６１と対面する位置に）に形成または作製あるいは配置されている。このトランジスタ群６８１ｂの個数Ｍは、本発明では１１個（図６３を参照）である。
【０６２２】
子電流源６３２ｂと孫電流源６３３ａ間は電圧受け渡し（電圧接続）されている。そのため、トランジスタ群６８１ａと同様にトランジスタ群６８１ｂの部分を密配置する。このトランジスタ群６８１ｂの形成面積を、図１１０の図示するように２平方ミリメートル以内の面積に形成する。さらに好ましくは１．２平方ミリメートル以内に形成する。ただし、このトランジスタ群６８１ｂ部分のＶｔが少しでもばらつくと画像として認識されやすい。したがって、ほとんどバラツキが発生しないように、形成面積は図１１０のＡ領域（０．５平方ミリメートル以内）にすることが好ましい。
【０６２３】
トランジスタ群６８１ｂを孫トランジスタ６３３ａとトランジスタ６３３ｂ間は電流でデータを受け渡し（電流受け渡し）をしているので、多少、距離は流れても構わない。この距離の範囲についても先の説明と同様である。第３の電流源（孫）を構成するトランジスタ６３３ａと第２の電流源（孫）を構成するトランジスタ６３３ｂとを、少なくとも８ｍｍ以内の距離に配置する。さらには、５ｍｍ以内に配置することが好ましい。
【０６２４】
図６９に、前記電流値制御用素子として、電子ボリウムで構成した場合を示す。電子ボリウムは抵抗６９１（電流制限および各基準電圧を作成する。抵抗６９１はポリシリで形成する）、デコーダ６９２、レベルシフタ６９３などで構成される。なお、電子ボリウムは電流を出力する。トランジスタ６４１はアナログスイッチ回路として機能する。
【０６２５】
また、電子ボリウム回路は、ＥＬ表示パネルの色数に応じて形成（もしくは配置）する。たとえば、ＲＧＢの３原色であれば、各色に対応する３つの電子ボリウム回路を形成（もしくは配置）し、各色を独立に調整できるようにすることが好ましい。しかし、１つの色を基準にする（固定する）場合は、色数−１分の電子ボリウム回路を形成（もしくは配置）する。
【０６２６】
図７６は、ＲＧＢの３原色を独立に基準電流を制御する抵抗素子６５１を形成（配置）した構成である。もちろん、抵抗素子６５１は電子ボリウムに置き換えてもよいことは言うまでもない。電流源６３１、電流源６３２などの親電流源、子電流源など基本（根本）となる電流源は図７６に図示する領域に電流出力回路７０４に密集して配置する。密集して配置することにより、各ソース信号線１８からの出力バラツキが低減する。図７６に図示するようにＩＣチップ（回路）１４の中央部に電流出力回路７０４に配置することのより、ＩＣチップ（回路）１４の左右に電流源６３１、６３２などから電流を均等に分配することが容易となる。したがって、左右の出力バラツキが発生しにくい。
【０６２７】
電流出力回路７０４は、Ｒ、Ｇ、Ｂごとに形成（配置）し、かつ、このＲＧＢの電流出力回路７０４Ｒ、７０４Ｇ、７０４Ｂも近接して配置する。また、各色（Ｒ、Ｇ、Ｂ）ごとに、図７３に図示する低電流領域の基準電流ＩＮＬを調整し、また、図７４に図示する低電流領域の基準電流ＩＮＨを調整する（図７９も参照のこと）。したがって、Ｒの電流出力回路７０４Ｒには低電流領域の基準電流ＩＮＬを調整するボリウム（もしくは、電圧出力もしくは電流出力の電子ボリウム）６５１ＲＬが配置され、高電流領域の基準電流ＩＮＨを調整するボリウム（もしくは、電圧出力もしくは電流出力の電子ボリウム）６５１ＲＨが配置される。同様に、Ｇの電流出力回路７０４Ｇには低電流領域の基準電流ＩＮＬを調整するボリウム（もしくは、電圧出力もしくは電流出力の電子ボリウム）６５１ＧＬが配置され、高電流領域の基準電流ＩＮＨを調整するボリウム（もしくは、電圧出力もしくは電流出力の電子ボリウム）６５１ＧＨが配置される。また、Ｂの電流出力回路７０４Ｂには低電流領域の基準電流ＩＮＬを調整するボリウム（もしくは、電圧出力もしくは電流出力の電子ボリウム）６５１ＢＬが配置され、高電流領域の基準電流ＩＮＨを調整するボリウム（もしくは、電圧出力もしくは電流出力の電子ボリウム）６５１ＢＨが配置される。
【０６２８】
なお、ボリウム６５１などは、ＥＬ素子１５の温特を補償できるように、温度で変化するように構成することが好ましい。また、図７９のガンマ特性で、折れ曲がり点が２点以上あるときは、各色の基準電流を調整する電子ボリウムあるいは抵抗などは３個以上にしてもよいことは言うまでもない。
【０６２９】
ＩＣチップの出力端子には、出力パッド７６１が形成または配置されている。この出力パッドと、表示パネルのソース信号線１８とが接続される。出力バッド７６１は、メッキ技術あるいはネイルヘッドボンダ技術によりバンプ（突起）が形成されている。突起の高さは１０μｍ以上４０μｍ以下の高さにする。
【０６３０】
前記バンプと各ソース信号線１８とは導電性接合層（図示せず）を介して電気的に接続されている。導電性接合層は接着剤としてエポキシ系、フェノール系等を主剤とし、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、カーボン（Ｃ）、酸化錫（ＳｎＯ２）などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。導電性接合層は、転写等の技術でバンプ上に形成する。また、バンブとソース信号線１８とをＡＣＦ樹脂で熱圧着される。なお、バンプあるいは出力パッド７６１とソース信号線１８との接続は、以上の方式に限定するものではない。また、アレイ基板上にＩＣ１４を積載せず、フィルムキャリヤ技術を用いたり、ポリイミドフィルム等を用いてソース信号線１８などと接続しても良い。
【０６３１】
図６９において、入力された４ビットの電流値制御用データ（ＤＩ）は、４ビットデコーダ回路６９２でデコードされる（分割数が６４必要であれば、６ビットにすることは言うまでもない。ここでは説明を容易にするため、４ビットとして説明をする）。その出力はレベルシフタ回路６９３により、ロジックレベルの電圧値からアナログレベルの電圧値に昇圧され、アナログスイッチ６４１に入力される。
【０６３２】
電子ボリウム回路の主構成部は、固定抵抗Ｒ０６９１ａと１６個の単位抵抗ｒ６９１ｂで構成されている。デコーダ回路６９２の出力は、１６個のアナログスイッチ６４１のいずれかに接続されており、デコーダ回路６９２の出力により、電子ボリウムの抵抗値が定まるように構成されている。すなわち、例えば、デコーダ回路６９２の出力が４であれば、電子ボリウムの抵抗値はＲ０＋５ｒとなる。この電子ボリウムの抵抗は、第１段電流源６３１の負荷となっており、アナログ電源ＡＶｄｄにプルアップされている。したがって、この電子ボリウムの抵抗値が変化すると、第１段電流源６３１の電流値が変化し、その結果、第２段電流源６３２の電流値が変化し、その結果、第３段電流源６３３の電流値も変化して、ドライバＩＣの出力電流はコントロールされることになる。
【０６３３】
なお、説明の都合上、電流値制御用データは４ビットとしたが、これは４ビットに固定されるものではなく、ビット数が多ければ多いほど、電流値の可変数は多くなることは言うまでもない。また、多段式カレントミラーの構成を３段として説明したが、これも３段に固定されるものではなく、任意の段数でもかまわないことは言うまでもない。
【０６３４】
また、温度変化により、ＥＬ素子の発光輝度が変化するという課題に対して、電子ボリウム回路の構成として、温度により抵抗値が変化する外付け抵抗６９１ａを具備させることが好ましい。温度により抵抗値が変化する外付け抵抗とは、サーミスタ、ポジスタなどが例示さえる。一般に、素子に流れる電流に応じて輝度が変化する発光素子は、温度特性を持っており、同じ電流値を流しても、その発光輝度は温度により変化する。そこで、温度により抵抗値が変化する外付け抵抗６９１ａを電子ボリウムに付けることにより、定電流出力の電流値を温度により変化させることができ、温度が変化しても発光輝度が常に一定にすることができる。
【０６３５】
なお、前記多段式カレントミラー回路が、赤（Ｒ）用、緑（Ｇ）用、青（Ｂ）用の３系統に分離することが好ましい。一般に有機ＥＬ等の電流駆動型発光素子では、Ｒ、Ｇ、Ｂで発光特性が異なる。従って、Ｒ、Ｇ、Ｂで同じ輝度にするためには、発光素子に流す電流値をＲ、Ｇ、Ｂでそれぞれ調整する必要がある。また、有機ＥＬ表示パネル等の電流駆動型発光素子では、Ｒ、Ｇ、Ｂで温度特性が異なる。従って、温度特性を補正するためのサーミスタ等の外部補助素子の特性も、Ｒ、Ｇ、Ｂでそれぞれ調整する必要がある。
【０６３６】
本発明では、前記多段式カレントミラー回路が、Ｒ用、Ｇ用、Ｂ用の３系統に分離されているので、発光特性や温度特性をＲ、Ｇ、Ｂでそれぞれ調整することができ、最適なホワイトバランスを得ることが可能である。
【０６３７】
先にも説明しているが、電流駆動方式では、黒表示時で、画素に書き込む電流が小さい。そのため、ソース信号線１８などに寄生容量があると、１水平走査期間（１Ｈ）に画素１６に十分な電流を書き込むことができないという問題点があった。一般に、電流駆動型発光素子では、黒レベルの電流値は数ｎＡ程度と微弱であるため、その信号値で数１０ｐＦ程度あると思われる寄生容量（配線負荷容量）を駆動することは困難である。この課題を解決するためには、ソース信号線１８に画像データを書き込む前に、プリチャージ電圧を印加し、ソース信号線１８の電位レベルを画素のＴＦＴ１１ａの黒表示電流（基本的にはＴＦＴ１１ａはオフ状態）にすることが有効である。このプリチャージ電圧の形成（作成）には、画像データの上位ビットをデコードすることにより、黒レベルの定電圧出力を行うことが有効である。
【０６３８】
図７０に、本発明のプリチャージ機能を有した電流出力方式のソースドライバ回路（ＩＣ）１４の一例を示す。図７０では、６ビットの定電流出力回路の出力段にプリチャージ機能を搭載した場合を示している。図７０において、プリチャージ制御信号は、画像データＤ０〜Ｄ５の上位３ビットＤ３、Ｄ４、Ｄ５がすべて０である場合をＮＯＲ回路７０２でデコードし、水平同期信号ＨＤによるリセット機能を有するドットクロックＣＬＫのカウンタ回路７０１の出力とのＡＮＤ回路７０３をとり、一定期間黒レベル電圧Ｖｐを出力するように構成されている。他の場合は、図６８などで説明した電流出力段７０４からの出力電流がソース信号線１８に印加される（ソース信号線１８からプログラム電流Ｉｗを吸収する）。この構成により、画像データが黒レベルに近い０階調目〜７階調目の場合、１水平期間のはじめの一定期間だけ黒レベルに相当する電圧が書き込まれて、電流駆動の負担が減り、書き込み不足を補うことが可能となる。なお、完全黒表示を０階調目とし、完全白表示を６３階調目とする（６４階調表示の場合）。
【０６３９】
なお、プリチャージを行う階調は、黒表示領域に限定すべきである。つまり、書き込み画像データを判定し、黒領域階調（低輝度、つまり、電流駆動方式では、書き込み電流が小さい（微小））を選択しプリチャージする（選択プリチャージ）。全階調データに対し、プリチャージすると、今度は、白表示領域で、輝度の低下（目標輝度に到達しない）が発生する。また、画像に縦筋が表示される。
【０６４０】
好ましくは、階調データの階調０から１／８の領域の階調で、選択プリチャージを行う（たとえば、６４階調の時は、０階調目から７階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む）。さらに、好ましくは、階調データの階調０から１／１６の領域の階調で、選択プリチャージを行う（たとえば、６４階調の時は、０階調目から３階調目までの画像データと時、プリチャージを行ってから、画像データを書き込む）。
【０６４１】
特に黒表示で、コントラストを高くするためには、階調０のみを検出してプリチャージする方式も有効である。極めて黒表示が良好になる。問題は、画面全体が階調１、２の場合に画面が黒浮きして見えることである。したがって、階調データの階調０から１／８の領域の階調と、一定の範囲で選択プリチャージを行う。
【０６４２】
なお、プリチャージの電圧、階調範囲は、Ｒ、Ｇ、Ｂで異ならせることも有効である。ＥＬ表示素子１５は、Ｒ、Ｇ、Ｂで発光開始電圧、発光輝度が異なっているからである。たとえば、Ｒは、階調データの階調０から１／８の領域の階調で、選択プリチャージを行う（たとえば、６４階調の時は、０１階調目から７階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む）。他の色（Ｇ、Ｂ）は、階調データの階調０から１／１６の領域の階調で、選択プリチャージを行う（たとえば、６４階調の時は、０階調目から３階調目までの画像データと時、プリチャージを行ってから、画像データを書き込む）などの制御を行う。また、プリチャージ電圧も、Ｒは７（Ｖ）であれば、他の色（Ｇ、Ｂ）は、７．５（Ｖ）の電圧をソース信号線１８に書き込むようにする。最適なプリチャージ電圧は、ＥＬ表示パネルの製造ロットで異なることが多い。したがって、プリチャージ電圧は、外部ボリウムなどで調整できるように構成しておくことが好ましい。この調整回路も電子ボリウム回路を用いることにより容易に実現できる。
【０６４３】
また、全くプリチャージしない第０モード、階調０のみをプリチャージする第１モード、階調０から階調３の範囲でプリチャージする第２モード、階調０から階調７の範囲でプリチャージする第３モード、全階調の範囲でプリチャージする第４モードなどを設定し、これらをコマンドで切り替えるように構成することが好ましい。これらは、ソースドライバ回路（ＩＣ）１４内においてロジック回路を構成（設計）することにより容易に実現できる。
【０６４４】
図７５は選択プリチャージ回路部の具体化構成図である。ＰＶはプリチャージ電圧の入力端子である。外部入力あるいは、電子ボリウム回路におり、Ｒ、Ｇ、Ｂで個別のプリチャージ電圧が設定される。なお、Ｒ、Ｇ、Ｂで個別のプリチャージ電圧を設定するとしたがこれに限定するものではない。Ｒ、Ｇ、Ｂで共通であってもよい。プリチャージ電圧は、画素１６の駆動ＴＦＴ１１ａのＶｔに相関するものであり、この画素１６はＲ、Ｇ、Ｂ画素で同一だからである。逆には、画素１６の駆動ＴＦＴ１１ａのＷ／Ｌ比などがＲ、Ｇ、Ｂで異ならせている（異なった設計となっている）場合は、プリチャージ電圧を異なった設計に対応して調整することが好ましい。たとえば、Ｌが大きくなれば、ＴＦＴ１１ａのダイオード特性は悪くなり、ソース−ドレイン（ＳＤ）電圧は大きくなる。したがって、プリチャージ電圧は、ソース電位（Ｖｄｄ）に対して低く設定する必要がある。
【０６４５】
プリチャージ電圧ＰＶはアナログスイッチ７３１に入力されている。このアナログスイッチのＷ（チャンネル幅）はオン抵抗を低減するために、１０μｍ以上にする必要がある。しかし、あまりＷが大きいと、寄生容量も大きくなるので１００μｍ以下にする。さらに好ましくは、チャンネル幅Ｗは１５μｍ以上６０μｍ以下にすることが好ましい。以上の事項は図７５のスイッチ６４１ｂのアナログスイッチ７３１、図７３のアナログスイッチ７３１にも適用される。
【０６４６】
スイッチ６４１ａはプリチャージイネーブル（ＰＥＮ）信号、選択プリチャージ信号（ＰＳＬ）と、図７４のロジック信号の上位３ビット（Ｈ５、Ｈ４、Ｈ３）で制御される。一例としたロジック信号の上位３ビット（Ｈ５、Ｈ４、Ｈ３）の意味は、上位３ビットが“０”の時に選択プリチャージが実施されるようにしたためである。つまり、下位３ビットが“１”の時（階調０から階調７）の時を選択してプリチャージが実施されるように構成している。
【０６４７】
なお、この選択プリチャージは、階調０のみをプリチャージするとか、階調０から階調７の範囲でプリチャージするとか固定してもよいが、低階調流域（図７９の階調０から階調Ｒ１もしくは階調（Ｒ１−１））を選択プリチャージするというように、低階調領域と連動させてもよい。つまり、選択プリチャージは、低階調領域が階調０から階調Ｒ１の時はこの範囲で実施し、低階調領域が階調０から階調Ｒ２の時はこの範囲で実施するように連動させて実施する。なお、この制御方式の方が他の方式に比較して、ハード規模が小さくなる。
【０６４８】
以上の信号の印加状態により、スイッチ６４１ａがオンオフ制御され、スイッチ６４１ａオンの時、プリチャージ電圧ＰＶがソース信号線１８に印加される。なお、プリチャージ電圧ＰＶを印加する時間は、別途形成したカウンタ（図示せず）により設定される。このカウンタはコマンドにより設定できるように構成されている。また、プリチャージ電圧の印加時間は１水平走査期間（１Ｈ）の１／１００以上１／５以下の時間に設定することが好ましい。たとえば、１Ｈが１００μｓｅｃとすれば、１μｓｅｃ以上２０μｓｅｃとする。さらに好ましくは、２μｓｅｃ以上１０μｓｅｃとする。
【０６４９】
また、プリチャージ印加時間は、Ｒ、Ｇ、Ｂで異ならせたりすることも良好な結果が得られる。たとえば、Ｒのプリチャージ時間をＧ、Ｂのプリチャージ時間よりも長くするなどである。これば、有機ＥＬなどでは、ＲＧＢの各材料で発光開始時間などが異なるからである。また、次にソース信号線１８に印加する画像データにより、プリチャージ電圧ＰＶ印加時間を可変することによっても良好な結果が得られる。たとえば、完全黒表示の階調０では印加時間を長くし、階調４ではそれよりも短くするなどである。また、１Ｈ前の画像データと次に印加する画像データの差を考慮して、印加時間を設定することも良好な結果を得ることができる。たとえば、１Ｈ前にソース信号線に画素を白表示にする電流と書き込み、次の１Ｈに、画素に黒表示にする電流を書き込む時は、プリチャージ時間を長くする。黒表示の電流は微小であるからである。逆に、１Ｈ前にソース信号線に画素を黒表示にする電流と書き込み、次の１Ｈに、白素に黒表示にする電流を書き込む時は、プリチャージ時間を短くするか、もしくはプリチャージを停止する（行わない）。白表示の書き込み電流は大きいからである。
【０６５０】
また、印加する画像データに応じてプリチャージ電圧を変化かえることも有効である。黒表示の書き込み電流は微小であり、白表示の書き込み電流は大きいからである。したがって、低階調領域になるにしたがって、プリチャージ電圧を高く（Ｖｄｄに対して。なお、画素ＴＦＴ１１ａがＰチャンネルの時）し、高階調領域になるにしたがって、プリチャージ電圧を低く（画素ＴＦＴ１１ａがＰチャンネルの時）する。
【０６５１】
プログラム電流オープン端子（ＰＯ端子）が“０”の時は、スイッチ６４１ｂがオフ状態となり、ＩＬ端子およびＩＨ端子とソース信号線１８とは切り離される（Ｉｏｕｔ端子が、ソース信号線１８と接続されている）。したがって、プログラム電流Ｉｗはソース信号線１８には流れない。ＰＯ端子はプログラム電流Ｉｗをソース信号線に印加している時は、“１”とし、スイッチ６４１ｂをオンして、プログラム電流Ｉｗをソース信号線１８に流す。
【０６５２】
ＰＯ端子に“０”を印加し、スイッチ６４１ｂをオープンにする時は、表示領域のいずれの画素行も選択されていない時である。電流源６３４は入力データ（Ｄ０〜Ｄ５）に基づいて電流をたえず、ソース信号線１８から引き込んでいる。この電流が選択された画素１６のＶｄｄ端子からＴＦＴ１１ａを介してソース信号線１８に流れ込む電流である。したがって、いずれの画素行も選択されていない時は、画素１６からソース信号線１８に電流が流れる経路がない。いずれの画素行も選択されていない時とは、任意の画素行が選択され、次の画素行が選択されるまでの間に発生する。なお、このようないずれの画素（画素行）も選択されず、ソース信号線１８に流れ込む（流れ出す）経路がない状態を、全非選択期間と呼ぶ。
【０６５３】
この状態で、ＩＯＵＴ端子がソース信号線１８に接続されていると、オンしている単位電流源６３４（実際にはオンしているのはＤ０〜Ｄ５端子のデータにより制御されるスイッチ６４１であるが）に電流が流れる。そのため、ソース信号線１８の寄生容量に充電された電荷が放電し、ソース信号線１８の電位が、急激に低下する。
【０６５４】
以上のように、ソース信号線１８の電位が低下すると、本来ソース信号線１８に書き込む電流により、元の電位まで回復するのに時間を要するようになってしまう。
【０６５５】
この課題を解決するため、本発明は、全非選択期間に、ＰＯ端子に“０”を印加し、図７５のスイッチ６４１ｂをオフとして、ＩＯＵＴ端子とソース信号線１８とを切り離す。切り離すことにより、ソース信号線１８から電流源６３４に電流が流れ込むことはなくなるから、全非選択期間にソース信号線１８の電位変化は発生しない。以上のように、全非選択期間にＰＯ端子を制御し、ソース信号線１８から電流源を切り離すことにより、良好な電流書き込みを実施することができる。
【０６５６】
また、画面に白表示領域（一定の輝度を有する領域）の面積（白面積）と、黒表示領域（所定以下の輝度の領域）の面積（黒面積）が混在し、白面積と黒面積の割合が一定の範囲の時、プリチャージを停止するという機能を付加することは有効である（適正プリチャージ）。この一定の範囲で、画像に縦筋が発生するからである。もちろん、逆に一定の範囲で、プリチャージするという場合もある。また、画像が動いた時、画像がノイズ的になるからである。適正プリチャージは、演算回路で白面積と黒面積に該当する画素のデータをカウント（演算）することにより、容易に実現することができる。また、適正プリチャージは、Ｒ、Ｇ、Ｂで異ならせることも有効である。ＥＬ表示素子１５は、Ｒ、Ｇ、Ｂで発光開始電圧、発光輝度が異なっているからである。たとえば、Ｒは、所定輝度の白面積：所定輝度の黒面積の比が１：２０以上でプリチャージを停止または開始し、ＧとＢは、所定輝度の白面積：所定輝度の黒面積の比が１：１６以上でプリチャージを停止または開始するという構成である。なお、実験および検討結果によれば、有機ＥＬパネルの場合、所定輝度の白面積：所定輝度の黒面積の比が１：１００以上（つまり、黒面積が白面積の１００倍以上）でプリチャージを停止することが好ましい。さらには、所定輝度の白面積：所定輝度の黒面積の比が１：２００以上（つまり、黒面積が白面積の２００倍以上）でプリチャージを停止することが好ましい。
【０６５７】
プリチャージ電圧ＰＶは、画素１６の駆動ＴＦＴ１１ａがＰチャンネルの場合、Ｖｄｄ（図１を参照）に近い電圧をソースドライバ回路（ＩＣ）１４から出力する必要がある。しかし、このプリチャージ電圧ＰＶがＶｄｄに近いほど、ドライバ回路（ＩＣ）１４は高耐圧プロセスの半導体を使用する必要がある（高耐圧といっても、５（Ｖ）〜１０（Ｖ）であるが、しかし、５（Ｖ）耐圧を超えると、半導体プロセス価格は高くなる点が課題である。したがって、５（Ｖ）耐圧のプロセスを採用することのより高精細、低価格のプロセスを使用することができる）。
【０６５８】
画素１６の駆動用ＴＦＴ１１ａのダイオード特性が良好で白表示のオン電流が確保した時、５（Ｖ）以下であれば、ソースドライバＩＣ１４も５（Ｖ）プロセスを使用できるから問題は発生しない。しかし、ダイオード特性が５（Ｖ）を越えると時、問題となる。特に、プリチャージは、ＴＦＴ１１ａのソース電圧Ｖｄｄに近いプリチャージ電圧ＰＶを印加する必要があるので、ＩＣ１４から出力することができなくなる。
【０６５９】
図９２は、この課題を解決するパネル構成である。図９２では、アレイ７１側にスイッチ回路６４１を形成している。ソースドライバＩＣ１４からは、スイッチ６４１のオンオフ信号を出力する。このオンオフ信号は、アレイ７１に形成されたレベルシフト回路６９３で昇圧され、スイッチ６４１をオンオフ動作させる。なお、スイッチ６４１およびレベルシフト回路６９３が画素のＴＦＴを形成するプロセスで同時に、もしくは順次に、形成する。もちろん、外付け回路（ＩＣ）で別途形成し、アレイ７１上に実装などしてもよい。
【０６６０】
オンオフ信号は、先に説明（図７５など）したプリチャージ条件に基づいて、ＩＣ１４の端子７６１ａから出力される。したがって、プリチャージ電圧の印加、駆動方法は図９２の実施例においても適用できることは言うまでもない。端子７６１ａから出力される電圧（信号）は、５（Ｖ）以下と低い。この電圧（信号）がレベルシフタ回路６９３でスイッチ６４１のオンオフロジックレベルまで振幅が大きくされる。
【０６６１】
以上のように構成することにより、ソースドライバ回路（ＩＣ）１４はプログラム電流Ｉｗを駆動できる動作電圧範囲の電源電圧で十分になる。プリチャージ電圧ＰＶは、動作電圧が高いアレイ基板７１で課題はなくなる。したがって、プリチャージもＶｄｄ電圧まで十分印加できるようになる。
【０６６２】
図８９のスイッチ回路６４１もソースドライバ回路（ＩＣ）１４内に形成（配置）するとなると耐圧が問題となる。たとえば、画素１６のＶｄｄ電圧が、ＩＣ１４の電源電圧よりも高い場合、ＩＣ１４の端子７６１にＩＣ１４を破壊するような電圧が印加される危険があるからである。
【０６６３】
この課題を解決する実施例が図９１の構成である。アレイ基板７１にスイッチ回路６４１を形成（配置）している。スイッチ回路６４１の構成などは図９２で説明した構成、仕様などと同一または近似である。
【０６６４】
スイッチ６４１はＩＣ１４の出力よりも先で、かつソース信号線１８の途中に配置されている。スイッチ６４１がオンすることにより、画素１６をプログラムする電流Ｉｗがソースドライバ回路（ＩＣ）１４に流れ込む。スイッチ６４１がオフすることにより、ソースドライバ回路（ＩＣ）１４はソース信号線１８から切り離される。このスイッチ６４１を制御することにより、図９０に図示する駆動方式などを実施することができる。
【０６６５】
図９２と同様に端子７６１ａから出力される電圧（信号）は、５（Ｖ）以下と低い。この電圧（信号）がレベルシフタ回路６９３でスイッチ６４１のオンオフロジックレベルまで振幅が大きくされる。
【０６６６】
以上のように構成することにより、ソースドライバ回路（ＩＣ）１４はプログラム電流Ｉｗを駆動できる動作電圧範囲の電源電圧で十分になる。また、スイッチ６４１もアレイ７１の電源電圧で動作するため、画素１６からＶｄｄ電圧がソース信号線１８に印加されてもスイッチ６４１が破壊することはなく、また、ソースドライバ回路（ＩＣ）１４が破壊されることもない。
【０６６７】
なお、図９１のソース信号線１８の途中に配置（形成）されたスイッチ６４１とプリチャージ電圧ＰＶ印加用スイッチ６４１の双方をアレイ基板７１に形成（配置）してもよいことは言うまでもない（図９１＋図９２の構成）。
【０６６８】
以前にも説明したが、図１のように画素１６の駆動用ＴＦＴ１１ａ、選択ＴＦＴ（１１ｂ、１１ｃ）がＰチャンネルＴＦＴの場合は、突き抜け電圧が発生する。これは、ゲート信号線１７ａの電位変動が、選択ＴＦＴ（１１ｂ、１１ｃ）のＧ−Ｓ容量（寄生容量）を介して、コンデンサ１９の端子に突き抜けるためである。Ｐチャンネルトランジスタ１１ｂがオフするときにはＶｇｈ電圧となる。そのため、コンデンサ１９の端子電圧がＶｄｄ側に少しシフトする。そのため、トランジスタ１１ａのゲート（Ｇ）端子電圧は上昇し、より黒表示となる。
【０６６９】
しかし、反面、第１階調の完全黒表示は実現できるが、第２階調などは表示しにくいことになる。もしくは、第１階調から第２階調まで大きく階調飛びが発生したり、特定の階調範囲で黒つぶれが発生したりする。
【０６７０】
この課題を解決する構成が、図７１の構成である。出力電流値を嵩上げする機能を有することを特徴としている。嵩上げ回路７１１の主たる目的は、突き抜け電圧の補償である。また、画像データが黒レベル０であっても、ある程度（数１０ｎＡ）電流が流れるようにし、黒レベルの調整にも用いることができる。
【０６７１】
基本的には、図７１は、図６４の出力段に嵩上げ回路（図７１の点線で囲まれた部分）を追加したものである。図７１は、電流値嵩上げ制御信号として３ビット（Ｋ０、Ｋ１、Ｋ２）を仮定したものであり、この３ビットの制御信号により、孫電流源の電流値の０〜７倍の電流値を出力電流に加算することが可能である。
【０６７２】
以上が本発明のソースドライバ回路（ＩＣ）１４の基本的な概要である。以後、さらに詳細に本発明のソースドライバ回路（ＩＣ）１４について説明をする。
【０６７３】
ＥＬ素子１５に流す電流Ｉ（Ａ）と発光輝度Ｂ（ｎｔ）とは線形の関係がある。つまり、ＥＬ素子１５に流す電流Ｉ（Ａ）と発光輝度Ｂ（ｎｔ）とは比例する。電流駆動方式では、１ステップ（階調刻み）は、電流（電流源６３４（１単位））である。
【０６７４】
人間の輝度に対する視覚は２乗特性をもっている。つまり、２乗の曲線で変化する時、明るさは直線的に変化しているように認識される。しかし、図８３の関係であると、低輝度領域でも高輝度領域でも、ＥＬ素子１５に流す電流Ｉ（Ａ）と発光輝度Ｂ（ｎｔ）とは比例する。したがって、１ステップきざみづつ変化させると、低階調部（黒領域）では、１ステップに対する輝度変化が大きい（黒飛びが発生する）。高階調部（白領域）は、ほぼ２乗カーブの直線領域と一致するので、１ステップに対する輝度変化は等間隔で変化しているように認識される。以上のことから、電流駆動方式（１ステップが電流きざみの場合）において（電流駆動方式のソースドライバ回路（ＩＣ）１４において）、黒表示領域が課題となる。
【０６７５】
この課題に対して、本発明は、図７９に図示するように、低階調領域（階調０（完全黒表示）から階調（Ｒ１））の電流出力の傾きを小さくし、高階調領域（階調（Ｒ１）から最大階調（Ｒ））の電流出力の傾きを大きくする。つまり、低階調領域では、１階調あたりに（１ステップ）増加する電流量と小さくする。高階調領域では、１階調あたりに（１ステップ）増加する電流量と大きくする。図７９の２つの階調領域で１ステップあたりに変化する電流量を異ならせることにより、階調特性が２乗カーブに近くなり、低階調領域での黒飛びの発生はない。以上の図７９などに図示する、階調−電流特性カーブをガンマカーブと呼ぶ。
【０６７６】
なお、以上の実施例では、低階調領域と高階調領域の２段階の電流傾きとしたが、これに限定するものではない。３段階以上であっても良いことは言うまでもない。しかし、２段階の場合は回路構成が簡単になるので好ましいことは言うまでもない。
【０６７７】
本発明の技術的思想は、電流駆動方式のソースドライバ回路（ＩＣ）などにおいて（基本的には電流出力で階調表示を行う回路である。したがって、表示パネルがアクティブマトリックス型に限定されるものではなく、単純マトリックス型も含まれる。）、階調１ステップあたりの電流増加量が複数存在させることである。
【０６７８】
ＥＬなどの電流駆動型の表示パネルは、印加される電流量に比例して表示輝度が変化する。したがって、本発明のソースドライバ回路（ＩＣ）１４では、１つの電流源（１単位）６３４に流れるもととなる基準電流を調整することにより、容易に表示パネルの輝度を調整することができる。
【０６７９】
ＥＬ表示パネルでは、Ｒ、Ｇ、Ｂで発光効率が異なり、また、ＮＴＳＣ基準に対する色純度がずれている。したがって、ホワイトバランスを最適にするためにはＲＧＢの比率を適正に調整する必要がある。調整は、ＲＧＢのそれぞれの基準電流を調整することにより行う。たとえば、Ｒの基準電流を２μＡにし、Ｇの基準電流を１．５μＡにし、Ｂの基準電流を３．５μＡにする。基準電流は、なお、本発明のドライバでは、図６７の第１段の電流源６３１のカラントミラー倍率を小さくし（たとえば、基準電流が１μＡであれば、トランジスタ６３２ｂに流れる電流を１／１００の１０ｎＡにするなど）、外部から調整する基準電流の調整精度をラフにできるようにし、かつ、チップ内の微小電流の精度を効率よく調整できるように構成している。
【０６８０】
図７９のガンマカーブを実現できるように、低階調領域の基準電流の調整回路と高階調領域の基準電流の調整回路を具備している。また、ＲＧＢで独立に調整できるように、ＲＧＢごとに低階調領域の基準電流の調整回路と高階調領域の基準電流の調整回路を具備している。もちろん、１色を固定し、他の色の基準電流を調整することによりホワイトバランスを調整する時は、２色（たとえば、Ｇを固定している場合は、Ｒ、Ｂ）を調整する低階調領域の基準電流の調整回路と高階調領域の基準電流の調整回路を具備させればよい。
【０６８１】
電流駆動方式は、図８３にも図示したように、ＥＬに流す電流Ｉと輝度の関係は直線の関係がある。したがって、ＲＧＢの混合によるホワイトバランスの調整は、所定の輝度の一点でＲＧＢの基準電流を調整するだけでよい。つまり、所定の輝度の一点でＲＧＢの基準電流を調整し、ホワイトバランスを調整すれば、基本的には全階調にわたりホワイトバランスがとれている。
【０６８２】
しかし、図７９のガンマカーブの場合は、少し注意が必要である。まず、ＲＧＢのホワイトバランスを取るためには、ガンマカーブの折れ曲がり位置（階調Ｒ１）をＲＧＢで同一にする必要がある（逆に言えば、電流駆動方式では、ガンマカーブの相対的な関係をＲＧＢで同一にできるということになる）。また、低階調領域の傾きと高階調領域の傾きとの比率をＲＧＢで、一定にする必要がある（つまり、電流駆動方式では、ガンマカーブの相対的な関係をＲＧＢで同一にできるということになる）。たとえば、低階調領域で１階調あたり１０ｎＡ増加（低階調領域でのガンマカーブの傾き）し、高階調領域で１階調あたり５０ｎＡ増加（高階調領域でのガンマカーブの傾き）する（なお、高階調領域で１階調あたり電流増加量／低階調領域で１階調あたり電流増加量をガンマ電流比率と呼ぶ。この実施例では、ガンマ電流比率は、５０ｎＡ／１０ｎＡ＝５である）。すると、ＲＧＢでガンマ電流比率を同一にする。つまり、ＲＧＢでは、ガンマ電流比率を同一にした状態でＥＬ素子１５に流れる電流を調整するように構成する。
【０６８３】
図８０ではそのガンマカーブの例である。図８０（ａ）では、低階調部と高階調部とも１階調あたりの電流増加が大きい。図８０（ｂ）では、低階調部と高階調部とも１階調あたりの電流増加は図８０（ａ）に比較して小さい。ただし、図８０（ａ）、図８０（ｂ）ともガンマ電流比率は同一にしている。このようにガンマ電流比率を、ＲＧＢで同一に維持したまま調整することは、各色ごとに、低階調部に印加する基準電流を発生する定電流回路と、高階調部に印加する基準電流を発生する定電流回路とを作製し、これらを相対的に流す電流を調整するボリウムを作製（配置）すればよいからである。
【０６８４】
図７７はガンマ電流比率を維持したまま、出力電流を可変する回路構成である。電流制御回路７７２で低電流領域の基準電流源７７１Ｌと高電流領域の基準電流源７７１Ｈとのガンマ電流比率を維持したまま、電流源６３３Ｌ、６３３Ｈに流れる電流を変化させる。
【０６８５】
また、図７８に図示するように、ＩＣチップ（回路）１４内に形成した温度検出回路７８１で相対的な表示パネルの温度を検出することが好ましい。有機ＥＬ素子は、ＲＧＢを構成する材料により温度特性が異なるからである。この温度の検出は、バイポーラトランジスタの接合部の状態が温度により変化し、出力電流が温度により変化することを利用する。この検出した温度を各色ごとに配置（形成）した温度制御回路７８２にフィードバックし、電流制御回路７７２により温度補償を行う。
【０６８６】
なお、ガンマ比率は、検討により、３以上１０以下の関係にすることが適切である。さらに好ましくは、４以上８以下の関係にすることが適切である。特にガンマ電流比率は５以上７以下の関係を満足させることが好ましい。これを第１の関係と呼ぶ。
【０６８７】
また、低階調部と高階調部との変化ポイント（図７９の階調Ｒ１）は、最大階調数Ｋの１／３２以上１／４以下に設定するのが適切である（たとえば、最大階調数Ｋが６ビットの６４階調とすれば、６４／３２＝２階調番目以上、６４／４＝１６階調番目以下にする）。さらに好ましくは、低階調部と高階調部との変化ポイント（図７９の階調Ｒ１）は、最大階調数Ｋの１／１６以上１／４以下に設定するのが適切である（たとえば、最大階調数Ｋが６ビットの６４階調とすれば、６４／１６＝４階調番目以上、６４／４＝１６階調番目以下にする）。さらに好ましくは、最大階調数Ｋの１／１０以上１／５以下に設定するのが適切である（なお、計算により小数点以下が発生する場合は切り捨てる。たとえば、最大階調数Ｋが６ビットの６４階調とすれば、６４／１０＝６階調番目以上、６４／５＝１２階調番目以下にする）。以上の関係を第２の関係と呼ぶ。なお、以上の説明は、２つの電流領域のガンマ電流比率の関係である。しかし、以上の第２の関係は、３つ以上の電流領域のガンマ電流比率がある（つまり、折れ曲がり点が２箇所以上ある）場合にも適用される。つまり、３つ以上の傾きに対し、任意の２つの傾きに対する関係に適用すればよい。
【０６８８】
以上の第１の関係と第２の関係の両方を同時に満足させることにより、黒飛びがなく良好な画像表示を実現できる。
【０６８９】
図８２は、本発明の電流駆動方式のソースドライバ回路（ＩＣ）１４を１つの表示パネルに複数個用いた実施例である。本発明のソースドライバＩＣ１４は複数のドライバＩＣ１４を用いることを想定した、スレーブ／マスター（Ｓ／Ｍ）端子を具備している。Ｓ／Ｍ端子をＨレベルにすることによりマスターチップとして動作し、基準電流出力端子（図示せず）から、基準電流を出力する。この電流がスレーブのＩＣ１４（１４ａ、１４ｃ）の図７３、図７４のＩＮＬ、ＩＮＨ端子に流れる電流となる。Ｓ／Ｍ端子をＬレベルにすることによりＩＣ１４はスレーブチップとして動作し、基準電流入力端子（図示せず）から、マスターチップの基準電流を受け取る。この電流が図７３、図７４のＩＮＬ、ＩＮＨ端子に流れる電流となる。
【０６９０】
基準電流入力端子、基準電流出力端子間で受け渡される基準電流は、各色の低階調領域と高階調領域の２系統である。したがって、ＲＧＢの３色では、３×２で６系統となる。なお、上記の実施例では、各色２系統としたがこれに限定するものではなく、各色３系統以上であっても良い。
【０６９１】
本発明の電流駆動方式では、図８１に図示するように、折れ曲がり点（階調Ｒ１など）を変更できるように構成している。図８１（ａ）では、階調Ｒ１で低階調部と高階調部とを変化させ、図８１（ｂ）では、階調Ｒ２で低階調部と高階調部とを変化させている。このように、折れ曲がり位置を複数箇所で変化できるようにしている。
【０６９２】
具体的には、本発明では６４階調表示を実現できる。折れ曲がり点（Ｒ１）は、なし、２階調目、４階調目、８階調目、１６階調目としている。なお、完全黒表示を階調０としているため、折れ曲がり点は２、４、８、１６となるのであって、完全に黒表示の階調を階調１とするのであれば、折れ曲がり点は、３、５、９、１７、３３となる。以上のように、折れ曲がり位置を２の倍数の箇所（もしくは、２の倍数＋１の箇所：完全黒表示を階調１とした場合）でできるように構成することにより、回路構成が容易になるという効果が発生する。
【０６９３】
図７３は低電流領域の電流源回路部の構成図である。また、図７４は高電流領域の電流源部および嵩上げ電流回路部の構成図である。図７３に図示するように低電流源回路部は基準電流ＩＮＬが印加され、基本的にはこの電流が単位電流となり、入力データＬ０〜Ｌ４により、電流源６３４が必要個数動作し、その総和として低電流部のプログラム電流ＩｗＬが流れる。
【０６９４】
また、図７４に図示するように高電流源回路部は基準電流ＩＮＨが印加され、基本的にはこの電流が単位電流となり、入力データＨ０〜Ｌ５により、電流源６３４が必要個数動作し、その総和として低電流部のプログラム電流ＩｗＨが流れる。
【０６９５】
嵩上げ電流回路部も同様であって、図７４に図示するように基準電流ＩＮＨが印加され、基本的にはこの電流が単位電流となり、入力データＡＫ０〜ＡＫ２により、電流源６３４が必要個数動作し、その総和として嵩上げ電流に対応する電流ＩｗＫが流れる
ソース信号線１８に流れるプログラム電流ＩｗはＩｗ＝ＩｗＨ＋ＩｗＬ＋ＩｗＫである。なお、ＩｗＨとＩｗＬの比率、つまりガンマ電流比率は、先にも説明した第１の関係を満足させるようにする。
【０６９６】
なお、図７３、図７４に図示するようにオンオフスイッチ６４１は、インバータ７３２とＰチャンネルトランジスタとＮチャンネルトランジスタからなるアナログスイッチ７３１から構成される。このようにスイッチ６４１を、インバータ７３２とＰチャンネルトランジスタとＮチャンネルトランジスタからなるアナログスイッチ７３１から構成することにより、オン抵抗を低下することができ、電流源６３４とソース信号線１８間の電圧降下が極めて小さくすることができる。
【０６９７】
図７３の低電流回路部と図７４の高電流回路部の動作について説明をする。本発明のソースドライバ回路（ＩＣ）１４は、低電流回路部Ｌ０〜Ｌ４の５ビットで構成され、高電流回路部Ｈ０〜Ｈ５の６ビットで構成される。なお、回路の外部から入力されるデータはＤ０〜Ｄ５の６ビット（各色６４階調）である。この６ビットデータをＬ０〜Ｌ４の５ビット、高電流回路部Ｈ０〜Ｈ５の６ビットに変換してソース信号線に画像データに対応するプログラム電流Ｉｗを印加する。つまり、入力６ビットデータを、５＋６＝１１ビットデータに変換をしている。したがって、高精度のガンマカーブを形成できる。
【０６９８】
以上のように、入力６ビットデータを、５＋６＝１１ビットデータに変換をしている。本発明では、高電流領域の回路のビット数（Ｈ）は、入力データ（Ｄ）のビット数と同一にし、低電流領域の回路のビット数（Ｌ）は、入力データ（Ｄ）のビット数−１としている。なお、低電流領域の回路のビット数（Ｌ）は、入力データ（Ｄ）のビット数−２としてもよい。このように構成することにより、低電流領域のガンマカーブと、高電流領域のガンマカーブとが、ＥＬ表示パネルの画像表示に最適になる。
【０６９９】
以下、低電流領域の回路制御データ（Ｌ０〜Ｌ４）と高電流領域の回路制御データ（Ｈ０〜Ｈ４）との制御方法について、図８４から図８６を参照しながら説明をする。
【０７００】
本発明は図７３の図７３のＬ４端子に接続された、電流源６３４ａの動作に特徴がある。この６３４ａは１単位の電流源となる１つのトランジスタで構成されている。このトランジスタをオンオフさせることにより、プログラム電流Ｉｗの制御（オンオフ制御）が容易になる。
【０７０１】
図８４は、低電流領域と高電流領域を階調４で切り替える場合の低電流側信号線（Ｌ）と高電流側信号線（Ｈ）との印加信号である。なお、図８４から図８６において、階調０から１８まで図示しているが、実際は６３階調目まである。したがって、各図面において階調１８以上は省略している。また、表の“１”の時にスイッチ６４１がオンし、該当電流源６３４とソース信号線１８とが接続され、表の“０”の時にスイッチ６４１がオフするとしている。
【０７０２】
図８４において、完全黒表示の階調０の場合は、（Ｌ０〜Ｌ４）＝（０、０、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、すべてのスイッチ６４１はオフ状態であり、ソース信号線１８にはプログラム電流Ｉｗ＝０である。
【０７０３】
階調１では、（Ｌ０〜Ｌ４）＝（１、０、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の１つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７０４】
階調２では、（Ｌ０〜Ｌ４）＝（０、１、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の２つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７０５】
階調３では、（Ｌ０〜Ｌ４）＝（１、１、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の２つのスイッチ６４１Ｌａ、６４１Ｌｂがオンし、３つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７０６】
階調４では、（Ｌ０〜Ｌ４）＝（１、１、０、０、１）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の３つのスイッチ６４１Ｌａ、６４１Ｌｂ、６４１Ｌｅがオンし、４つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７０７】
階調５以上では、低電流領域（Ｌ０〜Ｌ４）＝（１、１、０、０、１）は変化がない。しかし、高電流領域において、階調５では（Ｈ０〜Ｈ５）＝（１、０、０、０、０）であり、スイッチ６４１Ｈａがオンし、高電流領域の１つの単位電流源６４１がソース信号線１８と接続されている。また、階調６では（Ｈ０〜Ｈ５）＝（０、１、０、０、０）であり、スイッチ６４１Ｈｂがオンし、高電流領域の２つの単位電流源６４１がソース信号線１８と接続される。同様に、階調７では（Ｈ０〜Ｈ５）＝（１、１、０、０、０）であり、２つのスイッチ６４１Ｈａスイッチ６４１Ｈｂがオンし、高電流領域の３つの単位電流源６４１がソース信号線１８と接続される。さらに、階調８では（Ｈ０〜Ｈ５）＝（０、０、１、０、０）であり、１つのスイッチ６４１Ｈｃがオンし、高電流領域の４つの単位電流源６４１がソース信号線１８と接続される。以後、図８４のように順次スイッチ６４１がオンオフし、プログラム電流Ｉｗがソース信号線１８に印加される。
【０７０８】
以上の動作で特徴てきなのは、折れ曲がり点（低電流領域と高電流領域の切り換わり点、正確には、プログラム電流Ｉｗとしては、高電流領域の階調の場合、低電流ＩｗＬが加算されているので、切換り点という表現は正しくない（また、嵩上げ電流ＩｗＫも加算される）。つまり、高階調部の階調では、低階調部の電流に加算されて、高階調部のステップ（階調）に応じた電流がプログラム電流Ｉｗとなっているのである。１ステップの階調（電流が変化する点あるいはポイントもしくは位置というべきであろう）を境として、低電流領域の制御ビット（Ｌ）が変化しない点である。また、この時、図７３のＬ４端子に“１”となり、スイッチ６４１ｅがオンし、トランジスタ６３４ａに電流が流れている点である。
【０７０９】
したがって、図８４の階調４では低階調部の単位トランジスタ（電流源）６３４が４個動作している。そして、階調５では、低階調部の単位トランジスタ（電流源）６３４が４個動作し、かつ高階調部のトランジスタ（電流源）６３４が１個動作している。以後同様に、階調６では、低階調部の単位トランジスタ（電流源）６３４が４個動作し、かつ高階調部のトランジスタ（電流源）６３４が２個動作する。したがって、折れ曲がりポイントである階調５以上では、折れ曲がりポイント以下の低階調領域の電流源６３４が階調分（この場合、４個）オンし、これに加えて、順次、高階調部の電流源６３４が階調に応じた個数順次オンしていく。
【０７１０】
したがって、図７３のＬ４端子のトランジスタ６３４ａの１個は有用に作用していることがわかる。このトランジスタ６３４ａがないと、階調３の次に、高階調部のトランジスタ６３４が１個オンする動作になる。そのため、切り替わりポイントが４、８、１６というように２の乗数にならない。２の乗数は１信号にみが“１”となった状態である。したがって、２の重み付けの信号ラインが“１”となったという条件判定がやりやすい。そのため、条件判定のハード規模が小さくすることができる。つまり、ＩＣチップの論理回路が簡略化し、結果としてチップ面積小さいＩＣを設計できるのである（低コスト化が可能である）。
【０７１１】
図８５は、低電流領域と高電流領域を階調８で切り替える場合の低電流側信号線（Ｌ）と高電流側信号線（Ｈ）との印加信号の説明図である。
【０７１２】
図８５において、完全黒表示の階調０の場合は、図８４と同様であり、（Ｌ０〜Ｌ４）＝（０、０、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、すべてのスイッチ６４１はオフ状態であり、ソース信号線１８にはプログラム電流Ｉｗ＝０である。
【０７１３】
同様に階調１では、（Ｌ０〜Ｌ４）＝（１、０、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の１つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７１４】
階調２では、（Ｌ０〜Ｌ４）＝（０、１、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の２つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７１５】
階調３では、（Ｌ０〜Ｌ４）＝（１、１、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の２つのスイッチ６４１Ｌａ、６４１Ｌｂがオンし、３つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７１６】
以下も同様に、階調４では、（Ｌ０〜Ｌ４）＝（０、０、１、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。また、階調５では、（Ｌ０〜Ｌ４）＝（１、０、１、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。階調６では、（Ｌ０〜Ｌ４）＝（０、１、１、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。また、階調７では、（Ｌ０〜Ｌ４）＝（１、１、１、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。
【０７１７】
階調８が切り替わりポイント（折れ曲がり位置）である。階調８では、（Ｌ０〜Ｌ４）＝（１、１、１、０、１）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の４つのスイッチ６４１Ｌａ、６４１Ｌｂ、６４１Ｌｃ、６４１Ｌｅがオンし、８つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７１８】
階調８以上では、低電流領域（Ｌ０〜Ｌ４）＝（１、１、１、０、１）は変化がない。しかし、高電流領域において、階調９では（Ｈ０〜Ｈ５）＝（１、０、０、０、０）であり、スイッチ６４１Ｈａがオンし、高電流領域の１つの単位電流源６４１がソース信号線１８と接続されている。
【０７１９】
以下、同様に、階調ステップに応じて、高電流領域のトランジスタ６３４の個数が１個ずつ増加する。つまり、階調１０では（Ｈ０〜Ｈ５）＝（０、１、０、０、０）であり、スイッチ６４１Ｈｂがオンし、高電流領域の２つの単位電流源６４１がソース信号線１８と接続される。同様に、階調１１では（Ｈ０〜Ｈ５）＝（１、１、０、０、０）であり、２つのスイッチ６４１Ｈａスイッチ６４１Ｈｂがオンし、高電流領域の３つの単位電流源６４１がソース信号線１８と接続される。さらに、階調１２では（Ｈ０〜Ｈ５）＝（０、０、１、０、０）であり、１つのスイッチ６４１Ｈｃがオンし、高電流領域の４つの単位電流源６４１がソース信号線１８と接続される。以後、図８４のように順次スイッチ６４１がオンオフし、プログラム電流Ｉｗがソース信号線１８に印加される。
図８６は、低電流領域と高電流領域を階調１６で切り替える場合の低電流側信号線（Ｌ）と高電流側信号線（Ｈ）との印加信号の説明図である。この場合も図８４、図８５と基本的な動作は同じである。
【０７２０】
つまり、図８６において、完全黒表示の階調０の場合は、図８５と同様であり、（Ｌ０〜Ｌ４）＝（０、０、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、すべてのスイッチ６４１はオフ状態であり、ソース信号線１８にはプログラム電流Ｉｗ＝０である。同様に階調１から階調１６までは、高階調領域の（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の１つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。つまり、低階調領域の（Ｌ０〜Ｌ４）のみが変化する。
【０７２１】
つまり、階調１では、（Ｌ０〜Ｌ４）＝（１、０、０、０、０）であり、階調２では、（Ｌ０〜Ｌ４）＝（０、１、０、０、０）であり、階調３では、（Ｌ０〜Ｌ４）＝（１、１、０、０、０）であり、階調２では、（Ｌ０〜Ｌ４）＝（０、０、１、０、０）である。以下階調１６まで順次カウントされる。つまり、階調１５では、（Ｌ０〜Ｌ４）＝（１、１、１、１、０）であり、階調１６では、（Ｌ０〜Ｌ４）＝（１、１、１、１、１）である。階調１６では、階調を示すＤ０〜Ｄ５の５ビット目（Ｄ４）のみが１本オンするため、データＤ０〜Ｄ５の表現している内容が１６であるということが、１データ信号線（Ｄ４）の判定で決定できる。したがって、論理回路のハード規模が小さくすることができる。
【０７２２】
階調１６が切り替わりポイント（折れ曲がり位置）である（もしくは階調１７が切り替わりポイントというべきであるかもしれないが）。階調１６では、（Ｌ０〜Ｌ４）＝（１、１、１、１、１）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。したがって、低電流領域の４つのスイッチ６４１Ｌａ、６４１Ｌｂ、６４１Ｌｃ、６４１ｄ、６４１Ｌｅがオンし、１６つの単位電流源６３４がソース信号線１８に接続されている。高電流領域の単位電流源はソース信号線１８には接続されていない。
【０７２３】
階調１６以上では、低電流領域（Ｌ０〜Ｌ４）＝（１、１、１、０、１）は変化がない。しかし、高電流領域において、階調１７では（Ｈ０〜Ｈ５）＝（１、０、０、０、０）であり、スイッチ６４１Ｈａがオンし、高電流領域の１つの単位電流源６４１がソース信号線１８と接続されている。以下、同様に、階調ステップに応じて、高電流領域のトランジスタ６３４の個数が１個ずつ増加する。つまり、階調１８では（Ｈ０〜Ｈ５）＝（０、１、０、０、０）であり、スイッチ６４１Ｈｂがオンし、高電流領域の２つの単位電流源６４１がソース信号線１８と接続される。同様に、階調１９では（Ｈ０〜Ｈ５）＝（１、１、０、０、０）であり、２つのスイッチ６４１Ｈａスイッチ６４１Ｈｂがオンし、高電流領域の３つの単位電流源６４１がソース信号線１８と接続される。さらに、階調２０では（Ｈ０〜Ｈ５）＝（０、０、１、０、０）であり、１つのスイッチ６４１Ｈｃがオンし、高電流領域の４つの単位電流源６４１がソース信号線１８と接続される。
【０７２４】
以上のように、切り替わりポイント（折れ曲がり位置）で、２の乗数の個数の電流源（１単位）６３４がオンもしくはソース信号線１８と接続（逆に、オフとなる構成も考えられる）ように構成するロジック処理などがきわめて容易になる。たとえば、図８４に図示するように折れ曲がり位置が階調４（４は２の乗数である）であれば、４個の電流源（１単位）６３４が動作などするように構成する。そして、それ以上の階調では、高電流領域の電流源（１単位）６３４が加算されるように構成する。また、図８５に図示するように折れ曲がり位置が階調８（８は２の乗数である）であれば、８個の電流源（１単位）６３４が動作などするように構成する。そして、それ以上の階調では、高電流領域の電流源（１単位）６３４が加算されるように構成する。本発明の構成を採用すれば、６４階調に限らず（１６階調：４０９６色、２５６階調：１６７０万色など）、あらゆる階調表現で、ハード構成が小さなガンマ制御回路を構成できる。
【０７２５】
なお、図８４、図８５、図８６で説明した実施例では、切り替わりポイントの階調が２の乗数となるとしたが、これは、完全黒階調が階調０とした場合である。階調１を完全黒表示とする場合は、＋１する必要がある。しかし、これらは便宜上の事項である。本発明で重要なのは、複数の電流領域（低電流領域、高電流領域など）を有し、その切り替わりポイントを信号入力が少なく判定（処理）できるように構成することである。その一例として、２の乗数であれば、１信号線を検出するだけでよいからハード規模が極めて小さくなるという技術的思想である。また、その処理を容易にするため、電流源６３４ａを付加する。
【０７２６】
したがって、負論理であれば、２、４、８・・・ではなく、階調１、３、７、１５・・・で切り替わりポイントとすればよい。また、階調０を完全黒表示としたが、これに限定するものではない。たとえば、６４階調表示であれば、階調６３を完全黒表示状態とし、階調０を最大の白表示としてもよい。この場合は、逆方向に考慮して、切り替わりポイントを処理すればよい。したがって、２の乗数から処理上、異なる構成となる場合がある。
【０７２７】
また、切り替わりポイント（折れ曲がり位置）が１つのガンマカーブに限定されるものではない。折れ曲がり位置が複数存在しても本発明の回路を構成することができる。たとえば、折れ曲がり位置が階調４と階調１６に設定することができる。また、階調４と階調１６と階調３２というように３ポイント以上に設定することもできる。
【０７２８】
また、以上の実施例は、階調が２の乗数に設定するとして説明をしたが、本発明はこれに限定するものではない。たとえば、２の乗数の２と８（２＋８＝１０階調目、つまり、判定に要する信号線は２本）で折れ曲がり点を設定してもよい。それ以上の２の乗数の２と８と１６（２＋８＋１６＝２６階調目、つまり、判定に要する信号線は３本）で折れ曲がり点を設定してもよい。この場合は、多少判定あるいは処理に要するハード規模が大きくなるが、回路構成上、十分に対応することができる。また、以上の説明した事項は本発明の技術的範疇に含まれることは言うまでもない。
【０７２９】
図８７に図示するように、本発明のソースドライバ回路（ＩＣ）１４は３つの部分の電流出力回路７０４から構成されている。高階調領域で動作する高電流領域電流出力回路７０４ａであり、低電流領域および高階調領域で動作する低電流領域電流出力回路７０４ｂであり、嵩上げ電流を出力する電流嵩上げ電流出力回路７０４ｂである。
【０７３０】
高電流領域電流出力回路７０４ａと電流嵩上げ電流出力回路７０４ｃは高電流を出力する基準電流源７７１ａを基準電流として動作し、低電流領域電流出力回路７０４ｂは低電流を出力する基準電流源７７１ｂを基準電流として動作する。
【０７３１】
なお、先にも説明したが、電流出力回路７０４は、高電流領域電流出力回路７０４ａ、低電流領域電流出力回路７０４ｂ、電流嵩上げ電流出力回路７０４ｃの３つに限定するものではなく、高電流領域電流出力回路７０４ａと低電流領域電流出力回路７０４ｂの２つでもよく、また、３つ以上の電流出力回路７０４から構成してもよい。また、基準電流源７７１はそれぞれの電流領域電流出力回路７０４に対応して配置または形成してもよく、また、すべての電流領域電流出力回路７０４に共通にしてもよい。
【０７３２】
以上の電流出力回路７０４が階調データに対応して、内部のトランジスタ６３４が動作し、ソース信号線１８から電流を吸収する。前記とトランジスタ６３４は、１水平走査期間（１Ｈ）信号に同期して動作する。つまり、１Ｈの期間の間、該当する階調データに基づく電流を入力する（トランジスタ６３４がＮチャンネルの場合）。
【０７３３】
一方、ゲートドライバ回路１２も１Ｈ信号に同期して、基本的には１本のゲート信号線１７ａを順次選択する。つまり、１Ｈ信号に同期して、第１Ｈ期間にはゲート信号線１７ａ（１）を選択し、第２Ｈ期間にはゲート信号線１７ａ（２）を選択し、第３Ｈ期間にはゲート信号線１７ａ（３）を選択し、第４Ｈ期間にはゲート信号線１７ａ（４）を選択する。
【０７３４】
しかし、第１のゲート信号線１７ａが選択されてから、次の第２のゲート信号線１７ａが選択される期間には、どのゲート信号線１７ａも選択されない期間（非選択期間、図８８のｔ１を参照）を設ける。非選択期間は、ゲート信号線１７ａの立ち上がり期間、立下り期間が必要であり、ＴＦＴ１１ｄのオンオフ制御期間を確保するために設ける。
【０７３５】
いずれかのゲート信号線１７ａにオン電圧が印加され、画素１６のＴＦＴ１１ｂ、ＴＦＴ１１ｃがオンしていれば、Ｖｄｄ電源（アノード電圧）から駆動用ＴＦＴ１１ａを介して、ソース信号線１８にプログラム電流Ｉｗが流れる。このプログラム電流Ｉｗがトランジスタ６３４に流れる（図８８のｔ２期間）。なお、ソース信号線１８には寄生容量Ｃが発生している（ゲート信号線とソース信号線とのクロスポイントの容量などにより寄生容量が発生する）。
【０７３６】
しかし、いずれのゲート信号線１７ａも選択されていない（非選択期間 図８８のｔ１期間）はＴＦＴ１１ａを流れる電流経路がない。トランジスタ６３４は電流を流すから、ソース信号線１８の寄生容量から電荷を吸収する。そのため、ソース信号線１８の電位が低下する（図８８のＡの部分）。ソース信号線１８の電位が低下すると、次の画像データに対応する電流を書き込むのに時間がかかる。
【０７３７】
この課題に解決するため、図８９に図示するように、ソース端子７６１との出力端にスイッチ６４１ａを形成する。また、嵩上げ電流電流出力回路７０４ｃの出力段にスイッチ６４１ｂを形成または配置する。
【０７３８】
非選択期間ｔ１に、制御端子Ｓ１に制御信号を印加し、スイッチ６４１ａをオフ状態にする。選択期間ｔ２ではスイッチ６４１ａをオン状態（導通状態）にする。オン状態の時にはプログラム電流Ｉｗ＝ＩｗＨ＋ＩｗＬ＋ＩｗＫが流れる。スイッチ６４１ａをオフにするとＩｗ電流は流れない。したがって、図９０に図示するように図８８のＡのような電位に低下（変化はない）。なお、スイッチ６４１のアナログスイッチ７３１のチャンネル幅Ｗは、１０μｍ以上１００μｍ以下にする。このアナログスイッチのＷ（チャンネル幅）はオン抵抗を低減するために、１０μｍ以上にする必要がある。しかし、あまりＷが大きいと、寄生容量も大きくなるので１００μｍ以下にする。さらに好ましくは、チャンネル幅Ｗは１５μｍ以上６０μｍ以下にすることが好ましい。
【０７３９】
スイッチ６４１ｂは低階調表示のみに制御するスイッチである。低階調表示（黒表示）時は、画素１６のＴＦＴ１１ａのゲート電位はＶｄｄに近くする必要がある（したがって、黒表示では、ソース信号線１８の電位はＶｄｄ近くにする必要がある）。また、黒表示では、プログラム電流Ｉｗが小さく、図８８のＡように一度、電位が低下してしまうと、正規の電位に復帰するのに長時間を要する。
【０７４０】
そのため、低階調表示の場合は、非選択期間ｔ１が発生することを避けなくてはならない。逆に、高階調表示では、プログラム電流Ｉｗが大きいため、非選択期間ｔ１が発生しても問題がない場合が多い。したがって、本発明では、高階調表示の画像書き込みでは、非選択期間でもスイッチ６４１ａ、スイッチ６４１ｂの両方をオンさせておく。また、嵩上げ電流ＩｗＫも切断しておく必要がある。極力黒表示を実現するためである。低階調表示の画像書き込みでは、非選択期間ではスイッチ６４１ａをオンさせておき、スイッチ６４１ｂはオフするというように駆動する。スイッチ６４１ｂは端子Ｓ２で制御する。
【０７４１】
もちろん、低階調表示および高階調表示の両方で、非選択期間ｔ１にスイッチ６４１ａをオフ（非導通状態）、スイッチ６４１ｂはオン（導通）させたままにするという駆動を実施してもよい。もちろん、低階調表示および高階調表示の両方で、非選択期間ｔ１にスイッチ６４１ａ、スイッチ６４１ｂの両方をオフ（非導通）させた駆動を実施してもよい。
【０７４２】
いずれにしても、制御端子Ｓ１、Ｓ２の制御でスイッチ６４１を制御できる。なお、制御端子Ｓ１、Ｓ２はコマンド制御で制御する。
【０７４３】
たとえば、制御端子Ｓ２は非選択期間ｔ１をオーバーラップするようにｔ３期間を“０”ロジックレベルとする。このように制御にすることにより、図８８のＡの状態は発生しない。また、階調が一定以上の黒表示レベルの時は、制御端子Ｓ１を“０”ロジックレベルとする。すると、嵩上げ電流ＩｗＫは停止し、より黒表示を実現できる。
【０７４４】
以上の実施例は、表示パネルに１つのソースドライバＩＣ１４を積載することを前提に実施例として説明した。しかし、本発明はこの構成に限定されるものではない。ソースドライバＩＣ１４を１つの表示パネルに複数積載する構成でもよい。たとえば、図９３は３つのソースドライバＩＣ１４を積載した表示パネルの実施例である。
【０７４５】
本発明のソースドライバＩＣ１４は、図７３、図７４、図７６、図７７などでも説明したように、少なくとも低階調領域の基準電流と、高階調領域の基準電流の２系統を具備する。このことは、図８２でも説明をした。
【０７４６】
図８２でも説明したように、本発明の電流駆動方式のソースドライバ回路（ＩＣ）１４は複数のドライバＩＣ１４を用いることを想定した、スレーブ／マスター（Ｓ／Ｍ）端子を具備している。Ｓ／Ｍ端子をＨレベルにすることによりマスターチップとして動作し、基準電流出力端子（図示せず）から、基準電流を出力する。もちろん、Ｓ／Ｍ端子のロジックは逆極性でもよい。また、ソースドライバＩＣ１４へのコマンドにより切り替えても良い。基準電流は可スケート電流接続線９３１で伝達される。Ｓ／Ｍ端子をＬレベルにすることによりＩＣ１４はスレーブチップとして動作し、基準電流入力端子（図示せず）から、マスターチップの基準電流を受け取る。この電流が図７３、図７４のＩＮＬ、ＩＮＨ端子に流れる電流となる。
【０７４７】
基準電流はＩＣチップ１４の中央部（真中部分）の電流出力回路７０４で発生させる。マスターチップの基準電流は外部から外付け抵抗、あるいはＩＣ内部に配置あるいは構成された電流きざみ方式の電子ボリウムにより、基準電流が調整されて印加される。
【０７４８】
なお、ＩＣチップ１４の中央部にはコントロール回路（コマンドデコーダなど）なども形成（配置）される。基準電流源をチップの中央部に形成するのは、基準電流発生回路とプログラム電流出力端子７６１までの距離を極力短くするためである。
【０７４９】
図９３の構成では、マスターチップ１４ｂより基準電流が２つのスレーブチップ（１４ａ、１４ｃ）に伝達される。スレーブチップは基準電流を受け取り、この電流を基準として、親、子、孫電流を発生させる。なお、マスターチップ１４ｂがスレーブチップに受け渡す基準電流は、カレントミラー回路の電流受け渡しにより行う（図６７を参照のこと）。電流受け渡しを行うことにより、複数のチップで基準電流のずれはなくなり、画面の分割線が表示されなくなる。
【０７５０】
図９４は基準電流の受け渡し端子位置を概念的に図示している。ＩＣチップの中央部に配置されて信号入力端子９４１ｉに基準電流信号線９３２が接続されている。この基準電流信号線９３２に印加される電流（なお、電圧の場合もある。図７６を参照のこと）は、ＥＬ材料の温特補償がされている。また、ＥＬ材料の寿命劣化による補償がされている。
【０７５１】
基準電流信号線９３２に印加された電流（電圧）に基づき、チップ１４内で各電流源（６３１、６３２、６３３、６３４）を駆動する。この基準電流がカレントミラー回路を介して、スレーブチップへの基準電流として出力される。スレーブチップへの基準電流は端子９４１ｏから出力される。端子９４１ｏは基準電流発生回路７０４の左右に少なくとも１個以上配置（形成）される。図９４では、左右に２個づつ配置（形成）されている。この基準電流が、カスケード信号線９３１ａ１、９３１ａ２、９３１ｂ１、９３１ｂ２でスレーブチップ１４に伝達される。なお、スレーブチップ１４ａに印加された基準電流を、マスターチップ１４ｂにフィードバックし、ずれ量を補正するように回路を構成してもよい。
【０７５２】
有機ＥＬ表示パネルをモジュール化する際、問題となる事項に、アノード配線９５１、カソード配線の引き回し（配置）の抵抗値の課題がある。有機ＥＬ表示パネルは、ＥＬ素子１５の駆動電圧が比較的低いかわりに、ＥＬ素子１５に流れる電流が大きい。そのため、ＥＬ素子１５に電流を供給するアノード配線、カソード配線を太くする必要がある。一例として、２インチクラスのＥＬ表示パネルでも高分子ＥＬ材料では、２００ｍＡ以上の電流をアノード配線９５１に流す必要がある。そのため、アノード配線９５１の電圧降下を防止するため、アノード配線は１Ω以下の低抵抗化する必要がある。しかし、アレイ基板７１では、配線は薄膜蒸着で形成するため、低抵抗化は困難である。そのため、パターン幅を太くする必要がある。しかし、２００ｍＡの電流をほとんど電圧降下なしで伝達するためには、配線幅が２ｍｍ以上となるという課題があった。
【０７５３】
図１０５は従来のＥＬ表示パネルの構成である。表示領域５０の左右に内蔵ゲートドライバ１２ａ、１２ｂが形成（配置）されている。また、ソースドライバ回路１４ｐも画素１６のＴＦＴと同一プロセスで形成されている（内蔵ソースドライバ回路）。
【０７５４】
アノード配線９５１はパネルの右側に配置されている。アノード配線９５１にはＶｄｄ電圧が印加されている。アノード配線９５１幅は一例として２ｍｍ以上である。アノード配線９５１は画面の下端から画面の上端に分岐されている。分岐数は画素列数である。たとえば、ＱＣＩＦパネルでは、１７６列×ＲＧＢ＝５２８本である。一方、ソース信号線１８は内蔵ソースドライバ１４ｐから出力されている。ソース信号線１８は画面の上端から画面の下端に配置（形成）されている。また、内蔵ゲートドライバ１２の電源配線１０５１も画面の左右に配置されている。
【０７５５】
したがって、表示パネルの右側の額縁は狭くすることができない。現在、携帯電話などに用いる表示パネルでは、狭額縁化が重要である。また、画面の左右の額縁を均等にすることが重要である。しかし、図１０５の構成では、狭額縁化が困難である。
【０７５６】
この課題を解決するため、本発明の表示パネルでは、図１０６に図示するように、アノード配線９５１はソースドライバＩＣ１４の裏面に位置する箇所、かつアレイ表面に配置（形成）している。ソースドライバ回路（ＩＣ）１４は半導体チップで形成（作製）し、ＣＯＧ（チップオンガラス）技術で基板７１に実装している。ソースドライバＩＣ１４化にアノード配線９５１を配置（形成）できるのは、チップ１４の裏面に基板に垂直方向に１０μｍ〜３０μｍの空間があるからである。図１０５のように、ソースドライバ回路１４ｐをアレイ基板７１に直接形成すると、マスク数の問題、あるいは歩留まりの問題、ノイズの問題からソースドライバ回路１４ｐの下層あるいは上層にアノード配線（ベースアノード線、アノード電圧線、基幹アノード線）９５１を形成することは困難である。
【０７５７】
また、図１０６に図示するように、共通アノード線９６２を形成し、ベースアノード線９５１と共通アノード線９６２とを接続アノード線９６１で短絡させている。特に、ＩＣチップの中央部の接続アノード線９６１を形成した点がポイントである。接続アノード線９６１を形成することにより、ベースアノード線９５１と共通アノード線９６２間の電位差がなくなる。また、アノード配線９５２を共通アノード線９６２から分岐している点がポイントである。以上の構成を採用することにより、図１０５のようにアノード配線９５１の引き回しがなくなり、狭額縁化を実現できる。
【０７５８】
共通アノード線９６２が長さ２０ｍｍとし、配線幅が１５０μｍとし、配線のシート抵抗を０．０５Ω／□とすれば、抵抗値は２００００（μｍ）／１５０（μｍ）×０．０５Ω＝約７Ωになる。共通アノード線９６２の両端を接続アノード線９６１ｃでベースアノード線９５１と接続すれば、共通アノード線９６２には両側給電されるから、見かけ上の抵抗値は、７Ω／２＝３．５Ωとなり、また、集中分布乗数に置きなおすと、さらに、見かけ上の共通アノード線９６２の抵抗値は１／２となるから、少なくとも２Ω以下となる。アノード電流が１００ｍＡであっても、この共通アノード線９６２での電圧降下は、０．２Ｖ以下となる。さらに、中央部の接続アノード線９６１ｂで短絡すれば電圧降下は、ほとんど発生しないようにすることができるのである。
【０７５９】
本発明はベースアノード線９５１をＩＣ１４下に形成すること、共通アノード線９６２を形成し、この共通アノード線９６２とベースアノード線９５１とを電気的に接続すること（接続アノード線９６１）、共通アノード線９６２からアノード配線９５２を分岐させることである。なお、アノード線はカソード線に置き換えることができる。
【０７６０】
また、アノード線（ベースアノード線９５１、共通アノード線９６２、接続アノード線９６１、アノード配線９５２など）を低抵抗化するため、薄膜の配線を形成後、あるいはパターニング前に、無電解メッキ技術、電解メッキ技術などを用いて、導電性材料を積層し厚膜化してもよい。厚膜化することにより、配線の断面積が広くなり、低抵抗化することができる。以上の事項はカソードに関しても同様である。また、ゲート信号線１７、ソース信号線１８にも適用することができる。
【０７６１】
したがって、共通アノード線９６２を形成し、この共通アノード線９６２を接続アノード線９６１で両側給電を行う構成の効果は高く、また、中央部に接続アノード線９６１ｂ（９６１ｃ）を形成することによりさらに効果が高くなる。また、ベースアノード線９５１、共通アノード線９６２、接続アノード線９６１でループを構成しているため、ＩＣ１４に入力される電界を抑制することができる。
【０７６２】
共通アノード線９６２とベースアノード線９５１は同一金属材料で形成し、また、接続アノード線９６１も同一金属材料で形成することが好ましい。また、これらのアノード線は、アレイを形成する最も抵抗値の低い金属材料あるいは構成で実現する。一般的に、ソース信号線１８の金属材料および構成（ＳＤレイヤ）で実現する。共通アノード線９６２とソース信号線１８とが交差する箇所は、同一材料で形成することはできない。したがって、交差する箇所は他の金属材料（ゲート信号線１７と同一材料および構成、ＧＥレイヤ）で形成し、絶縁膜で電気的に絶縁する。もちろん、アノード線は、ソース信号線１８の構成材料からなる薄膜と、ゲート信号線１７の構成材料からなる薄膜とを積層して構成してもよい。
【０７６３】
なお、ソースドライバＩＣ１４の裏面にアノード配線（カソード配線）などのＥＬ素子１５に電流を供給する配線を敷設する（配置する、形成する）としたが、これに限定するものではない。たとえば、ゲートドライバ回路１２をＩＣチップで形成し、このＩＣをＣＯＧ実装してもよい。このゲートドライバＩＣ１２の裏面にアノード配線、カソード配線を配置（形成）する。以上のように本発明は、ＥＬ表示装置などにおいて、駆動ＩＣを半導体チップで形成（作製）し、このＩＣをアレイ基板７１などの基板に直接実装し、かつ、ＩＣチップの裏面の空間部にアノード配線、カソード配線などの電源あるいはグランドパターンを形成（作製）するものである。
【０７６４】
以上の事項を他の図面を使用しながらさらに詳しく説明をする。図９５は本発明の表示パネルの一部の説明図である。図９５において、点線がＩＣチップ１４を配置する位置である。つまり、ベースアノード線（アノード電圧線つまり分岐まえのアノード配線）がＩＣチップ１４の裏面かつアレイ基板７１上に形成（配置）されている。なお、本発明の実施例において、ＩＣチップ（１２、１４）の裏面に分岐前のアノード配線９５１を形成するとして説明するが、これは説明を容易にするためである。たとえば、分岐前のアノード配線９５１のかわりに分岐前のカソード配線あるいはカソード膜を形成（配置）してもよい。その他、ゲートドライバ回路１２の電源配線１０５１を配置または形成してもよい。
【０７６５】
ＩＣチップ１４はＣＯＧ技術により電流出力（電流入力）端子７４１とアレイ７１に形成された接続端子９５３とが接続される。接続端子９５３はソース信号線１８の一端に形成されている。また、接続端子９５３は９５３ａと９５３ｂというように千鳥配置である。なお、ソース信号線の一端には接続端子９５３が形成され、他の端にもチェック用の端子電極が形成されている。
【０７６６】
また、本発明ではＩＣチップは電流駆動方式のドライバＩＣ（電流で画素にプログラムする方式）としたが、これに限定するものではない。たとえば、図４３、図５３などの電圧プログラムの画素を駆動する電圧駆動方式のドライバＩＣを積載したＥＬ表示パネル（装置）などにも適用することができる。
【０７６７】
接続端子９５３ａと９５３ｂ間にはアノード配線９５２（分岐後のアノード配線）が配置される。つまり、太く、低抵抗のベースアノード線９５１から分岐されたアノード配線９５２が接続端子９５３間に形成され、画素１６列に沿って配置されている。したがって、アノード配線９５２とソース信号線１８とは平行に形成（配置）される。以上のように構成（形成）することにより、図１０５のようにベースアノード線９５１を画面横に引き回すことなく、各画素にＶｄｄ電圧を供給できる。
【０７６８】
図９６はさらに、具体的に図示している。図９５との差異は、アノード配線を接続端子９５３間に配置せず、別途形成した共通アノード線９６２から分岐させた点である。共通アノード線９６２とベースアノード線９５１とは接続アノード線９６１で接続している。
【０７６９】
図９６はＩＣチップ１４を透視して裏面の様子を図示したように記載している。ＩＣチップ１４は出力端子７６１にプログラム電流Ｉｗを出力する電流出力回路７０４が配置されている。基本的に、出力端子７６１と電流出力回路７０４は規則正しく配置されている。ＩＣチップ１４の中央部には親電流源の基本電流を作製する回路、コントロール（制御）回路が形成されている。そのため、ＩＣチップの中央部には出力端子７６１が形成されていない（電流出力回路７０４がＩＣチップの中央部に形成できないからである）。
【０７７０】
本発明では、図９６の中央部７０４ａ部には出力端子７６１をＩＣチップに作製していない（出力回路がないからである。なお、ソースドライバなどのＩＣチップの中央部に、コントロール回路などが形成され、出力回路が形成されていない事例は多い）。本発明のＩＣチップはこの点に着眼し、ＩＣチップの中央部に出力端子７６１を形成（配置）せず（ソースドライバなどのＩＣチップの中央部に、コントロール回路などが形成され、出力回路が形成されていない場合であっても、中央部にダミーパッドをして、出力端子（パッド）が形成されているのが一般的である）、この位置に共通アノード線９６１を形成している（ただし、共通アノード線９６１はアレイ基板７１面に形成されている）。接続アノード線９６１の幅は、５０μｍ以上１０００μｍ以下にする。また、長さに対する抵抗（最大抵抗）値は、１００Ω以下になるようにする。
【０７７１】
接続アノード線９６１でベースアノード線９５１と共通アノード線９６２とをショートすることにより、共通アノード線９６２に電流が流れることにより発生する電圧降下を極力抑制する。つまり、本発明の構成要素である接続アノード線９６１はＩＣチップの中央部に出力回路がない点を有効に利用しているのである。また、従来、ＩＣチップの中央部にダミーパッドとして形成されている出力端子７６１を削除することのより、このダミーパッドと接続アノード線９６１が接触することによる、ＩＣチップが電気的に影響をあたえることを防止している。ただし、このダミーパッドがＩＣチップのベース基板（チップのグランド）、他の構成と電気的に絶縁されている場合は、ダミーパッドが接続アノード線９６１と接触しても全く問題がない。したがって、ダミーパッドをＩＣチップの中央部に形成したままでもよいことは言うまでもない。
【０７７２】
さらに具体的には、図９９のように接続アノード線９６１、共通アノード線９６２は形成（配置）されている。まず、接続アノード線９６１は太い部分（９６１ａ）と細い部分（９６１ｂ）がある。太い部分（９６１ａ）は抵抗値を低減するためである。細い部分（９６１ｂ）は、出力端子９６３間に接続アノード線９６１ｂを形成し、共通アノード線９６２と接続するためである。
【０７７３】
また、ベースアノード線９５１と共通アノード線９６２との接続は、中央部の接続アノード線９６１ｂだけでなく、左右の接続アノード線９６１ｃでもショートしている。したがって、共通アノード線９６２とベースアノード線９５１とは３本の接続アノード線９６１でショートされている。したがって、共通アノード線９６２に大きな電流が流れても共通アノード線９６２で電圧降下が発生しにくい。これは、ＩＣチップ１４は通常、幅が２ｍｍ以上あり、このＩＣ１４下に形成されたベースアノード線９５１の線幅を太く（低インピーダンス化できる）できるからである。そのため、低インピーダンスのベースアノード線９５１と共通アノード線９６２とを複数箇所で接続アノード線９６１によりショートしているため、共通アノード線９６２の電圧降下は小さくなるのである。
【０７７４】
以上のように共通アノード線９６２での電圧降下を小さくできるのは、ＩＣチップ１４下にベースアノード線９５１を配置（形成）できる点、ＩＣチップ１４の左右の位置を用いて、接続アノード線９６１ｃを配置（形成）できる点、ＩＣチップ１４の中央部に接続アノード線９６１ｂを配置（形成）できる点にある。
【０７７５】
また、図９９では、ベースアノード線９５１とカソード電源線（ベースカソード線）９９１とを絶縁膜１０２を介して積層させている。この積層した箇所がコンデンサを形成する（この構成をアノードコンデンサ構成と呼ぶ）。このコンデンサは、電源パスコンデンサとして機能する。したがって、ベースアノード線９５１の急激な電流変化を吸収することができる。コンデンサの容量は、ＥＬ表示装置の表示面積をＳ平方ミリメートルとし、コンデンサの容量をＣ（ｐＦ）としたとき、Ｍ／２００ ≦ Ｃ ≦ Ｍ／１０以下の関係を満足させることがよい。さらには、Ｍ／１００ ≦ Ｃ ≦ Ｍ／２０以下の関係を満足させることがよい。Ｃが小さいと電流変化を吸収することが困難であり、大きいとコンデンサの形成面積が大きくなりすぎ実用的でない。
【０７７６】
なお、図９９などの実施例では、ＩＣチップ１４下にベースアノード線９５１を配置（形成）するとしたが、アノード線をカソード線としてもよいことは言うまでもない。また、図９９において、ベースカソード線９９１とベースアノード線９５１とを入れ替えても良い。本発明の技術的思想は、ドライバを半導体チップで形成し、かつ半導体チップをアレイ基板７１もしくはフレキシブル基板に実装し、半導体チップの下面にＥＬ素子１５などの電源あるいはグランド電位（電流）を供給する配線などを配置（形成）する点にある。
【０７７７】
したがって、半導体チップは、ソースドライバ１４に限定されるものではなく、ゲートドライバ１２でもよく、また、電源ＩＣでもよい。また、半導体チップをフレキシブル基板に実装し、このフレキシブル基板面かつ半導体チップの下面にＥＬ素子１５などの電源あるいはグランドパターンを配線（形成）する構成も含まれる。もちろん、ソースドライバＩＣ１４とゲートドライバＩＣ１２の両方を、半導体チップで構成し、基板７１にＣＯＧ実装を起こっても良い。そして、前記チップの下面に電源あるいはグランドパターンを形成してもよい。また、ＥＬ素子１５への電源あるいはグラントパターンとしたがこれに限定するものではなく、ソースドライバ１４への電源配線、ゲートドライバ１２への電源配線でもよい。また、ＥＬ表示装置に限定されるものではなく、液晶表示装置にも適用できる。その他、ＦＥＤ、ＰＤＰなど表示パネルにも適用することができる。以上の事項は、本発明の他の実施例でも同様である。
【０７７８】
図９７は本発明の他の実施例である。主な図９５、図９６、図９９との差異は図９５が出力端子９５３間にアノード配線９５２を配置したのに対し、図９７では、ベースアノード配線９５１から多数（複数）の細い接続アノード線９６１ｄを分岐させ、この接続アノード線９６１ｄを共通アノード線９６２とをショートした点である。また、細い接続アノード線９６１ｄと接続端子９５３と接続されたソース信号線１８とを絶縁膜１０２を介して積層した点である。
【０７７９】
アノード線９６１ｄはベースアノード線９５１とコンタクトホール９７１ａで接続を取り、アノード配線９５２は共通アノード線９６２とコンタクトホール９７１ｂで接続を取っている。他の点（接続アノード線９６１ａ、９６１ｂ、９６１ｃ、アノードコンデンサ構成など）などは図９６、図９９と同様であるので説明を省略する。
【０７８０】
図９９のａａ‘線での断面図を図９８に図示する。図９８（ａ）では、略同一幅のソース信号線１８を接続アノード線９６１ｄが絶縁膜１０２ａを介して積層されている。
【０７８１】
絶縁膜１０２ａの膜厚は、５００オングストローム以上３０００オングストローム（Å）以下にする。さらに好ましくは、８００オングストローム以上２０００オングストローム（Å）以下にする。膜厚が薄いと、接続アノード線９６１ｄとソース信号線１８との寄生容量が大きくなり、また、接続アノード線９６１ｄとソース信号線１８との短絡が発生しやすくなり好ましくない。逆に厚いと絶縁膜の形成時間に長時間を要し、製造時間が長くなりコストが高くなる。また、上側の配線の形成が困難になる。なお、絶縁膜１０２は、ポリビフェーニールアルコール（ＰＶＡ）樹脂、エポキシ樹脂、ポリプロピレン樹脂、フェノール樹脂、アクリル系樹脂、ポリイミド樹脂などの有機材料と同一材料が例示され、その他、ＳｉＯ２、ＳｉＮｘなどの無機材料が例示される。その他、Ａｌ２Ｏ３、Ｔａ２Ｏ３などであってもよいことは言うまでもない。また、図９８（ａ）に図示するように、最表面には絶縁膜１０２ｂを形成し、配線９６１などの腐食、機械的損傷を防止させる。
【０７８２】
図９８（ｂ）では、ソース信号線１８の上にソース信号線１８よりも線幅の狭い接続アノード線９６１ｄが絶縁膜１０２ａを介して積層されている。以上のように構成することのより、ソース信号線１８の段差によるソース信号線１８と接続アノード線９６１ｄとのショートを抑制することができる。図９８（ｂ）の構成では、接続アノード線９６１ｄの線幅は、ソース信号線１８の線幅よりも０．５μｍ以上狭くすることが好ましい。さらには、接続アノード線９６１ｄの線幅は、ソース信号線１８の線幅よりも０．８μｍ以上狭くすることが好ましい。
【０７８３】
図９８（ｂ）では、ソース信号線１８の上にソース信号線１８よりも線幅の狭い接続アノード線９６１ｄが絶縁膜１０２ａを介して積層されているとしたが、図９８（ｃ）に図示するように、接続アノード線９６１ｄの上に接続アノード信号線９６１ｄよりも線幅の狭いソース信号線１８が絶縁膜１０２ａを介して積層するとしてもよい。他の事項は他の実施例と同様であるので説明を省略する。
【０７８４】
図１００はＩＣチップ１４部の断面図である。基本的には図９９の構成を基準にしているが、図９６、図９７などでも同様に適用できる。もしくは類似に適用できる。
【０７８５】
図１００（ｂ）は図９９のＡＡ‘での断面図である。図１００（ｂ）でも明らかなように、ＩＣチップの１４の中央部には出力パッド７６１が形成（配置）されていない。この出力パッドと、表示パネルのソース信号線１８とが接続される。出力バッド７６１は、メッキ技術あるいはネイルヘッドボンダ技術によりバンプ（突起）が形成されている。突起の高さは１０μｍ以上４０μｍ以下の高さにする。もちろん、金メッキ技術（電解、無電解）により突起を形成してもよいことは言うまでもない。
【０７８６】
前記突起と各ソース信号線１８とは導電性接合層（図示せず）を介して電気的に接続されている。導電性接合層は接着剤としてエポキシ系、フェノール系等を主剤とし、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、カーボン（Ｃ）、酸化錫（ＳｎＯ２）などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。導電性接合層（接続樹脂）１００１は、転写等の技術でバンプ上に形成する。または、突起とソース信号線１８とをＡＣＦ樹脂１００１で熱圧着される。なお、突起あるいは出力パッド７６１とソース信号線１８との接続は、以上の方式に限定するものではない。また、アレイ基板上にＩＣ１４を積載せず、フィルムキャリヤ技術を用いてもよい。また、ポリイミドフィルム等を用いてソース信号線１８などと接続しても良い。図１００（ａ）はソース信号線１８と共通アノード線９６２とが重なっている部分の断面図である（図９８を参照のこと）。
【０７８７】
共通アノード線９６２からアノード配線９５２が分岐されている。アノード配線９５２はＱＣＩＦパネルの場合は、１７６×ＲＧＢ＝５２８本である。アノード配線９５２を介して、図１などで図示するＶｄｄ電圧（アノード電圧）が供給される。１本のアノード配線９５２には、ＥＬ素子１５が低分子材料の場合は、最大で２００μＡ程度の電流が流れる。したがって、共通アノード配線９６２には、２００μＡ×５２８で約１００ｍＡの電流が流れる。
【０７８８】
したがって、共通アノード配線９６２での電圧降下を０．２（Ｖ）以内にするには、電流が流れる最大経路の抵抗値が２Ω（１００ｍＡ流れるとして）以下にする必要がある。本発明では、図９９に示すように３箇所に接続アノード線９６１を形成しているので、集中分布回路におきなおすと、共通アノード線９６２の抵抗値は容易に極めて小さく設計することができる。また、図９７のように多数の接続アノード線９６１ｄを形成すれば、共通アノード線９６２での電圧降下は、ほぼなくなる。
【０７８９】
問題となるのは、共通アノード線９６２とソース信号線１８との重なり部分における寄生容量（共通アノード寄生容量と呼ぶ）の影響である。基本的に、電流駆動方式では、電流を書き込むソース信号線１８に寄生容量があると黒表示電流を書き込みにくい。したがって、寄生容量は極力小さくする必要がある。
【０７９０】
共通アノード寄生容量は、少なくとも１ソース信号線１８が表示領域内で発生する寄生容量（表示寄生容量と呼ぶ）の１／１０以下にする必要がある。たとえば、表示寄生容量が１０（ｐＦ）であれば、１（ｐＦ）以下にする必要がある。さらに好ましくは、（表示寄生容量と呼ぶ）の１／２０以下にする必要がある。表示寄生容量が１０（ｐＦ）であれば、０．５（ｐＦ）以下にする必要がある。この点を考慮して、共通アノード線９６２の線幅（図１０３のＭ）、絶縁膜１０２の膜厚（図１０１を参照）を決定する。
【０７９１】
ベースアノード線９５１はＩＣチップ１４の下に形成（配置）する。形成する線幅は、低抵抗化の観点から、極力太い方がよいことは言うまでのない。その他、ベースアノード配線９５１は遮光の機能を持たせることが好ましい。この説明図を図１０２に図示している。なお、ベースアノード配線９５１を金属材料で所定膜厚形成すれば、遮光の効果があることはいうまでもない。また、ベースアノード線９５１が太くできない時、あるいは、ＩＴＯなどの透明材料で形成するときは、ベースアノード線９５１に積層して、あるいは多層に、光吸収膜あるいは光反射膜をＩＣチップ１４下（基本的にはアレイ７１の表面）に形成する。また、図１０２の遮光膜（ベースアノード線９５１）は、完全な遮光膜であることを必要としない。部分に開口部があってもよく。また、回折効果、散乱効果を発揮するものでもよい。また、ベースアノード線９５１に積層させて、光学的干渉多層膜からなる遮光膜を形成または配置してもよい。
【０７９２】
もちろん、アレイ基板７１とＩＣチップ１４との空間に、金属箔あるいは板あるいはシートからなる反射板（シート）、光吸収板（シート）を配置あるいは挿入あるいは形成してもよいことは言うまでもない。また、金属箔に限定されず、有機材料あるいは無機材料からなる箔あるいは板あるいはシートからなる反射板（シート）、光吸収板（シート）を配置あるいは挿入あるいは形成してもよいことは言うまでもない。また、アレイ基板７１とＩＣチップ１４との空間に、ゲルあるいは液体からなる光吸収材料、光反射材料を注入あるいは配置してもよい。さらに前記ゲルあるいは液体からなる光吸収材料、光反射材料を加熱により、あるいは光照射により硬化させることが好ましい。なお、ここでは説明を容易にするために、ベースアノード線９５１を遮光膜（反射膜）にするとして説明をする。
【０７９３】
図１０２のように、ベースアノード線９５１はアレイ基板７１の表面（なお、表面に限定するものではない。遮光膜／反射膜とするという思想を満足させるためには、ＩＣチップ１４の裏面に光が入射しなければよいのである。したがって、基板７１の内面あるいは内層にベースアノード線９５１などを形成してもよいことは言うまでもない。また、基板７１の裏面にベースアノード線９５１（反射膜、光吸収膜として機能する構成または構造）を形成することのより、ＩＣ１４に光が入射することを防止または抑制できるのであれば、アレイ基板７１の裏面でもよい。
【０７９４】
また、図１０２などでは、遮光膜などはアレイ基板７１に形成するとしたがこれに限定するものではなく、ＩＣチップ１４の裏面に直接に遮光膜などを形成してもよい。この場合は、ＩＣチップ１４の裏面に絶縁膜１０２（図示せず）を形成し、この絶縁膜上に遮光膜もしくは反射膜などを形成する。また、ソースドライバ回路１４がアレイ基板７１に直接に形成する構成（低温ポリシリコン技術、高温ポリシリコン技術、固相成長技術、アモルファスシリコン技術によるドライバ構成）の場合は、遮光膜、光吸収膜あるいは反射膜を基板７１に形成し、その上にドライバ回路１４を形成（配置）すればよい。
【０７９５】
ＩＣチップ１４には電流源６３４など、微少電流を流すトランジスタ素子が多く形成されている（図１０２の回路形成部１０２１）。微少電流を流すトランジスタ素子に光が入射すると、ホトコンダクタ現象が発生し、出力電流（プログラム電流Ｉｗ）、親電流量、子電流量などが異常な値（バラツキが発生するなど）となる。特に、有機ＥＬなどの自発光素子は、基板７１内でＥＬ素子１５から発生した光が乱反射するため、表示領域５０以外の箇所から強い光が放射される。この放射された光が、ＩＣチップ１４の回路形成部１０２１に入射するとホトコンダクタ現象を発生する。したがって、ホトコンダクタ現象の対策は、ＥＬ表示デバイスに特有の対策である。
【０７９６】
この課題に対して、本発明では、ベースアノード線９５１を基板７１上に構成し、遮光膜する。ベースアノード線９５１の形成領域は図１０２に図示するように、回路形成部１０２１を被覆するようにする。以上のように、遮光膜（ベースアノード線９５１）を形成することにより、ホトコンダクタ現象を完全に防止できる。特にベースアノード配線９５１などのＥＬ電源線は、画面書き換えに伴い、電流がながれて多少の電位が変化する。しかし、電位の変化量は、１Ｈタイミングで少しずつ変化するため、ほど、グランド電位（電位変化しないという意味）として見なせる。したがって、ベースアノード線９５１あるいはベースカソード線は、遮光の機能だけでなく、シールドの効果も発揮する。
【０７９７】
有機ＥＬなどの自発光素子は、基板７１内でＥＬ素子１５から発生した光が乱反射するため、表示領域５０以外の箇所から強い光が放射される。この乱反射光を防止あるいは抑制するため、図１０１に図示するように、画像表示に有効な光が通過しない箇所（無効領域）に光吸収膜１０１１を形成する（逆に有効領域とは、表示領域５０をその近傍）。光吸収膜を形成する箇所は、封止フタ８５の外面（光吸収膜１０１１ａ）、封止フタ８５の内面（光吸収膜１０１１ｃ）、基板７０の側面（光吸収膜１０１１ｄ）、基板の画像表示領域以外（光吸収膜１０１１ｂ）などである。なお、光吸収膜に限定するものではなく、光吸収シートを取り付けてもよく、また、光吸収壁でもよい。また、光吸収の概念には、光を散乱させることのより、光を発散させる方式あるいは構造も含まれる、また、広義には反射により光を封じこめる方式あるいは構成も含まれる。
【０７９８】
光吸収膜を構成する物質としては、アクリル樹脂などの有機材料にカーボンを含有させたもの、黒色の色素あるいは顔料を有機樹脂中に分散させたもの、カラーフィルターの様にゼラチンやカゼインを黒色の酸性染料で染色したものが例示される。その他、単一で黒色となるフルオラン系色素を発色させて用いたものでもよく、緑色系色素と赤色系色素とを混合した配色ブラックを用いることもできる。また、スパッタにより形成されたＰｒＭｎＯ３膜、プラズマ重合により形成されたフタロシアニン膜等が例示される。
【０７９９】
以上の材料はすべて黒色の材料であるが、光吸収膜としては、表示素子が発生する光色に対し、補色の関係の材料を用いても良い。例えば、カラーフィルター用の光吸収材料を望ましい光吸収特性が得られるように改良して用いれば良い。基本的には前記した黒色吸収材料と同様に、色素を用いて天然樹脂を染色したものを用いても良い。また、色素を合成樹脂中に分散した材料を用いることができる。色素の選択の範囲は黒色色素よりもむしろ幅広く、アゾ染料、アントラキノン染料、フタロシアニン染料、トリフェニルメタン染料などから適切な１種、もしくはそれらのうち２種類以上の組み合わせでも良い。
【０８００】
また、光吸収膜としては金属材料を用いてもよい。たとえば、六価クロムが例示される。六価クロムは黒色であり、光吸収膜として機能する。その他、オパールガラス、酸化チタンなどの光散乱材料であってもよい。光を散乱させることにより、結果的に光を吸収することと等価になるからである。
【０８０１】
なお、封止フタ８５は、４μｍ以上１５μｍ以下の樹脂ビーズ１０１２を含有させた封止樹脂１０３１を用いて、基板７１と封止フタ８５とを接着する。フタ８５は加圧せずに配置し、固定する。
【０８０２】
図９９の実施例は、共通アノード線９６２をＩＣチップ１４の近傍に形成（配置）するように図示したが、これに限定するものではない。たとえば、図１０３に図示するように、表示領域５０の近傍に形成してもよい。また、形成することが好ましい。なぜならば、ソース信号線１８とアノード配線９５２とが短距離で、かつ平行して配置（形成）する部分が減少するからである。ソース信号線１８とアノード配線９５２とが短距離で、かつ平行に配置されると、ソース信号線１８とアノード配線９５２間に寄生容量が発生するからである。図１０３のように、表示領域５０の近傍に共通アノード線９６２を配置するとその問題点はなくなる。画面表示領域５０から共通アノード線９６２の距離Ｋ（図１０３を参照）は、１ｍｍ以下にすることが好ましい。
【０８０３】
共通アノード線９６２は、極力低抵抗化するため、ソース信号線１８を形成する金属材料で形成することが好ましい。本発明では、Ｃｕ薄膜、Ａｌ薄膜あるいはＴｉ／Ａｌ／Ｔｉの積層構造、あるいは合金もしくはアマンガムからなる金属材料（ＳＤメタル）で形成している。したがって、ソース信号線１８と共通アノード線９６２が交差する箇所はショートすることを防止するため、ゲート信号線１７を構成する金属材料（ＧＥメタル）に置き換える。ゲート信号線は、Ｍｏ／Ｗの積層構造からなる金属材料で形成している。
【０８０４】
一般的に、ゲート信号線１７のシート抵抗は、ソース信号線１８のシート抵抗より高い。これは、液晶表示装置で一般的である。しかし、有機ＥＬ表示パネルにおいて、かつ電流駆動方式では、ソース信号線１８を流れる電流は１〜５μＡと微少である。したがって、ソース信号線１８の配線抵抗が高くとも電圧降下はほとんど発生せず、良好な画像表示を実現できる。液晶表示装置においては、電圧でソース信号線１８に画像データを書き込む。したがって、ソース信号線１８の抵抗値が高いと画像を１水平走査期間に書き込むことができない。
【０８０５】
しかし、本発明の電流駆動方式では、ソース信号線１８の抵抗値が高く（つまり、シート抵抗値が高い）とも、課題とはならない。したがって、ソース信号線１８のシート抵抗は、ゲート信号線１７のシート抵抗より高くともよい。したがって、本発明のＥＬ表示パネルにおいて（概念的には、電流駆動方式の表示パネルあるいは表示装置において）、図１０４に図示するように、ソース信号線１８をＧＥメタルで作製（形成）し、ゲート信号線１７をＳＤメタルで作製（形成）してもよい（液晶表示パネルと逆）。
【０８０６】
図１０７は、図９９、図１０３の構成に加えて、ゲートドライバ回路１２を駆動する電源配線１０５１を配置した構成である。電源配線１０５１はパネルの表示領域５０の右端→下辺→表示領域５０の左端に引き回している。つまり、ゲートドライバ１２ａと１２ｂの電源とは同一になっている。
【０８０７】
しかし、ゲート信号線１７ａを選択するゲートドライバ回路１２ａ（ゲート信号線１７ａはＴＦＴ１１ｂ、ＴＦＴ１１ｃを制御する）と、ゲート信号線１７ｂを選択するゲートドライバ回路１２ｂ（ゲート信号線１７ｂはＴＦＴ１１ｄを制御し、ＥＬ素子１５に流れる電流を制御する）とは、電源電圧を異ならせることが好ましい。特に、ゲート信号線１７ａの振幅（オン電圧−オフ電圧）は小さいことが好ましい。ゲート信号線１７ａの振幅が小さくなるほど、画素１６のコンデンサ１９への突き抜け電圧が減少するからである（図１などを参照）。一方、ゲート信号線１７ｂはＥＬ素子１５を制御する必要があるため、振幅は小さくできない。
【０８０８】
したがって、図１０８に図示するように、ゲートドライバ１２ａの印加電圧はＶｈａ（ゲート信号線１７ａのオフ電圧）と、Ｖｌａ（ゲート信号線１７ａのオン電圧）とし、
ゲートドライバ１２ａの印加電圧はＶｈｂ（ゲート信号線１７ｂのオフ電圧）と、Ｖｌａ（ゲート信号線１７ｂのオン電圧）とする。Ｖｌａ ＜ Ｖｌｂなる関係とする。なお、ＶｈａとＶｈｂとは、略一致させてもよい。
【０８０９】
ゲートドライバ回路１２は、通常、ＮチャンネルトランジスタとＰチャンネルトランジスタで構成するが、Ｐチャンネルトランジスタのみで形成することが好ましい。アレイを作製に必要とするマスク数が減少し、製造歩留まり向上、スループットの向上が見込まれるからである。したがって、図１、図２などに例示したように、画素１６を構成するＴＦＴをＰチャンネルトランジスタとするとともに、ゲートドライバ回路１２もＰチャンネルトランジスタで形成あるいは構成する。ＮチャンネルトランジスタとＰチャンネルトランジスタでゲートドライバ回路を構成すると必要なマスク数は１０枚となるが、Ｐチャンネルトランジスタのみで形成すると必要なマスク数は５枚になる。
【０８１０】
しかし、Ｐチャンネルトランジスタのみでゲートドライバ回路１２などを構成すると、レベルシフタ回路をアレイ基板７１に形成できない。レベルシフタ回路はＮチャンネルトランジスタとＰチャンネルトランジスタで構成するからである。
【０８１１】
この課題に対して、本発明では、レベルシフタ回路機能を、電源ＩＣ１０９１に内蔵させている。図１０９はその実施例である。電源ＩＣ１０９１はゲートドライバ回路１２の駆動電圧、ＥＬ素子１５のアノード、カソード電圧、ソースドライバ回路１４の駆動電圧を発生させる。
【０８１２】
電源ＩＣ１０９１はゲートドライバ回路１２のＥＬ素子１５のアノード、カソード電圧を発生させるため、高い耐圧の半導体プロセスを使用する必要がある。この耐圧があれば、ゲートドライバ回路１２の駆動する信号電圧までレベルシフトすることができる。
【０８１３】
したがって、レベルシフトおよびゲートドライバ回路１２の駆動は図１０９の構成で実施する。入力データ（画像データ、コマンド、制御データ）９９２はソースドライバＩＣ１４に入力される。入力データにはゲートドライバ回路１２の制御データも含まれる。ソースドライバＩＣ１４は耐圧（動作電圧）が５（Ｖ）である。一方、ゲートドライバ回路１２は動作電圧が１５（Ｖ）である。ソースドライバ回路１４から出力されるゲートドライバ回路１２に出力される信号は、５（Ｖ）から１５（Ｖ）にレベルシフトする必要がある。このレベルシフトを電源回路（ＩＣ）１０９１で行う。図１０９ではゲートドライバ回路１２を制御するデータ信号も電源ＩＣ制御信号１０９２としている。
【０８１４】
電源回路１０９１は入力されたゲートドライバ回路１２を制御するデータ信号１０９２を内蔵するレベルシフタ回路でレベルシフトし、ゲートドライバ回路制御信号１０９３として出力し、ゲートドライバ回路１２を制御する。
【０８１５】
以下、基板７１に内蔵するゲートドライバ回路１２をＰチャンネルのトランジスタのみで構成した本発明のゲートドライバ１２について説明をする。先にも説明したように、画素１６とゲートドライバ回路１２とをＰチャンネルトランジスタのみで形成する（つまり、基板７１に形成するトランジスタはすべてＰチャンネルトランジスタである。反対に言えば、Ｎチャンネルのトランジスタを用いない状態）ことにより、アレイを作製に必要とするマスク数が減少し、製造歩留まり向上、スループットの向上が見込まれるからである。また、Ｐチャンネルトランジスタの性能のみの向上に取り組みができるため、結果として特性改善が容易である。たとえば、Ｖｔ電圧の低減化（より０（Ｖ）に近くするなど）、Ｖｔバラツキの減少を、ＣＭＯＳ構造（ＰチャンネルとＮチャンネルトランジスタを用いる構成）よりも容易に実施できる。
【０８１６】
一例として、図１０６に図示するように、本発明は、表示領域５０の左右に１相（シフトレジスタ）づつ、ゲートドライバ回路１２を配置または形成あるいは構成している。ゲートドライバ回路１２など（画素１６のトランジスタも含む）は、プロセス温度が４５０度（摂氏）以下の低温ポリシリコン技術で形成または構成するとして説明するが、これに限定するものではない。プロセス温度が４５０度（摂氏）以上の高温ポリシリコン技術を用いて構成してもよく、また、固相（ＣＧＳ）成長させた半導体膜を用いてＴＦＴなどを形成したものを用いてもよい。その他、有機ＴＦＴで形成してもよい。また、アモルファスシリコン技術で形成あるいは構成したＴＦＴであってもよい。
【０８１７】
１つは選択側のゲートドライバ回路１２ａである。ゲート信号線１７ａにオンオフ電圧を印加し、画素ＴＦＴ１１を制御する。他方のゲートドライバ回路１２ｂは、ＥＬ素子１５に流す電流を制御（オンオフさせる）する。本発明の実施例では、主として図１の画素構成を例示して説明をするがこれに限定するものではない。図５０、図５１、図５４などの他の画素構成においても適用できることは言うまでもない。また、本発明のゲートドライバ回路１２の構成あるいはその駆動方式は、本発明の表示パネル、表示装置あるいは情報表示装置との組み合わせにおいて、より特徴ある効果を発揮する。しかし、他の構成においても特徴ある効果を発揮できることは言うまでもない。
【０８１８】
なお、以下に説明するゲートドライバ１２構成あるいは配置形態は、有機ＥＬ表示パネルなどの自己発光デバイスに限定されるものではない。液晶表示パネルあるいは電磁遊動表示パネルなどにも採用することができる。たとえば、液晶表示パネルでは、画素の選択スイッチング素子の制御として本発明のゲートドライバ回路１２の構成あるいは方式を採用してもよい。また、ゲートドライバ回路１２を２相用いる場合は、１相を画素のスイッチング素子の選択用として用い、他方を画素において、保持容量の１方の端子に接続してもよい。この方式は、独立ＣＣ駆動と呼ばれるものである。また、図１１１、図１１３などで説明する構成は、ゲートドライバ回路１２だけでなく，ソースドライバ回路１４のシフトレジスタ回路などにも採用することができることは言うまでもない。
【０８１９】
本発明のゲートドライバ回路１２は、先に説明した図６、図１３、図１６、図２０、図２２、図２４、図２６、図２７、図２８、図２９、図３４、図３７、図４０、図４１、図４８、図８２、図９１、図９２、図９３、図１０３、図１０４、図１０５、図１０６、図１０７、図１０８、図１０９などのゲートドライバ回路１２として実施あるいは採用することが好ましい。
【０８２０】
図１１１は、本発明のゲートドライバ回路１２のブロック図である。説明を容易にするため、４段分しか図示していないが、基本的には、ゲート信号線１７数に対応する単位ゲート出力回路１１１１が形成または配置される。
【０８２１】
図１１１に図示するように、本発明のゲートドライバ回路１２（１２ａ、１２ｂ）では、４つのクロック端子（ＳＣＫ０、ＳＣＫ１、ＳＣＫ２、ＳＣＫ３）と、１つのスタート端子（データ信号（ＳＳＴＡ））、シフト方向を上下反転制御する２つの反転端子（ＤＩＲＡ、ＤＩＲＢ、これらは、逆相の信号を印加する）の信号端子から構成される。また、電源端子としてＬ電源端子（ＶＢＢ）と、Ｈ電源端子（Ｖｄ）などから構成される。
【０８２２】
なお、本発明のゲートドライバ回路１２は、すべてＰチャンネルのＴＦＴ（トランジスタ）で構成しているため、レベルシフタ回路（低電圧のロジック信号を高電圧のロジック信号に変換する回路）をゲートドライバ回路に内蔵することができない。そのため、図１０９などに図示した電源回路（ＩＣ）１０９１内にレベルシフタ回路を配置または形成している。電源回路（ＩＣ）１０９１は、ゲートドライバ回路１２からゲート信号線１７に出力するオン電圧（画素１６ＴＦＴの選択電圧）、オフ電圧（画素１６ＴＦＴの非選択電圧）に必要な電位の電圧を作成する。そのため、電源ＩＣ（回路）１０９１の使用する半導体の耐圧プロセスは、十分な耐圧がある。したがって、電源ＩＣ１０９１でロジック信号をレベルシフト（ＬＳ）すると都合がよい。したがって、コントローラ（図示せず）から出力されるゲートドライバ回路１２の制御信号は、電源ＩＣ１０９１に入力し、レベルシフトしてから、本発明のゲートドライバ回路１２に入力する。コントローラ（図示せず）から出力されるソーストドライバ回路１４の制御信号は、直接に本発明のソースドライバ回路１４などに入力する（レベルシフトの必要がない）。
【０８２３】
しかし、本発明はアレイ基板７１に形成するトランジスタをすべてＰチャンネルで形成することに限定するものではない。ゲートドライバ回路１２を後に説明する図１１１、図１１３のようにＰチャンネルで形成することにより、狭額縁化することができる。２．２インチのＱＣＩＦパネルの場合、ゲートドライバ回路１２の幅は、６μｍルールの採用時で、６００μｍで構成できる。供給するゲートドライバ回路１２の電源配線の引き回しを含めても７００μｍに構成することができる。同様の回路構成をＣＭＯＳ（ＮチャンネルとＰチャンネルトランジスタ）で構成すると、１．２ｍｍになってしまう。したがって、ゲートドライバ回路１２をＰチャンネルで形成することのより、狭額縁化をいう特徴ある効果を発揮できる。
【０８２４】
また、画素１６をＰチャンネルのトランジスタで構成することのより、Ｐチャンネルトランジスタで形成したゲートドライバ回路１２とのマッチングが良くなる。Ｐチャンネルトランジスタ（図１の画素構成では、ＴＦＴ１１ｂ、１１ｃ、ＴＦＴ１１ｄ）はＬ電圧でオンする。一方、ゲートドライバ回路１２もＬ電圧が選択電圧である。Ｐチャンネルのゲートドライバは図１１３の構成でもわかるが、Ｌレベルを選択レベルとするとマッチングが良い。Ｌレベルが長期間保持できないからである。一方、Ｈ電圧は長時間保持することができる。
【０８２５】
また、ＥＬ素子１５に電流を供給する駆動用ＴＦＴ（図１ではＴＦＴ１１ａ）もＰチャンネルで構成することにより、ＥＬ素子１５のカソードが金属薄膜のべた電極に構成することができる。また、アノード電位Ｖｄｄから順方向にＥＬ素子１５に電流を流すことができる。以上の事項から、画素１６のトランジスタをＰチャンネルとし、ゲートドライバ１２のトランジスタもＰチャンネルとすることがよい。以上のことから、本発明の画素１６を構成するトランジスタ（駆動用ＴＦＴ、イッチング用ＴＦＴ）をＰチャンネルで形成し、ゲートドライバ回路１２のトランジスタをＰチャンネルで構成するという事項は単なる設計事項ではない。
【０８２６】
この意味で、レベルシフタ（ＬＳ）回路を、基板７１に直接に形成してもよい。つまり、レベルシフタ（ＬＳ）回路をＮチャンネルとＰチャンネルトランジスタで形成する。コントローラ（図示せず）からのロジック信号は、基板７１に直接形成されたレベルシフタ回路で、Ｐチャンネルトランジスタで形成されたゲートドライバ回路１２のロジックレベルに適合するように昇圧する。この昇圧したロジック電圧を前記ゲートドライバ回路１２に印加する。
【０８２７】
なお、レベルシフタ回路を半導体チップで形成し、基板７１にＣＯＧ実装などしてもよい。また、ソースドライバ回路１４は、図１０９などにも図示しているが、基本的に半導体チップで形成し、基板７１にＣＯＧ実装する。ただし、ソースドライバ回路１４を半導体チップで形成することに限定するものではなく、ポリシリコン技術を用いて基板７１に直接に形成してもよい。画素１６を構成するトランジスタ１１をＰチャンネルで構成すると、プログラム電流は画素１６からソース信号線１８に流れ出す方向になる。そのため、ソースドライバ回路の単位電流回路６３４（図７３、図７４などを参照のこと）は、Ｎチャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ回路１４はプログラム電流Ｉｗを引き込むように回路構成する必要がある。
【０８２８】
したがって、画素１６の駆動用ＴＦＴ１１ａ（図１の場合）がＰチャンネルトランジスタの場合は、必ず、ソースドライバ回路１４はプログラム電流Ｉｗを引き込むように、単位電流源６３４をＮチャンネルトランジスタで構成する。ソースドライバ回路１４をアレイ基板７１に形成するには、Ｎチャンネル用マスク（プロセス）とＰチャンネル用マスク（プロセス）の両方を用いる必要がある。概念的に述べれば、画素１６とゲートドライバ１２をＰチャンネルトランジスタで構成し、ソースドライバの引き込み電流源のトランジスタはＮチャンネルで構成するのが本発明の表示パネル（表示装置）である。
【０８２９】
なお、説明を容易にするため、本発明の実施例では、図１の画素構成を例示して説明をする。しかし、画素１６の選択トランジスタ（図１ではＴＦＴ１１ｃ）をＰチャンネルで構成し、ゲートドライバ回路１２をＰチャンネルトランジスタで構成するというなどの本発明の技術的思想は、図１の画素構成に限定されるものではない。たとえば、電流駆動方式の画素構成では図１４２に図示するカレントミラーの画素構成にも適用することができることは言うまでもない。また、電圧駆動方式の画素構成では、図１４３（ａ）に図示するような２つのＴＦＴ（選択トランジスタはＴＦＴ１１ｂ、駆動トランジスタはＴＦＴ１１ａ）にも適用することができる。また、図１４３（ｂ）に図示するような、４つのＴＦＴ（選択トランジスタはＴＦＴ１１ｃ、駆動トランジスタはＴＦＴ１１ａ）を用いる画素構成にも適用することができることは言うまでもない。もちろん、図１１１、図１１３のゲートドライバ回路１２の構成も適用でき、また、組み合わせて装置などを構成できる。したがって、以上の説明した事項、以下に説明する事項は、画素構成などに限定されるものではない。
【０８３０】
また、画素１６の選択トランジスタをＰチャンネルで構成し、ゲートドライバ回路をＰチャンネルトランジスタで構成するという構成は、有機ＥＬなどの自己発光デバイス（表示パネルあるいは表示装置）に限定されるものではない。たとえば、液晶表示デバイスにも適用することができる。
【０８３１】
反転端子（ＤＩＲＡ、ＤＩＲＢ）は各単位ゲート出力回路１１１１に対し、共通の信号が印加される。なお、図１１３の等価回路図をみれば、理解できるが、反転端子（ＤＩＲＡ、ＤＩＲＢ）は互いに逆極性の電圧値を入力する。また、シフトレジスタの走査方向を反転させる場合は、反転端子（ＤＩＲＡ、ＤＩＲＢ）に印加している電圧の極性を反転させる。
【０８３２】
なお、図１１１の回路構成は、クロック信号線数は４つである。４つが本発明では最適な数であるが、本発明はこれに限定するものではない。４つ以下でも４つ以上でもよい。
【０８３３】
クロック信号（ＳＣＫ０、ＳＣＫ１、ＳＣＫ２、ＳＣＫ３）の入力は、隣接した単位ゲート出力回路１１１１で異ならせている。たとえば、単位ゲート出力回路１１１１ａには、クロック端子のＳＣＫ０がＯＣに、ＳＣＫ２がＲＳＴに入力されている。この状態は、単位ゲート出力回路１１１１ｃも同様である。単位ゲート出力回路１１１１ａに隣接した単位ゲート出力回路１１１１ｂ（次段の単位ゲート出力回路）は、クロック端子のＳＣＫ１がＯＣに、ＳＣＫ３がＲＳＴに入力されている。したがって、単位ゲート出力回路１１１１に入力されるクロック端子は、ＳＣＫ０がＯＣに、ＳＣＫ２がＲＳＴに入力され、次段は、クロック端子のＳＣＫ１がＯＣに、ＳＣＫ３がＲＳＴに入力され、さらに次段の単位ゲート出力回路１１１１に入力されるクロック端子は、ＳＣＫ０がＯＣに、ＳＣＫ２がＲＳＴに入力され、というように交互に異ならせている。
【０８３４】
図１１３が単位ゲート出力回路１１１１の回路構成である。構成するトランジスタはＰチャンネルのみで構成している。図１１４が図１１３の回路構成を説明するためのタイミングチャートである。なお、図１１２は図１１３の複数段分におけるタイミングチャートを図示したものである。したがって、図１１３を理解することにより、全体の動作を理解することができる。動作の理解は、文章で説明するよりも、図１１３の等価回路図を参照しながら、図１１４のタイミングチャートを理解することにより達成されるため、詳細な各トランジスタの動作の説明は省略する。
【０８３５】
Ｐチャンネルのみでドライバ回路構成を作成すると、基本的にゲート信号線１７をＨレベル（図１１３ではＶｄ電圧）に維持することは可能である。しかし、Ｌレベル（図１１３ではＶＢＢ電圧）に長時間維持することは困難である。しかし、画素行の選択時などの短期間維持は十分にできる。ＩＮ端子に入力された信号と、ＲＳＴ端子に入力されたＳＣＫクロックにより、ｎ１が変化し、ｎ２はｎ１の反転信号状態となる。ｎ２の電位とｎ４の電位とは同一極性であるが、ＯＣ端子に入力されたＳＣＫクロックによりｎ４の電位レベルはさらに低くなる。この低くなるレベルに対応して、Ｑ端子がその期間、Ｌレベルに維持される（オン電圧がゲート信号線１７から出力される）。ＳＱあるいはＱ端子に出力される信号は、次段の単位ゲート出力回路１１１１に転送される。
【０８３６】
図１１１、図１１３の回路構成において、ＩＮ（ＩＮＡ、ＩＮｂ）端子、クロック端子の印加信号のタイミングを制御することにより、図１１５（ａ）に図示するように、１ゲート信号線１７を選択する状態と、図１１５（ｂ）に図示するように２ゲート信号線１７を選択する状態とを同一の回路構成を用いて実現できる。選択側のゲートドライバ回路１２ａにおいて、図１１５（ａ）の状態は、１画素行（５１ａ）を同時に選択する駆動方式である（ノーマル駆動）。また、選択画素行は１行づつシフトする。図１１５（ｂ）は、２画素行を選択する構成である。この駆動方式は、図２７、図２８で説明した複数画素行（５１ａ、５１ｂ）の同時選択駆動（ダミー画素行を構成する方式）である。選択画素行は、１画素行づつシフトし、かつ隣接した２画素行が同時に選択される。特に、図１１５（ｂ）の駆動方法は、最終的な映像を保持する画素行（５１ａ）に対し、画素行５１ｂは予備充電される。そのため、画素１６が書き込み易くなる。つまり、本発明は、端子に印加する信号により、２つの駆動方式を切り替えて実現できる。
【０８３７】
なお、図１１５（ｂ）は隣接した画素１６行を選択する方式であるが、図１１６に図示するように、隣接した以外の画素１６行を選択してもよい（図１１６は、３画素行離れた位置の画素行を選択している実施例である）。また、図１１３の構成では、４画素行の組で制御される。４画素行にうち、１画素行を選択するか、連続した２画素行を選択するかの制御を実施できる。これは、使用するクロック（ＳＣＫ）が４本によることの制約である。クロック（ＳＣＫ）８本になれば、８画素行の組で制御を実施できる。したがって、図１１３の構成で明らかであるが、図１１８に図示するように、画素行を選択することができる。
【０８３８】
図１１８（ａ）では、４画素行に組で１画素行を選択することができる（４画素行の組で、１本の画素行を選択するが、全く選択しないかは、ＩＮデータの入力状態と、シフト状態で決定される）。図１１８（ｂ）では、４画素行に組で連続した２画素行を選択することができる（４画素行の組で、２本の画素行を選択するが、全く選択しないかは、ＩＮデータの入力状態と、シフト状態で決定される）。また、本発明は、クロック数に等しい画素行を組として、この画素行の組において、１画素行もしくは、画素行の組の１／２以下の本数（たとえば、４画素行の組であれば、４／２＝２画素行）を選択する方式である。したがって、画素行に組内では、必ず非選択の画素行が発生する。
【０８３９】
１画素行を選択する図１１５（ａ）では、図１１７（ａ）で図示するように、プログラム電流Ｉｗは１つの画素１６に流れる。図１１５（ｂ）、図１１６のように２画素行を同時に選択する駆動方式は、図２４、図２７で説明した駆動方式と同様になる。プログラム電流Ｉｗは図１１７（ｂ）に図示するように、２画素行に分割されて画素１６に書き込まれる。ただし、これに限定されるものではない。たとえば、図１１７（ｂ）に図示するように、プログラム電流Ｉｗ×２の電流を印加し、選択された２つの画素（１６ａ、１６ｂ）に同一の電流を流すように構成してもよい。
【０８４０】
選択側のゲートドライバ１２ａの動作は、図１１５の動作である。図１１５（ａ）に図示するように、１画素行を選択し、選択位置を１水平同期信号に同期して１画素行づつシフトする。また、図１１５（ｂ）に図示するように、２画素行を選択し、選択位置を１水平同期信号に同期して１画素行づつシフトする。
【０８４１】
図１１８は、ＥＬ素子１５をオンオフさせるゲート信号線１７ｂを制御するゲートドライバ１２ｂの動作を説明する説明図である。図１１８（ａ）は、４画素行の組（以降、このような画素行の組を画素行組と呼ぶ）に１画素行のゲート信号線１７ｂにオン電圧を印加した状態である。表示画素行５３位置は、水平同期信号（ＨＤ）に同期して１画素行づつシフトする。もちろん、４画素行組に１画素行に対応するゲート信号線１７ｂにオン電圧を印加する（他の３画素行に対応するゲート信号線１７ｂにはオフ電圧が印加されている）か、４画素行組のすべてにオフ電圧を印加する（４画素行に対応するゲート信号線１７ｂにオフ電圧が印加されている）かは、任意に選択できる。なお、シフトレジスタの構成であるから、設定された選択状態は、水平同期信号に同期してシフトされる。
【０８４２】
図１１８（ｂ）は、４画素行組の２画素行のゲート信号線１７ｂにオン電圧を印加した状態である。表示画素行５３位置は、水平同期信号（ＨＤ）に同期して１画素行づつシフトする。もちろん、４画素行組に２画素行に対応するゲート信号線１７ｂにオン電圧を印加する（他の２画素行に対応するゲート信号線１７ｂにはオフ電圧が印加されている）か、４画素行組のすべてにオフ電圧を印加する（４画素行に対応するゲート信号線１７ｂにオフ電圧が印加されている）かは、任意に選択できる。なお、シフトレジスタの構成であるから、設定された選択状態は、水平同期信号に同期してシフトされる。
【０８４３】
また、図１１８（ａ）は４画素行組に１画素行のゲート信号線１７ｂにオン電圧を印加した状態である。図１１８（ｂ）は、４画素行組の２画素行のゲート信号線１７ｂにオン電圧を印加した状態である。しかし、本発明はこの構成（方式）に限定するものではない。たとえば、図１４１（ａ）に図示するように、６画素行組に１画素行のゲート信号線１７ｂにオン電圧を印加した状態である。図１４１（ｂ）は、８画素行組の２画素行のゲート信号線１７ｂにオン電圧を印加した状態である。つまり、図１１８に限定するものではない。また、ＲＧＢでオンオフ状態を変化させてもよい。たとえば、Ｒは図１４１（ａ）の表示状態とし、ＧとＢを図１１８（ａ）の表示状態とするなどである。
【０８４４】
図１１９は図１１８（ａ）の駆動状態の時に、ゲート信号線１７ｂに出力される電圧の状態である。先にも説明したように、信号線１７ｂの（ ）で記載した添え字は、画素行を示している。なお、説明を容易にするため、画素行は（１）からとしている。また、表の上段の数字は、水平走査期間の番号を示している。
【０８４５】
図１１９に図示するように、ゲート信号線１７ｂ（１）〜ゲート信号線１７ｂ（４）と、ゲート信号線１７ｂ（５）〜ゲート信号線１７ｂ（８）とが同一波形である。つまり、４画素行組で同一の動作が実施されている。
【０８４６】
図１２０は図１１８（ｂ）の駆動状態の時に、ゲート信号線１７ｂに出力される電圧の状態である。図１２０に図示するように、ゲート信号線１７ｂ（１）〜ゲート信号線１７ｂ（４）と、ゲート信号線１７ｂ（５）〜ゲート信号線１７ｂ（８）とが同一波形である。つまり、４画素行組で同一の動作が実施されている。
【０８４７】
図１１８の実施例では、任意の時刻で、表示状態の画素数を増減することにより、表示画面５０の明るさを調整することができる。ＱＣＩＦパネルの場合は、垂直画素数は２２０ドットである。したがって、図１１８（ａ）では、２２０／４＝５５画素行を表示することができる。つまり、白ラスター表示では、５５画素行を表示させた時が、最大の明るさである。画面の明るさは、表示画素行数を５５本→５４本→５３本→５２本→５１本→・・・・・・・５本→４本→３本→２本→１本→０本と変化させることにより、表示画面を暗くすることができる。逆に、０本→１本→２本→３本→４本→５本→・・・・・・・５０本→５１本→５２本→５３本→５４本→５５本と変化させることにより、画面を明るくすることができる。したがって、多段階の明るさ調整を実現できる。
【０８４８】
この明るさ調整では、画面の明るさは表示画素数に比例し、かつ変化はリニアである。その上、明るさに対応するガンマ特性に変化はない（画面が明るくとも、暗くとも階調数は維持される）。
【０８４９】
以上の実施例では、表示画面５０の明るさを調整する表示画素行数の変化は、１本ごとにするとしたが、これに限定するものではない。５４本→５２本→５０本→４８本→４６本→・・・・・・・６本→４本→２本→０本と変化させてもよい。また、５５本→５０本→４５本→４０本→３５本→・・・・・・・１５本→１０本→５本→０本と変化させてもよい。
【０８５０】
同様に、図１１８（ｂ）では、ＱＣＩＦパネルでは、２２０／２＝１１０画素行を表示することができる。つまり、白ラスター表示では、１１０画素行を表示させた時が、最大の明るさである。画面の明るさは、表示画素行数を１１０本→１０８本→１０６本→１０４本→１０２本→・・・・・・・１０本→８本→６本→４本→２本→０本と変化させることにより、表示画面を暗くすることができる。逆に、０本→２本→４本→６本→８本→１０本→・・・・・・・１００本→１０２本→１０４本→１０６本→１０８本→１１０本と変化させることにより、画面を明るくすることができる。したがって、多段階の明るさ調整を実現できる。なお、表示画面５０の明るさを調整する表示画素行数の変化は、２本ごとにするとしたが、これに限定するものではない。４本ごとにしてもよく、４本以上であってもよい。また、明るさを調整するために、表示画素行を間引くのは、一箇所に集中して間引くのではなく、極力分散するように間引くことがよい。フリッカの発生を抑制するためである。
【０８５１】
明るさ調整は、画素行数の単位ではなく（画素行を１水平走査期間の略全期間の間点灯させる、あるいは非点灯とさせるという駆動）、１水平走査期間あたりの点灯時間でも調整することができる。つまり、１水平走査期間の一部の期間（たとえば、１Ｈの１／８の期間、１Ｈの１５／１６の期間というように）点灯することのより表示画面の明るさを調整するのである。
【０８５２】
この調整（制御）は、表示パネルのメインクロック（ＭＣＬＫ）を用いて行う。ＱＣＩＦパネルでは、ＭＣＬＫは約２．５ＭＨｚである。つまり、１水平走査期間（１Ｈ）に１７６クロックをカウントすることができる。したがって、ＭＣＬＫをカウンタし、このカウント値により、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）を印加する期間を制御することにより各画素行のＥＬ素子１５をオンオフさせることができる。
【０８５３】
具体的には、図１１２、図１１４に図示するタイミングチャートにおいて、クロック（ＳＣＫ）のＬレベルにする位置、Ｌレベルの期間を制御することにより実現できる。ＳＣＫがＬレベルにする期間を短くするほど、出力のＱ端子がＬレベル（Ｖｇｌ）となる期間が短くなる。
【０８５４】
図１１８（ａ）の駆動方式では、図１２１に図示するように、１Ｈの期間において左右対称にＶｇｌ（オン電圧）となる期間が短くなる。図１２１では（ａ）が１Ｈ期間のすべてがＶｇｌ（オン電圧）を出力している期間である（ただし、図１１３のＰチャンネルのゲートドライバ回路１２構成では、１Ｈ期間のすべてにＬレベル出力をすることは不可能である。１Ｈと次の１Ｈとの間にはＶｇｈ電圧（オフ電圧）の期間が発生する。図１２１は説明を容易にするためにあえて（ａ）のように図示している。
【０８５５】
同様に、図１２１（ｂ）では、ゲート信号線１７ｂにＶｇｌを出力している期間が、ＭＣＬＫが２クロック分だけ短く（（ａ）に比較して）していることを図示している。さらに、図１２１（ｃ）では、ゲート信号線１７ｂにＶｇｌを出力している期間が、ＭＣＬＫが２クロック分だけ短く（（ｂ）に比較して）していることを図示している。以下、同様であるので説明を省略する。
【０８５６】
図１１８（ｂ）の駆動方式では、図１２２に図示するように、２Ｈの期間において左右対称にＶｇｌ（オン電圧）となる期間が短くなる。図１２２では（ａ）が１Ｈ期間のすべてがＶｇｌ（オン電圧）を出力している期間である（ただし、図１１３のＰチャンネルのゲートドライバ回路１２構成では、２Ｈ期間のすべてにＬレベル出力をすることは不可能である。２Ｈと次の２Ｈとの間にはＶｇｈ電圧（オフ電圧）の期間が発生する。このことは、図１２１と同様である。
【０８５７】
同様に、図１２２（ｂ）では、ゲート信号線１７ｂにＶｇｌを出力している期間が、２Ｈ期間でＭＣＬＫが２クロック分だけ短く（（ａ）に比較して）していることを図示している。さらに、図１２２（ｃ）では、ゲート信号線１７ｂにＶｇｌを出力している期間が、ＭＣＬＫが２クロック分だけ短く（（ｂ）に比較して）していることを図示している。以下、同様であるので説明を省略する。
【０８５８】
なお、ゲートドライバ回路１２の構成を多少変更し、クロックを調整すれば、図１２３に図示するように、図１２１のゲート信号線１７ｂの印加期間が２Ｈ期間連続して行うことができる。
【０８５９】
図１３、図１４などでは、動画ボケを解決する駆動方式について説明をした。画像を間欠表示することにより、画像の輪郭ぼけがなくなり良好な表示状態を実現できという方法である。つまり、ＣＲＴに近い表示状態を実現することにおり、良好な動画表示を実現するものである。
【０８６０】
図１１８の駆動方式でも、良好な動画表示を実現できる。ただし、図１３では表示領域５３が連続し、非表示領域５２も連続しているのに対し、図１１８では、表示領域５３が連続しない。４画素行組で１画素行にオン電圧を印加（図１１８（ａ））するか、４画素行組で連続した２画素行にオン電圧を印加（図１１８（ｂ））するかの表示状態となるからである。もちろん、図１１３、図１１１に例示した回路構成を変更あるいは改良することにより、クロック（ＳＣＫ）に対する表示画素行を変更あるいは変化させることができる。たとえば、１画素行飛ばしで表示させることもできる。また、６画素行飛ばしで点灯させることもできる。ただし、Ｐチャンネルのトランジスタで構成あるいは形成したドライバ回路（シフトレジスタ）では、少なくとも表示画素行５３間に非点灯の表示画素行５２が配置（挿入）される。
【０８６１】
図１２４に、ゲートドライバ回路１２が図１１３のようにＰチャンネルで形成されている場合において、動画表示対応とする駆動方式を示す。以前にも説明したように、動画ボケによる画像表示劣化を防止するためには、間欠表示にする必要がある。つまり、黒挿入（黒あるいは低輝度の表示画面を表示する）する必要がある。ＣＲＴの表示のように駆動（表示）する。つまり、任意の画素行に画像が表示すると、所定の期間の表示後、黒（低輝度）表示にする。この画素行は、点滅（画像表示と非表示（黒表示あるいは低輝度表示）が交互に繰り返される）することになる。黒表示期間は４ｍｓｅｃ以上にする必要がある。もしくは、１フレーム（１フィールド）の１／４以上の期間を黒表示（低輝度表示）にする。好ましくは、１フレーム（１フィールド）の１／２の期間以上を黒表示（低輝度表示）にする。この条件は、人間の目の残像特性による。つまり、所定周期より速く点滅する画像は、人間の目の残像特性により、連続して点灯しているように見える。これが、動画ボケにつながる。しかし、所定周期より遅く点滅する画像は、視覚的には、連続しているように見えるが、間に挿入された非点灯（黒表示）状態を認識することができるようになり、表示画像が飛び飛びの状態になる（視覚的には変には感じないが）。そのため、動画表示で、画像が飛び飛びになり、画像ぶれが発生しない。つまり、動画ボケがなくなる。
【０８６２】
図１２４（ａ）において、Ａの領域は、４画素行に１画素行が表示（点灯状態）状態である。したがって、４水平走査期間（４Ｈ）に１回点灯する（４Ｈ期間に１Ｈ期間の間点灯する）。この期間（画素行が点灯し、非点灯となり、次に点灯するまでの期間）は、４ｍｓｅｃ以下である。したがって、人間の目には、画像が完全に連続して表示されているように見える（任意の画素行がたえず、点灯しているのと大差がない）。図１２４（ａ）のＢの領域では、画素行が表示されてから、次に表示されるまで、４ｍｓｅｃ以上、好ましくは８ｍｓｅｃ以上となるように黒挿入（低輝度表示）されている。したがって、画像は飛び飛びとなり、良好な動画表示を実現できる。
【０８６３】
なお、以上の説明でＡの領域あるいはＢの領域として説明したが、以上の事項は説明を容易にするためである。図１２４において、Ａの領域は矢印方向（画面の上から下）に順次走査される。ＣＲＴで電子ビームの走査されるごとくにである。つまり、画像は順次書き換えられる（図１２４（ａ）は図１２５を参照のこと。図１２５（ａ）→（ｂ）→（ｃ）→（ａ）のように走査（駆動）される。図１２４（ｂ）は図１２６を参照のこと。図１２６（ａ）→（ｂ）→（ｃ）→（ａ）のように走査（駆動）される）。
【０８６４】
以上のように、本発明の駆動方式において、任意の画素行は、図１２４（ａ）において、１フィールド（１フレーム）の４ｍｓｅｃ（好ましくは８ｍｓｅｃ）以上の期間は、４Ｈに１Ｈの期間表示され、その他の期間（１フィールド（１フレーム）の残りの期間）は、連続して非点灯（黒表示（黒挿入）あるいは低輝度表示）状態が維持される。したがって、説明を容易にするために、Ａ領域あるいはＢ領域と表現したが、時間的な観点から、Ａ期間あるいはＢ期間と表現するほうが適切である。つまり、Ａ領域（Ａ期間）は、連続して画像が点灯する期間であり、Ｂ領域（Ｂ期間）は画素行（画面５０）は間欠表示される期間である。以上の事項は図１２４（ｂ）あるいは他の本発明の実施例においても同様である。
【０８６５】
図１２４（ｂ）では、２画素行を連続して点灯状態にし、つづく、２画素行を非点灯状態にしている。つまり、Ａ領域（Ａ期間）では、２Ｈの期間点灯し、２Ｈの期間非点灯状態となることを繰り返す。Ｂ領域（Ｂ期間）は所定の期間、連続して非点灯状態が維持される。図１２４（ｂ）の駆動方式においても、Ａ領域は見かけ上、連続表示状態であり、Ｂ領域は見かけ上、間欠表示である。
【０８６６】
以上のように、本発明の駆動方式は、任意の画素行（画素）に着目して表示状態を観測したとき、４ｍｓｅｃ未満の期間（もしくは１フレーム（１フィールド）の１／４未満の期間）で画像表示と非表示（黒表示または所定以下の低輝度表示）が少なくとも１回以上繰り返させる第１の期間と、前記画素行（画素）が表示状態から非表示（黒表示または所定以下の低輝度表示）状態になり、次に表示状態になる期間が、４ｍｓｅｃ以上となる第２の期間（もしくは１フレーム（１フィールド）の１／４以上の期間）を実施するものである。以上の駆動を実施することのより、良好な動画表示を実現でき、また、その制御回路（ゲートドライバ回路１２など）の構成も容易であり、低コスト化を実現できる。
【０８６７】
図１２４においても、点灯画素行数を変化させることにより、画面５０の明るさを調整（変化）させることができる（図１１８と同様に、表示画素数５３を変化あるいは調整すればよい）。また、黒挿入領域（図１２４のＢ領域）の割合を変化させることにより、画像表示状態に応じて最適状態にすることができる。たとえば、静止画では、Ｂ領域が長くなることを避けるべきである。フリッカの発生の原因となるからである。静止画の場合は、表示画素行５３の分散して表示（画面５０内に配置）すべきである。たとえば、ＱＣＩＦパネルの場合は、画素行数が２２０本である。このうち、静止画で５５画素行を表示するのであれば、２２０／４４＝４であるから、４画素行ごとに１画素行を表示させればよい。２２０画素行のうち１０画素行を表示するのであれば、２２０／１０＝２２画素行に１画素行を表示させればよい。なお、図１２４においてＢ領域（Ｂ期間）は１つとしているが、これに限定するものではなく、２つ以上（複数）に分割あるいは分散させてもよいことはいうまでもない。
【０８６８】
しかし、図１２４（ａ）では、４画素行組で１画素行を点灯させるか否かの表示しか実現できない。したがって、２２画素行に１画素行を点灯させることはできない。そのため、４画素行組を５回＝２０画素行に１画素行を表示する（つまり、２０画素行に１画素行を表示する。言い換えれば、４画素行組の４つは、まったく画素行を点灯状態とせず、１画素行組の１画素行を点灯状態とする）。残りの２０画素行（２２０−４×５＝２００）はすべてを非点灯状態にする。つまり、本発明では、制約（規制あるいは規定）される画素行組を１単位として、この画素行組の組み合わせ（ブロック）内で、このブロック内にいくつの画素行組の画素行を点灯させるか否かの制御を行う。以上の事項は、図１２４（ｂ）においても適用され、また、本発明の他の実施例においても適用される。
【０８６９】
逆に動画表示の場合は、図１２４で説明したように、少なくとも４ｍｓｅｃ以上の黒挿入を実施する必要がある。また、黒挿入の割合（黒表示の連続時間、表示画面に対する黒表示面積）を変化させることにより、動画表示状態を変化することができる（最適状態に調整できる）。非常に高速な動画表示（画像の動きが激しい場合など）は、黒挿入面積を増大させるとよい。この際、画像を表示する画素数が減少することにより輝度低下は、１画素行の発光輝度を高くすることにより対応する。また、黒表示が連続する期間を長くするとよい。比較的全画面に対する動画表示領域の割合が少ない場合、あるいは比較的動画の動きがゆっくりとしている場合は、黒挿入の割合を減少させるとよい。この場合の点灯画素行５３が増加することによる表示輝度の増大は、１画素行あたりの発光輝度を低下させることにより容易に調整できる。この調整はプログラム電流Ｉｗなどで変更できるからである。もしくは、黒挿入期間を複数に分散させるとよい。フリッカが減少し良好な画像表示を実現できる。
【０８７０】
以上のような、動画表示においても黒挿入状態を変更あるいは調整することにより、より最適な画像表示を実現できる。以上の事項は以下の実施例においても適用されることは言うまでもない。
【０８７１】
入力映像信号の動画検出（ＩＤ検出）を行い、動画の場合あるいは動画が多い画像では、図１２４の駆動方式（黒挿入による間欠表示）を実施する。静止画の場合は、図１１８の駆動方式（点灯画素行位置が極力分散して配置する）を実施する。もちろん、本発明の表示パネルあるいは表示装置を用いる用途に応じて切り替えてもよい。たとえば、コンピュータモニターのように静止画の場合は図１１８の駆動方式を採用する。テレビのようにＡＶ用途の場合は、図１２４の駆動方式を採用する。この駆動方式の切り替えは、ゲートドライバ回路１２ｂのＳＳＴＡデータのより、容易に変更することができる。図１などのＥＬ素子１５に流れる電流をオンオフさせるＴＦＴを制御するだけであるからである。図１２４と図１１８の切り替え（動画対応かあるいは静止画対応か、もしくは、より動画対応かより静止画対応か）は、ユーザーが操作できる切り替えスイッチなどを状況に応じて実施してもよいし、本発明の表示パネルの製造業者が実施してもよい。また、ホトセンサなどを用いて、周囲環境状態を検出し、自動で切り替えてもよい。また、本発明が受信する映像信号に制御信号（切り替え信号）をあらかじめ乗せておき、この制御信号を検出して、表示状態（駆動方式）を切り替えてもよい。
【０８７２】
図１２７は図１２４（ａ）の駆動方式の場合の、ゲート信号線１７ｂの出力波形である。図１の画素構成では、ゲート信号線１７ｂに印加されるオンオフ信号（Ｖｇｈがオフ電圧、Ｖｇｌがオン電圧）でＴＦＴ１１ｄをオンオフ制御し、ＥＬ素子１５に流れる電流をオンオフさせる。図１において、上段は水平走査期間を示しており、Ｌ記号は、画素行数Ｌ（ＱＣＩＦパネルの場合は、Ｌ＝２２０本）を示している。なお、図１１８、図１２４においても、本発明の駆動方式は、図１の画素構成に限定されるものではない。たとえば他の画素構成（図５４など）においても適用できることは言うまでもない。
【０８７３】
図１２７でわかるように、Ａ期間（Ａ領域）では、４Ｈ期間に１Ｈ期間の割合で各ゲート信号線１７ｂにオン電圧（Ｖｈｌ）が印加される。Ｂ期間（Ｂ領域）では、連続してオフ電圧（Ｖｇｈ）が印加される。したがって、この期間にはＥＬ素子１５には電流が流れない。そして、各ゲート信号線１７ｂのオン電圧位置が１画素行づつ走査されている。
【０８７４】
なお、以上の実施例では、１画素行づつ走査されるとしたが、本発明はこれ限定されるものではない。たとえば、インターレース走査では、１画素行飛ばしで走査される。つまり、第１フレームでは偶数画素行が走査される。第２フレームでは奇数画素行が走査される。また、第１フレームを書き換えているときは、第２フレームで書き込まれた画像はそのまま保持される。ただし、点滅動作を実施する（実施しなくともよい）。第２フレームを書き換えているときは、第１フレームで書き込まれた画像はそのまま保持される。もちろん、図１２４の実施例のように点滅動作を実施してもよい。
【０８７５】
インターレース走査は２フレームで１フィールドがＣＲＴで通常である。しかし、本発明はこれに限定するものではない。たとえば、４フレーム＝１フィールドでもよい。この場合は、第１フレームでは、（４Ｎ＋１）画素行（ただし、Ｎは以上の整数）の画像が書き換えられる。第２フレームでは、（４Ｎ＋２）画素行の画像が書き換えられる。次の第３フレームでは（４Ｎ＋３）画素行の画像が書き換えられる。また、最後の第４フレームでは、（４Ｎ＋４）画素行の画像が書き換えられる。以上のように、本発明は、画素行への書き込みは、順次走査のみに限定するものではない。以上の事項は他の実施例においても適用される。また、本発明において、インターレース走査とは広く一般的な飛び越し走査を意味し、２フレーム＝１フィールドに限定されるものではない。つまり、複数フレーム＝１フィールドである。
【０８７６】
なお、図１２７、図１２８においても、図１２１、図１２２、図１２３などの１水平走査期間（１Ｈ）あるいは複数の水平走査期間内において、ＥＬ素子１５に流れる電流を制御すること（オン期間を制御すること）により、表示画面５０の明るさを調整する駆動方式を併用できることは言うまでもない。
【０８７７】
図１２８は図１２７と同様に、図１２４（ｂ）におけるゲート信号線１７ｂの印加波形である。図１２７との差異は、Ａ期間（Ａ領域、図１１８（ｂ）を参照のこと）において、各ゲート信号線１７ｂには、２水平走査期間（２Ｈ）の間、オン電圧（Ｖｇｌ）が印加され、その後、２Ｈの期間、オフ電圧（Ｖｇｈ）が印加されている。また、このオン電圧とオフ電圧とは交互に繰り返されている。Ｂ期間（Ｂ領域）では連続してオフ電圧が印加される。各ゲート信号線１７ｂのオン電圧の印加位置は、１Ｈごとに走査される。
【０８７８】
図１２７は図１２４（ａ）の駆動方式の場合の、ゲート信号線１７ｂの出力波形である。図１の画素構成では、ゲート信号線１７ｂに印加されるオンオフ信号（Ｖｇｈがオフ電圧、Ｖｇｌがオン電圧）でＴＦＴ１１ｄをオンオフ制御し、ＥＬ素子１５に流れる電流をオンオフさせる。図１において、上段は水平走査期間を示しており、Ｌ記号は、画素行数Ｌ（ＱＣＩＦパネルの場合は、Ｌ＝２２０本）を示している。なお、図１１８、図１２４においても、本発明の駆動方式は、図１の画素構成に限定されるものではない。たとえば他の画素構成（図５４など）においても適用できることは言うまでもない。
【０８７９】
図１２７でわかるように、Ａ期間（Ａ領域）では、４Ｈ期間に１Ｈ期間の割合で各ゲート信号線１７ｂにオン電圧（Ｖｈｌ）が印加される。Ｂ期間（Ｂ領域）では、連続してオフ電圧（Ｖｇｈ）が印加される。したがって、この期間にはＥＬ素子１５には電流が流れない。そして、各ゲート信号線１７ｂのオン電圧位置が１画素行づつ走査されている。
【０８８０】
なお、以上の実施例では、１画素行づつ走査されるとしたが、本発明はこれ限定されるものではない。たとえば、インターレース走査では、１画素行飛ばしで走査される。つまり、第１フレームでは偶数画素行が走査される。第２フレームでは奇数画素行が走査される。また、第１フレームを書き換えているときは、第２フレームで書き込まれた画像はそのまま保持される。ただし、点滅動作を実施する（実施しなくともよい）。第２フレームを書き換えているときは、第１フレームで書き込まれた画像はそのまま保持される。もちろん、図１２４の実施例のように点滅動作を実施してもよい。
【０８８１】
インターレース走査は２フレームで１フィールドがＣＲＴで通常である。しかし、本発明はこれに限定するものではない。たとえば、４フレーム＝１フィールドでもよい。この場合は、第１フレームでは、（４Ｎ＋１）画素行（ただし、Ｎは以上の整数）の画像が書き換えられる。第２フレームでは、（４Ｎ＋２）画素行の画像が書き換えられる。次の第３フレームでは（４Ｎ＋３）画素行の画像が書き換えられる。また、最後の第４フレームでは、（４Ｎ＋４）画素行の画像が書き換えられる。以上のように、本発明は、画素行への書き込みは、順次走査のみに限定するものではない。以上の事項は他の実施例においても適用される。また、本発明において、インターレース走査とは広く一般的な飛び越し走査を意味し、２フレーム＝１フィールドに限定されるものではない。つまり、複数フレーム＝１フィールドである。
【０８８２】
なお、図１２７、図１２８においても、図１２１、図１２２、図１２３などの１水平走査期間（１Ｈ）あるいは複数の水平走査期間内において、ＥＬ素子１５に流れる電流を制御すること（オン期間を制御すること）により、表示画面５０の明るさを調整する駆動方式を併用できることは言うまでもない。
【０８８３】
図１２８は図１２７と同様に、図１２４（ｂ）におけるゲート信号線１７ｂの印加波形である。図１２７との差異は、Ａ期間（Ａ領域、図１１８（ｂ）を参照のこと）において、各ゲート信号線１７ｂには、２水平走査期間（２Ｈ）の間、オン電圧（Ｖｇｌ）が印加され、その後、２Ｈの期間、オフ電圧（Ｖｇｈ）が印加されている。また、このオン電圧とオフ電圧とは交互に繰り返されている。Ｂ期間（Ｂ領域）では連続してオフ電圧が印加される。各ゲート信号線１７ｂのオン電圧の印加位置は、１Ｈごとに走査される。他の事項は、図１２７と同様あるいは類似であるので説明を省略する。
【０８８４】
なお、以上の実施例では、表示画面５０内で、Ａ領域とＢ領域とが混在する駆動方式である。つまり、画面表示状態のいずれの期間でも、かならず、Ａ領域をＢ領域がある（もちろん、Ａ領域がどこにあるかは、異なる）。このことは、１フィールド（１フレーム、つまり画面の書き換え周期）内に、Ａ期間とＢ期間があるということである。しかし、動画表示を良好にするためには、黒挿入（黒表示あるいは低輝度表示）を行えばよいのであるから、図１２４の駆動方式に限定されるものではない。
【０８８５】
たとえば、図１２９の駆動方式が例示される。理解を容易にするために、図１２９では、４つの表示期間（（ａ）、（ｂ）、（ｃ）、（ｄ））で構成されているとする。また、４フレー＝１フィールドとし、図１２９（ａ）を第１フレーム、図１２９（ｂ）を第２フレーム、図１２９（ｃ）を第３フレーム、図１２９（ｄ）を第４フレームとする。表示は図１２９（ａ）→（ｂ）→（ｃ）→（ｄ）→（ａ）→（ｂ）→・・・・・・・と繰り返される。
【０８８６】
第１フレームでは、図１２９（ａ）に図示するように、偶数番目の画素行を順次選択し、画像を書き換える。第１フレームの書き換えが終わると、図１２９（ｂ）に図示するように、画面５０の上から順次黒表示としていく（図１２９（ｂ）は黒表示書き込みが終了した状態である）。次の第３フレームでは、図１２９（ｃ）に図示するように、奇数番目の画素行を、画面５０の上から順次、画像を書き込んでいく。つまり、奇数番目の画像が、画面の上部から順次表示される。次の第４フレームでは、画面５０の上部から、画像が非点灯状態（黒表示）にされていく（図１２９（ｄ）も完全に非点灯状態にした時の状態を示す）。
【０８８７】
なお、図１２９において、（ａ）（ｃ）では、画像を書き込むと表現し、かつ画像を表示すると表現したが、本発明は基本的に、画像を表示する（点灯させる）状態に特徴がある。したがって、画像を書き込むこと（プログラムを実施すること）と画像を表示することとは同一である必要はない。つまり、図１２９（ａ）（ｃ）では、ゲート信号線１７ｂの制御により、ＥＬ素子１５に流れる電流を制御し、点灯あるいは非点灯状態にすると考えてよい。したがって、図１２９（ａ）の状態と図１２９（ｂ）の状態との切り替えは、一括で（たとえば、１Ｈ期間で）行うことができる。たとえば、イネーブル端子を制御することで実施できる（ゲートドライバ１２ｂのシフトレジスタにオンオフ状態（図１２９（ａ）では、偶数画素行に対応するシフトレジスタがオンデータ）を保持しておき、イネーブル端子がオフの時は、図１２９（ｂ）（ｄ）の状態を表示し、イネーブル端子をオンにすることのより、図１２９（ａ）の表示状態になるなど）。したがって、ゲート信号線１７ｂのオンオフ状態で図１２９（ａ）（ｃ）の表示を実施できる（あらかじめ、画像データは図１の画素構成で例示すれば、コンデンサ１９に保持させておく）。以上の説明では、図１２９の（ａ）（ｂ）（ｃ）（ｄ）の状態は、各１ｌフレーム期間の間実施するとした。
【０８８８】
しかし、本発明がこの表示状態に限定するものではない。少なくとも動画表示状態を改善あるいは良好なものとするには、図１２９（ｂ）（ｄ）などの黒挿入状態を４ｍｓｅｃの期間、実施すればよいからである。したがって、本発明の実施例において、ゲートドライバ回路１２ｂのシフトレジスタ回路を用いて、ゲート信号線１７ｂを走査し、図１２９（ａ）（ｃ）の表示状態を実現することの限定されるものではない。奇数番目のゲート信号線１７ｂ（奇数ゲート信号線組と呼ぶ）を一括接続しておき、また、偶数番目のゲート信号線１７ｂ（偶数ゲート信号線組と呼ぶ）を一括接続しておき、奇数ゲート信号線組と偶数ゲート信号線組とを交互にオンオフ電圧を印加するようにすればよい。奇数ゲート信号線組にオン電圧を印加し、偶数ゲート信号線組にオフ電圧を印加すれば、図１２９（ｃ）の表示状態が実現される。偶数ゲート信号線組にオン電圧を印加し、奇数ゲート信号線組にオフ電圧を印加すれば、図１２９（ａ）の表示状態が実現される。奇数ゲート信号線組と偶数ゲート信号線組の両方にオフ電圧を印加すれば、図１２９（ｂ）（ｄ）の表示状態が実現される。図１２９（ａ）（ｂ）（ｃ）（ｄ）の各状態は、４ｍｓｅｃ（特に図１２９（ｂ）（ｄ）は）以上の期間、実施すればよい。
【０８８９】
以上の図１２９の駆動方式では、画面表示状態（図１２９（ａ）（ｃ））と黒表示状態（黒挿入、図１２９（ｂ）（ｄ））が交互に繰り返される。したがって、画像表示が間欠表示となり、動画表示性能が向上する（動画ボケが発生しない）。
【０８９０】
図１２９の実施例では、第１フレームと第３フレームでは、奇数画素行または偶数画素行に画像を表示し、この２つの画面間に黒画面（図１２９（ｂ）（ｄ））を挿入する駆動方式であった。しかし、本発明はこれに限定するものではなく、図１１８の表示状態を第１フレームおよび第３フレームに実施し、この２つのフレーム間に黒表示を挿入してもよい。以上の実施例におけるタイミングチャートを図１３０に示す。図１３０（ａ）は第１フレームであり、図１３０（ｂ）は黒挿入状態の第２フレームである。図１３０（ｃ）は第３フレームである。なお、第４フレームは図１３０（ｂ）と同様であるので省略している。ただし、第４フレ−ムは必ずしも必要ではない。３フレーム＝１フィールド構成でもよい。第２フレームで黒画面が挿入されるから動画ボケは大幅に改善されるからである。つまり、図１３０（ａ）→（ｂ）→（ｃ）→（ａ）→・・・・・と繰り返す。
【０８９１】
図１３０（ａ）は、図１１８（ａ）に４水平走査期間（４Ｈ）に１Ｈの期間、画像を表示する（各ゲート信号線１７ｂは４Ｈごとに１Ｈの期間、Ｖｇｌ電圧（オン電圧）が印加される。次の第２フレームでは、すべてのゲート信号線１７ｂはオフ電圧（Ｖｇｈ）が印加されている。この制御は先の実施例と同様に、イネーブル端子を制御することのより、一括で行うことができる。したがって、図１３０（ｂ）の状態は、１フレーム期間実施することに限定されるものではない。動画表示を良好なものとするには、４ｍｓｅｃ以上の期間、維持されればよいからである。ただし、図１３０（ａ）が画面の上（上からに限定するものではないが）から順次画像を書き換えるとすると、画像が飛んでしまう。図１２９説明したように、複数のゲート信号線１７ｂを一括接続し、また、イネーブル端子を制御することによれば、容易に実施することができる。
【０８９２】
図１３０は、各画素行は、４Ｈ期間に１Ｈ期間、点灯するなど、規則正しく、画像表示を実施するものであった。しかし、各画素行は、単位期間（たとえば、１フレーム、１フィールドなど）で、点灯（表示）期間が一致していればよい。つまり、規則正しく、点灯状態と非点灯状態とを実施する必要はない。
【０８９３】
図１３１は、規則正しくない点灯状態の場合の実施例である。ゲート信号線１７ｂ（１）は第１Ｈ、第５Ｈ、第６Ｈ、第９Ｈ、第１３Ｈ、第１４Ｈ、・・・・・・にオン電圧が印加されている。他の期間にはオフ電圧が印加されている。したがって、周期的にオン電圧が印加されているのではなく（長期間でみれば、周期てきであるが）、ランダム的である。この１フレーム期間（単位期間）に各ゲート信号線１７ｂにオン電圧が印加される期間を加算したものが、他のゲート信号線１７ｂと略一致させておけばよい。このように各画素行の点灯時間（ゲート信号線１７ｂにオン電圧を印加することのより、画素行が点灯（表示）するとしている）が略一致する。なお、図１３１では、各ゲート信号線１７ｂに印加する信号波形は、１Ｈづつ走査されたようにしている。このように、基本パターン波形を、各ゲート信号線１７ｂで１Ｈ（所定クロックあるいは単位）でずらして走査する（印加する）ことにより、表示画面の輝度を全画面で均一化できる。なお、図１３１においてもオン電圧（Ｖｇｌ）の印加期間を調整することにより、画面の明るさを制御（調整）することができることはいうまでもない。
【０８９４】
以上の実施例では、各フレーム（単位期間）において、ゲート信号線１７ｂには、同一のオンオフ電圧パターンを印加する実施例であった。しかし、本発明は、所定期間で、各画素行（画素）が点灯（表示）もしくは非点灯（非表示）となる期間が略等しくするものである。したがって、２フレーム＝１フィールドの駆動方式において、第１フレームと第２フレームとに印加する各ゲート信号線１７ｂの信号波形が異なっていてもよい。たとえば、任意の画素行が第１フレームで１０Ｈの期間の間、オン電圧が印加され、第２フレームで２０Ｈの期間の間、オン電圧が印加されるように駆動してもよい（２フレームという単位期間で、１０Ｈ＋２０Ｈの期間の間、オン電圧が印加される）。他の画素行も、３０Ｈの期間、オン電圧が印加されるようにする。
【０８９５】
この実施例を図１３２に図示する。図１３２（ａ）（第１フレームとする）では、各画素行に対応するゲート信号線１７ｂには、４水平走査期間（４Ｈ）周期で１水平走査期間（１Ｈ）オン電圧が印加される。図１３２（ｂ）（第２フレームとする）では、各画素行に対応するゲート信号線１７には、４Ｈ周期で２Ｈの期間オン電圧が印加されている。つまり、２フレームでは、（４＋４）Ｈ周期で（１＋２）Ｈの期間オン電圧が印加されることになる。このように駆動しても、単位期間（図１３２では２フレーム）では、各ゲート信号線１７ｂにはオン電圧が同一期間印加されることになる。したがって、各画素行は、同一輝度で表示される（白ラスター表示と仮定した場合）。
【０８９６】
なお、図１３０では、４Ｈ周期で１Ｈの期間オン電圧を印加するとしたが、これに限定するこのではない。たとえば、図１３３に図示するように、８Ｈ周期で１Ｈの期間オン電圧を印加するとしてもよい。また、各フレームでの各ゲート信号線１７ｂに印加する信号波形は、周期性をもたせることはなく、完全にランダム化してもよい。単位周期（単位期間）でオン電圧を印加する総和期間が、すべてのゲート信号線１７ｂで一致していればよいからである。
【０８９７】
しかし、以上の実施例では、すべてのゲート信号線１７ｂで単位期間において、オン電圧を印加する総和期間を一致させるとしたが、以下の場合には適用されない。１画面５０内（つまり、１つの表示パネル）で、複数の輝度が異なる画面５０を有する場合である。画面５０が、第１の画面５０ａと第２の画面５０ｂが構成されており、画面５０ａと５０ｂとの輝度が異なる場合である。２つの画面５０の輝度を異ならせるのは、プログラム電流Ｉｗを調整することのよっても変化することができるが、ゲート信号線１７ｂを走査し、第１の画面５０ａの各画素行の点灯（表示）期間と第２の画面５０ｂの各画素行の点灯（表示）期間とを異ならせる方式が実現容易である。たとえば、第１の画面５０ａの各画素行は、４Ｈに１Ｈの期間、ゲート信号線１７ｂにオン電圧を印加する。第２の画面５０ｂの各画素行は、８Ｈに１Ｈの期間、ゲート信号線１７ｂにオン電圧を印加する。このように、各画面でオン電圧を印加する期間を変化させることにより、画面の明るさを調整でき、また、そのときのガンマカーブも相似にすることができる。
【０８９８】
以上の実施例は、ゲート信号線１７ｂを制御することにより、ＥＬ素子１５に流れる電流を調整（オンオフさせ）し、表示画面５０の輝度を調整する、あるいは、動画表示を良好にするというものであった。図１３４は、以上の効果などを有する本発明の他の実施例である。
【０８９９】
図１３４の画素１６は、図１３５のように配置または構成されている。図１の画素構成と異なる点は、蓄積容量１９（コンデンサ１９）の一方の端子が容量制御線１３４１に接続されている点である。１本の容量制御線１３４１は、１画素行に共通である。容量制御線１３４１は容量制御共通線１３４３に接続されている。
【０９００】
図１３５において、コンデンサ１９は一方の端子は容量制御線１３４１に接続され、他方の端子は、ＴＦＴ１１ａのゲート端子に接続されている。今、ＴＦＴ１１ａのゲート端子（Ｇ）にＶａ電圧が印加されているとする。また、ＴＦＴ１１ａのソース端子（Ｓ）に、Ｖｄｄ電圧が印加されているとする。また、Ｖａ ＜ Ｖｄｄとする。容量制御線１３４１にはＶｃ電圧が印加されているとする。
【０９０１】
以上の状態で、容量制御線１３４１のＶｃ電圧を＋側に変化させると、この変化に伴い、Ｖａ電圧も＋側にシフトする。ＴＦＴ１１ａはＰチャンネルトランジスタであるので、ＴＦＴ１１ａのゲート端子が、＋側（Ｖｄｄ側）にシフトすると、ＴＦＴ１１ａは電流を流さない方向になる。したがって、Ｖｃ電圧の＋側への変化が一定以上に大きいと、ＴＦＴ１１ａは完全に電流を流さない状態（カットオフ状態）となる。つまり、容量制御線１３４１への印加電位を制御することにより、該当画素行を黒表示状態にすることができる。なお、逆に、容量制御線１３４１のＶｃ電圧を−側に変化させると、ＴＦＴ１１ａのゲート端子（Ｇ）の電位も−側にシフトする。そのため、ＴＦＴ１１ａはより電流を流すようになる。以上の事項は、駆動用ＴＦＴ１１ａがＰチャンネルトランジスタで構成されている場合である。駆動用ＴＦＴ１１ａがＮチャンネルの場合は、逆になる。つまり、容量制御線１３４１の電位を＋側にシフトすると、Ｎチャンネルの駆動用ＴＦＴ１１ａはより電流をＥＬ素子１５に流すようになる。
【０９０２】
以上の駆動方式を図１３５に適用することにより、表示画面５０を黒表示にすることができる。つまり、図１２４などで説明した黒挿入を実現できる。
【０９０３】
図１３４では、容量制御共通線１３４３（１３４３ａ、１３４３ｂ、１３４３ｃ、１３４３ｄ）が形成あるいは配置されている。（４Ｎ＋１）画素行（ただし、Ｎは０以上の整数）の容量制御線１３４１は容量制御共通線１３４３ａに接続されている。また、（４Ｎ＋２）画素行の容量制御線１３４１は容量制御共通線１３４３ｂに接続されている。（４Ｎ＋３）画素行は容量制御共通線１３４３ｃに接続され、（４Ｎ＋４）画素行の容量制御線１３４１は容量制御共通線１３４３ｄに接続されている。
【０９０４】
以上の構成で、容量制御共通線１３４３ａの印加電圧を、＋側にシフトすれば、（４Ｎ＋１）画素行が非表示（黒表示または低輝度表示）となる。同様に、容量制御共通線１３４３ｂの印加電圧を、＋側にシフトすれば、（４Ｎ＋２）画素行が非表示（黒表示または低輝度表示）となる。また、容量制御共通線１３４３ｃの印加電圧を、＋側にシフトすれば、（４Ｎ＋３）画素行が非表示となり、容量制御共通線１３４３ｄの印加電圧を、＋側にシフトすれば、（４Ｎ＋４）画素行が非表示となる。
【０９０５】
以上のように容量制御共通線１３４３を制御することにより、所定の画素行を黒表示にすることができる。したがって、容量制御共通線１３４３の制御タイミング、制御周期を調整することのより、画面輝度の調整を実施することができる。また、容量制御線１３４１と容量制御共通線１３４３との接続状態、接続本数、容量制御共通線１３４３の形成本数を所定状態とすることにより、図１２４のように、集中した黒挿入部分を設けることができる。したがって、動画表示を良好にすることもできる。
【０９０６】
図１３５（ａ）では、奇数番目の画素行は容量制御共通線１３４３ａに接続され、偶数番目の画素行は容量制御共通線１３４３ｂに接続されている。したがって、容量制御共通線１３４３ａと１３４３ｂとに交互に＋側に電圧を印加することのより、表示画面５０を櫛状に、非表示画素行とすることができる。図１３５（ｂ）では、３画素行ごとに異なる容量制御共通線１３４３に接続されている。したがって、３画素行周期で、点灯あるいは非点灯制御を行うことができる。
【０９０７】
容量制御線１３４１に印加し、＋側に変化させる電圧が比較小さい場合は、再び、容量制御線１３４１に印加する電圧を、−側にシフトすることにより、ＴＦＴ１１ａが流す電流は元の電流に戻すことができる（ただし、補償電圧の加算は必要である。）。しかし、＋側にシフトする電圧が所定値以上大きいと、ＴＦＴ１１ａが流す電流は元に戻すことができない（必要とする補償電圧が大きくなり、元の電流値にすることが困難になる）。
【０９０８】
図１３５の構成で黒挿入を実施するには、基本的には、コンデンサ１９に保持された画像データの復帰は望まない方がよい（完全にもとの保持電圧に復帰させることが困難だからである）。言い返せば、画像を黒表示にすることはできる。
【０９０９】
たとえば、図１３６に図示するように、画像書き込み前に、Ｒ位置で容量制御線１３４１に＋電圧を印加し黒表示５２にする。つまり、容量制御線１３４１に＋電圧を印加し、画面５０を黒表示５２にする。次に所定期間の経過後に、画像を書き込む（画像書き込み位置は画素書き込み行５１）。図１３６では、画素行がＫ（図１３６（ａ）の場合はＫ１、図１３６（ｂ）の場合はＫ２）離れた位置で書き込みを行っている。Ｋ１は画素行数を示している。つまり、Ｒ位置の黒書き込みを行ってから、画像を書き込むまでの時間は、画素行数×１水平走査期間となる。したがって、Ｋが大きいほど、黒書き込み期間は増加（Ｋ１ ＜ Ｋ２）し、画像表示は暗くなる。Ｋの値が大きくするほど画面が暗くなり、Ｋの値が小さいほど画面は明るくなる。このＫの値の調整により画像の輝度を調整することができる。また、Ｋの値が大きいほど、動画ボケの改善効果が高くなる。
【０９１０】
以上の実施例では、１つのソースドライバ回路（ＩＣ）１４と１つのゲートドライバ回路（ＩＣ）１２で、１つの画面５０に画像を表示するものであった。しかし、本発明はこれに限定するものではない。たとえば、図１３７の実施例では、画面５０は画面５０ａと画面５０ｂで構成されている。画面５０ａのソース信号線１８ａにはソースドライバ回路１４ａが接続されている。画面５０ｂのソース信号線１８ｂにはソースドライバ回路１４ｂが接続されている。画面５０ａ、画面５０ｂとのゲート信号線（１７ａ、１７ｂ）は１つの内蔵ゲートドライバ回路１２に接続されている。
【０９１１】
つまり、図１３７の実施例では、ゲートドライバ回路（ＩＣ）１２は、画面５０ａ、５０ｂに共通であり、画面５０を２つに分割して２つのソースドライバ回路（１４ａ、１４ｂ）で駆動されている。画像の書き込みは、画面５０の上から下方向（Ａ方向）に限定するものではない。図１３７に図示するように、画面５０の下から上方向（Ｂ方向）に走査してもよい。また、画面５０ａをＡ方向に走査し、画面５０ｂをＢ方向に走査してもよい。図１３７では画面５０の分割は２分割であるが、３分割以上としてもよいことは言うまでもない。また、ソースドライバ回路１４ａが１つの表示画面５０の偶数番目のソース信号線１８を駆動し、ソースドライバ回路１４ｂが前記表示画面５０の奇数番目のソース信号線１８を駆動するように配置または構成してもよい。ゲートドライバ回路１２についても同様である。ゲートドライバ回路１２を複数個用いて、それぞれの画面（５０ａ、５０ｂ）を駆動してもよい。また、ゲートドライバ回路１２ａが１つの表示画面５０の偶数番目のゲート信号線１８を駆動し、ゲートドライバ回路１２ｂが前記表示画面５０の奇数番目のゲート信号線１８を駆動するように配置または構成してもよい。なお、ソース信号線１４およびゲート信号線１２には、静電気保護のために保護ダイオードを形成することが好ましい。以上の事項は、本発明の他の実施例についても適用できることは言うまでもない。
【０９１２】
以上の実施例は、図１の画素構成の類似であったが、本発明はこれに限定するものではない。たとえば、図１３８のように、カレントミラーの画素構成でもよい。ゲートドライバ回路１２は容量制御線１３４１を用いてコンデンサ１９の印加電圧を制御する。他の事項は図１３５と同様であるので説明を省略する。
【０９１３】
また、画素が図１３９に図示するように、２つのトランジスタなどで構成された電圧駆動の画素構成にも、図１３５で説明した画素構成および駆動方式を適用（採用）することができる。
【０９１４】
図１３９では、選択トランジスタ１１ｂはＮチャンネルトランジスタで構成（形成）されている。したがって、ゲート信号線１７に印加された電圧が＋電圧（Ｖｇｈ）でオンする。一方、ゲートドライバ回路１２は容量制御線１３４１を用いてコンデンサ１９の印加電圧を制御する。ＴＦＴ１１ｂがオンすることにより、ソース信号線１８に印加された電圧が、駆動用ＴＦＴ１１ａのゲート（Ｇ）端子に印加される。なお、ゲート信号線１７にＶｇｌ電圧を印加することにより、ＴＦＴ１１ｂはオフする。他の事項は図１３５と同様であるので説明を省略する。
【０９１５】
図１４０は図１３９の画素構成を多段に接続した構成である。ゲート信号線１７はゲート信号線１７ａおよび容量制御線１３４１に接続されている。また、前段のゲート信号線１７に印加した電圧は、次段の画素１６の容量制御線１３４１に接続されている。たとえば、図１４０において、画素１６ａのゲート信号線１７ａと画素１６ｂの容量制御線１３４１とは共通のゲート信号線１７に接続されている。したがって、ゲート信号線１７に選択電圧（Ｖｇｈ）を印加することにより、画素１６ａのＴＦＴ１１ｂがオンするとともに、画素１６ｂの容量制御線１３４１にもＶｇｈ電圧が印加され、画素１６ｂのＴＦＴ１１ａのゲート（Ｇ）端子がＶｄｄ電圧方向に引っ張られ、オフ状態となる。
【０９１６】
以上の動作により、画素１６ａは、ソース信号線１８の映像信号が画素１６ａのゲート端子に印加される。また、同時に画素１６ｂはオフ状態（黒表示または低輝度表示もしくは非点灯状態）となる。したがって、ゲート信号線１７の走査により、次段の画素行がリセット（オフ状態（黒表示または低輝度表示もしくは非点灯状態））され、その後、前記次段の画素行に映像データが書き込まれる。
【０９１７】
以上のように、各画素１６は、リセットしてから画像を書き込むため、書き込み不足がなく、良好な画像表示を実現できる。
【０９１８】
なお、図１４０の構成では、次段の画素行をリセットするとしたがこれに限定するものではなく、複数画素行離れた画素行をリセットした後、画像を書き込んでもよいことは言うまでもない。また、図１４０の複数画素行を同時に駆動するという駆動方式は、図１３９に限定するものではなく、図１３８、図１３５の画素構成にも適用することができることは言うまでもない。また、図１３９において、ＴＦＴ１１ｂをＮチャンネルトランジスタとしたが、Ｐチャンネルトランジスタでもよい。この場合においても、ゲート信号線１７にオン電圧を印加することにより、次段の画素の駆動トランジスタ１１ａがオフするように画素を構成すればよい。この変更は当業者であれば容易にできるので説明を省略する。もちろん、次段の画素１６が黒表示にするだけでなく、白表示としてもよい。いわゆるリセット状態を実現できるからである。
【０９１９】
図４５、図４６、図４７、図５０、図５１などで、主として画素構成を検討した逆バイアス駆動方式について説明した。しかし、電源回路を検討し、ソースドライバ回路１４などと同期をとって制御することにより、画素構成を変更することなく、逆バイアス駆動方式を実現できる。以下、本発明の逆バイアス駆動方式について説明をする。
【０９２０】
なお、以下に説明する本発明の逆バイアス駆動は、画像を表示していない期間に実施するものである。つまり、本発明の表示パネルの点灯が終了した後、一定の期間、逆バイアス駆動、すなわちＥＬ素子１５に印加される電圧が、画像を表示している時の電圧と逆方向になるような電圧を画素１６に供給する駆動を実施するものである。もしくは、表示パネルの点灯前に、一定の期間、上記逆バイアス駆動を実施するものである。この動作から、図４５などで説明した逆バイアス駆動方式とは異なる（図４５などで説明した逆バイアス駆動は、表示パネルの点灯時に実施できるものであった。もちろん、非表示時に実施してもよいことは言うまでもないが）。
【０９２１】
図１４４は、本発明の逆バイアス駆動方式を説明する説明図である。電源回路（ＩＣ）８２は、２つの端子を有し、１つの端子Ａはベースアノード線９５１に接続され、画素１６のアノード線にアノード電圧Ｖｄｄを印加する。一方、他の端子Ｂはベースカソード線９９１に接続され、画素１６のカソードにＶｋ電圧を供給する。
【０９２２】
なお、説明を容易にするために、アノード電圧Ｖｄｄはカソード電圧Ｖｋよりも高いとして説明をする。また、画素構成は、図１の構成を例示して説明するが、この画素の構成に限定されるものではない。なぜなら、以下に説明する本発明の逆バイアス駆動方式は、少なくともカソードとアノードのうち一方の端子に印加する電圧を変化させてＥＬ素子１５に逆バイアス電圧を印加するものだからである。さらに好ましくは、ソースドライバ回路１４より、所定の電圧を画素に書き込み、この電圧と、変化させたＥＬ素子１５に印加した電圧により逆バイアス電圧を印加するものである。したがって、画素構成には限定されない。
【０９２３】
さらに理解を容易にするため、一例として、各部の駆動電圧、信号振幅について電圧値などを具体化しておく。まず、ソースドライバ回路１４は、ＧＮＤ（０（Ｖ））と５．５（Ｖ）の電源電圧により動作し、出力する映像信号は、最大５．５（Ｖ）、最低０．５（Ｖ）（図７１における単位トランジスタ６３４の動作に０．５（Ｖ）程度必要なため、ＧＮＤ＋０．５（Ｖ）が出力最低振幅となる）とする。したがって、ソース信号線１８には５．５（Ｖ）〜０．５（Ｖ）電位の映像信号が出力される。また、ソースドライバ回路１４が出力するプリチャージ電圧は、５．５（Ｖ）〜０（Ｖ）とする。
【０９２４】
一方、画素のアノード電圧Ｖｄｄは、ソースドライバ回路１４の電源電圧の５．５（Ｖ）とする。したがって、画素１６の駆動用ＴＦＴ１１ａが画像表示に必要とする最大電流Ｉｍａｘを流した時の、ダイオード接続状態のチャンネル（Ｓ−Ｄ間）電圧降下は、５．０（Ｖ）以内にしている。この点は重要なことである。つまり、ソースドライバ回路１４が使用する電圧Ｖｉｃ（この場合は、５．５（Ｖ））−０．５（Ｖ）とした時、画素１６の駆動トランジスタがダイオード接続（ＴＦＴ１１ａのＧ−Ｄショート状態）し、画像表示に必要とする最大電流（白表示である）を流した時、そのチャンネル電圧（Ｓ−Ｄ電圧）の方が、Ｖｉｃ−０．５（Ｖ）よりも小さくなるように画素設計をするのである。つまり、以上の実施例では、ソースドライバ回路１４がソース信号線１８に出力する映像信号の電圧は５．０（Ｖ）である。この時、ダイオード接続されたＴＦＴ１１ａのＳ−Ｄ電圧は最大でも５．０（Ｖ）以下となるようにする。ダイオード特性は、トランジスタのチャンネル幅（Ｗ）とチャンネル長（Ｌ）を所定値に設計することにより、自由に可変することができる。
【０９２５】
また、カソード電圧Ｖｋは、−８（Ｖ）とする。ゲート信号線１７に印加されるオン電圧Ｖｇｌは−８＋（−２）＝−１０（Ｖ）とし、ゲート信号線１７に印加されるオフ電圧Ｖｇｈは＋５．５＋１．５＝＋７（Ｖ）とする。ソースドライバ回路１４が出力するプリチャージ電圧Ｖｐは、５（Ｖ）とし、Ｖｍは０（Ｖ）とする。
【０９２６】
図１４４は、画像表示状態である。電源回路（ＩＣ）８２からは、画素１６のアノードにＶｄｄ電圧が印加され、アノードにはＶｋ電圧が印加される。ソース信号線１８には、表示パネルに表示する映像信号に基づき、ソースドライバ回路１４から映像信号が印加される。また、図７５で説明したように必要に応じて、プリチャージ電圧Ｖｐがソース信号線１８に印加される。ゲートドライバ回路１２は、水平同期信号と同期をとり、ゲート信号線１７を順次選択して、選択したゲート信号線１７にオン電圧を印加する。
【０９２７】
以上の動作により、映像信号に対応するプログラム電流Ｉｗが画素１６に書き込まれ、このプログラム電流Ｉｗに対応する電流が駆動ＴＦＴ１１ａからＥＬ素子１５に印加され、ＥＬ素子１５が発光する。以上が、画像表示状態の動作である。
【０９２８】
ユーザーが電源スイッチをオフするとコントローラ８１（図８１、図１４７を参照のこと）が、電源スイッチのオフを検出し、電源回路８２およびソースドライバ回路１４などを制御して、逆バイアス駆動を開始する。図１４５は逆バイアス駆動状態の説明図である。
【０９２９】
逆バイアス駆動時は、まず、ＥＬ側のゲートドライバ回路１２ｂを制御し、ゲート信号線１７ｂにオフ電圧Ｖｇｈを印加してＥＬ素子１５に電流が流れないようにする。次に、ソースドライバ回路１４から、プリチャージ電圧Ｖｍをソース信号線１８に出力する。また、選択側のゲートドライバ回路１２ａを順次あるいは一斉に動作させ、選択ＴＦＴ１１ｂ、１１ｃを動作させ、Ｖｍ電圧をＴＦＴ１１ａのゲート端子に書き込む（と言うよりは、画素電極１０５に書き込む。画素電極１０５はＥＬ素子１５のアノード側端子である）。なお、ＥＬ素子１５と画素電極の関係などは図１０およびその説明を参照のこと。
【０９３０】
次に、ゲート信号線１７ａにオフ電圧を印加し、選択側ＴＦＴ１１ｂ、ＴＦＴ１１ｃをオフ状態にする。なお、ソースドライバ回路１４がソース信号線１８の電位をＶｍ電圧に変動なく固定できる場合は、ＴＦＴ１１ｂ、ＴＦＴ１１ｃはオン状態のままでもよい。
【０９３１】
また、次にあるいは先の動作と同時に、電源回路８５を制御してベースカソード線９９１にＶ２＝Ｖｄｄ電圧を印加し、ベースアノード線９５１には、Ｖ１＝Ｖｍ−２（Ｖ）の電圧を印加する。Ｖ１電圧をＶｍ−２（Ｖ）とするのは、ＴＦＴ１１ａを完全にオフ状態にし、電流を流さないようにするためである。したがって、Ｖ１電圧は、Ｖｍ電圧との関係で、ＴＦＴ１１ａがリーク状態以下の電流値に設定できる電圧であればいずれでも良い。
【０９３２】
以上の状態で、ＥＬ側のゲートドライバ回路１２ａを動作させ、ＴＦＴ１１ｄをオンさせる。ＴＦＴ１１ｄのオンにより、Ｖｍ電圧がＥＬ素子１５のアノード側に印加され（画素電極１０５に印加される）、Ｖ２電圧がＥＬ素子１５のカソード側（反射電極）に印加される。したがって、ＥＬ素子１５に逆バイアス電圧が印加される。
【０９３３】
なお、ＴＦＴ１１ｄは、画素電極１０５にＶｍ電圧を印加後、オンさせるとしたが、これに限定するものではない。ＴＦＴ１１ｄをオンした状態でＶｍ電圧を印加してもよい。ただし、ＴＦＴ１１ｄ、ＴＦＴ１１ｃがオン状態で、カソード端子にＶ２電圧が印加されると、ソース信号線１８の電位が低下し、ソースドライバ回路１４が破壊する場合があるのでＴＦＴのオンオフタイミング、電源回路８２の制御タイミングを考慮する（検討する）必要がある。
【０９３４】
また、Ｖ２電圧はＶｄｄ電圧であるとしたが、これに限定するものではない。Ｖｄｄ電圧は電源回路８２が発生している電圧であるから、利用することのより電源回路８２の回路規模を小さくできる効果がある。しかし、ＥＬ素子１５のカソードに印加する電圧が高いほど、逆バイアスの効果が高く、劣化によるＥＬ素子１５の端子電圧上昇が小さくなることが多い。したがって、他の電圧（Ｖｄｄ電圧以上、Ｖｄｄ電圧以下の場合もあるであろう）であってもよい。つまり、逆バイアス電圧の印加による効果は、実験により決定する必要がある。ここでは、説明を容易にするため、Ｖ２＝Ｖｄｄとして説明をする。また、Ｖｍ電圧は、図９２の回路構成などを使用することより、Ｖｍ＝０（Ｖ）以下（たとえば、−５（Ｖ）など）とすることも可能である。
【０９３５】
また、ＥＬ素子１５に印加する逆バイアス電圧Ｖｓ（Ｖｓ＝（Ｖ２−Ｖｍ）の絶対値）は、ＥＬ素子１５が高分子ＥＬ材料で構成されている場合は、３（Ｖ）以上必要であり、好ましくは、５（Ｖ）以上必要である。なお、最大値のＶｓは１５（Ｖ）以下にする必要がある（逆バイアス電圧が所定値以上に高いと、逆バイアス電圧の印加により、ＥＬ素子１５のアノード電極とカソード電極間にショートなどが発生する）。ＥＬ素子１５が低分子ＥＬ材料で構成されている場合は、Ｖｓ電圧は５（Ｖ）以上必要であり、好ましくは、１０（Ｖ）以上必要である。なお、最大値のＶｓは２０（Ｖ）以下にする必要がある（逆バイアス電圧が所定値以上に高いと、逆バイアス電圧の印加により、ＥＬ素子１５のアノード電極とカソード電極間にショートなどが発生する）。
【０９３６】
図１４８は図１４５（後に説明する他の実施例の場合も同様である）の逆バイアス駆動方式の効果を図示したものである。図１４８において、縦軸は変化電圧比率を示している。変化電圧比率とは、逆バイアス電圧を印加した場合と、印加しない場合の電圧変化の割合である。たとえば、１（μＡ）の定電流をＥＬ素子１５に流した時の初期の端子電圧を１０（Ｖ）とし、本発明の逆バイアス電圧駆動を実施しなかった場合の、１（μＡ）の停電竜時のＥＬ素子１５の端子電圧が１３（Ｖ）になったとすれば、変化電圧比率は１３（Ｖ）／１０（Ｖ）＝１．３である。
【０９３７】
図４７でも説明したが、逆バイアス電圧駆動を実施すると、劣化によるＥＬ素子１５の端子電圧上昇は小さくなる。たとえば、１（μＡ）の定電流をＥＬ素子１５に流した時の初期の端子電圧を１０（Ｖ）とし、本発明の逆バイアス電圧駆動を実施すると、１（μＡ）の停電竜時のＥＬ素子１５の端子電圧が１１（Ｖ）以下となり、大幅な改善効果がみられる。この場合は、変化電圧比率は１１（Ｖ）／１０（Ｖ）＝１．１である。
【０９３８】
横軸は、表示パネルを使用した後に、印加する逆バイアス電圧の印加時間をしめしている。なお、逆バイアス電圧Ｖｓは、ＥＬ素子１５が高分子ＥＬ材料で構成されている場合は、３（Ｖ）以上必要であり、好ましくは、５（Ｖ）以上必要である。なお、最大値のＶｓは１５（Ｖ）以下にする必要がある。ＥＬ素子１５が低分子ＥＬ材料で構成されている場合は、Ｖｓ電圧は５（Ｖ）以上必要であり、好ましくは、１０（Ｖ）以上必要である。なお、最大値のＶｓは２０（Ｖ）以下にする必要がある。なお、図１４８の実線は、ＥＬ素子１５が低分子材料の場合を示しており、点線は、ＥＬ素子１５が高分子材料の場合を示している。また、図１４８は、Ｇ色を２００（ｎｔ）で表示させ、１０分間連続点灯を行い、その後に、ＥＬ素子１５に逆バイアス電圧を印加し、点灯した時間の累計が２０００時間となったときの電圧変化比率を示している。ただし、Ｒ、Ｂでも傾向は同一あるいは類似である。
【０９３９】
図１４８で、わかるように、逆バイアス電圧を印加しない場合は、ＥＬ素子１５の端子電圧は、３０％も高くなる。しかし、本発明の逆バイアス電圧駆動を実施することのより変化電圧比率は低下する。ＥＬ表示素子の連続点灯後、２秒間の逆バイアス電圧を印加すると、変化電圧比率は５％（１．０５）程度の変化となる。したがって、逆バイアス電圧は２秒（ｓｅｃ）以上印加することが好ましい。特に、ＥＬ表示素子の連続点灯後、５秒間の逆バイアス電圧を印加すると、変化電圧比率は２％（１．０２）程度の変化となる。したがって、さらに好ましくは、逆バイアス電圧は５秒（ｓｅｃ）以上の時間印加することが好ましい。逆バイアス電圧を印加する最大期間はシステムの使用上の制約となる。長時間の逆バイアス電圧を印加すると、逆バイアス電圧を印加している期間は、コントローラ８１なども動作させる必要がある。そのため、システム（表示装置）の消費電力が大きくなる。したがって、逆バイアス電圧を印加する期間は最大でも６０秒（６０ｓｅｃ）以内にする必要がある。
【０９４０】
なお、図１４８は表示パネルを使用後に、本発明の逆バイアス電圧駆動を実施した例であるが、表示パネルの使用前に、本発明の逆バイアス電圧駆動を実施後、表示パネルを使用した場合でも、図１４８の特性は同一である。また、図１４８は表示パネルを１０分間使用した後に、本発明の逆バイアス電圧駆動を実施した例である。この表示パネルの使用時間による逆バイアス電圧駆動の効果に差はない。つまり、表示パネルの使用時間が３分間の連続使用であっても、６０分間の連続使用であっても、逆バイアス電圧を２秒以上印加することにより、ＥＬ素子１５の端子電圧の上昇を抑制できる。これは、ＥＬ素子１５にチャージされた電荷は、使用期間に関わらず、一定以上の電圧印加により放電できるためと考えられる。
【０９４１】
このため、本実施の形態では、充電期間等のパネル非点灯時間に逆バイアス駆動をすることにより、ＥＬ素子１５の端子電圧の上昇を抑制し、ＥＬ素子の劣化を防ぐ駆動方法を提案する。図１４８に示すように逆バイアス電圧は５ｓｅｃ以上印加することが好ましい。しかし、逆バイアス電圧印加時はＥＬ素子１５は非点灯状態となり、画像を表示することは出来ない。そこでパネルを点灯させる必要のない期間に逆バイアス駆動を５ｓｅｃ以上行うことでＥＬ素子１５の端子電圧の上昇を防ぐ。また、逆バイアス電圧印加時は逆バイアス駆動を行うためにコントローラー８１なども動作させる必要があり、表示装置の消費電力は大きくなる。そのため、充電期間に逆バイアス駆動を行うことが好ましい。
【０９４２】
ここでユーザーが図１６５に示すように本発明等のパネル搭載のモジュール１６５１を充電することが出来る電力を供給することが出来るモジュール１６５２に接続した場合を考える。図のモジュールは携帯情報機器を示しているが本発明はこれに限るものではない。
【０９４３】
充電期間に逆バイアス駆動をするフローチャートを図１６４に示す。１６４１は本発明のパネル記載のモジュールを逆バイアス駆動せずに使用している状況である。この状態ではＥＬ素子１５には電荷がチャージされ、放電はされない。その状態でユーザーがモジュールを充電すると充電期間１６４２の状態になる。充電期間１６４２ではまず最初にＥＬ素子１５にチャージされた電荷を完全に放電させるために逆バイアス駆動期間１６４３に移行する。この状態ではパネルが表示されないため、１６４３の期間終了後再び通常駆動期間１６４４に移行する。その後、充電期間１６４２中の端子間電圧の上昇を防ぐために短期間の逆バイアス期間１６４５と通常駆動期間１６４４を繰り返す。ここでは１６４２の最初に１６４１の期間にチャージされたＥＬ素子１５の電荷を完全に放電すると言う意味の長期の逆バイアス駆動期間１６４３と充電期間中の端子間電圧の上昇を防ぐための短期の逆バイアス駆動期間１６４５を別々に設けているが１６４３と１６４５は同じ物でも問題はないし、１６５５の期間を削除し、充電期間１６４２では充電初期に逆バイアス駆動を行い、その後の期間は逆バイアス駆動を行わないと言う手段でも問題はない。
【０９４４】
充電が終了したり、充電期間１６４２においてユーザーがモジュールを操作したり、外的要因によりモジュールが起動する場合、通常駆動期間１６４１に移行する。
【０９４５】
図１４６は本発明の電源回路８２とソースドライバ回路１４との接続状態を図示している。ソース信号線１８には、プリチャージ回路６４１ａから電圧（Ｖｐ、Ｖｍ）を印加する。通常の表示時は、アナログスイッチ７３１ｂ２でＶｐ電圧をソース信号線１８に印加する。逆バイアス電圧駆動時は、電源回路８２と同期（同期はコントローラ８１で制御する）して、ソース信号線１８にＶｍ電圧を印加する。Ｖｍ電圧を印加する時は、図７５に図示するように、電流出力回路７０４の出力端と接続端子９５３間に配置または形成されたアナログスイッチ７３１をオフ（オープン）させる。Ｖｍ電圧または、画素１６からソース信号線１８に出力される電圧から電流出力回路７０４を保護し、破壊されることを防止するためである。
【０９４６】
ソース信号線１８にはソースドライバ回路１４からＶｍ電圧を印加するとしたが、Ｖｍ電圧の印加はソースドライバ回路１４から印加することに限定されない。たとえば、図９２で説明したように、アレイ基板内にプリチャージ電圧ＰＶを発生できるように構成し、このＰＶ電圧をＶｍ電圧に変更してソース信号線１８に印加してもよい。また、図１０３に図示するように接続端子９７１に直接にプローブを接触させ、プローブからＶｍ電圧を印加してもよい。
【０９４７】
図１４７は本発明の電源回路（ＩＣ）８２のブロック図である。本発明の電源回路８２は２つの昇圧回路１４７３を具備している。昇圧回路１４７３には、基準電圧または電池から供給される直流電圧Ｖｄが印加されている。この直流電圧Ｖｄは、スイッチング回路（図示せず）により矩形波（交流）に変換される。この変換された矩形波は単巻きコイルからなるトランス１４７２で規定値（所望値）まで昇圧される。昇圧された矩形波は再び、昇圧回路１４７３内に形成または配置された平滑回路によって、直流電圧に変換される。この直流電圧は、スイッチング回路のスイッチング周期あるいはタイミングにより容易に可変することができる。また、発生する直流電圧の極性は、トランス１４７２のコイルの巻き方向により自由に設定できる。
【０９４８】
以上のように、２つの昇圧回路により、２つの電圧（Ｖａ、Ｖｂとする）が発生され、この２つの電圧は、切り替え回路６４１（６４１ｃ、６４１ｄ）のａ端子とｂ端子に印加される。
【０９４９】
切り替え回路６４１ｃはコントローラ８１の制御により、ベースアノード線９５１にＶａ電圧を出力するか、Ｖｂ電圧を出力するかを制御する。切り替え回路６４１ｄの同様にコントローラ８１の制御により、ベースカソード線９９１にＶａ電圧を出力するか、Ｖｂ電圧を出力するかを制御する。
【０９５０】
なお、１４７１は出力バッファ回路であり、よりＶａ電圧あるいはＶｂ電圧を出力電流の大小に関わらず、一定の電圧値に保持する機能を有している。また、スイッチ７３１ｃ、７３１ｄは図１５５のように、ベースアノード線９５１あるいはベースカソード線９９１に出力する電圧をハイインピーダンス状態にするスイッチである。
【０９５１】
図１４９は本発明の逆バイアス電圧駆動のタイミングチャート図である。表示制御信号がＨレベルの時、電源オン（表示パネルに画像を表示している状態）であり、Ｌレベルの時、ユーザーが電源オフ（表示パネルに画像を表示していない状態）である。したがって、表示制御信号がＬレベルになるときを、コントローラ８１が検出して、逆バイアス電圧駆動モードに入る。
【０９５２】
表示制御信号がＬレベルになった（ｂ点）後、ｔ１後（ｃ点）に、ベースアノード線９５１に印加する電圧（Ｖ１印加電圧）は、ＶＨ１電圧（Ｖｄｄ電圧）から、ＶＬ１電圧（Ｖｍ−２（Ｖ））に変化する（図１４５を参照のこと）。また、ベースカソード線９９１に印加する電圧（Ｖ２印加電圧）は、ＶＬ２電圧（Ｖｋ電圧）から、ＶＨ２電圧（Ｖｄｄ電圧）に変化する（図１４５を参照のこと）。このようにして、ＥＬ素子１５に逆バイアス電圧を印加する準備が整う。Ｖｍ電圧は、一定値である必要はなく、変化させてもよい。
【０９５３】
なお、ｃ点とｂ点の時間（ｔ１）は１ｍｓｅｃ以上とする必要がある。ゲート信号線１７の選択状態を変更する期間を確保するためである。さらに、ｄ点とｃ点の時間（ｔ２：ｔ２は最初のゲート信号線１７ａが選択され、画素電極１０５にＶｍ電圧を印加するまでの期間。基本的に逆バイアス駆動するために、画素電極１０５に電位設定するまでの時間）は少なくとも１ｍｓｅｃ以上の期間を確保する必要がある。さらに好ましくは、４ｍｓｅｃ以上にする必要がある。カソード電極は、０．０１μＦ以上の容量があるため、電源回路８２から出力する電圧（Ｖ１、Ｖ２）が所定電圧になるまでに比較的、長時間を必要とするからである。
【０９５４】
一方、ゲート信号線１７ａは順次走査され、ソース信号線１８に印加されたＶｍ電圧を画素電極１０５に印加していく。この際、ＥＬ側のＴＦＴ１１ｄのオンオフと同期をとって、画素電極１０５にＶｍ電圧を印加している（書き込んでいる）時には、ＴＦＴ１１ｄはオンさせないようにする。なお、ＴＦＴ１１ｃ、ＴＦＴ１１ｂがオンしている期間は、１ゲート信号線１７ａの選択期間（基本的には１水平走査期間）であるので、ＴＦＴ１１ｄがオフし、ＥＬ素子１５に逆バイアス電圧が印加されていない期間は、ほとんど無視できる。
【０９５５】
以上のように、ゲート信号線１７ａを順次選択し、Ｖｍ電圧をＥＬ素子１５のアノード側に印加し、カソード側に＋電圧を印加することにより、ＥＬ素子１５に逆バイアス電圧を印加できる。そのため、ＥＬ素子１５の端子電圧の上昇がなく、ＥＬ表示パネルを長寿命化できる。
【０９５６】
なお、図１４９の実施例は、逆バイアス電圧を印加するために、各ゲート信号線１７ａを選択する期間は、通常の画像表示時と同一の１水平走査期間（１Ｈ）としたが、これに限定するものではない。たとえば、図１５０に図示するように、１Ｈよりも長い期間（Ｔ１）としてもよい。つまり、画像を表示するのではないので、１Ｈに限定する必要はないのである。Ｔ１＞１Ｈとすることにより、逆バイアス電圧印加時の安定度がよくなる。
【０９５７】
また、図１４９の実施例では、ゲート信号線１７ａは走査して選択するとしたが、これに限定するものではない。たとえば、図１５１に図示するように、すべてのゲート信号線１７ａにオン電圧を印加して、各画素１６のＥＬ素子１５のアノードにＶｍ電圧を印加してもよい。
【０９５８】
同様に、図１５２に図示するように、すべてのゲート信号線１７ａにオン電圧を印加する期間（Ｔ２）とオフ電圧を印加する期間（Ｔ３）とを交互に繰り返しても良い。また、図１５３に図示するように、偶数番目のゲート信号線１７ａに、オン電圧を印加し、その際には、奇数番目のゲート信号線１７ａにはオフ電圧を印加する状態と、奇数番目のゲート信号線１７ａに、オン電圧を印加し、その際には、偶数番目のゲート信号線１７ａにはオフ電圧を印加する状態とを交互に繰り返してもよい。
【０９５９】
図１４５はベースアノード線９５１にＶ１＝Ｖｍ−２（Ｖ）の電圧を印加するものであった。Ｖ１＝Ｖｍ−２（Ｖ）の電圧を印加するのは、ＴＦＴ１１ａをオフ状態とし、画素電極１０５に電流が流れ込まないようにするためであった。電流を流れないようにするには、図１５４に図示するように、駆動用ＴＦＴ１１ａのソース（Ｓ）端子をオープンにしてもよい。ソース端子をオープンにすることのよりＴＦＴ１１ａのチャンネル間に流れる電流は発生しない。また、ソース端子をオープンにするには、スイッチ７３１をオープンにすることにより容易に実現できる（図１４７を参照のこと）。もしくは、電源回路８２とベースアノード線９５１との接続点をはずせばよい。
【０９６０】
図１５４の構成によっても、ソースドライバ回路１４からソース信号線１８に印加された電圧Ｖｍを画素電極１０５に印加することができる（ＥＬ素子１５のアノード側にＶｍ電圧を印加することができる）。また、電源回路８２からＥＬ素子１５のカソード側にＶｄｄ電圧を印加することができ、ＥＬ素子１５に逆バイアス電圧を印加できる。
【０９６１】
以上の実施例は、ゲート信号線１７ａを順次選択あるいは常時選択もしくは所定周期で選択することにより、ＥＬ素子１５のアノード側にＶｍ電圧を書き込む実施例であった。Ｖｍ電圧を書き込むことにより、ＥＬ素子１５のアノード側に電位が正確に確定する。しかし、ＥＬ素子１５に逆バイアス電圧を印加することを目的とするのであれば、ＥＬ素子１５のアノード電位が正確である（所定値）である必要はない。たとえば、Ｖｍ電圧から±２（Ｖ）程度の誤差があってもよい。
【０９６２】
したがって、図１５５の実施例のように、ゲート信号線１７ａ、１７ｂのオンオフ状態をタイミング制御せず、ゲート信号線１７ａにはオフ電圧を印加して、ＴＦＴ１１ｂ、ＴＦＴ１１ｃをオフ状態に維持し、ゲート信号線１７ｂにはオン電圧を印加して、ＴＦＴ１１ｄをオン状態に維持してもよい。この状態で、図１５５に図示するようにベースアノード線９５１にＶ１電圧を印加し、ベースカソード線９９１にＶ２電圧を印加する。この場合は、画素電極１０５の電位Ｖｃは、ＴＦＴ１１ａのチャンネル間電圧と、ＥＬ素子１５の端子間電圧により（基本的には、両素子のインピーダンスにより決定される）分圧されたものになる。したがって、Ｖｃ電圧は正確な値とはならないが、少なくとも、Ｖｃ＞Ｖ１、Ｖｃ＜Ｖ２の関係となるから、ＥＬ素子１５に逆バイアス電圧が印加される。
【０９６３】
以上の実施例は、図１の画素構成を例示して説明をした。しかし、本発明はこれに限定するものではない。たとえば、図１５６に図示するように、カレントミラーの画素構成でも、本発明の逆バイアス電圧駆動を実施することができる。また、図１５７に図示するように、電圧駆動の画素構成によっても、本発明の逆バイアス電圧駆動を実施できることは言うまでもない。図１５６および図１５７の画素構成にあっても、逆バイアス電圧駆動方式は、以前に説明した方法あるいは構成と同一または類似であるので説明を省略する。
【０９６４】
なお、以上の本発明の逆バイアス電圧駆動の実施の形態において、画素１６は本発明のＥＬ画素に相当し、薄膜トランジスタ１１ａ〜１１ｄおよびコンデンサ１９は本発明の駆動手段に相当し、ＥＬ素子１５は本発明のＥＬ素子に相当し、ソースドライバ１４、ゲートドライバ１２ａおよび１２ｂは本発明の電流供給手段に相当し、電源回路８２は本発明のバイアス電圧供給手段に相当する。また、Ｖｍ電圧は本発明の所定の電圧に相当する。
【０９６５】
以上のように、本発明の逆バイアス電圧駆動により、ＥＬ素子１５の劣化を防止できる。しかし、駆動方式のみでの対策では完全ではない。ＥＬ素子１５が１〜５％の輝度低下で、焼きつきが発生するからである。液晶表示パネルの場合の焼きつきは、１〜２時間の駆動により消滅するが、ＥＬ表示パネルの焼きつきは、ＥＬ素子１５の劣化であるため、一度発生するとなくならない。
【０９６６】
この課題を対策するため、本発明のＥＬ表示パネル（装置）では、図１５８に図示するように、横Ｍ文字、縦Ｎ文字の表示領域５０に対し、縦横とも１文字分の表示領域をもっている。１文字が図１５９に図示するように、横Ｄ１ドット×縦Ｄ２ドットで表現されるとすれば、横Ｄ１ドット、縦Ｄ２ドット分だけ、本来必要とする表示ドット数よりも多くのドット数を持っている。
【０９６７】
焼きつきは、固定パターンを同一位置に表示するために発生する。したがって、固定パターン（文字あるいは壁紙）を一定の周期あるいは間隔で、移動させれば、焼き付けの発生は少なくなる。移動周期（タイミング、つまり、ある表示場所状態から他の表示場所に移動する時間間隔）は、１０秒以上１２０秒以下にすることが好ましい。１０秒以下だと、ユーザーが画面を注視している期間に画面（文字など）の移動が発生するため、視覚的に許容できない。一方、あまりに長時間、同一位置に表示すると焼き付けが発生する。
【０９６８】
移動の間隔は、３ドット以内にすることが好ましい。さらに好ましくは１ドット以内にすることが好ましい。４ドット以上にすると、ユーザーが画面を注視している期間に画面（文字など）の移動が発生したときに、大きな変動状態と認識され、視覚的に許容できない。また、電源を切断し、次回の電源を投入した時、前回の画像表示位置をフラッシュメモリに記憶させておくとよい。
【０９６９】
図１５９では図１５９（ａ）から１５９（ｂ）への移動は、縦横とも１ドット移動した状態を示している。しかし、移動は図１６０に図示するように、上下方向または左右方向に少しずつ移動させることが好ましい。図１５９では、まず、文字の表示位置を下方向に移動させ（図１６０の左上）、次に１ドット左右方向に移動させ、今度は、文字の表示位置を上方向に移動させるという動作を行っている。最後まで移動（図１６０の右上）すると、矢印の逆順序に移動させる。この動作を繰り返す。
【０９７０】
以上のように、表示位置を移動させることにより、ＥＬ表示パネルに固定パターンが焼きつくことを大幅に低減できる。
【０９７１】
焼きつくのは、固定パターンである。自然画の動画は、全体として各画素が平均的の同一の期間の間、点灯するので焼き付けの発生はない。したがって、図１６１に図示するように、ＥＬ表示パネル５７４の表示領域５０を自然画の表示領域５０ａと固定パターンが表示される表示領域５０ｂとを固定するとよい。表示領域５０ａはビデオカメラの映像あるいはテレビ画像などの自然画を表示する。したがって、表示領域５０ａは画面全体のＥＬ素子１５が平均的に劣化するため、焼きつきは発生しない（輝度は平均的に低下する）。
【０９７２】
表示領域５０ｂは、録画中（ＲＥＣ）や録画時間、日付などの固定パターンで表示する。また、表示領域５０ｂは、一定の周期で、ネガ、ポジ反転させて表示する。たとえば、５秒間白バックに黒抜きの文字を表示すると、次の５秒間は黒バックに白表示の文字を表示する。このように交互に表示することのより、表示画面５０ｂも焼きつきが発生せず、画面５０ｂ全体の輝度が低下する。
【０９７３】
また、表示領域５０ｂにおける文字位置は図１６０に説明したように、移動させるとよい。この場合は、図１６２に図示するように（図１５８、図１５９も参照のこと）、固定パターンの表示領域５０ｂを、縦（Ｎ＋１）×Ｄ２ドット、縦（Ｍ＋１）×Ｄ１ドットとするとよい。固定パターンの表示領域５０ｂは表示画面５０の上下（図１６１は画面の下のみ）に形成または配置してもよく、また、画面５０の左右に配置または形成してもよい。でも、本発明の画面の明るさ制御駆動を実施する観点などからは、画面の上下の両方または一方に固定パターンの表示領域５０ｂを形成または配置することが好ましい。
【０９７４】
なお、表示領域５０ａ、５０ｂの明るさは本発明の駆動方式（図１ではＴＦＴ１１ｄをオンオフ制御する）により実現する。つまり、図１６１の表示装置にあっても、本発明の駆動方式、構成などが適用されることは言うまでもない。
【０９７５】
また、画面５０ｂは白黒反転表示だけでなく、Ｒのみの反転（Ｒ文字表示、Ｒ文字の黒抜き表示）などの単色あるいは２色の反転表示を実施してもよい。また、白黒の反転周期（白表示期間＋黒表示期間）は、２秒以上６０秒以下にすることが好ましい。
【０９７６】
また、図１６３に図示するように、固定パターンの表示領域５０ｂの替わりに、液晶表示パネル５７４ｂを配置または形成してもよい。液晶表示パネル５７４ｂは焼き付けが発生しないからである。
【０９７７】
以上に説明した本発明の表示パネル、表示装置を用いる、もしくは、本発明の駆動方式を実施する本発明の表示機器についての実施例について説明をする。以下に説明する本発明の表示装置などは、以前に説明した本発明の駆動方式、構成、配置、形態、制御のいずれをも単独であるいは組み合わせて実施あるいは組み込むことができる。
【０９７８】
図５７は情報端末装置の１例としての携帯電話の平面図である。筐体５７３にアンテナ５７１、テンキー５７２などが取り付けられている。５７２などが表示色切換キーあるいは電源オンオフ、フレームレート切り替えキーである。
【０９７９】
キー５７２を１度押さえると表示色は８色モードに、つづいて同一キー５７２を押さえると表示色は２５６色モード、さらにキー５７２を押さえると表示色は４０９６色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー５７２は３つ（以上）となる。
【０９８０】
キー５７２はプッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切換るものでもよい。たとえば、４０９６色を受話器に音声入力すること、たとえば、「高品位表示」、「２５６色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面５０に表示される表示色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。
【０９８１】
また、表示色の切り替えは電気的に切換るスイッチでもよく、表示パネルの表示部２１に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切換る、あるいはクリックボールのように回転あるいは方向により切換るように構成してもよい。
【０９８２】
５７２は表示色切換キーとしたが、フレームレートを切換るキーなどとしてもよい。また、動画と静止画とを切換るキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に（連続的に）フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサＣ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、１つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。
【０９８３】
なお、表示色などによりフレームレートを切換るという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートパソコン、ディスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置（液晶表示パネル）に限定されるものではなく、液晶表示パネル、有機ＥＬ表示パネルや、トランジスタパネル、ＰＬＺＴパネルや、ＣＲＴにも適用することができる。
【０９８４】
図１９で説明した本発明の携帯電話では図示していないが、筐体の裏側にＣＣＤカメラを備えている。ＣＣＤカメラで撮影し画像は即時に表示パネルの表示画面５０に表示できる。ＣＣＤカメラで撮影したデータは、表示画面５０に表示することができる。ＣＣＤカメラの画像データは２４ビット（１６７０万色）、１８ビット（２６万色）、１６ビット（６．５万色）、１２ビット（４０９６色）、８ビット（２５６色）をキー５７２入力で切り替えることができる。
【０９８５】
表示データが１２ビット以上の時は、誤差拡散処理を行って表示する。つまり、ＣＣＤカメラからの画像データが内蔵メモリの容量以上の時は、誤差拡散処理などを実施し、表示色数を内蔵画像メモリの容量以下となるように画像処理を行う。
【０９８６】
今、ソースドライバＩＣ１４には４０９６色（ＲＧＢ各４ビット）で１画面の内蔵ＲＡＭを具備しているとして説明する。モジュール外部から送られてくる画像データが４０９６色の場合は、直接ソースドライバＩＣ１４の内蔵画像ＲＡＭに格納され、この内蔵画像ＲＡＭから画像データを読み出し、表示画面５０に画像を表示する。
【０９８７】
画像データが２６万色（Ｇ：６ビット、Ｒ、Ｂ：５ビットの計１６ビット）の場合は、誤差拡散コントローラの演算メモリにいったん格納され、かつ同時に誤差拡散あるいはディザ処理を行う演算回路で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理などにより１６ビットの画像データは内蔵画像ＲＡＭのビット数である１２ビットに変換されてソースドライバＩＣ１４に転送される。ソースドライバＩＣ１４はＲＧＢ各４ビット（４０９６色）の画像データを出力し、表示画面５０に画像を表示する。
【０９８８】
さらに、本発明のＥＬ表示パネルあるいはＥＬ表示装置もしくは駆動方法を採用した実施の形態について、図面を参照しながら説明する。
【０９８９】
図５８は本発明の実施の形態におけるビューファインダの断面図である。但し、説明を容易にするため模式的に描いている。また一部拡大あるいは縮小した箇所が存在し、また、省略した箇所もある。たとえば、図５８において、接眼カバーを省略している。以上のことは他の図面においても該当する。
【０９９０】
ボデー５７３の裏面は暗色あるいは黒色にされている。これは、ＥＬ表示パネル（表示装置）５７４から出射した迷光がボデー５７３の内面で乱反射し表示コントラストの低下を防止するためである。また、表示パネルの光出射側には位相板（λ／４板など）１０８、偏光板１０９などが配置されている。このことは図１０、図１１でも説明している。
【０９９１】
接眼リング５８１には拡大レンズ５８２が取り付けられている。観察者は接眼リング５８１をボデー５７３内での挿入位置を可変して、表示パネル５７４の表示画像５０にピントがあうように調整する。
【０９９２】
また、必要に応じて表示パネル５７４の光出射側に正レンズ５８３を配置すれば、拡大レンズ５８２に入射する主光線を収束させることができる。そのため、拡大レンズ５８２のレンズ径を小さくすることができ、ビューファインダを小型化することができる。
【０９９３】
図５９はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部５９２とビデオかメラ本体５７３と具備し、撮影レンズ部５９２とビューファインダ部５７３とは背中合わせとなっている。また、ビューファインダ（図５８も参照）５７３には接眼カバーが取り付けられている。観察者（ユーザー）はこの接眼カバー部から表示パネル５７４の画像５０を観察する。
【０９９４】
一方、本発明のＥＬ表示パネルは表示モニターとしても使用されている。表示部５０は支点５９１で角度を自由に調整できる。表示部５０を使用しない時は、格納部５９３に格納される。
【０９９５】
スイッチ５９４は以下の機能を実施する切り替えあるいは制御スイッチである。スイッチ５９４は表示モード切り替えスイッチである。スイッチ５９４は、携帯電話などにも取り付けることが好ましい。この表示モード切り替えスイッチ５９４について説明をする。
【０９９６】
本発明の駆動方法の１つにＮ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法がある。この点灯させる１／ＭのＭの値だけをきりかえることのより、明るさをデジタル的に変更することができる。たとえば、Ｎ＝４として、ＥＬ素子１５には４倍の電流を流す。点灯期間を１／Ｍとし、Ｍ＝１、２、３、４と切り替えれば、１倍から４倍までの明るさ切り替えが可能となる。なお、Ｍ＝１、１．５、２、３、４、５、６などと変更できるように構成してもよい。
【０９９７】
以上の切り替え動作は、携帯電話の電源をオンしたときに、表示画面５０を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。また、ユーザーが希望する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。しかし、高い輝度で表示し続けるとＥＬ素子１５は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。さらに、高輝度で表示させる場合は、ユーザーがボタンと押すことにより表示輝度を高くできるようの構成しておく。
【０９９８】
したがって、ユーザーがボタン５９４で切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、表示輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことが好ましい。
【０９９９】
なお、表示画面５０はガウス分布表示にすることが好ましい。ガウス分布表示とは、中央部の輝度が明るく、周辺部を比較的暗くする方式である。視覚的には、中央部が明るければ周辺部が暗くとも明るいと感じられる。主観評価によれば、周辺部が中央部に比較して７０％の輝度を保っておれば、視覚的に遜色ない。さらに低減させて、５０％輝度としてもほぼ、問題がない。本発明の自己発光型表示パネルでは、以前に説明したＮ倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法）を用いて画面の上から下方向に、ガウス分布を発生させている。
【１０００】
具体的には、画面の上部と下部ではＭの値と大きくし、中央部でＭの値を小さくする。これは、ゲートドライバ１２のシフトレジスタの動作速度を変調することなどにより実現する。画面の左右の明るさ変調は、テーブルのデータと映像データとを乗算することにより発生させている。以上の動作により、周辺輝度（画角０．９）を５０％にした時、１００％輝度の場合に比較して約２０％の低消費電力化が可能である。周辺輝度（画角０．９）を７０％にした時、１００％輝度の場合に比較して約１５％の低消費電力化が可能である。
【１００１】
なお、ガウス分布表示はオンオフできるように切り替えスイッチなどを設けることが好ましい。たとえば、屋外などで、ガウス表示させると画面周辺部が全く見えなくなるからである。したがって、ユーザーがボタンで切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、周辺輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことが好ましい。この切り替えはホトセンサにより自動的に行っても良いし、ユーザーのスイッチ操作により切り替えてもよい。
【１００２】
液晶表示パネルではバックライトで固定のガウス分布を発生させている。したがって、ガウス分布のオンオフを行うことはできない。ガウス分布をオンオフできるのは自己発光型の表示デバイス特有の効果である。
【１００３】
また、フレームレートが所定の時、室内の蛍光灯などの点灯状態と干渉してフリッカが発生する場合がある。つまり、蛍光灯が６０Ｈｚの交流で点灯しているとき、ＥＬ表示素子１５がフレームレート６０Ｈｚで動作していると、微妙な干渉が発生し、画面がゆっくりと点滅しているように感じられる場合がある。これをさけるにはフレームレートを変更すればよい。本発明はフレームレートの変更機能を付加している。また、Ｎ倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法）において、ＮまたはＭの値を変更できるように構成している。
【１００４】
以上の機能をスイッチ５９４で実現できるようにする。スイッチ５９４は表示画面５０のメニューにしたがって、複数回おさえることにより、以上に説明した機能を切り替え実現する。
【１００５】
なお、以上の事項は、携帯電話だけに限定されるものではなく、テレビ、モニターなどに用いることができることはいうまでもない。また、どのような表示状態にあるかをユーザーがすぐに認識できるように、表示画面にアイコン表示をしておくことが好ましい。以上の事項は以下の事項に対しても同様である。
【１００６】
本実施の形態のＥＬ表示装置などはビデオカメラだけでなく、図６０に示すような電子カメラにも適用することができる。表示装置はカメラ本体６０１に付属されたモニター５０として用いる。カメラ本体６０１にはシャッタ６０３の他、スイッチ５９４が取り付けられている。
【１００７】
本発明のビデオカメラなどは、タッチパネルを搭載し、指やペンでＷｅｂブラウジングやＥメールなどを操作できるインターネット端末機能を有している。また、ハードディスク装置の代わりに２５６Ｍバイト以上のコンパクト・フラッシュ・カード（誤り訂正機能付き）を搭載することが好ましい。ウィンドウズ（登録商標）ＯＳの基本機能部分だけを採用することで低容量化が図る。ＨＤＤがないため、ディスク・クラッシュなどの心配がなく堅牢性を確保できる。ＰＣカード・スロットを２つ装備させる。モデムや、ＩＳＤＮ、ＰＩＡＦＳ、ＬＡＮ、無線ＬＡＮなどを利用できるように構成することが好ましい。無線ＬＡＮ用のアンテナ内蔵させる。ＵＳＢ／ＲＳ２３２Ｃインターフェースにより、バーコード・リーダなどの業務用周辺機器も接続できるようにしている。キーボードがない省スペース設計に加え、水濡れやホコリに耐える（ＪＩＳ防滴２級に準拠）ように構成する。タッチパネルや、アプリケーションを簡単に起動できる「ワンタッチ・キー」の採用、手書きＥ−ｍａｉｌ機能（手書きメモ機能を含む）の搭載など、ＢｔｏＢｔｏＣでの一般ユーザーの利用を想定して操作性の向上を図っている。以上の機能などは本発明の他の表示装置、情報端末なども搭載する。
【１００８】
以上は表示パネルの表示領域が比較的小型の場合であるが、３０インチ以上と大型となると表示画面５０がたわみやすい。その対策のため、本発明では図６１に示すように表示パネルに外枠６１１をつけ、外枠６１１をつりさげられるように固定部材６１４で取り付けている。この固定部材６１４を用いて、壁などに取り付ける。
【１００９】
しかし、表示パネルの画面サイズが大きくなると重量も重たくなる。そのため、表示パネルの下側に脚取り付け部６１３を配置し、複数の脚６１２で表示パネルの重量を保持できるようにしている。
【１０１０】
脚６１２はＡに示すように左右に移動でき、また、脚６１２はＢに示すように収縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。
【１０１１】
なお、脚６１２あるいは筐体（他の本発明においても）にはプラスチックフィルム−金属板複合材（以後、複合材と呼ぶ）を使用する。複合材は、金属とプラスチックフィルムを特殊表面処理層（接着層）を介して強力に接着したものである。金属板は０．２ｍｍ以上０．８ｍｍ以下が好ましく、金属板に特殊表面処理層を介してはりあわされるプラスチックフィルムは１５μｍ以上１００μｍ以下にすることが好ましい。特殊接着法によりプラスチックと金属板間に強固な密着力を有するようになる。この複合材を使用することにより、プラスチック層への着色、染色、印刷が可能となり、また、プレス部品での二次加工工程（フィルムの手貼り、メッキ塗装） の削除が可能となる。また、従来では不可能であった深絞り成形やＤＩ成形に適する。
【１０１２】
図６１のテレビでは、画面の表面を保護フィルム（保護板でもよい）で被覆している。これは、表示パネルの表面に物体があたって破損することを防止することが１つの目的である。保護フィルムの表面にはＡＩＲコートが形成されており、また、表面をエンボス加工することにより表示パネルに外の状況（外光）が写り込むことを抑制している。
【１０１３】
保護フィルムと表示パネル間にビーズなどを散布することにより、一定の空間が配置されるように構成されている。また、保護フィルムの裏面に微細な凸部を形成し、この凸部で表示パネルと保護フィルム間に空間を保持させる。このように空間を保持することにより保護フィルムからの衝撃が表示パネルに伝達することを抑制する。
【１０１４】
また、保護フィルムと表示パネル間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。
【１０１５】
保護フィルムとしては、ポリカーボネートフィルム（板）、ポリプロピレンフィルム（板）、アクリルフィルム（板）、ポリエステルフィルム（板）、ＰＶＡフィルム（板）などが例示される。その他エンジニアリング樹脂フィルム（ＡＢＳなど）を用いることができることは言うまでもない。また、強化ガラスなど無機材料からなるものでもよい。保護フィルムを配置するかわりに、表示パネルの表面をエポキシ樹脂、フェノール樹脂、アクリル樹脂で０．５ｍｍ以上２．０ｍｍ以下の厚みでコーティングすることも同様の効果がある。また、これらの樹脂表面にエンボス加工などをすることも有効である。
【１０１６】
また、保護フィルムあるいはコーティング材料の表面をフッ素コートすることも効果がある。表面についた汚れを洗剤などで容易にふき落とすことができるからである。また、保護フィルムを厚く形成し、フロントライトと兼用してもよい。
【１０１７】
画面は４：３に限定されるものではなく、ワイド表示ディスプレイでもよい。解像度は１２８０×７６８ドット以上にすることが好ましい。ワイド型をすることにより、ＤＶＤ映画やテレビ放送など、横長表示のタイトルや番組をフルスクリーンで楽しむことができる。表示パネルの明るさは３００ｃｄ／ｍ２（カンデラ／平方メートル）にすることが好ましい。さらに好ましくは、表示パネルの明るさは５００ｃｄ／ｍ２（カンデラ／平方メートル）にすることが好ましい。また、インターネットや通常のパソコン作業に適した明るさ（２００ｃｄ／ｍ２）で表示できるように切り替えスイッチを設置している。
【１０１８】
したがって、使用者は表示内容あるいは使用方法により、最適に画面の明るさにすることができる。さらに動画を表示しているウインドウだけを５００ｃｄ／ｍ２にして、その他の部分は２００ｃｄ／ｍ２にする設定も用意している。テレビ番組をディスプレイの隅に表示しておいて、メールをチェックするといった使い方にも柔軟に対応する。 スピーカーはタワー型の形状になり、前方向だけではなく、空間全体に音が広がるように設計されている。
【１０１９】
テレビ番組の再生、録画機能も使い勝手が向上させている。ｉモードからの録画予約が簡単にできるようにしている。従来は新聞などのテレビ番組表で時間、チャンネルを確認してから予約する必要があったが、電子番組表をｉモードで確認して予約できる。これなら、放送時間が分からなくて困ることもない。また、録画番組の短縮再生もできるようにしている。ニュース番組などのテロップや音声の有無で重要性を判断しながら、不必要と判断した部分を飛ばして、番組の概要を短時間で見ることができる（３０分番組で１〜１０分程度）。
【１０２０】
テレビ録画ができるようにディスク容量が４０ＧＢ以上のハードディスクを積載している。 本体のほかに電源と映像用入出力端子をまとめた拡張ボックスで構成している。ビデオなどのＡＶ機器の接続に使う拡張ボックスには、パソコンとテレビのほかに２系統の映像機器を接続できる。映像入力はＢＳデジタルチューナー用のＤ１端子のほかにＳ端子入力も備え、接続する機器に合わせて選択できる。ゲーム機などの接続に便利なようにＡＶ用の端子は前面に配置されている。
【１０２１】
また、表示画面を前屈３０度以上、後屈１２０度以上とすることにより、９０度／１８０／２７０度に回転できるように構成することにより、操作環境にあわせた自在な設置が可能となる。たとえば、９０度回転させてブラウザー画面を縦長に表示することができる。また、１４５度後屈させることによって対面に座った人へ向かって画面を表示できる。
【１０２２】
以上の保護フィルム、筐体、構成、特性、機能などに関する事項は本発明の他の表示装置あるいは情報表示装置などにも適用されることは言うまでもない。
【１０２３】
以上の実施例では、ＥＬ素子１５はＲ、Ｇ、Ｂであるとしたが、これに限定するものではない。たとえば、シアン、イエロー、マゼンダでもよいし、任意の２色でもよい。Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼンダの６色あるいは任意の４色以上であってもよい。また、白単色であってもよいし、白単色光をカラーフィルターでＲＧＢにしたのもでもよい。また、有機ＥＬ素子に限定するものではなく、無機ＥＬ素子であってもよい。
【１０２４】
なお、本発明の実施例では、アクティブマトリックス型表示パネルを例示して説明したがこれに限定するものではない。ソースドライバＩＣ１４などからは所定電流のＮ倍電流をソース信号線１８に印加（から吸収）する。また、複数の画素行を同時に選択する。そして、所定の期間の間だけ、ＥＬ素子に電流を流し、他の期間は電流を流さない、という概念は、単純マトリックス型表示パネルにも適用できるものである。
【１０２５】
また、ＥＬ素子１５は点灯初期に特性変化が大きい。そのため、焼きツキなどが発生しやすい。この対策のため、パネル形成後、２０時間以上１５０時間以内の間、白ラスター表示でエージングを行った後に、商品として出荷することが好ましい。このエージングでは所定表示輝度よりも２−１０倍程度の明るさで表示させることが好ましい。
【１０２６】
本発明の実施例における表示パネルは、３辺フリーの構成と組み合わせることも有効であることはいうまでもない。特に３辺フリーの構成は画素がアモルファスシリコン技術を用いて作製されているときに有効である。また、アモルファスシリコン技術で形成されたパネルでは、トランジスタ素子の特性バラツキのプロセス制御が不可能のため、本発明のＮ倍パルス駆動、リセット駆動、ダミー画素駆動などを実施することが好ましい。つまり、本発明におけるトランジスタなどは、ポリシリコン技術によるものに限定するものではなく、アモルファスシリコンによるものであってもよい。
【１０２７】
なお、本発明のＮ倍パルス駆動（図１３、図１６、図１９、図２０、図２２、図２４、図３０など）などは、低温ポリシリコン技術でトランジスタ１１を形成して表示パネルよりも、アモルファスシリコン技術でトランジスタ１１を形成した表示パネルに有効である。アモルファスシリコンのトランジスタ１１では、隣接したトランジスタの特性がほぼ一致しているからである。したがって、加算した電流で駆動しても個々のトランジスタの駆動電流はほぼ目標値となっている（特に、図２２、図２４、図３０のＮ倍パルス駆動はアモルファスシリコンで形成したトランジスタの画素構成において有効である）。
【１０２８】
本明細書で説明した画素構成、あるいは駆動方法は、などの画素構成あるいはアレイ構成などはＥＬ表示パネルにのみ限定されるものではない。たとえば、液晶表示パネルにも適用することができる。その際は、ＥＬ素子１５を液晶層、ＰＬＺＴ、ＬＥＤなどの光変調層に置き換えればよい。たとえば、液晶の場合は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｏｒｙ Ｂｅｎｄ）、ＳＴＮ（Ｓｕｐｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｅｄ）、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ ）およびＨＡＮ（Ｈｙｂｒｉｄ Ａｌｉｇｎｅｄ Ｎｅｍａｔｉｃ）モード、ＤＳＭモード（動的散乱モード）などである。特に、ＤＳＭは印加する電流により光変調できるので、本発明とはマッチングがよい。
【１０２９】
本発明の実施例で説明した技術的思想はビデオカメラ、プロジェクター、立体テレビ、プロジェクションテレビなどに適用できる。また、ビューファインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。
【１０３０】
また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチルカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、腕時計およびその表示装置にも適用できる。
【１０３１】
さらに、家庭電器機器の表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライトあるいは家庭用もしくは業務用の照明装置などにも適用あるいは応用展開できることは言うまでもない。照明装置は色温度を可変できるように構成することが好ましい。これは、ＲＧＢの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更できる。また、広告あるいはポスターなどの表示装置、ＲＧＢの信号器、警報表示灯などにも応用できる。
【１０３２】
また、スキャナの光源としても有機ＥＬ表示パネルは有効である。ＲＧＢのドットマトリックスを光源として、対象物に光を照射し、画像を読み取る。もちろん、単色でもよいことは言うまでもない。また、アクティブマトリックスに限定するものではなく、単純マトリックスでもよい。色温度を調整できるようにすれば画像読み取り精度も向上する。
【１０３３】
また、液晶表示装置のバックライトにも有機ＥＬ表示装置は有効である。ＥＬ表示装置（バックライト）のＲＧＢの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更でき、また、明るさの調整も容易である。その上、面光源であるから、画面の中央部を明るく、周辺部を暗くするガウス分布を容易に構成できる。また、Ｒ、Ｇ、Ｂ光を交互に走査する、フィールドシーケンシャル方式の液晶表示パネルのバックライトとしても有効である。また、バックライトを点滅しても黒挿入することにより動画表示用などの液晶表示パネルのバックライトとしても用いることができる。
【１０３４】
【発明の効果】
本発明は、高画質、良低消費電力、低コスト化、高輝度化等に応じて特徴ある効果を発揮する。
【１０３５】
なお、本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。また、高精細の表示パネルであっても十分に対応できる。したがって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【図１】本発明の表示パネルの画素構成図である。
【図２】本発明の表示パネルの画素構成図である。
【図３】本発明の表示パネルの動作の説明図である。
【図４】本発明の表示パネルの動作の説明図である。
【図５】本発明の表示装置の駆動方法の説明図である。
【図６】本発明の表示装置の構成図である。
【図７】本発明の表示パネルの製造方法の説明図である。
【図８】本発明の表示装置の構成図である。
【図９】本発明の表示装置の構成図である。
【図１０】本発明の表示パネルの断面図である。
【図１１】本発明の表示パネルの断面図である。
【図１２】本発明の表示パネルの説明図である。
【図１３】本発明の表示装置の駆動方法の説明図である。
【図１４】本発明の表示装置の駆動方法の説明図である。
【図１５】本発明の表示装置の駆動方法の説明図である。
【図１６】本発明の表示装置の駆動方法の説明図である。
【図１７】本発明の表示装置の駆動方法の説明図である。
【図１８】本発明の表示装置の駆動方法の説明図である。
【図１９】本発明の表示装置の駆動方法の説明図である。
【図２０】本発明の表示装置の駆動方法の説明図である。
【図２１】本発明の表示装置の駆動方法の説明図である。
【図２２】本発明の表示装置の駆動方法の説明図である。
【図２３】本発明の表示装置の駆動方法の説明図である。
【図２４】本発明の表示装置の駆動方法の説明図である。
【図２５】本発明の表示装置の駆動方法の説明図である。
【図２６】本発明の表示装置の駆動方法の説明図である。
【図２７】本発明の表示装置の駆動方法の説明図である。
【図２８】本発明の表示装置の駆動方法の説明図である。
【図２９】本発明の表示装置の駆動方法の説明図である。
【図３０】本発明の表示装置の駆動方法の説明図である。
【図３１】本発明の表示装置の駆動方法の説明図である。
【図３２】本発明の表示装置の駆動方法の説明図である。
【図３３】本発明の表示装置の駆動方法の説明図である。
【図３４】本発明の表示装置の構成図である。
【図３５】本発明の表示装置の駆動方法の説明図である。
【図３６】本発明の表示装置の駆動方法の説明図である。
【図３７】本発明の表示装置の構成図である。
【図３８】本発明の表示装置の構成図である。
【図３９】本発明の表示装置の駆動方法の説明図である。
【図４０】本発明の表示装置の構成図である。
【図４１】本発明の表示装置の構成図である。
【図４２】本発明の表示パネルの画素構成図である。
【図４３】本発明の表示パネルの画素構成図である。
【図４４】本発明の表示装置の駆動方法の説明図である。
【図４５】本発明の表示装置の駆動方法の説明図である。
【図４６】本発明の表示装置の駆動方法の説明図である。
【図４７】本発明の表示パネルの画素構成図である。
【図４８】本発明の表示装置の構成図である。
【図４９】本発明の表示装置の駆動方法の説明図である。
【図５０】本発明の表示パネルの画素構成図である。
【図５１】本発明の表示パネルの画素図である。
【図５２】本発明の表示装置の駆動方法の説明図である。
【図５３】本発明の表示装置の駆動方法の説明図である。
【図５４】本発明の表示パネルの画素構成図である。
【図５５】本発明の表示装置の駆動方法の説明図である。
【図５６】本発明の表示装置の駆動方法の説明図である。
【図５７】本発明の携帯電話の説明図である。
【図５８】本発明のビューファインダの説明図である。
【図５９】本発明のビデオカメラの説明図である。
【図６０】本発明のデジタルカメラの説明図である。
【図６１】本発明のテレビ（モニター）の説明図である。
【図６２】従来の表示パネルの画素構成図である。
【図６３】本発明のドライバ回路の機能ブロック図である。
【図６４】本発明のドライバ回路の説明図である。
【図６５】本発明のドライバ回路の説明図である
【図６６】電圧受け渡し方式の多段式カレントミラー回路の説明図である。
【図６７】電流受け渡し方式の多段式カレントミラー回路の説明図である。
【図６８】本発明の他の実施例におけるドライバ回路の説明図である。
【図６９】本発明の他の実施例におけるドライバ回路の説明図である。
【図７０】本発明の他に実施例におけるドライバ回路の説明図である。
【図７１】本発明の他の実施例におけるドライバ回路の説明図である。
【図７２】従来のドライバ回路の説明図である。
【図７３】本発明のドライバ回路の説明図である。
【図７４】本発明のドライバ回路の説明図である。
【図７５】本発明のドライバ回路の説明図である。
【図７６】本発明のドライバ回路の説明図である。
【図７７】本発明のドライバ回路の制御方法の説明図である。
【図７８】本発明のドライバ回路の説明図である。
【図７９】本発明のドライバ回路の説明図である。
【図８０】本発明のドライバ回路の説明図である。
【図８１】本発明のドライバ回路の説明図である。
【図８２】本発明のドライバ回路の説明図である。
【図８３】本発明のドライバ回路の説明図である。
【図８４】本発明のドライバ回路の説明図である。
【図８５】本発明のドライバ回路の説明図である。
【図８６】本発明のドライバ回路の説明図である。
【図８７】本発明のドライバ回路の説明図である。
【図８８】本発明の駆動方法の説明図である。
【図８９】本発明のドライバ回路の説明図である。
【図９０】本発明の駆動方法の説明図である。
【図９１】本発明のＥＬ表示装置の構成図である。
【図９２】本発明のＥＬ表示装置の構成図である。
【図９３】本発明のドライバ回路の説明図である。
【図９４】本発明のドライバ回路の説明図である。
【図９５】本発明のＥＬ表示装置の構成図である。
【図９６】本発明のＥＬ表示装置の構成図である。
【図９７】本発明のＥＬ表示装置の構成図である。
【図９８】本発明のＥＬ表示装置の構成図である。
【図９９】本発明のＥＬ表示装置の構成図である。
【図１００】本発明のＥＬ表示装置の断面図である。
【図１０１】本発明のＥＬ表示装置の断面図である。
【図１０２】本発明のＥＬ表示装置の構成図である。
【図１０３】本発明のＥＬ表示装置の構成図である。
【図１０４】本発明のＥＬ表示装置の構成図である。
【図１０５】本発明のＥＬ表示装置の構成図である。
【図１０６】本発明のＥＬ表示装置の構成図である。
【図１０７】本発明のＥＬ表示装置の構成図である。
【図１０８】本発明のＥＬ表示装置の構成図である。
【図１０９】本発明のＥＬ表示装置の構成図である。
【図１１０】本発明のソースドライバＩＣの説明図である。
【図１１１】本発明のゲートドライバ回路のブロック図である。
【図１１２】図１１１のゲートドライバ回路のタイミングチャート図である。
【図１１３】本発明のゲートドライバ回路の１部のブロック図である。
【図１１４】図１１３のゲートドライバ回路のタイミングチャート図である。
【図１１５】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１１６】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１１７】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１１８】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１１９】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２０】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２１】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２２】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２３】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２４】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２５】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２６】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２７】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２８】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１２９】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１３０】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１３１】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１３２】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１３３】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１３４】本発明のＥＬ表示装置の説明図である。
【図１３５】本発明のＥＬ表示装置の説明図である。
【図１３６】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１３７】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１３８】本発明のＥＬ表示パネルの構成図である。
【図１３９】本発明のＥＬ表示パネルの構成図である。
【図１４０】本発明のＥＬ表示パネルの構成図である。
【図１４１】本発明のＥＬ表示装置の駆動方法の説明図である。
【図１４２】本発明のＥＬ表示パネルの構成図である。
【図１４３】本発明のＥＬ表示パネルの構成図である。
【図１４４】本発明の逆バイアス電圧駆動方法の説明図である。
【図１４５】本発明の逆バイアス電圧駆動方法の説明図である。
【図１４６】本発明の逆バイアス電圧駆動方法の説明図である。
【図１４７】本発明の電源回路のブロック図である。
【図１４８】本発明の逆バイアス電圧駆動方法の効果の説明図である。
【図１４９】本発明の逆バイアス電圧駆動方法のタイミングチャート図である。
【図１５０】本発明の逆バイアス電圧駆動方法のタイミングチャート図である。
【図１５１】本発明の逆バイアス電圧駆動方法のタイミングチャート図である。
【図１５２】本発明の逆バイアス電圧駆動方法のタイミングチャート図である。
【図１５３】本発明の逆バイアス電圧駆動方法のタイミングチャート図である。
【図１５４】本発明の逆バイアス電圧駆動方法の説明図である。
【図１５５】本発明の逆バイアス電圧駆動方法の説明図である。
【図１５６】本発明の逆バイアス電圧駆動方法の説明図である。
【図１５７】本発明の逆バイアス電圧駆動方法の説明図である。
【図１５８】本発明の焼き付け防止方法の説明図である。
【図１５９】本発明の焼き付け防止方法の説明図である。
【図１６０】本発明の焼き付け防止方法の説明図である。
【図１６１】本発明の焼き付け防止方法の説明図である。
【図１６２】本発明の焼き付け防止方法の説明図である。
【図１６３】本発明の焼き付け防止方法の説明図である。
【図１６４】本発明のフローチャートである。
【図１６５】本発明の充電器との接続図である。
【符号の説明】
１１ ＴＦＴ（薄膜トランジスタ）
１２ ゲートドライバＩＣ（回路）
１４ ソースドライバＩＣ（回路）
１５ ＥＬ（素子）（発光素子）
１６ 画素
１７ ゲート信号線
１８ ソース信号線
１９ 蓄積容量（付加コンデンサ、付加容量）
５０ 表示画面
５１ 書き込み画素（行）
５２ 非表示画素（非表示領域、非点灯領域）
５３ 表示画素（表示領域、点灯領域）
６１ シフトレジスタ
６２ インバータ
６３ 出力バッファ
７１ アレイ基板（表示パネル）
７２ レーザー照射範囲（レーザースポット）
７３ 位置決めマーカー
７４ ガラス基板（アレイ基板）
８１ コントロールＩＣ（回路）
８２ 電源ＩＣ（回路）
８３ プリント基板
８４ フレキシブル基板
８５ 封止フタ
８６ カソード配線
８７ アノード配線（Ｖｄｄ）
８８ データ信号線
８９ ゲート制御信号線
１０１ 土手（リブ）
１０２ 層間絶縁膜
１０４ コンタクト接続部
１０５ 画素電極
１０６ カソード電極
１０７ 乾燥剤
１０８ λ／４板
１０９ 偏光板
１１１ 薄膜封止膜
２８１ ダミー画素（行）
３４１ 出力段回路
３７１ ＯＲ回路
４０１ 点灯制御線
４７１ 逆バイアス線
４７２ ゲート電位制御線
５６１ 電子ボリウム回路
５６２ ＴＦＴのＳＤ（ソース−ドレイン）ショート
５７１ アンテナ
５７２ キー
５７３ 筐体
５７４ 表示パネル
５８１ 接眼リング
５８２ 拡大レンズ
５８３ 凸レンズ
５９１ 支点（回転部）
５９２ 撮影レンズ
５９３ 格納部
５９４ スイッチ
６０１ 本体
６０２ 撮影部
６０３ シャッタスイッチ
６１１ 取り付け枠
６１２ 脚
６１３ 取り付け台
６１４ 固定部
６３１ 電流源
６３２ 電流源
６３３ 電流源
６４１ スイッチ（オンオフ手段）
６３４ 電流源（１単位）
６４３ 内部配線
６５１ ボリウム（電流調整手段）
６８１ トランジスタ群
６９１ 抵抗（電流制限手段、所定電圧発生手段）
６９２ デコーダ回路
６９３ レベルシフタ回路
７０１ カウンタ（計数手段）
７０２ ＮＯＲ
７０３ ＡＮＤ
７０４ 電流出力回路
７１１ 嵩上げ回路
７２１ Ｄ／Ａ変換器
７２２ オペアンプ
７３１ アナログスイッチ（オンオフ手段）
７３２ インバータ
７６１ 出力パッド（出力信号端子）
７７１ 基準電流源
７７２ 電流制御回路
７８１ 温度検出回路
７８２ 温度制御回路
９３１ カスケード電流接続線
９３２ 基準電流信号線
９４１ｉ 電流入力端子
９４１ｏ 電流出力端子
９５１ ベースアノード線（アノード電圧線）
９５２ アノード配線
９５３ 接続端子
９６１ 接続アノード線
９６２ 共通アノード線
９７１ コンタクトホール
９９１ ベースカソード線
９９２ 入力信号線
１００１ 接続樹脂（導電性樹脂、異方向性導電樹脂）
１０１１ 光吸収膜
１０１２ 樹脂ビーズ
１０１３ 封止樹脂
１０２１ 回路形成部
１０５１ ゲート電圧線
１０９１ 電源回路（ＩＣ）
１０９２ 電源ＩＣ制御信号
１０９３ ゲートドライバ回路制御信号
１１１１ 単位ゲート出力回路
１３４１ 容量制御線
１３４３ 容量制御共通線
１４７１ 出力バッファ回路
１４７２ トランス
１４７３ 昇圧回路
１６５１ モジュール
１６５２ 充電器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an EL display device that displays an image mainly by self-luminous light, and a driving method of the EL display device.
[0002]
[Prior art]
Liquid crystal display panels are widely used in portable devices and the like because of their thinness and low power consumption. Therefore, they are also used in devices such as word processors, personal computers, televisions (TVs), video camera viewfinders, and monitors. Used.
[0003]
However, since the liquid crystal display panel is not a self-luminous device, there is a problem that an image cannot be displayed unless a backlight is used. Since a predetermined thickness is required to constitute the backlight, there is a problem that the thickness of the display module is increased. In order to perform color display on the liquid crystal display panel, it is necessary to use a color filter. Therefore, there is a problem that the light use efficiency is low. There is also a problem that the color reproduction range is narrow.
[0004]
In recent years, organic EL (electroluminescence) display panels have been developed. An organic EL display panel is configured using a low-temperature polysilicon TFT (thin film transistor) array. Further, a panel is formed using a TFT array formed by amorphous silicon technology.
[0005]
By the way, the EL display device has a problem that the EL element is deteriorated and the voltage between terminals increases, and it is necessary to design the power supply voltage high. The rise in the inter-terminal voltage of the EL element itself is eliminated by supplying a reverse bias voltage in a direction opposite to the voltage at the time of lighting and discharging the electric charge accumulated in the EL element (for example, see Patent Document 1). .
[0006]
[Patent Document 1]
Japanese Patent No. 2666648
[0007]
[Problems to be solved by the invention]
However, the above-mentioned technology is concerned with the operation of a single EL element, and there is no technology corresponding to an EL display device including a display panel using a TFT that can be practically used as a display device.
[0008]
The present invention has been made in view of the above problems, and an object of the present invention is to provide an EL display device and an EL display method capable of lowering a voltage between terminals of a TFT without increasing a power supply voltage.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a first aspect of the present invention is an EL display panel having EL pixels arranged in a matrix and comprising EL elements and driving means for driving the EL elements,
Current supply means for supplying a current to the drive means,
An EL display device comprising: a bias voltage supply unit configured to supply a bias voltage to the EL pixel such that a voltage applied to the EL element is opposite to a voltage applied during display of the EL pixel.
[0010]
A second aspect of the present invention is the EL display device according to the first aspect, wherein the bias voltage supply means supplies the bias voltage when the EL pixel is not displaying.
[0011]
A third aspect of the present invention is the EL display device according to the second aspect, wherein the bias voltage supply unit supplies the bias voltage after preventing a current from flowing from the current supply unit to the EL pixel. is there.
[0012]
In a fourth aspect of the present invention, the bias voltage supply means supplies the bias voltage when the current supply means is not operating to supply a current to the EL element. A display device.
[0013]
In a fifth aspect of the present invention, the current supply means is supplied with power from a rechargeable battery,
The phrase “the current supply means is not performing an operation of supplying a current” refers to the EL display device of the fourth aspect of the present invention in which the rechargeable battery is being charged.
[0014]
A sixth invention is the EL display device according to the second invention, wherein the bias voltage supply means supplies the bias voltage after applying a predetermined voltage to the EL element.
[0015]
A seventh invention is the EL display device according to the sixth invention, wherein the bias voltage supply means applies the predetermined voltage using a voltage for precharging the EL display panel.
[0016]
An eighth aspect of the present invention is the EL display according to the sixth aspect, wherein said bias voltage applying means applies said predetermined voltage using said current supply means.
[0017]
A ninth aspect of the present invention is a method for driving an EL display device including an EL display panel having EL pixels arranged in a matrix and including EL pixels each including an EL element and driving means for driving the EL element. hand,
Supplying a current to the driving means;
Supplying a bias voltage to the EL pixel such that a voltage applied to the EL element is opposite to a voltage applied during display of the EL pixel.
This is a method for driving an EL display device.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
In this specification, some drawings are omitted or / and enlarged / reduced in order to facilitate understanding and / or drawing. For example, in the cross-sectional view of the display panel illustrated in FIG. 11, the
[0019]
It should be noted that the contents described in each drawing and the like can be combined with other embodiments and the like without particular notice. For example, by adding a touch panel or the like to the display panel of FIG. 8, the information display device shown in FIGS. 19 and 59 to 61 can be obtained. Also, a viewfinder (see FIG. 58) used for a video camera (see FIG. 59 and the like) and the like can be configured by attaching the magnifying
[0020]
Thus, even if not particularly exemplified in the specification, matters, contents, and specifications described or described in the specification and drawings can be described in the claims in combination with each other. This is because it is impossible to describe all combinations in a specification or the like.
[0021]
2. Description of the Related Art In recent years, an organic EL display panel configured by arranging a plurality of organic electroluminescence (EL) elements in a matrix has attracted attention as a display panel that has low power consumption, high display quality, and can be made thinner. I have. As shown in FIG. 10, the organic EL display panel has at least one of an electron transport layer, a light emitting layer, a hole transport layer, and the like on a glass plate 71 (array substrate) on which a
[0022]
The cathode electrode, the anode electrode or the reflection film may be formed by forming an optical interference film made of a dielectric multilayer film on the ITO electrode. The dielectric multilayer film is formed by alternately forming a dielectric film having a low refractive index and a dielectric film having a high refractive index in a multilayer. That is, it is a dielectric mirror. This dielectric multilayer film has a function of improving the color tone of light emitted from the organic EL structure (filter effect). Note that the ITO of the transparent electrode may be another material such as IZO. This applies to the pixel electrode.
[0023]
A large current flows through the wiring (the
[0024]
In addition, in order to supply a large current to the anode or cathode wiring, a high-voltage, low-current power wiring is connected from the current supply means to the vicinity of the anode wiring or the like, and the voltage is reduced to a low voltage and a high current using a DCDC converter or the like. Power is supplied after conversion. In other words, wiring is performed from the power supply to the power consumption target with high voltage and small current wiring, and converted to a large current and low voltage near the power consumption target. Examples of such a device include a DCDC converter and a transformer.
[0025]
As the
[0026]
When depositing a thin film on the
[0027]
Hereinafter, in order to facilitate understanding of the structure of the EL display panel of the present invention, a method of manufacturing the organic EL display panel of the present invention will be described first.
[0028]
The substrate may be formed of sapphire glass in order to improve the heat dissipation of the
[0029]
Further, a microlens may be formed or arranged outside or inside the
[0030]
Needless to say, the
[0031]
It is preferable to use an alicyclic polyolefin resin as the substrate of the base substrate. As such alicyclic polyolefin resin, a single plate of ARTON manufactured by Japan Synthetic Rubber Co., Ltd. having a thickness of 200 μm is exemplified. Polyester resin, polyethylene resin or polyethersulfone resin with a hard coat layer with heat resistance, solvent resistance or moisture resistance function, and a gas barrier layer with air resistance function formed on one side of the base substrate An auxiliary substrate (or film or film) is disposed.
[0032]
When the
[0033]
It is preferable to use a UV (ultraviolet) curable acrylic resin as the adhesive. Further, it is preferable to use an acrylic resin having a fluorine group. In addition, an epoxy-based adhesive or a pressure-sensitive adhesive may be used. It is preferable to use an adhesive or pressure-sensitive adhesive having a refractive index of 1.47 or more and 1.54 or less. Further, it is preferable that the difference in the refractive index from the refractive index of the substrate is 0.03 or less. In particular, it is preferable that the adhesive be added with a light diffusing material such as titanium oxide as described above to function as a light scattering layer.
[0034]
When the auxiliary substrate and the auxiliary substrate are bonded to the base substrate, it is preferable that the angle between the optical slow axis of the auxiliary substrate and the optical slow axis of the auxiliary substrate be 45 degrees or more and 120 degrees or less. It is more preferable that the angle be 80 degrees or more and 100 degrees or less. By setting the thickness within this range, the retardation generated in the auxiliary substrate and the auxiliary substrate such as polyether sulfone resin can be completely canceled in the laminated substrate. Therefore, the plastic substrate for a display panel can be handled as an isotropic substrate having no phase difference. Therefore, in the configuration using the circularly polarizing plate, the unevenness of the display panel due to the difference in the phase state does not occur. Needless to say, matters relating to the circularly polarizing plate are not limited to a plastic substrate, but are also effective for a glass substrate. This is because a decrease in contrast due to external light reflected on the substrate surface can be effectively suppressed.
[0035]
With this configuration, the versatility is significantly expanded as compared with a film substrate or a film laminated substrate having a phase difference. That is, by combining with a retardation film, linearly polarized light can be converted into elliptically polarized light as designed. If there is a phase difference in a substrate or the like, an error from a design value occurs due to the phase difference.
[0036]
Here, as the hard coat layer, a polyester resin, an epoxy resin, a urethane resin, an acrylic resin, or the like can be used, and a stripe electrode (simple matrix EL display panel) or a pixel electrode (active matrix display panel) can be used. ) Also serves as the first undercoat layer of the transparent conductive film.
[0037]
As the gas barrier layer, an inorganic material such as SiO2 or SiOx, or an organic material such as polyvinyl alcohol or polyimide can be used. As the pressure-sensitive adhesive or the adhesive, an epoxy-based adhesive, a polyester-based adhesive, or the like can be used in addition to the acrylic-based adhesive described above. Note that the thickness of the adhesive layer is 100 μm or less. However, the thickness is preferably 10 μm or more in order to smooth the unevenness of the surface such as a substrate.
[0038]
It is preferable to use a substrate having a thickness of 40 μm or more and 400 μm as the auxiliary substrate and the auxiliary substrate constituting the
[0039]
Next, on this laminated substrate, SiOx is formed as an auxiliary undercoat layer of the transparent conductive film, and a transparent conductive film made of ITO to be a pixel electrode is formed by a sputtering technique as needed. In addition, an ITO film is formed as needed to prevent static electricity. The transparent conductive film of the plastic substrate for a display panel manufactured as described above can realize a sheet resistance value of 25Ω / □ and a transmittance of 80% as film characteristics.
[0040]
When the thickness of the base substrate is as thin as 50 μm to 100 μm, the plastic substrate for the display panel is curled by the heat treatment in the process of manufacturing the display panel. Also, good results cannot be obtained in connection of circuit components. When the thickness of the single base substrate is 200 μm or more and 500 μm or less, the substrate is not deformed, has excellent smoothness, has good transportability, and has stable transparent conductive film characteristics. In addition, connection of circuit components can be performed without any problem. Further, the thickness is particularly preferably 250 μm or more and 450 μm or less. This is probably due to its moderate flexibility and flatness. Note that ITO may be another material such as IZO. This applies to the pixel electrode.
[0041]
In the case where an organic material such as the above-mentioned plastic substrate is used as the substrate or the like, it is preferable to form a thin film made of an inorganic material as a barrier layer on the surface in contact with the light modulation layer. The barrier layer made of this inorganic material is preferably formed of the same material as the AIR coat. Needless to say, it can be manufactured by the same technology or configuration as the sealing
[0042]
When the barrier film is formed on the pixel electrode or the stripe-shaped electrode, it is preferable to use a low dielectric constant material in order to minimize the loss of the voltage applied to the light modulation layer. For example, an amorphous carbon film to which fluorine is added (dielectric constant: 2.0 to 2.5) is exemplified. Other examples include the LKD series (LKD-T200 series (relative permittivity 2.5 to 2.7) and LKD-T400 series (relative permittivity 2.0 to 2.2)) manufactured and sold by JSR Corporation. You. The LKD series is a spin-coating type based on MSQ (methy-silsesquioxane) and has a low relative dielectric constant of 2.0 to 2.7, which is preferable. In addition, organic materials such as polyimide, urethane, and acrylic, and inorganic materials such as SiNx and SiO2 may be used. It goes without saying that these barrier film materials may be used for the auxiliary substrate.
[0043]
By using the
[0044]
Further, it is also easy to form the positioning pin of the sealing
[0045]
When a glass substrate was used, a bank used for vapor deposition of EL was formed around the
By forming the resin portion at the same time as the substrate, the manufacturing time can be reduced, so that the cost can be reduced. Further, when manufacturing the
[0046]
In the above embodiment, the convex portion functioning as a bank is formed. However, the present invention is not limited to this. For example, the pixel portion may be dug down (recessed) by pressing or the like. It is to be noted that a method in which the
[0047]
Alternatively, a mosaic color filter may be formed by directly coloring the
[0048]
Further, a color filter is formed by a gravure printing technique, an offset printing technique, a semiconductor pattern forming technique of coating and developing a film with a spinner, and the like. Similarly, a black matrix (BM) may be formed directly by using a technique other than a color filter by coloring in a black color, a dark color, or a color complementary to the modulating light. Alternatively, a concave portion may be formed on the substrate surface so as to correspond to the pixel, and a color filter, a BM, or a transistor may be embedded in the concave portion. In particular, it is preferable to coat the surface with an acrylic resin. This configuration also has the advantage that the pixel electrode surface and the like are flattened.
[0049]
Alternatively, the
[0050]
Alternatively, the pattern may be freely formed by cutting the surface of the substrate. Alternatively, it may be formed by melting a peripheral portion such as the
[0051]
As described above, by forming the substrate with the resin, it is easy to form a hole in the substrate. Further, the shape of the substrate can be freely configured by press working or the like. Alternatively, a hole may be formed in the
[0052]
Further, a conductive pin or the like may be inserted instead of the conductive resin. You may comprise so that the terminal of electronic components, such as a capacitor, may be inserted in the formed hole. Further, a circuit wiring, a capacitor, a coil, or a resistor may be formed in a thin film on the substrate. That is, the
[0053]
In addition, a dye or a dye may be added to the substrate material to color the substrate itself or form a filter. Also, the production number can be formed simultaneously with the production of the substrate. In addition, by coloring only the portion other than the display region, malfunction can be prevented due to irradiation of the mounted IC chip with light.
Also, half of the display area of the substrate can be colored differently. For this, a resin plate processing technique (injection processing, compression processing, or the like) may be applied. Further, by using the same processing technique, half of the display area can be made to have a different EL layer thickness. Further, the display portion and the circuit portion can be formed at the same time. It is also easy to change the thickness of the substrate between the display area and the driver mounting area.
[0054]
Further, a microlens can be formed on the
[0055]
An anti-reflection film (AIR coat) is formed on the surface of the
[0056]
In the above embodiment, the
Further, in order to prevent or suppress the attachment of dust to the surface of the polarizing plate, it is effective to form a thin film made of a fluororesin. Further, a conductor film such as a thin film having a hydrophilic group, a conductive polymer film, or a metal film may be applied or deposited for preventing static electricity.
[0057]
The polarizing plate (polarizing film) disposed or formed on the light incident surface or light emitting surface of the display panel is not limited to a linearly polarized light, but may be an elliptically polarized light. Further, a plurality of polarizing plates may be bonded, a polarizing plate and a retardation plate may be combined, or a polarizing plate may be used.
[0058]
As a main material constituting the polarizing film, a TAC film (triacetyl cellulose film) is optimal. This is because the TAC film has excellent optical properties, surface smoothness, and processability.
[0059]
The configuration in which the AIR coat is formed by a dielectric single layer film or a multilayer film is exemplified. In addition, a resin having a low refractive index of 1.35 to 1.45 may be applied. For example, a fluorine-based acrylic resin is exemplified. In particular, those having a refractive index of 1.37 or more and 1.42 or less have good characteristics.
[0060]
The AIR coat has a three-layer structure or a two-layer structure. In the case of three layers, it is used to prevent reflection in a wide wavelength band of visible light. This is called a multi-coat. In the case of two layers, it is used to prevent reflection in a specific visible light wavelength band. This is called a V coat. The multi-coat and the V-coat are properly used depending on the use of the display panel. The number of layers is not limited to two or more, and may be one.
[0061]
In the case of multi-coating, aluminum oxide (Al2O3) is formed by laminating optical thickness nd = λ / 4, zirconium (ZrO2) nd1 = λ / 2, and magnesium fluoride (MgF2) nd1 = λ / 4. . Usually, a thin film is formed with λ of 520 nm or a value near 520 nm.
[0062]
In the case of V coating, silicon monoxide (SiO) is optically film thickness nd1 = λ / 4 and magnesium fluoride (MgF2) is nd1 = λ / 4, or yttrium oxide (Y2O3) and magnesium fluoride (MgF2) is nd1. = Λ / 4. Since SiO has an absorption band on the blue side, it is better to use Y2O3 when modulating blue light. In addition, Y2O3 is more preferable from the viewpoint of the stability of the substance. Further, a SiO2 thin film may be used. Of course, an AIR coat may be formed by using a resin having a low refractive index. For example, an acrylic resin such as fluorine is exemplified. It is preferable to use an ultraviolet curing type.
[0063]
In order to prevent the display panel from being charged with static electricity, apply a hydrophilic resin to the surface of the light guide plate such as the cover substrate, the surface of the display panel, etc. It is preferable to use a good material.
[0064]
A plurality of switching elements or thin film transistors (transistors) as current control elements are formed in one pixel. The transistors to be formed may be the same type of transistors or different types of transistors such as P-channel type and N-channel type transistors, but preferably the switching transistor and the driving transistor have the same polarity. Is desirable. The structure of the transistor is not limited to a planar type transistor, and may be a staggered type or an inverted staggered type. Further, a transistor in which an impurity region (source and drain) is formed using a self-aligned method may be used. A non-self-alignment method may be used.
[0065]
The
In order to manufacture the EL display element of the present invention, first, an array of transistors is formed in a desired shape on a substrate. Then, ITO, which is a transparent electrode, is formed as a pixel electrode on the flattening film by sputtering and patterned. Thereafter, an organic EL layer, an electron injection electrode, and the like are stacked.
[0066]
An ordinary polycrystalline silicon transistor may be used as the transistor. The transistor is provided at an end of each pixel of the EL structure, and has a size of about 10 to 30 μm. Note that the size of the pixel is approximately 20 μm × 20 μm to 300 μm × 300 μm.
[0067]
On the
[0068]
An insulating layer is provided between the wiring electrode of the
[0069]
The emission peak of the EL structure may be two or more. In the EL display element of the present invention, the green and blue light-emitting portions are obtained, for example, by combining a blue-green light-emitting EL structure with a green transmission layer or a blue transmission layer. The red light-emitting portion can be obtained by a blue-green light-emitting EL structure and a fluorescence conversion layer that converts the blue-green light of the EL structure to a wavelength close to red.
[0070]
Next, an EL structure constituting the
[0071]
The hole injection electrode has a structure in which light emitted from the side of the hole injection electrode is extracted, and examples thereof include ITO (tin-doped indium oxide), IZO (zinc-doped indium oxide), ZnO, SnO2, and In2O3. Particularly, ITO and IZO are preferable. The thickness of the hole injection electrode may be a certain thickness or more that can sufficiently inject holes, and is usually preferably about 10 to 500 nm. It is necessary that the driving voltage be low in order to improve the reliability of the element, but a preferable example is ITO of 10 to 30 Ω / □ (film thickness of 50 to 300 nm). In actual use, the electrode thickness and optical constants may be set so that the interference effect due to the reflection at the interface of the hole injection electrode such as ITO sufficiently satisfies the light extraction efficiency and the color purity.
[0072]
The hole injection electrode can be formed by a vapor deposition method or the like, but is preferably formed by a sputtering method. The sputtering gas is not particularly limited, and an inert gas such as Ar, He, Ne, Kr, and Xe, or a mixed gas thereof may be used.
[0073]
The electron injection electrode is made of a metal, compound or alloy having a small work function, which is preferably formed by a vapor deposition method such as a vapor deposition method or a sputtering method. As a constituent material of the electron injection electrode to be formed, for example, a metal element alone such as K, Li, Na, Mg, La, Ce, Ca, Sr, Ba, Al, Ag, In, Sn, Zn, Zr, or In order to improve the stability, it is preferable to use a two-component or three-component alloy system containing them. As an alloy system, for example, Ag.Mg (Ag: 1 to 20 at%), Al.Li (Li: 0.3 to 14 at%), In.Mg (Mg: 50 to 80 at%), Al.Ca (Ca: 5 to 20 at%).
[0074]
The thickness of the electron-injection electrode thin film may be a certain thickness or more capable of sufficiently injecting electrons, and may be 0.1 nm or more, preferably 1 nm or more. The upper limit is not particularly limited, but usually, the film thickness may be about 100 to 500 nm.
The hole injection layer has a function of facilitating injection of holes from the hole injection electrode, and the hole transport layer has a function of transporting holes and a function of blocking electrons. Also called a transport layer.
[0075]
The electron injecting and transporting layer is provided when, for example, the electron injecting and transporting function of the compound used for the light emitting layer is not so high, and functions to facilitate electron injection from the electron injecting electrode, to transport electrons, and to prevent holes. Has functions. The hole injection layer, the hole transport layer, and the electron injection transport layer increase and confine holes and electrons injected into the light emitting layer, optimize a recombination region, and improve luminous efficiency. Note that the electron injecting and transporting layer may be provided separately for a layer having an injection function and a layer having a transporting function.
[0076]
The thickness of the light emitting layer, the combined thickness of the hole injection layer and the hole transport layer, and the thickness of the electron injection transport layer are not particularly limited, and vary depending on the forming method, but are usually about 5 to 100 nm. Is preferred.
[0077]
The thickness of the hole injection layer, the hole transport layer, and the thickness of the electron injection transport layer depend on the design of the recombination / light emitting region, but should be the same as the thickness of the light emitting layer or about 1/10 to 10 times. Good. The thicknesses of the hole injection layer and the hole transport layer, and the thicknesses of the electron injection layer and the electron transport layer when they are separated, are preferably 1 nm or more for the injection layer and 20 nm or more for the transport layer. At this time, the upper limit of the thickness of the injection layer and the transport layer is usually about 100 nm for the injection layer and about 100 nm for the transport layer. Such a film thickness is the same when two injection / transport layers are provided.
[0078]
Also, by controlling the film thickness in consideration of the carrier mobility and carrier density (determined by ionization potential and electron affinity) of the combined light emitting layer, electron injection transport layer and hole injection transport layer, the recombination region and light emission The region can be designed freely, and the emission color can be designed, the emission luminance and emission spectrum can be controlled by the interference effect between the two electrodes, and the spatial distribution of the emission can be controlled.
[0079]
The light emitting layer of the
[0080]
Note that CuPc in which 2% of phthalocyanine is added to the material of the hole injection layer is preferably used. The heat resistance is remarkably improved as compared with the case where CuPc is used alone.
[0081]
The luminance after driving at 85 ° C. for 1000 hours is about 45% lower than that of the initial luminance (set to 400 cd / m 2) with CuPc alone, but only about 35% with phthalocyanine added. This is presumably because the crystallization of CuPc was suppressed by the addition of phthalocyanine. If CuPc maintains an amorphous state, it is possible to suppress a decrease in luminance. The effect of improving the heat resistance by adding phthalocyanine is greatest at 1% or more and 5% or more. In particular, 1% or more and 3% or less are appropriate. In addition, although the effect of addition is effective up to about 20%, the heat resistance is lowered when the added amount is further increased.
[0082]
For the
[0083]
Emission efficiency can be improved by using a phosphorescent material as the EL material. The fluorescent material has an external quantum efficiency of about 2 to 3%. Fluorescent light-emitting materials have an internal quantum efficiency (efficiency of converting energy by excitation into light) of 25%, while phosphorescent light-emitting materials reach nearly 100%, so that external quantum efficiency is high.
[0084]
CBP is preferably used as a host material of the light emitting layer of the organic EL element. Here, red (R), green (G), and blue (B) phosphorescent materials are doped. All doped materials include Ir. It is preferable to use Btp2Ir (acac) for the R material, (ppy) 2Ir (acac) for the G material, and FIrpic for the B material.
[0085]
Various organic compounds can be used for the hole injection layer and the hole transport layer. For forming the hole injecting and transporting layer, the light emitting layer and the electron injecting and transporting layer, it is preferable to use a vacuum evaporation method because a uniform thin film can be formed.
[0086]
Hereinafter, the manufacturing method and structure of the EL display panel of the present invention will be described in more detail. As described above, first, the
[0087]
Note that the current program is to apply a program current from the
[0088]
On the other hand, the voltage program is to apply a program voltage from the
[0089]
In order to form a transistor on a plastic substrate, an electron thin film may be formed by processing a surface on which an organic semiconductor is formed and using pentacene molecules including carbon and hydrogen. This thin film has a
[0090]
Pentacene tends to adhere to surface impurities when grown on a silicon substrate. This results in irregular growth and grains that are too small to produce high quality devices. To grow the grains larger, a single layer “molecular buffer” of molecules called cyclohexene may first be applied onto the silicon substrate. This layer covers the "sticky sites" on the silicon, creating a clean surface and growing pentacene into very large grains.
[0091]
By using these new thin films of large crystal grains, flexible transistors (transistors) using large crystal grains of pentacene can be manufactured. For mass production of such a flexible transistor, a transistor (transistor) can be manufactured by applying a liquid material at a low temperature.
[0092]
Alternatively, a semiconductor film may be formed by forming a metal thin film serving as a gate on a substrate in an island shape, depositing or coating an amorphous silicon film thereon, and then heating the amorphous silicon film. The semiconductor film is favorably crystallized in the island-shaped portions. Therefore, mobility is improved.
[0093]
It is preferable to employ a structure called an electrostatic induction transistor (SIT) as the organic transistor (transistor). Use pentacene in an amorphous state. The hole mobility is 1 × 10
[0094]
Further, a p-type field effect transistor may be used as the organic transistor. A transistor can be formed over a plastic substrate. It is preferable that pentacene, which can constitute a flexible transistor-type display panel, be in a polycrystalline state because it can be bent together with the plastic substrate. It is preferable to use PMMA as the material of the gate insulating film. Naphthacene may be used for the active layer of the organic transistor.
[0095]
If oxygen plasma or O2 asher is used at the time of cleaning, the flattening
[0096]
The
[0097]
It is preferable to use Ta2O5 having a relative dielectric constant as high as 24 for the gate insulating film. Although the thickness of the gate insulating film is as thick as 129 nm and the channel length is as long as 500 μm, the P-type transistor operates well at a power supply voltage of −5 V. As a material of the channel layer, an organic material called pentacene is used. The mobility of holes serving as carriers is 0.40 cm2 / Vs or more, and the ratio of the drain current when the transistor is on to the leakage current when the transistor is off can be 104.
[0098]
EL films (15R (red), 15G (green), 15B (blue)) are formed on the
[0099]
As the vacuum evaporation apparatus, an apparatus obtained by modifying a commercially available high vacuum evaporation apparatus (EBV-6DA, manufactured by Japan Vacuum Engineering Co., Ltd.) is used. The main evacuation device is a turbo molecular pump (
[0100]
Thus, a carbon film of 20 to 50 nm is formed on the array substrate arranged in the vacuum layer. Next, as a hole injection layer, 4- (N, N-bis (p-methylphenyl) amino) -α-phenylstilbene is formed to a thickness of about 5 nm at a deposition rate of 0.3 nm / sec.
[0101]
As the hole transport layer, N, N′-bis (4′-diphenylamino-4-biphenylyl) -N, N′-diphenylbenzidine (manufactured by Hodogaya Chemical Co., Ltd.) and 4-N, N-diphenylamino-α -Phenylstilbene was co-deposited at a deposition rate of 0.3 nm / s and 0.01 nm / s, respectively, to form a film with a thickness of about 80 nm. Tris (8-quinolinolato) aluminum (manufactured by Dojindo Co., Ltd.) is formed as a light emitting layer (electron transport layer) at a deposition rate of 0.3 nm / sec to a film thickness of about 40 nm.
[0102]
Next, as an electron injection electrode, only Li is formed from an AlLi alloy (manufactured by Kojundo Chemical Co., Ltd., Al / Li weight ratio 99/1) at a low temperature to a thickness of about 1 nm at a deposition rate of about 0.1 nm / sec. Then, the temperature of the AlLi alloy is further increased. From the state in which Li was exhausted, only Al was formed to a film thickness of about 100 nm at a deposition rate of about 1.5 nm / s to obtain a laminated electron injection electrode.
[0103]
The organic thin-
[0104]
Note that a
[0105]
In order to suppress the permeation of moisture from the
[0106]
On the other hand, a concave or convex portion is also formed in the sealing
[0107]
It is preferable to use a UV (ultraviolet) curable acrylic resin as the sealant. Further, it is preferable to use an acrylic resin having a fluorine group. In addition, an epoxy-based adhesive or a pressure-sensitive adhesive may be used. It is preferable to use an adhesive or pressure-sensitive adhesive having a refractive index of 1.47 or more and 1.54 or less. In particular, as the seal adhesive, it is preferable to add a fine powder of titanium oxide, a fine powder of silicon oxide or the like at a weight ratio of 65% or more and 95% or less. The average particle diameter of the fine powder is preferably 20 μm or more and 100 μm or less. As the weight ratio of the fine powder increases, the effect of suppressing the entry of humidity from the outside increases. However, if the amount is too large, air bubbles and the like are likely to enter, and on the contrary, the space becomes large and the sealing effect is reduced.
[0108]
It is preferable that the weight of the
[0109]
FIG. 10 shows a configuration in which sealing is performed using a
[0110]
In this case, the positional relationship between the cathode and the anode may be reversed. The film thickness of the thin film is calculated by n · d (n is the refractive index of the thin film, and when a plurality of thin films are laminated, the refractive index is integrated (calculate n · d of each thin film). , And when a plurality of thin films are laminated, the refractive index is calculated as a whole.) Is preferably equal to or less than the main emission wavelength λ of the
[0111]
The structure in which the
[0112]
The thin film encapsulation in the case of “extracting light from the
[0113]
Half of the light generated from the
[0114]
When the pixel is a reflective electrode, light generated from the
[0115]
Further, the contrast of the organic EL display panel can be improved by canceling the external light reflection realized by forming two thin films inside the display by optical interference. The cost can be reduced as compared with the case where a conventional circularly polarizing plate is used. Further, the problem of the diffuse reflection, the dependency of the display color on the viewing angle, and the dependency of the thickness of the organic EL light emitting layer on the circularly polarizing plate can be solved.
[0116]
Between the
[0117]
In addition, an organic resin plate such as a polyester resin, a PVA resin, a polysulfone resin, a vinyl chloride resin, a Zeonex resin, an acrylic resin, and a polystyrene resin, or an organic resin film may be used as the phase film. In addition, a crystal such as a crystal may be used. The phase difference of one phase plate is preferably from 50 nm to 350 nm in one axis direction, more preferably from 80 nm to 220 nm. It goes without saying that a circularly polarizing plate (circularly polarizing film) in which a phase film and a polarizing plate are integrated may be used.
[0118]
The
[0119]
As described above, a part or the whole of the
[0120]
As described above, the function of the phase film may be given to the color filter. For example, a phase difference can be generated by rolling at the time of forming a color filter or by causing a phase difference in a certain direction by photopolymerization. In addition, a phase difference may be provided by photopolymerizing the smoothing
[0121]
As a main material constituting the polarizing plate (polarizing film) 109, a TAC film (triacetyl cellulose film) is optimal. This is because the TAC film has excellent optical properties, surface smoothness, and processability. For the production of a TAC film, it is optimal to produce it by a solution casting film forming technique.
[0122]
The
[0123]
In addition to such a polarizing plate and a reflective polarizer, as the polarization separating means of the present invention, for example, a combination of a cholesteric liquid crystal layer and a (1/4)
[0124]
Although not shown in FIG. 10, the surface of the
[0125]
The AIR coat has a three-layer structure or a two-layer structure. In the case of three layers, it is used to prevent reflection in a wide visible light wavelength band, and is called a multi-coat. In the case of two layers, it is used to prevent reflection in a specific visible light wavelength band, and is called a V coat. The multi-coat and the V-coat are properly used depending on the use of the display panel. The number of layers is not limited to two or more, and may be one.
[0126]
In the case of multi-coating, aluminum oxide (Al2O3) is formed by laminating optical thickness nd = λ / 4, zirconium (ZrO2) nd1 = λ / 2, and magnesium fluoride (MgF2) nd1 = λ / 4. . Usually, a thin film is formed with λ of 520 nm or a value near 520 nm. In the case of V coating, silicon monoxide (SiO) is optically film thickness nd1 = λ / 4 and magnesium fluoride (MgF2) is nd1 = λ / 4, or yttrium oxide (Y2O3) and magnesium fluoride (MgF2) are n d1 = λ / 4. Since SiO has an absorption band on the blue side, it is better to use Y2O3 when modulating blue light. In addition, Y2O3 is more preferable from the viewpoint of the stability of the substance. Further, a SiO2 thin film may be used. Of course, an AIR coat may be formed by using a resin having a low refractive index. For example, an acrylic resin such as fluorine is exemplified. It is preferable to use an ultraviolet curing type.
[0127]
Note that a hydrophilic resin is preferably applied to the surface of the display panel or the like in order to prevent the display panel from being charged with static electricity. In addition, the surface of the
Although a transistor is connected to the
[0128]
Further, it is preferable that the transistor adopt an LDD (low doping drain) structure. Note that a transistor generally means any element that performs a transistor operation such as switching, such as an FET. Needless to say, the configuration of the EL film and the panel structure can be applied to a simple matrix type display panel. In this specification, an organic EL element (described in various abbreviations such as OEL, PEL, PLED, and OLED) 15 will be described as an example of an EL element. However, the present invention is not limited to this. It goes without saying that it also applies to. First, an active matrix method used for an organic EL display panel includes: To be able to select specific pixels and provide necessary display information. 2. Two conditions must be satisfied that a current can flow through the EL element throughout one frame period.
[0129]
In order to satisfy these two conditions, in the conventional organic EL pixel configuration shown in FIG. 62, the
[0130]
Here, as compared with the active matrix method used for liquid crystal, the switching
[0131]
Therefore, in the EL display panel, the
[0132]
When a gray scale is displayed using this configuration, it is necessary to apply a voltage corresponding to the gray scale as the gate voltage of the driving
[0133]
The on-state current of a transistor is extremely uniform if it is a transistor formed of a single crystal, but it can be formed on an inexpensive glass substrate at a low temperature of 450 ° C. or lower. , There are variations in the threshold value in the range of ± 0.2 V to 0.5 V. Therefore, the on-current flowing through the driving
[0134]
Therefore, in the method of displaying gradations in an analog manner, it is necessary to strictly control the characteristics of the device in order to obtain a uniform display. In the current low-temperature polycrystalline silicon transistor, this variation is suppressed within a predetermined range. I cannot satisfy the specifications. In order to solve this problem, four or more transistors are provided in one pixel, and a variation in threshold voltage is compensated by a capacitor to obtain a uniform current. For example, a method for achieving uniformity can be considered.
[0135]
However, in these methods, since the current to be programmed is programmed through the
[0136]
In addition, it is necessary to use a switching transistor connected to a power supply in a region having a low impedance, and there is a problem that this operation range is affected by a characteristic change of the
[0137]
According to the EL element structure of the present invention, in order to solve the above problem, even if the
[0138]
Specifically, the pixel structure of the EL display device of the present invention is formed by a plurality of
[0139]
When the gate signal line (first scanning line) 17a is activated (an ON voltage is applied), the
[0140]
Note that it is preferable that the capacitance (capacitor) 19 between the source (S) and the gate (G) of the
[0141]
Preferably, the
[0142]
The metal mask is made of a magnetic material, and the metal mask is magnetically attracted from the back surface of the
Next, the
[0143]
This circuit has four
[0144]
In FIG. 1, all the transistors are configured by P-channel. The P-channel is somewhat lower in mobility than an N-channel transistor, but is preferable because it has a higher breakdown voltage and hardly causes deterioration. However, the present invention is not limited only to the configuration in which the EL element is configured by the P channel. You may comprise only N channels. Further, the configuration may be made using both the N channel and the P channel.
[0145]
In FIG. 1, it is preferable that the
[0146]
Hereinafter, in order to further facilitate understanding of the present invention, the configuration of the EL device of the present invention will be described with reference to FIG. The EL element configuration of the present invention is controlled by two timings. The first timing is a timing at which a necessary current value is stored. When the
[0147]
The second timing is when the
[0148]
When operated in this way, the result is as shown in FIG. That is,
[0149]
In the case of the pixel configuration of FIG. 1, as shown in FIG. 3A, at the time of current programming, a program current Iw flows through the
[0150]
Next, during a period in which a current flows through the
[0151]
This timing chart is shown in FIG. In FIG. 4 and the like, the suffix in parentheses (for example, (1)) indicates the number of the pixel row. That is, the
[0152]
As can be seen from FIG. 4, in each selected pixel row (selection period is 1H), when an ON voltage is applied to the
[0153]
Note that the gate of the
[0154]
When the
[0155]
With such a configuration, the write path from the signal line is turned off as the operation timing of the present invention. That is, when the predetermined current is stored, if there is a branch in the current flow path, an accurate current value is not stored in the capacitance (capacitor) between the source (S) and the gate (G) of the
[0156]
However, in this case, it is necessary to pay attention to the process because it is necessary to accurately control each other's threshold. The above-described circuit can be realized with at least four transistors. However, for more accurate timing control or as described later, the
[0157]
In the configuration of FIG. 1, it is more preferable that the current value Ids in the saturation region of the
[0158]
Ids = k * (Vgs-Vth) 2 (1 + Vds * λ)
In the present invention, the operating range of the
[0159]
Consider a case where a threshold shift of ΔVt occurs in each
[0160]
This tolerance varies depending on the brightness of the application. In the luminance region where the luminance is from 100 cd / m2 to 1000 cd / m2, if the fluctuation amount is 2% or more, a human recognizes the fluctuating boundary line. Therefore, it is necessary that the variation of the luminance (current amount) is within 2%. When the luminance is higher than 100 cd /
[0161]
In addition, it is preferable that the current value Ids in the saturation region of the
[0162]
Ids = k * (Vgs-Vth) 2 (1 + Vds * λ)
Even if there is no change in the threshold value between adjacent pixels, if there is a change in λ in the above equation, the value of the current flowing through the EL changes. In order to keep the variation within ± 2%, the variation of λ must be kept within ± 5%. However, it need not be less than 1%. This is because humans cannot recognize the change. Further, in order to achieve 1% or less, it is necessary to considerably increase the transistor size, which is impractical.
[0163]
Further, according to experiments, array prototypes, and studies, it is preferable that the channel length of the
[0164]
Further, the
[0165]
An object of the invention of this patent is to propose a circuit configuration in which variation in transistor characteristics does not affect display, and for that purpose, four or more transistors are required. When determining circuit constants based on these transistor characteristics, it is difficult to determine appropriate circuit constants unless the characteristics of the four transistors are uniform. When the channel direction is horizontal and vertical with respect to the major axis direction of the laser irradiation, the threshold and the mobility of the transistor characteristics are formed differently. The degree of variation is the same in both cases. The mobility and the average value of the threshold are different between the horizontal direction and the vertical direction. Therefore, it is desirable that the channel directions of all the transistors forming the pixel be the same.
[0166]
When the capacitance value of the
[0167]
3 <Cs / Ioff <24
More preferably, it is preferable to satisfy the following expression.
[0168]
6 <Cs / Ioff <18
By setting the off-state current of the
[0169]
Further, it is preferable that the transistor forming the active matrix is formed as a p-ch polysilicon thin film transistor, and the
[0170]
Further, it is preferable that the transistors constituting the active matrix be constituted by polysilicon thin film transistors, and that (channel width W) * (channel length L) of each transistor be 54
[0171]
In addition, it is preferable that the mobility fluctuation of the
[0172]
In the above description, the pixel configuration is described as the configuration in FIG. 1, but the above items can be applied to other pixel configurations. Hereinafter, the configuration and operation of the pixel configuration in FIG. 38 will be described as an example.
[0173]
When setting the current flowing to the
[0174]
Iw = μ1 · Cox1 · W1 / L1 / 2 (Vgs−Vth1) 2 (1)
Here, Cox is a gate capacitance per unit area, and is given by Cox = ε0 · εr / d. Vth is the threshold value of the transistor, μ is the carrier mobility, W is the channel width, L is the channel length, ε0 is the vacuum mobility, εr is the relative dielectric constant of the gate insulating film, and d is the thickness of the gate insulating film. is there.
[0175]
Assuming that the current flowing through the
[0176]
Idrv = μ2 · Cox2 · W2 / L2 / 2 (Vgs−Vth2) 2 (2)
The condition for an insulated gate field effect thin film transistor (transistor) to operate in a saturation region is generally given by the following equation, with Vds as the drain-source voltage.
[0177]
| Vds |> | Vgs-Vth | (3)
Here, since the
[0178]
Idrv / Iw = (W2 / L2) / (W1 / L1) (4)
It should be noted here that, in the equations (1) and (2), the values μ, Cox, and Vth themselves generally vary from pixel to pixel, product to product, or production lot. ) Does not include these parameters, so the value of Idrv / Iw does not depend on these variations.
[0179]
If W1 = W2 and L1 = L2 are designed, Idrv / Iw = 1, that is, Iw and Idrv have the same value. That is, the drive current Idd flowing through the
[0180]
As described above, since Vth1 of the driving
[0181]
In the present invention, in particular, the threshold voltage Vth2 of the driving
[0182]
As shown in FIG. 38, a pixel transistor and a data line are controlled by controlling a gate signal line 17a1 in addition to a driving
[0183]
In FIG. 38, the
[0184]
The terminal voltage of the
[0185]
Note that the Vdd voltage in FIG. 1 and the like is preferably lower than the off voltage of the
[0186]
Therefore, the off-state voltage of the gate (Vgh in FIG. 1, that is, the voltage side closer to the power supply voltage) is higher than the power supply voltage (Vdd in FIG. 1) by not less than −0.5 (V) and not more than +4 (V). Should. More preferably, the power supply voltage (Vdd in FIG. 1) should be more than 0 (V) and less than +2 (V). That is, the off voltage of the transistor applied to the gate signal line is sufficiently turned off. When the transistor is an N-channel transistor, Vgl becomes an off voltage. Therefore, Vgl is set to be in a range from −4 (V) to 0.5 (V) with respect to the GND voltage. More preferably, it is in the range of −2 (V) or more and 0 (V) or less.
[0187]
Although the above description has been made with reference to the pixel configuration of the current program in FIG. 1, the present invention is not limited to this, and it is needless to say that the present invention can be applied to the pixel configuration of the voltage program. It is preferable that the Vt offset cancellation of the voltage program is individually compensated for each of R, G, and B.
[0188]
The driving
[0189]
The
[0190]
The
[0191]
Alternatively, the
[0192]
At this time, since a weak current of the subthreshold level flows through the driving
[0193]
In the short channel effect region A where the gate length L is relatively short, Vth increases as the gate length L increases. On the other hand, in the suppression region B where the gate length L is relatively large, Vth is substantially constant regardless of the gate length L. By utilizing this characteristic, the gate length of the
[0194]
The gate length of the
[0195]
A direct current voltage was applied to the
[0196]
In a full-color organic EL display panel, improvement of the aperture ratio is an important development issue. Increasing the aperture ratio increases the light use efficiency, leading to higher luminance and longer life. In order to increase the aperture ratio, the area of a transistor which blocks light from the organic EL layer may be reduced. The low-temperature polycrystalline Si-transistor has a
[0197]
By forming a driving circuit such as the
[0198]
Next, the EL display panel or the EL display device of the present invention will be described. FIG. 6 is an explanatory diagram focusing on the circuit of the EL display device. The
[0199]
The minimum output current of one current mirror circuit is set to 10 nA or more and 50 nA. In particular, the minimum output current of the current mirror circuit is preferably 15 nA or more and 35 nA. This is to ensure the accuracy of the transistors constituting the current mirror circuit in the
[0200]
Further, a precharge or discharge circuit for forcibly releasing or charging the electric charge of the
[0201]
Needless to say, the pixel configuration, array configuration, panel configuration, and the like described above are applied to the configurations, methods, and apparatuses described below. Needless to say, the pixel configuration, array configuration, panel configuration, and the like described above are applied to the configuration, method, and apparatus described below.
[0202]
It is known that organic EL elements have large temperature-dependent characteristics (temperature characteristics). In order to adjust the change in light emission luminance due to the temperature characteristic, a non-linear element such as a thermistor or a posistor for changing the output current is added to the current mirror circuit, and the change due to the temperature characteristic is adjusted by the thermistor or the like, so that an analog reference is obtained. Create a current.
[0203]
In this case, since it is uniquely determined by the EL material to be selected, it is often unnecessary to perform software control using a microcomputer or the like. That is, a fixed shift amount or the like may be fixed by a liquid crystal material. What is important is that the temperature characteristics differ depending on the luminescent color material, and that it is necessary to perform optimal temperature characteristic compensation for each luminescent color (R, G, B).
[0204]
The temperature characteristics of the R, G, and B EL elements need to be within a certain range. Needless to say, it is preferable that the R, G, and
[0205]
The temperature compensation may be performed by a microcomputer. The temperature of the EL display panel is measured by a temperature sensor, and is changed by a microcomputer (not shown) or the like according to the measured temperature. At the time of switching, the reference current or the like may be automatically switched by microcomputer control or the like, or may be controlled so that a specific menu display can be displayed. Further, it can be configured to be switchable using a mouse or the like. Alternatively, the display screen of the EL display device may be configured as a touch panel, and a menu may be displayed so that switching can be performed by pressing a specific portion.
[0206]
In the present invention, the source driver is formed of a semiconductor silicon chip, and is connected to the terminal of the
[0207]
The present invention is not limited to the COG technology, but may be configured such that the above-described
[0208]
Further, a TCF tape may be used. As a film for a TCF tape, a polyimide film and copper (Cu) foil can be thermocompression-bonded without using an adhesive. In addition to the film for TCP tape that attaches Cu to the polyimide film without using an adhesive, there are other methods such as casting a polyimide film that is dissolved on Cu foil and casting it, and a metal film formed by sputtering on the polyimide film. There is a method of applying Cu by plating or vapor deposition. Any of these may be used, but a method using a TCP tape for attaching Cu to a polyimide film without using an adhesive is most preferable. For a lead pitch of 30 μm or less, a Cu beam laminate that does not use an adhesive is used. Among Cu beam laminates that do not use an adhesive, the method of forming a Cu layer by plating or vapor deposition is suitable for reducing the thickness of the Cu layer, which is advantageous for miniaturization of the lead pitch.
[0209]
On the other hand, the
[0210]
The
[0211]
Since the buffer capacity of the
[0212]
The same applies to the case where the
[0213]
For example, FIG. 6 shows that the output of the
The
[0214]
FIG. 8 is a configuration diagram of the supply of signals and voltages of the display device of the present invention or a configuration diagram of the display device. Signals (power supply wiring, data wiring, etc.) supplied from the control and roll
[0215]
In FIG. 8, the control signal of the
[0216]
It is preferable that the
[0219]
Although 14 is described as a source driver in FIG. 8 and the like, not only a simple driver but also a power supply circuit, a buffer circuit (including a circuit such as a shift register), a data conversion circuit, a latch circuit, a command decoder, a shift circuit, an address A conversion circuit, an image memory, and the like may be incorporated. It goes without saying that the three-side free configuration or configuration, drive method, or the like described in FIG. 9 or the like can be applied to the configuration described in FIG. 8 or the like.
[0218]
When the display panel is used for an information display device such as a mobile phone, the source driver IC (circuit) 14 and the gate driver Ic (circuit) 12 may be mounted (formed) on one side of the display panel as shown in FIG. It is preferable that the configuration in which the driver IC (circuit) is mounted (formed) on one side is called a three-side free configuration (structure). Conventionally, the
[0219]
The three-side free configuration means not only a configuration in which an IC is directly mounted or formed on the
When the
[0220]
In FIG. 9 and the like, the portions shown by thick solid lines indicate the portions where the
[0221]
The pitch of the
[0222]
In order to reduce the above-mentioned image noise, a grant pattern (a conductive pattern fixed at a fixed voltage or set to a stable potential as a whole) is arranged below or above the portion where the
[0223]
The
[0224]
In FIG. 9 and the like, the
[0225]
Further, the
The
[0226]
In the configuration shown in FIG. 1 or the like, the potential is connected to the potential Vdd via the
[0227]
In order to cope with this problem, the potential of at least one of the R, G, and B colors is configured to be different from the potential of the other color cathode electrode. Alternatively, the potential of one Vdd among the R, G, and B colors is configured to be different from the potential of the other color Vdd.
[0228]
Needless to say, it is preferable that the terminal voltages of the R, G, and
[0229]
Further, it is necessary to correct color unevenness. This is caused by variations in film thickness and characteristics because EL materials of each color are separately applied. To correct this, white raster display is performed at a luminance of 30% or 70%, and the in-plane distribution of each color in the
[0230]
The pixels have three primary colors of R, G, and B, but are not limited thereto, and may have three colors of cyan, yellow, and magenta. Further, two colors of B and yellow may be used. Of course, it may be a single color. Further, six colors of R, G, B, cyan, yellow, and magenta may be used. R, G, B, cyan, and magenta may be used. These are natural colors, the color reproduction range is expanded, and good display can be realized. In addition, four colors of R, G, B, and white may be used. Seven colors of R, G, B, cyan, yellow, magenta, black, and white may be used. Also, white light emitting pixels may be formed (produced) over the
[0231]
There are mainly three methods for colorizing an organic EL display panel, and the color conversion method is one of them. It is sufficient to form a single layer of only blue as the light emitting layer, and the remaining green and red necessary for full colorization are created by color conversion from blue light. Therefore, there is an advantage that there is no need to separately apply each layer of RGB, and it is not necessary to prepare organic EL materials of each color of RGB. The color conversion method does not lower the yield unlike the color separation method. The EL display panel and the like of the present invention can be applied to any of these methods.
[0232]
Further, pixels emitting white light may be formed in addition to the three primary colors. A pixel emitting white light can be realized by manufacturing (forming or forming) by stacking structures of R, G, and B light emission. One set of pixels includes three primary colors of RGB and a pixel 16W that emits white light. By forming a pixel that emits white light, it becomes easier to express white peak luminance. Therefore, it is possible to realize a bright image display.
[0233]
Even when a set of pixels includes three primary colors such as RGB, as shown in FIG. 169, it is preferable that the areas of the pixel electrodes of each color be different. Of course, if the luminous efficiency of each color is well-balanced and the color purity is well-balanced, the same area may be used. However, if the balance of one or more colors is poor, it is preferable to adjust the pixel electrode (light emitting area). The electrode area of each color may be determined based on the current density. In other words, when the white balance is adjusted within the color temperature range of 6000K (Kelvin) or more and 9000K or less, the difference of the current density of each color is set to within ± 30%. More preferably, it is within ± 15%. For example, if the current density is 100 A / square meter, the three primary colors are set to be 70 A / square meter or more and 130 A / square meter or less. More preferably, all three primary colors are set to be 85 A / square meter or more and 115 A / square meter or less.
[0234]
Further, it is preferable to arrange the three primary colors so as to be different in adjacent pixel rows. For example, if the even-numbered row has an arrangement of R, G, and B from the left, the odd-numbered row has an arrangement of B, G, and R. With this arrangement, the resolution in the oblique direction of the image is improved even with a small number of pixels. Further, the first row is arranged from the left with R, G, B, R, G, B, the second row is arranged with G, B, R, G, B, R, and the third row is arranged with B, R, The pixel arrangement may be different in three or more pixel rows so that the arrangement is G, B, R, and G. Of course, it is needless to say that the pixel arrangement of R, G, and B or the color arrangement of cyan, yellow, magenta, and the like may be a delta arrangement (an arrangement shifted by 1/2 pixel).
[0235]
The
[0236]
In order to address this problem, in the present invention, a light-shielding film below the gate driver 12 (or the
[0237]
A smoothing film made of an inorganic material having a thickness of 20 to 100 nm is formed on the light-shielding film. One electrode of the
[0238]
The
[0239]
However, if a cathode electrode is formed on the
[0240]
Since the organic EL film is basically an insulator, the cathode and the driver are isolated by forming the organic EL film on the driver. Therefore, the above-mentioned problem can be solved.
[0241]
When the terminals of one or
[0242]
Note that this corresponds to the position where the laser light is irradiated. It is desirable to remove the cathode film. This is to prevent a short circuit between the terminal electrode of the
[0243]
The defect of the
[0244]
When the SD short 582 occurs in the
[0245]
On the other hand, if an SD short occurs in the
[0246]
An SD short circuit of the
[0247]
Note that it is preferable to employ a pulsed laser beam using a Q switch rather than a continuous laser beam. Further, a plurality of laser pulses are applied to the cut portion. The pulse interval of the laser is preferably set to 0.1 msec (msec, millisecond) or more and 100 msec (msec, millisecond) or less. In particular, it is preferable to set the time to 1 msec or more and 10 msec or less. At this interval, the molten state of the processing location by the previously irradiated laser beam continues, and good cutting or processing can be performed. The wavelength of the laser beam is preferably around 1 μm. As a laser having this wavelength, a YAG laser is exemplified. Of course, other lasers may be used. For example, a carbon dioxide laser, an excimer laser, a neon helium laser and the like are exemplified.
[0248]
In the above embodiment, the wiring is cut. However, the black display is not limited to this. For example, as can be seen from FIG. 1, the power supply Vdd of the
[0249]
In addition, it can also be realized by opening the SD (channel) between the
[0250]
In order to display the
[0251]
In the above embodiment, the pixel configuration illustrated in FIG. 1 has been exemplified, but the present invention is not limited to this. It goes without saying that opening or shorting of the wiring or the electrode using the laser beam can be applied to other current-driven pixel configurations such as a current mirror or the voltage-driven pixel configurations shown in FIGS. No.
[0252]
When the cathode (or anode) electrode is a transparent electrode, the pixel electrode is of a reflective type and the common electrode is a transparent electrode (ITO, IZO, etc.). In the case where light is taken out from the EL film deposition surface, the sheet resistance of the transparent electrode becomes a problem. Although the transparent electrode has a high resistance, it is necessary to flow a current at a high current density to the cathode of the organic EL. Therefore, when the cathode electrode is formed of a single layer of the ITO film, the cathode electrode is heated due to heat generation, or an extreme luminance gradient occurs on the display screen.
[0253]
To cope with this problem, a low-resistance wiring made of a metal thin film may be formed on the surface of the cathode electrode. The low-resistance wiring has the same configuration as the black matrix (BM) of the liquid crystal display panel (50 nm to 200 nm in thickness of a chromium or aluminum material) and the same position (between pixel electrodes, on the
[0254]
In the case where light is extracted from the deposition surface of the EL film (upward extraction), it is preferable to form an Mg-Al film on the
The AIR coat has a three-layer structure or a two-layer structure. In the case of a three-layer structure, aluminum oxide (Al2O3) is formed by stacking optical thickness nd = λ / 4, zirconium (ZrO2) nd1 = λ / 2, and magnesium fluoride (MgF2) nd1 = λ / 4. I do. Usually, a thin film is formed with λ of 520 nm or a value near 520 nm.
[0255]
In the case of a two-layer structure, silicon monoxide (SiO) is coated with optical thickness nd1 = λ / 4 and magnesium fluoride (MgF2) nd1 = λ / 4, or yttrium oxide (Y2O3) and magnesium fluoride (MgF2). nd1 = λ / 4.
[0256]
In the case of a single layer, magnesium fluoride (MgF2) is formed by laminating nd1 = λ / 2.
[0257]
It should be noted that increasing the transmittance of the metal film of the
[0258]
To increase the transmittance of the metal film, the Al film is formed thin. The thickness is formed to be 20 nm or more and 100 nm or less. It is preferable to form an ITO or IZO film thereon. Further, it is preferable to form a black matrix on the Al film. This black matrix is preferably formed of chromium, Al, Ag, Au, Cu, or the like, and a protective film made of an inorganic insulating film such as SiO2 or SiNx or an organic insulating film such as polyester or acrylic is preferably formed thereon. Further, it is preferable to form an antireflection film (AIR coat) on this protective film.
[0259]
Note that the
[0260]
The semiconductor film constituting the
[0261]
In the present invention, the formation of the semiconductor film is not limited to the laser annealing method, but may be a thermal annealing method or a method based on solid phase (CGS) growth. In addition, it is needless to say that the present invention is not limited to the low-temperature polysilicon technology, but may use a high-temperature polysilicon technology or an amorphous silicon technology.
[0262]
In order to solve this problem, in the present invention, as shown in FIG. 7, a laser irradiation spot (laser irradiation range) 72 at the time of annealing is irradiated in parallel with the
[0263]
The pixels are formed so as to have a square shape with three pixels of RGB. Therefore, each of the R, G, and B pixels has a vertically long pixel shape. Therefore, when the
[0264]
Generally, the length of the
[0265]
In the configuration of FIG. 7, three panels are formed so as to be vertically arranged within the range of the length of the
[0266]
The laser annealing method (method of irradiating a linear laser spot parallel to the source signal line 18) described with reference to FIG. This is because the characteristics of the
[0267]
For example, in the case of white raster display, since the currents flowing through the
[0268]
Furthermore, uniform image display (because display unevenness mainly due to variations in transistor characteristics hardly occurs) can be realized by a method of simultaneously writing a plurality of pixel rows described in FIGS. In FIG. 27 and the like, a plurality of pixel rows are simultaneously selected. Therefore, if the transistors in adjacent pixel rows are uniform, the transistor characteristic unevenness in the vertical direction can be absorbed by the
[0269]
In FIG. 7, the
[0270]
Hereinafter, a driving method of the pixel configuration in FIG. 1 will be described. As shown in FIG. 1, the
[0271]
The
[0272]
Assuming that the time t required for changing the current value of the
[0273]
When the input current is increased by a factor of ten, the output current also increases by a factor of ten, and the luminance of the EL increases by a factor of ten. To obtain a predetermined luminance, the conduction period of the transistor 17d in FIG. Is set to 1/10, so that a predetermined luminance is displayed.
[0274]
That is, in order to sufficiently charge and discharge the parasitic capacitance of the
[0275]
Note that a 10-fold current value is written to the
[0276]
The present invention is characterized in that the pixel is driven in such a manner that the write current to the pixel is set to a value other than a predetermined value and the current flowing through the
[0277]
The organic (inorganic) EL display device also has a problem that a display method is fundamentally different from a display such as a CRT which displays an image as a set of line displays by an electron gun. That is, in the EL display device, the current (voltage) written to the pixel is held during the period of 1F (one field or one frame). Therefore, there is a problem that when displaying a moving image, the outline of a displayed image is blurred.
[0278]
In the present invention, a current flows through the
[0279]
In the case of a liquid crystal display panel, image data (voltage) for light modulation is held in a liquid crystal layer. Therefore, it is necessary to rewrite data applied to the liquid crystal layer in order to perform black insertion display. Therefore, it is necessary to increase the operation clock of the
[0280]
In the pixel configuration of the EL display panel of the present invention shown in FIGS. 1, 2, 38, etc., image data is held in the
[0281]
According to the present invention, the current flowing to the
[0282]
Further, when the source capacity is increased in a large display device, the source current may be increased by a factor of 10 or more. Generally, when the source current value is N times, the conduction period of the
[0283]
Hereinafter, the driving method of the present invention will be described in more detail with reference to the drawings. The parasitic capacitance of the
[0284]
However, in the case of current driving, particularly for displaying an image at a black level, it is necessary to program the
[0285]
In the case of the pixel configuration of FIG. 1, as shown in FIG. 3A, at the time of current programming, a program current Iw flows through the
[0286]
Next, during a period in which a current flows through the
[0287]
Now, assuming that the current I1 is N times the original current (predetermined value), the current flowing through the
[0288]
Therefore, if the
[0289]
In the present invention, the 1F / N
[0290]
Note that, as shown in FIG. 13, the
[0291]
In this display state, image data display and black display (non-lighting) are repeatedly displayed every 1F. In other words, the image data display state is a temporally intermittent display (intermittent display) state. In a liquid crystal display panel (an EL display panel other than the present invention), data is held in pixels for the period of 1F. Therefore, in the case of moving image display, even if image data changes, the change cannot be followed. The video was blurred (outline blur of the image). However, according to the present invention, since the image is displayed intermittently, the outline of the image is not blurred and a favorable display state can be realized. That is, it is possible to realize moving image display close to a CRT.
[0292]
This timing chart is shown in FIG. Note that, in the present invention and the like, the pixel configuration unless otherwise specified is shown in FIG. As can be seen from FIG. 14, when the ON voltage (Vgl) is applied to the
[0293]
FIG. 15 shows an embodiment in which the operation of FIG. 14 is applied to each pixel row. 3 shows a voltage waveform applied to the
[0294]
In FIG. 15, a
[0295]
After 1H, the
[0296]
After the next 1H, the
[0297]
The above operation is synchronized with the 1H synchronization signal to display an image. However, in the driving method shown in FIG. 15, a 10-fold current flows through the
[0298]
Note that, in the driving method of the present invention, the concept is that a current higher than a predetermined current flows through the
[0299]
With the configuration as described above, by increasing the current flowing through the
[0300]
FIG. 13A illustrates a state of writing to the
[0301]
In FIG. 13A, when the
[0302]
Assuming that the current is programmed with N times (here, N = 10 as described above) times, the brightness of the screen becomes 10 times. Therefore, the 90% range of the
[0303]
In addition, in the above embodiment, if the programming was performed with 10 times the current, the brightness of the screen would be 10 times, and the
[0304]
As illustrated in FIG. 13B, a pixel row including the
[0305]
In the display of FIG. 13, one
[0306]
To solve this problem, the
[0307]
As described above, the screen flicker is reduced by dividing the
[0308]
FIG. 17 illustrates the voltage waveform of the
[0309]
In FIG. 17 and the like, the period (1F / N) for setting the
[0310]
In the above embodiment, the
[0311]
FIG. 18 shows a voltage waveform applied to the
[0312]
In the EL display device, the black display is completely turned off, so that the contrast does not decrease as in the case where the liquid crystal display panel is intermittently displayed. In addition, in the configuration of FIG. 1, the intermittent display can be realized only by turning on / off the
[0313]
It is important to maintain the terminal voltage of the
[0314]
In the pixel configuration of FIG. 1, the number of
[0315]
Further, since the operation clock of the
[0316]
The image display direction (image writing direction) may be downward from the top of the screen in the first field (first frame), and may be upward from the bottom of the screen in the second field (frame). That is, the direction from top to bottom and the direction from bottom to top are alternately repeated.
[0317]
Further, in the first field (first frame), the screen is set downward from the top, and once the entire screen is displayed in black (non-display), in the second field (frame), the screen is set downward from the bottom. Is also good. Further, the entire screen may be displayed black (non-display) once.
[0318]
In the above description of the driving method, the screen writing method is described from the top to the bottom or from the bottom to the top of the screen. However, the invention is not limited to this. The writing direction of the screen is constantly fixed from top to bottom or bottom to top. The operation direction of the
[0319]
The
[0320]
Basically, when the brightness (brightness) of the
[0321]
The area of the
[0322]
FIG. 19A shows a brightness adjustment method when the
[0323]
FIG. 19B shows a brightness adjustment method when the
[0324]
In order to prevent flicker even at a low frame rate, the
[0325]
FIG. 20 is an explanatory diagram of another embodiment for increasing the current flowing through the
[0326]
In the present invention described with reference to FIG. 20, a pixel row selects K pixel rows at the same time. The
[0327]
That is, the current flows through the
[0328]
FIG. 21 is an explanatory diagram of driving waveforms for realizing the driving method of FIG. The signal waveform has an off voltage of Vgh (H level) and an on voltage of Vgl (L level). The suffix of each signal line indicates the pixel row number ((1), (2), (3), etc.). The number of rows is 220 for the QCIF display panel and 480 for the VGA panel.
[0329]
In FIG. 21, a
[0330]
Further, the program current flowing through the
[0331]
When the writing pixel row is the (1) -th pixel row, (1), (2), (3), (4), and (5) are selected as the
[0332]
Ideally, the
[0333]
By the above operation (driving method), a double current is programmed in the
[0334]
Since five pixel rows are selected at the same time (K = 5), five
[0335]
Therefore, in the four
[0336]
After the next 1H, the
[0337]
After the next 1H, the
[0338]
In the driving method shown in FIG. 20, since each pixel is programmed with twice the current (voltage), the emission luminance of the
[0339]
As in FIG. 13, when one
[0340]
To solve this problem, the
[0341]
FIG. 23 shows a voltage waveform applied to the
[0342]
As described above, the screen flicker is reduced by dividing the
[0343]
In the driving method of the present invention, on / off of the
[0344]
FIG. 24 shows a case where two pixel rows are selected at the same time. According to the examination result, in the display panel formed by the low-temperature polysilicon technology, the method of simultaneously selecting two pixel rows has a practical display uniformity. This is presumed to be because the characteristics of the driving
[0345]
This is because the characteristics of the semiconductor film in the range annealed at the same time are uniform. That is, the semiconductor film is formed uniformly within the range of the laser irradiation in the stripe shape, and the Vt and the mobility of the TFT using this semiconductor film are substantially equal. Therefore, by irradiating a stripe-shaped laser shot in parallel with the direction in which the
[0346]
As described above, by making the direction of the laser shot substantially coincide with the direction in which the
[0347]
In the embodiment of the present invention, the writing pixel row position is shifted every 1H. However, the present invention is not limited to this, and the writing pixel row position may be shifted every 2H. You may. Also, the shift may be performed in arbitrary time units. Further, the shift time may be changed according to the screen position. For example, the shift time at the center of the screen may be shortened, and the shift time at the top and bottom of the screen may be increased. Further, the shift time may be changed for each frame. Further, the present invention is not limited to selecting a plurality of continuous pixel rows. For example, a pixel row that is set to one pixel row may be selected. That is, the first and third pixel rows are selected during the first horizontal scanning period, and the second and fourth pixel rows are selected during the second horizontal scanning period. Then, a third pixel row and a fifth pixel row are selected during the third horizontal scanning period, and a fourth pixel row and a sixth pixel row are selected during the fourth horizontal scanning period This is a driving method. Of course, a driving method of selecting the first pixel row, the third pixel row, and the fifth pixel row in the first horizontal scanning period is also within the technical scope.
[0348]
Note that the combination of the above-described laser shot direction and simultaneous selection of a plurality of pixel rows is not limited to the pixel configurations of FIGS. 1, 2, and 32 but the pixel configuration of the current mirror. Needless to say, the present invention can be applied to pixel configurations of other current drive systems such as 38, 42, and 50. Also, the present invention can be applied to the voltage-driven pixel configurations shown in FIGS. 43, 51, 54, and 62. In other words, if the characteristics of the TFTs above and below the pixel match, voltage programming can be performed satisfactorily with the voltage applied to the same
[0349]
In FIG. 24, when the writing pixel row is the (1) -th pixel row, (1) and (2) are selected as the
[0350]
Ideally, the
[0351]
Since two pixel rows are selected at the same time (K = 2), two driving
[0352]
For example, a current Id is originally written in the
[0353]
After the next 1H, the
[0354]
After the next 1H, the
[0355]
In the driving method of FIG. 24, since the programming is performed with five times the current (voltage) in each pixel, the emission luminance of the
[0356]
As shown in FIG. 27, two write pixel rows 51 (51a, 51b) are selected and are sequentially selected from the upper side to the lower side of the screen 50 (see also FIG. 26. In FIG. 26, the
[0357]
To address this problem, the present invention forms (arranges) a
[0358]
FIG. 28 shows the state of FIG. 27 (b). As is apparent from FIG. 28, when the selected pixel row is selected up to the
[0359]
In FIG. 27, the dummy pixels (rows) 281 are provided (formed, arranged) on the lower side of the
[0360]
The present invention is not limited to this. For example, a method of simultaneously selecting five pixel rows (see FIG. 23) may be used. In other words, in the case of simultaneous driving of five pixel rows, four
[0361]
In a driving method in which a plurality of pixel rows are selected at the same time, it becomes more difficult to absorb variations in characteristics of the
[0362]
FIG. 30 solves this problem. The basic concept of FIG. 30 is a method of simultaneously selecting a plurality of pixel rows in 1 / 2H (1/2 of the horizontal scanning period), as described with reference to FIGS. The subsequent 1 / 2H (1/2 of the horizontal scanning period) is obtained by combining the method of selecting one pixel row as described with reference to FIGS. By combining in this manner, variation in characteristics of the
[0363]
In FIG. 30, for ease of explanation, the description will be made assuming that five pixel rows are simultaneously selected in the first period and one pixel row is selected in the second period. First, in the first period (1 / 2H in the first half), five pixel rows are simultaneously selected as shown in FIG. This operation has been described with reference to FIG. As an example, the current flowing through the
[0364]
Naturally, the same image data is written in the five pixel rows of the writing pixel row, so that the
[0365]
In the second half of the second half period, one pixel row is selected and current (voltage) programming is performed. This state is illustrated in FIG. 30 (b1). The
[0366]
That is, in FIG. 30 (a1), a current is caused to flow through a plurality of pixels to approach a value at which an approximate current flows at high speed. In the first stage, since the programming is performed by the plurality of
[0367]
It is to be noted that scanning of the
[0368]
FIG. 31 shows driving waveforms for realizing the driving method of FIG. As can be seen from FIG. 31, 1H (one horizontal scanning period) is composed of two phases. These two phases are switched by the ISEL signal. The ISEL signal is illustrated in FIG.
[0369]
First, the ISEL signal will be described. The
[0370]
When the ISEL signal is at the L level, the current output circuit A that outputs a 25-fold current is selected, and the current from the
[0371]
As shown in FIG. 30, when the writing pixel row is the (1) pixel row (see the 1H column in FIG. 30), the
[0372]
Ideally, the
[0373]
Since five pixel rows are selected simultaneously (K = 5), five
[0374]
Therefore, the
[0375]
In the next 1 / 2H (1/2 of the horizontal scanning period), only the
[0376]
From the above, the
[0377]
In the next horizontal scanning period, one pixel row and a writing pixel row shift. That is, this time, the writing pixel row is (2). In the first 1 / 2H period, when the write pixel row is the (2) pixel row as shown in FIG. 31, the
[0378]
Since five pixel rows are selected simultaneously (K = 5), five
[0379]
In the next 1 / 2H (1/2 of the horizontal scanning period), only the
[0380]
From the above, the
[0381]
In the driving method described with reference to FIG. 30, a G pixel row (G is 2 or more) is selected in the first period, and programming is performed so that an N-fold current flows in each pixel row. In a second period after the first period, a B pixel row (B is smaller than G, 1 or more) is selected, and programming is performed so that N times the current flows to the pixel.
[0382]
However, there are other strategies. In the first period, G pixel rows (G is 2 or more) are selected, and programming is performed so that the total current of each pixel row becomes N times the current. In a second period after the first period, a B pixel row (B is smaller than G, 1 or more) is selected, and a current of the sum of the selected pixel rows (however, when the selected pixel row is 1, This is a method of programming so that the current of one pixel row) becomes N times. For example, in FIG. 30 (a1), five pixel rows are simultaneously selected, and twice the current flows through the
[0383]
In FIG. 31, the period during which a plurality of pixel rows are selected at the same time is ＨH, and the period during which one pixel row is selected is ＨH, but the present invention is not limited to this. The period for simultaneously selecting a plurality of pixel rows may be １ ／ H, and the period for selecting one pixel row may be ／ H. In addition, the period in which the period for selecting a plurality of pixel rows at the same time and the period for selecting one pixel row are added is 1H, but is not limited to this. For example, the period may be 2H or 1.5H.
[0384]
In FIG. 30, the period in which five pixel rows are simultaneously selected may be set to 1 / 2H, and two pixel rows may be simultaneously selected in the next second period. Even in this case, a practically acceptable image display can be realized.
[0385]
Further, in FIG. 30, the first period for simultaneously selecting five pixel rows is set to 1 / 2H, and the second period for selecting one pixel row is set to 1 / 2H. However, the present invention is not limited to this. Absent. For example, the first stage may select five pixel rows at the same time, and the second period may select three pixel rows among the five pixel rows and finally select three pixel rows. . That is, image data may be written to a pixel row in a plurality of stages.
[0386]
In the above-described N-fold pulse driving method of the present invention, the waveform of the
[0387]
The cycle of turning on and off the
[0388]
When the number of divisions of the black screen 152 is set to one, a favorable moving image display can be realized, but flickering of the screen becomes easy to see. Therefore, it is preferable to divide the black insertion portion into a plurality. However, if the number of divisions is too large, moving image blur occurs. The number of divisions should be 1 or more and 8 or less. More preferably, it is preferably 1 or more and 5 or less.
[0389]
It is preferable that the number of divisions of the black screen is configured to be changed between a still image and a moving image. When the number of divisions is N = 4, 75% is a black screen and 25% is an image display. At this time, the number of divisions is one in which the 75% black display section is scanned in the vertical direction of the screen in a 75% black band state. The number of divisions is three, which is scanned by three blocks of a 25% black screen and a 25/3% display screen. For still images, increase the number of divisions. For videos, reduce the number of divisions. The switching may be performed automatically (moving image detection or the like) according to the input image, or may be manually performed by the user. In addition, it may be configured to switch to a video or the like of the display device in accordance with the input outlet.
[0390]
For example, in a mobile phone or the like, the number of divisions is set to 10 or more on the wallpaper display and input screen (in extreme cases, it may be turned on and off every 1H). When displaying an NTSC moving image, the number of divisions is set to 1 or more and 5 or less. The number of divisions is preferably configured to be switchable in three or more stages. For example, there is no division number, 2, 4, 8, or the like.
[0391]
The ratio of the black screen to the entire display screen is preferably 0.2 or more and 0.9 or less (1.2 or more and 9 or less when displayed by N), when the area of the entire screen is 1. In particular, it is preferable to be 0.25 or more and 0.6 or less (1.25 or more and 6 or less when indicated by N). If it is less than 0.20, the effect of improving moving image display is low. When the ratio is 0.9 or more, the brightness of the display portion increases, and it is easy to visually recognize that the display portion moves up and down.
[0392]
The number of frames per second is preferably 10 or more and 100 or less (10 Hz or more and 100 Hz or less). Further, the frequency is preferably 12 or more and 65 or less (12 Hz or more and 65 Hz or less). When the number of frames is small, flickering of the screen becomes conspicuous. When the number of frames is too large, writing from the
[0393]
In any case, according to the present invention, the brightness of the image can be changed by controlling the
[0394]
Needless to say, the above items can be applied to the pixel configuration of the current program shown in FIG. 38 and the pixel configuration of the voltage program shown in FIGS. 43, 51, and 54. 38, the
[0395]
In addition, the time when the
[0396]
In addition, it is preferable that the number of divisions of the image is configured to be variable. For example, when the user presses the brightness adjustment switch or turns the brightness adjustment volume, the change is detected and the value of K is changed. You may comprise so that it may change manually or automatically according to the content and data of the image to be displayed.
[0397]
Changing the value of K (the number of divisions of the image display unit 53) in this manner can be easily realized. This is because, in FIG. 6, the timing of the data applied to ST (when the L level is set at 1F) may be adjusted or changed.
[0398]
Note that in FIG. 16 and the like, the period (1F / N) for setting the
[0399]
In the above embodiment, the
[0400]
FIG. 32 is basically the pixel configuration of FIG. In the pixel configuration of FIG. 32, the programmed Iw current flows through the
[0401]
In order to realize reset driving with the pixel configuration of FIG. 1, it is necessary to configure the
[0402]
It is preferable that the driving voltages of the gate signal lines WR and EL be changed. The amplitude value (difference between the ON voltage and the OFF voltage) of the gate signal line WR is smaller than the amplitude value of the gate signal line EL. Basically, when the amplitude value of the gate signal line is large, the penetration voltage between the gate signal line and the pixel becomes large, and black floating occurs. The amplitude of the gate signal line WR may be controlled by controlling whether the potential of the
[0403]
Hereinafter, the reset driving method will be described with reference to FIG. FIG. 33 is a diagram for explaining the principle of reset driving. First, as illustrated in FIG. 33A, the
[0404]
The reset state (state in which no current flows) of the
[0405]
Note that before the operation in FIG. 33A, it is preferable to perform an operation in which the
[0406]
33A, the Ib current flows, and the terminal voltage of the
[0407]
After the implementation of FIG. 33 (a), the state of FIG. 33 (b) is set in a period of 1H or more and 5H or less. FIG. 33B shows a state in which the
[0408]
If the program current Iw is 0 (A), the
[0409]
After the current programming of FIG. 33B, as shown in FIG. 33C, the
[0410]
That is, the driving method (reset driving) described with reference to FIG. 33 disconnects the driving
[0411]
In the image display state (if an instantaneous change can be observed), first, the pixel row on which current programming is performed is in a reset state (black display state), and after 1H, current programming is performed (at this time, Is also in a black display state because the
[0412]
Further, the reset state is not limited to being performed one pixel row at a time, but may be performed simultaneously for a plurality of pixel rows. Alternatively, the scanning may be performed while simultaneously resetting a plurality of pixel rows and overlapping each other. For example, if four pixel rows are to be reset simultaneously, the pixel rows (1), (2), (3), and (4) are reset in the first horizontal scanning period (one unit), and the next second horizontal row is reset. During the scanning period, the pixel rows (3), (4), (5), and (6) are reset, and during the next third horizontal scanning period, the pixel rows (5), (6), (7), and (8) are reset. State. Further, a driving state in which the pixel rows (7), (8), (9), and (10) are reset in the next fourth horizontal scanning period is exemplified. It should be noted that the driving states of FIGS. 33 (b) and 33 (c) are also implemented in synchronization with the driving state of FIG. 33 (a).
[0413]
Needless to say, the driving shown in FIGS. 33B and 33C may be performed after all the pixels of one screen are reset at the same time or in the scanning state. Needless to say, the reset state (interlacing of one or more pixel rows) may be set in the interlaced driving state (interlacing scanning of one or more pixel rows). Further, a random reset state may be performed. Further, the description of the reset driving of the present invention is a method of operating a pixel row (that is, controlling the vertical direction of the screen). However, the concept of the reset drive is not limited to the control direction of the pixel row. For example, it goes without saying that the reset driving may be performed in the pixel column direction.
[0414]
Note that the reset driving in FIG. 33 can achieve better image display by being combined with the N-fold pulse driving or the like of the present invention or by interlaced driving. In particular, the configuration of FIG. 22 is a driving method of intermittent N / K times pulse driving (a plurality of lighting regions are provided in one screen. This driving method is easy by controlling the
[0415]
FIG. 34 is a configuration diagram of a display device that realizes reset driving. The
[0416]
Therefore, the
[0417]
FIG. 35 is a timing chart of the reset drive. When an ON voltage is applied to the
[0418]
In the timing chart of FIG. 35, the reset time is 2H (an on-voltage is applied to the
[0419]
After the reset for the 1H period, an on-voltage is applied to the
[0420]
After the current programming, an off-voltage is applied to the
[0421]
In FIG. 35, the reset period was a 1H period. FIG. 36 shows an embodiment in which the reset period is set to 5H. The H period for the reset period can be easily changed by the DATA (ST) pulse period input to the
[0422]
FIG. 36 shows an embodiment in which the reset period is set to 5H. This reset state was a continuous state. However, the reset state is not limited to being performed continuously. For example, the signal output from each
[0423]
In the circuit configuration of FIG. 34, the
[0424]
As is apparent from the addition of the
[0425]
For example, when the H-level signal is being output to the second of the
[0426]
Similarly, when an H-level signal is output to the third position of the
[0427]
In the programmed state, if the
[0428]
The above embodiment is an embodiment relating to the pixel configuration of FIG. 32 (basically, FIG. 1). However, the present invention is not limited to this. For example, the present invention can be implemented even with a current mirror pixel configuration as shown in FIG. In FIG. 38, the N-fold pulse driving shown in FIGS. 13 and 15 can be realized by controlling the
[0429]
As shown in FIG. 39A, the
[0430]
The reset state (state in which no current flows) of the
[0431]
In FIG. 39A, similarly to FIG. 33A, the longer the reset execution time is, the more the Ib current flows and the terminal voltage of the
[0432]
33 (a) is the same, but when the reset state of FIG. 39 (a) and the current program state of FIG. 39 (b) are performed in synchronization with each other, the reset state of FIG. There is no problem because the period up to the current program state in FIG. 39B is a fixed value (constant value) (set to a fixed value). That is, the period from the reset state in FIG. 33A or FIG. 39A to the current programming state in FIG. 33B or FIG. 39B is 1H or more and 10H or less (10 horizontal scanning periods). Is preferred. Furthermore, it is preferable to set it to 1H or more and 5H or less. Alternatively, it is preferable to set the period between 20 μsec and 2 msec. If this period is short, the driving
[0433]
After performing FIG. 39A, the state of FIG. 39B is set. FIG. 39B shows a state in which the
[0434]
If the program current Iw is 0 (A) (black display), the
[0435]
After the current programming in FIG. 39B, as shown in FIG. 39C, the
[0436]
In the drive method (reset drive) described with reference to FIGS. 33 and 39, the
[0437]
The pixel configuration of the current mirror in FIG. 39 is a driving method in which the
[0438]
In the pixel configuration of the current mirror shown in FIG. 39, it is not always necessary to disconnect the driving
[0439]
In the image display state (if an instantaneous change can be observed), first, the pixel row on which current programming is performed is in a reset state (black display state), and after a predetermined H, current programming is performed. The pixel row for black display moves from the top to the bottom of the screen, and the image should appear to be rewritten at the position where the pixel row has passed.
[0440]
In the above embodiments, the description has been made mainly on the pixel configuration of the current program. However, the reset driving of the present invention can be applied to the pixel configuration of the voltage program. FIG. 43 is an explanatory diagram of a pixel configuration (panel configuration) of the present invention for performing reset driving in a pixel configuration of voltage programming.
[0441]
In the pixel configuration of FIG. 43, a
[0442]
As shown in FIG. 44A, the
[0443]
The reset state (state in which no current flows) of the
[0444]
In the pixel configuration of the voltage program, as in the pixel configuration of the current program, the longer the reset execution time in FIG. 44A is, the more the Ib current flows and the terminal voltage of the
[0445]
Further, it is preferable that the
[0446]
The following describes the pre-stage gate control system more specifically. The pixel row of interest is the (N) pixel row, and its gate signal lines are the
[0447]
In the (N-1) H period, when an ON voltage is applied to the
[0448]
In the (N) period following the (N-1) H period, when an ON voltage is applied to the
[0449]
Similarly, in the (N + 1) -th period following the (N) H-period, when an on-voltage is applied to the
[0450]
In the above-described pre-stage gate control method of the present invention, the driving
[0451]
The same applies to FIG. 33A. However, when the reset state of FIG. 44A and the voltage program state of FIG. 44B are performed in synchronization with each other, the reset state of FIG. There is no problem because the period up to the current program state in FIG. 44B is a fixed value (constant value) (set to a fixed value). If this period is short, the driving
[0452]
After the implementation of FIG. 44A, the state shown in FIG. FIG. 44B shows a state in which the
[0453]
In the case of performing the white display voltage programming by the configuration of FIG. 43 or the driving method of FIG. 44, even if the characteristic variation of the driving transistor of each pixel occurs, the offset voltage of the completely black display state (each driving transistor) The voltage program is performed from the start voltage at which the current set according to the characteristic of (1) flows. Therefore, the time programmed to the target current value becomes equal according to the gradation. Therefore, there is no gradation error due to variations in the characteristics of the
[0454]
After the current programming of FIG. 44 (b), as shown in FIG. 44 (c), the
[0455]
As described above, in the reset driving of the present invention in the voltage program of FIG. 43, first, in synchronization with the HD synchronizing signal, the
[0456]
In the above embodiment, the current flowing from the
[0457]
The present invention will be described mainly by exemplifying the pixel configuration of the current program shown in FIG. 1 and the like. However, the present invention is not limited to this. Needless to say, the present invention can be applied to the pixel configuration. Needless to say, the technical concept of turning on / off in a block can be applied to a pixel configuration of a voltage program as shown in FIG. Further, since the present invention is a method of intermittently flowing a current flowing through the
[0458]
FIG. 40 shows an embodiment of the block drive system. First, for ease of explanation, the description will be made assuming that the
[0459]
In FIG. 40, the
[0460]
It should be noted that blocking with the four
[0461]
Therefore, in the case of a QCIF display panel, since the number of vertical scanning lines is 220, it is necessary to block at least 220/5 = 44 or more, and preferably block at 220/10 = 11 or more. There is a need to. However, when two blocks are formed in the odd-numbered rows and the even-numbered rows, flickering is relatively small even at a low frame rate, so that two blocks may be sufficient.
[0462]
In the embodiment of FIG. 40, the ON voltage (Vgl) or the OFF voltage (Vgh) is sequentially applied to the
In the embodiment of FIG. 40, the
[0463]
The
[0464]
The control timing of the on / off voltage applied to the lighting control line 401 and the timing of the pixel row selection voltage (Vgl) output to the
[0465]
The signal applied to the lighting control line 401 merely turns on and off the current to the
[0466]
Even in the case of the current mirror pixel configuration shown in FIG. 38, the
[0467]
In FIG. 32, if the
[0468]
In the above embodiments, one selected pixel row is arranged (formed) for each pixel row. The present invention is not limited to this, and one selection gate signal line may be arranged (formed) in a plurality of pixel rows.
[0469]
FIG. 41 shows the embodiment. Note that, for ease of description, the pixel configuration will be described mainly by exemplifying the case of FIG. In FIG. 41, the selection
[0470]
Therefore, by selecting the
[0471]
The
[0472]
To realize this operation, in the configuration of FIG. 6, a
[0473]
Although a current N times the predetermined current flows through the
[0474]
Further, a current (voltage) program is applied to the
[0475]
Note that the compensation circuit based on the penetration into the
[0476]
It is preferable that the switching
[0477]
Further, depending on the pixel configuration, when the penetration voltage acts in a direction to increase the current flowing through the
[0478]
Conversely, it is also effective to make the switching
[0479]
In addition, a configuration in which the
[0480]
The capacitance of the penetration
Ca / (200Cb) ≦ | Vw−Vb | ≦ Ca / (8Cb)
It is preferable to satisfy the following condition. | Vw−Vb | is the absolute value of the difference between the terminal voltage of the driving transistor during white display and the terminal voltage during black display (that is, the changing voltage width).
[0481]
More preferably,
Ca / (100Cb) ≦ | Vw−Vb | ≦ Ca / (10Cb)
It is preferable to satisfy the following condition.
[0482]
The
[0483]
Note that the above items are effective not only in the pixel configuration of FIG. 1 but also in other pixel configurations. For example, as shown in FIG. 42 (b), in the pixel configuration of the current mirror, a capacitor that causes penetration is arranged or formed between the
[0484]
In the configuration of the
[0485]
Further, the capacity of the
[0486]
0.05 (V) ≦ (Vgh−Vgl) × (Cc / Ca) ≦ 0.8 (V)
More preferably, it is preferable to satisfy the following conditions.
[0487]
0.1 (V) ≦ (Vgh−Vgl) × (Cc / Ca) ≦ 0.5 (V)
The above is also effective for the pixel configuration shown in FIG. In the pixel configuration of the voltage program of FIG. 43, a
[0488]
Note that the
[0489]
The present invention also includes a method in which the switching
[0490]
Also, it is preferable that the size (capacity) of the
[0490]
In the above description, the capacitance of the penetration
[0492]
Further, the capacitance of the
[0493]
The generated punch-through voltage is determined by the capacitance ratio between the holding
[0494]
The problem of the N-fold pulse driving of the present invention is that although the current applied to the
[0495]
In the
[0496]
When space charges are accumulated in the organic layer, the molecules are oxidized or reduced, and the generated radical anion molecules or radical cation molecules are unstable. Is known to cause an increase in the driving voltage. To prevent this, as an example, the device structure is changed and a reverse voltage is applied.
[0497]
When a reverse bias voltage is applied, a reverse current is applied, so that the injected electrons and holes are extracted to the cathode and the anode, respectively. As a result, the formation of space charges in the organic layer is eliminated, and the electrochemical deterioration of molecules is suppressed, so that the life can be extended.
[0498]
FIG. 45 shows changes in the reverse bias voltage Vm and the terminal voltage of the
[0499]
The vertical axis represents the ratio of the initial terminal voltage of the
[0500]
The horizontal axis represents the ratio of the rated terminal voltage V0 to the product of the reverse bias voltage Vm and the time t1 during which the reverse bias voltage was applied in one cycle. For example, if the reverse bias voltage Vm is applied at half (half) at 60 Hz (especially at 60 Hz), t1 = 0.5. If the terminal voltage (rated terminal voltage) when a current density of 100 A / square meter is applied at an elapsed time of 0 hour is 8 (V) and the reverse bias voltage Vm is 8 (V), | Bias voltage × t1 | / (rated terminal voltage × t2) = | −8 (V) × 0.5 | / (8 (V) × 0.5) = 1.0.
[0501]
According to FIG. 45, when | reverse bias voltage × t1 | / (rated terminal voltage × t2) is 1.0 or more, the terminal voltage ratio does not change (it does not change from the initial rated terminal voltage). The effect of applying the reverse bias voltage Vm is well exhibited. However, when | reverse bias voltage × t1 | / (rated terminal voltage × t2) is 1.75 or more, the terminal voltage ratio tends to increase. Accordingly, the magnitude of the reverse bias voltage Vm and the application time ratio t1 (or t2, or the ratio between t1 and t2) are set so that | reverse bias voltage × t1 | / (rated terminal voltage × t2) is 1.0 or more. Should be determined. Preferably, the magnitude of the reverse bias voltage Vm and the application time ratio t1 are determined so that | reverse bias voltage × t1 | / (rated terminal voltage × t2) is 1.75 or less.
[0502]
However, when performing the bias drive, it is necessary to alternately apply the reverse bias Vm and the rated current. As shown in FIG. 46, when trying to equalize the average luminance per unit time between samples A and B, it is necessary to apply a higher current instantaneously when applying a reverse bias voltage than when not applying it. . Therefore, the terminal voltage of the
[0503]
However, in FIG. 45, even in the driving method in which a reverse bias voltage is applied, the rated terminal voltage V0 is a terminal voltage that satisfies the average luminance (that is, a terminal voltage that turns on the EL element 15) (specification in this specification). According to the example, it is the terminal voltage when a current density of 200 A / square meter is applied, however, since the duty is デ ュ ー テ ィ, the average luminance in one cycle is the luminance at a current density of 200 A / square meter. ).
[0504]
The above description assumes that the
[0505]
Generally, when displaying an image, the current (current flowing) applied to each
[0506]
Therefore, in the embodiment of FIG. 45, when displaying an image, it is necessary to multiply the value on the horizontal axis by 0.2. Therefore, the magnitude of the reverse bias voltage Vm and the application time ratio t1 (or t2, or the ratio between t1 and t2, etc.) are set so that | reverse bias voltage × t1 | / (rated terminal voltage × t2) is 0.2 or more. ) Should be determined. Preferably, the magnitude and application time ratio of the reverse bias voltage Vm are such that | reverse bias voltage × t1 | / (rated terminal voltage × t2) is 1.75 × 0.2 = 0.35 or less. It is preferable to determine t1 and the like.
[0507]
That is, it is necessary to set the value of 1.0 to 0.2 on the horizontal axis of FIG. 45 (| reverse bias voltage × t1 | / (rated terminal voltage × t2)). Therefore, when an image is displayed on the display panel (this state of use will be normal; white raster will not always be displayed), | reverse bias voltage × t1 | / (rated terminal voltage × t2) Is larger than 0.2 so that the reverse bias voltage Vm is applied for a predetermined time t1. Further, even if the value of | reverse bias voltage × t1 | / (rated terminal voltage × t2) increases, as shown in FIG. 45, the increase in the terminal voltage ratio is not large. Therefore, the upper limit may be set so that the value of | reverse bias voltage × t1 | / (rated terminal voltage × t2) satisfies 1.75 or less in consideration of performing white raster display.
[0508]
Hereinafter, the reverse bias system of the present invention will be described with reference to the drawings. Note that the present invention is based on applying the reverse bias voltage Vm (current) during a period in which no current flows through the
[0509]
In the pixel configuration of the reverse bias drive, as shown in FIG. 47, the transistor 11g is an N channel. Of course, the P channel may be used.
[0510]
In FIG. 47, by setting the voltage applied to the gate
[0511]
In the pixel configuration in FIG. 47 and the like, the gate
[0512]
Further, as shown in FIG. 48, a
[0513]
In the above driving method, the reverse bias voltage Vm can be applied to the
[0514]
The application of the reverse bias voltage Vm is performed when no current is flowing through the
[0515]
FIG. 49 is a timing chart of the reverse bias drive. It should be noted that in the chart, subscripts such as (1) and (2) indicate pixel rows. For ease of explanation, (1) indicates the first pixel row and (2) indicates the second pixel row, but the present invention is not limited to this. It may be considered that (1) indicates the Nth pixel row, and (2) indicates the (N + 1) th pixel row. The above is the same in other embodiments except for special cases. Further, in the embodiment such as FIG. 49, the pixel configuration shown in FIG. 1 and the like will be described as an example, but the present invention is not limited to this. For example, the present invention can be applied to the pixel configurations shown in FIGS.
[0516]
When the ON voltage (Vgl) is applied to the
[0517]
A voltage Vsl (voltage at which the transistor 11g is turned on) is applied to the reverse bias line 471 (1). Therefore, the transistor 11g is turned on, and a reverse bias voltage is applied to the
[0518]
In the next horizontal scanning period (1H), an off-voltage (Vgh) is applied to the
[0519]
The image of one screen is rewritten by sequentially repeating the above operations. In the above embodiment, the configuration is such that the reverse bias voltage is applied during the period in which each pixel is programmed. However, the circuit configuration of FIG. 48 is not limited to this. Obviously, a reverse bias voltage can be continuously applied to a plurality of pixel rows. It is clear that block driving (see FIG. 40), N-fold pulse driving, reset driving, and dummy pixel driving can be combined.
[0520]
The above embodiment is the case of the pixel configuration of FIG. 1, but it is needless to say that other configurations can be applied to the configuration of applying a reverse bias voltage as shown in FIGS. For example, FIG. 50 shows a pixel configuration of a current programming system.
[0521]
FIG. 50 shows a pixel configuration of a current mirror. The
[0522]
The
[0523]
When the
[0524]
The gate (G) terminal of the transistor 11g is fixed by applying the voltage Vsg. By applying a reverse bias voltage sufficiently lower than the Vsg voltage to the
[0525]
Thereafter, when a horizontal scanning period in which a video signal is applied (written) to the corresponding pixel comes, an on-voltage is applied to the gate signal line 17a1, and the
[0526]
When the
[0527]
In the above embodiments, the method of applying the reverse bias voltage when the pixel is not lit during the image display is described, but the configuration for applying the reverse bias voltage is not limited to this. If a reverse bias voltage is applied without displaying an image, it is not necessary to form a reverse bias TFT 11g in each pixel. Non-lighting refers to a configuration in which a reverse bias voltage is applied after use of the display panel is completed or before use.
[0528]
For example, in the pixel configuration of FIG. 1, the
[0529]
In the N-fold pulse driving, even if black display is performed once within one field (one frame) period, a predetermined current (programmed current (by the voltage held in the capacitor 19)) is applied to the
[0530]
In the above embodiments, the pixels have a current-programmed pixel configuration. However, the present invention is not limited to this, and may be applied to other current-type pixel configurations as shown in FIGS. 38 and 50. Can be. Also, the present invention can be applied to a pixel configuration of a voltage program as shown in FIGS. 51, 54, and 62.
[0531]
FIG. 51 shows the pixel configuration of the simplest voltage program in general. The
[0532]
In the pixel configuration shown in FIG. 51, a current flowing through the
[0533]
First, in order to explain the configuration of FIG. 51, a basic operation will be described with reference to FIG. The pixel configuration in FIG. 51 is a configuration called a voltage offset canceller, and operates in four stages of an initialization operation, a reset operation, a program operation, and a light emission operation.
[0534]
After the horizontal synchronization signal (HD), an initialization operation is performed. An on-voltage is applied to the
[0535]
Next, a reset operation is performed. An off-voltage is applied to the
[0536]
In the reset period, when the
[0537]
In the next program state, an off voltage is applied to the
[0538]
After the program period, an off-voltage is applied to the
[0539]
In the driving method shown in FIG. 52, in the reset state, the
[0540]
In order to apply the reverse bias voltage Vm to the
[0541]
Alternatively, a Vdd voltage or a voltage for turning off the
[0542]
Next, reset driving in the pixel configuration of FIG. 51 will be described. FIG. 53 shows the embodiment. As shown in FIG. 53, the
[0543]
Therefore, when an on-voltage is applied to the
[0544]
This will be described in more detail. It is assumed that a voltage is applied to the
[0545]
In this state, the
[0546]
After 1H, the data in the
[0547]
From the above, it can be seen that in each pixel, the driving
[0548]
The pre-stage gate control can also be realized with the pixel configuration of the voltage program shown in FIG. FIG. 54 shows an embodiment in which the pixel configuration of FIG. 43 is connected in the former gate control system.
[0549]
As shown in FIG. 54, the
[0550]
Therefore, when an ON voltage is applied to the
[0551]
This will be described in more detail. It is assumed that a voltage is applied to the
[0552]
In this state, the
[0553]
After 1H, the data in the
[0554]
From the above, it can be seen that in each pixel, the driving
[0555]
Hereinafter, the current driver type source driver IC (circuit) 14 of the present invention will be described. First, FIG. 72 shows an example of a conventional driver circuit of a current drive system. However, such a current driver IC does not exist, but is a principle for describing the current driver type source driver IC of the present invention.
[0556]
In FIG. 72, 721 is a D / A converter. An n-bit data signal is input to the D /
[0557]
If the resistance of the
[0558]
The transistors 631p1 and 631p2 form a current mirror circuit. Note that the transistor 631p is a P-channel transistor. On the other hand, 633n is an n-channel transistor forming a current mirror. The same current flows through the source-drain (SD) of the driving
[0559]
However, even if the IC is manufactured from the same mask based on the same process, the electrical characteristics of each element such as a transistor and a resistor formed on the semiconductor chip are different, and the output current of the driver IC is the same. Even in the case of an IC, there is variation among the outputs between the constant current output terminals. In this case, if the output current value of each constant current output terminal varies, the light emission amount of the light emitting element varies, and display unevenness occurs on the display panel. Therefore, when driving a light emitting element such as an organic EL display panel using the
[0560]
The present invention has been made in view of such a point, and provides a current drive type driver IC (circuit) 14 having a circuit configuration and a layout configuration for minimizing output current variation between constant current output terminals as much as possible. .
[0561]
FIG. 63 shows a configuration diagram of a current driver type source driver IC (circuit) 14 of the present invention. FIG. 1 shows a multi-stage current mirror circuit in a case where the current source has a three-stage configuration (631, 632, 633) as an example.
[0562]
In FIG. 63, the current value of the first stage
[0563]
For example, when one
[0564]
In a conventional current driver type source driver IC (imaginary), the current value of the first stage
[0565]
In order to solve this problem, in the current-driven source driver IC (circuit) 14 using the multi-stage current mirror circuit of the present invention, as described above, the current value of the first-stage
[0566]
In particular, the present invention is characterized in that the first stage current mirror circuit (current source 631) and the second stage current mirror circuit (current source 632) are closely arranged. In the case of the first-stage
[0567]
Like the
[0568]
If transistors forming the current mirror circuit can be arranged closely, naturally, the variation of the transistors is reduced, and the variation of the copied current value is also reduced. Further, the number of third-stage current mirror circuits (current sources 633) connected to the second-stage current mirror circuits (current sources 632) is also reduced. Therefore, the second-stage current mirror circuit (current source 632) and the third-stage current mirror circuit (current source 633) can be arranged closely.
[0569]
That is, as a whole, the transistors of the current receiving units of the first-stage current mirror circuit (current source 631), the second-stage current mirror circuit (current source 632), and the third-stage current mirror circuit (current source 633) are used. Can be placed closely. Therefore, since the transistors constituting the current mirror circuit can be arranged closely, variations in the transistors are reduced, and variations in the current signal from the output terminal are extremely reduced (high accuracy).
[0570]
In this example, the multi-stage current mirror circuit has been described as having a three-stage configuration for simplicity, but it goes without saying that the greater the number of stages, the smaller the current variation of the
[0571]
In the present invention, it is expressed as a
[0572]
FIG. 64 is a more specific structure diagram of the source driver IC (circuit) 14. FIG. 64 illustrates a portion of the third
[0573]
The transistors constituting the source driver IC (circuit) 14 of the present invention are not limited to the MOS type, but may be of the bipolar type. The invention is not limited to a silicon semiconductor, but may be a gallium arsenide semiconductor. Further, a germanium semiconductor may be used. Alternatively, the substrate may be directly formed by a polysilicon technology such as low-temperature polysilicon or an amorphous silicon technology.
[0574]
As is apparent from FIG. 64, a case of 6-bit digital input is shown as an embodiment of the present invention. That is, since it is 2 to the sixth power, 64 gradation display is performed. By mounting the
[0575]
In FIG. 64, D0 indicates an LSB input, and D5 indicates an MSB input. When the D0 input terminal is at the H level (at the time of positive logic), the
[0576]
When the D1 input terminal is at the H level (at the time of positive logic), the
[0577]
The same applies to the other switches 641. When the D2 input terminal is at the H level (at the time of positive logic), the
[0578]
As described above, according to external data (D0 to D5), a current flows toward the corresponding current source (one unit). Therefore, according to the data, the current flows from 0 to 63 current sources (1 unit). Although the present invention employs 63 6-bit current sources for ease of explanation, the present invention is not limited to this. In the case of 8 bits, 255 unit
[0579]
In addition, all the
[0580]
The configuration of FIG. 64 is a third stage current mirror unit shown in FIG. Therefore, the first
[0581]
In particular, the current sources (one unit) 634 are densely arranged and a small current flows. Therefore, when light (emission light) emitted from an EL display panel or the like is applied to the current source 634 (631, 632, and 633 should also be considered), a photoconductor phenomenon (photocon) occurs. May cause malfunction. To cope with this problem, a light shielding film is formed on the back surface of the chip. In addition, a light-shielding film is formed at a location where the chip is mounted on the substrate and where the current source of the chip is formed (a light-absorbing film made of a metal thin film, an organic material, or an inorganic material is formed on the surface of the panel substrate). . This light-shielding film can be easily formed and reduced in cost by forming an anode wiring and a cathode wiring for supplying a current to the EL element 15 (routing under the IC chip). This configuration is not limited to an IC chip. The present invention is also applied to the
[0582]
The current flowing through the second-stage
[0583]
Since the portion corresponding to D0 is constituted by one
[0584]
As described above, with the configuration of an integral multiple of the last-stage
[0585]
However, this configuration is a case where the driving
[0586]
It is assumed that the current of the last stage
[0587]
The matter of changing (differing) the current mirror magnification of the current source with respect to another color (with respect to the current source circuit corresponding to another color) is not limited to a fixed one. It also includes changing. The variation can be realized by forming a plurality of transistors constituting a current mirror circuit in a current source and switching the number of the transistors through which a current flows in response to an external signal. With such a configuration, it is possible to adjust the white balance optimally while observing the light emission state of each color of the manufactured EL display panel. In particular, the present invention has a configuration in which current sources (current mirror circuits) are connected in multiple stages. Therefore, when the current mirror magnification of the first-stage
[0588]
The concept of changing the current mirror magnification means changing (adjusting) the current magnification. Therefore, the invention is not limited to only the current mirror circuit. For example, a current output operational amplifier circuit, a current output D / A circuit, or the like can be realized.
[0589]
It goes without saying that the items described above also apply to other embodiments of the present invention.
[0590]
FIG. 65 shows an example of a circuit diagram of 176 outputs (N × M = 176) by a three-stage current mirror circuit. In FIG. 65, the
[0591]
Note that the dense arrangement means that the first
[0592]
The current or voltage output side and the current or voltage input side mean the following relationship. In the case of the voltage transfer in FIG. 66, the (I) -stage current source transistor 631 (output side) and the (I + 1) -th
[0593]
Here, a silicon chip is used, but this means a semiconductor chip. Therefore, the same applies to other semiconductor chips formed on a gallium substrate, such as a chip formed on a gallium substrate and a germanium substrate.
[0594]
Furthermore, the present invention is also applied to a source driver circuit using low-temperature polysilicon, high-temperature polysilicon, a semiconductor film (CGS) formed by solid phase growth, or amorphous silicon technology. However, in this case, the panel is often relatively large. If the panel is large, even if there is some variation in the output from the
[0595]
In the above description, the signals are passed between the current mirror circuits by voltage to facilitate understanding and explanation. However, by using a current transfer configuration. A driver circuit (IC) 14 for driving a current-driven display panel with less variation can be realized.
[0596]
FIG. 67 shows an embodiment of the current transfer configuration. FIG. 66 shows an embodiment of the voltage transfer configuration. 66 and 67 are the same as the circuit diagram, and differ in the layout configuration, that is, the wiring layout. In FIG. 66, 631 is a first-stage current source Nch transistor, 632a is a second-stage current source Nch transistor, and 632b is a second-stage current source Pch transistor.
[0597]
In FIG. 67, 631a is a first-stage current source Nch transistor, 632a is a second-stage current source Nch transistor, and 632b is a second-stage current source Pch transistor.
[0598]
In FIG. 66, the gate voltage of the first stage current source constituted by the variable resistor 651 (used for changing the current) and the
[0599]
On the other hand, in FIG. 67, the gate voltage of the first stage current source constituted by the
[0600]
In the embodiment of the present invention, the relationship between the first current source and the second current source has been mainly described for the sake of easy explanation or understanding, but the present invention is not limited to this. However, it is needless to say that the present invention can be applied (applicable) in the relationship between the second current source and the third current source or in the relationship with other current sources.
[0601]
In the layout configuration of the voltage transfer type current mirror circuit in FIG. 66, the
[0602]
On the other hand, in the layout configuration of the current transfer type current mirror circuit of FIG. 67, the
[0603]
From the above, the circuit configuration of the multi-stage current mirror circuit of the present invention (the current driver type source driver circuit (IC) 14 of the present invention) has a layout configuration in which current is delivered instead of voltage. This is preferable because variation can be reduced. It goes without saying that the above embodiment can be applied to other embodiments of the present invention.
[0604]
For the sake of explanation, the case where the first-stage current source is switched to the second-stage current source is shown, but the second-stage current source is switched to the third-stage current source, the third-stage current source is switched to the fourth-stage current source,. It goes without saying that the same applies to the case of.
[0605]
FIG. 68 shows an example in which the three-stage current mirror circuit (three-stage current source) shown in FIG. 65 is of a current transfer type (therefore, FIG. 65 shows a voltage transfer type circuit configuration). ).
[0606]
In FIG. 68, first, a reference current is created by the
[0607]
The gate voltage of the first-stage current source by the
[0608]
FIG. 69 is characterized in that a first-stage
[0609]
Vt variations (characteristic variations) of the transistors vary by about 100 mV within one wafer. However, the Vt variation of a transistor formed close to 100 μm is at least 10 mV or less (actual measurement). That is, by forming transistors close to each other to form a current mirror circuit, variations in output current of the current mirror circuit can be reduced. Therefore, it is possible to reduce the output current variation of each terminal of the source driver IC of the present invention.
[0610]
FIG. 110 shows measurement results of the transistor formation area (square millimeter) and the output current variation (3σ) of a single transistor. The output current variation is a current variation at the Vt voltage. The black dots indicate the transistor output current variations of the evaluation samples (10 to 200) manufactured within a predetermined formation area. The transistor formed in region A (within a formation area of 0.5 square millimeter) in FIG. 110 has almost no variation in output current (substantially, there is only variation in output current within an error range. Output). Conversely, in the region C (formation area of 2.4
[0611]
However, the absolute value of the output current differs for each wafer. However, this problem can be solved by adjusting the reference current or setting it to a predetermined value in the source driver circuit (IC) 14 of the present invention. In addition, it is possible to cope (can be solved) with a circuit device such as a current mirror circuit.
[0612]
The present invention changes (controls) the amount of current flowing through the
[0613]
In order to keep the output current variation (%) within 1%, it is necessary to make the area of the transistor group (transistors for which variation is to be suppressed) less than 2 square millimeters as shown in the results of FIG. . More preferably, the variation in the output current (that is, the variation in the Vt of the transistor) is set to be within 0.5%. As shown in the result of FIG. 110, the formation area of the
[0614]
Note that the above is particularly the case of 8 bits (256 gradations) or more. In the case of 256 gradations or less, for example, in the case of 6 bits (64 gradations), the variation of the output current may be about 2% (there is no problem in actuality in image display). In this case, the
[0615]
The above items can be applied to other embodiments of the present invention, and can be combined with the display panel, array, display device, and the like of the present invention.
[0616]
In the source driver circuit (IC) 14 of the present invention, at least a plurality of current sources such as a parent, a child, and a grandchild are connected in multiple stages as shown in FIG. Parent and child may be connected in two stages). In addition, current is passed between the current sources (between the transistor groups 681). Specifically, a range (transistor group 681) surrounded by a dotted line in FIG. 68 is densely arranged. The
[0617]
In the present invention, one transistor group 681a is formed, arranged, formed, or manufactured substantially at the center of the
[0618]
Voltage is transferred (voltage connected) between the parent
[0619]
Since data is transferred (current is transferred) between the
[0620]
The same applies to the
[0621]
The
[0622]
Voltage is transferred (voltage connection) between the child
[0623]
Since the
[0624]
FIG. 69 shows a case where the current value control element is formed of an electronic regulator. The electronic regulator is composed of a resistor 691 (which creates a current limit and each reference voltage. The
[0625]
The electronic volume circuits are formed (or arranged) according to the number of colors of the EL display panel. For example, in the case of three primary colors of RGB, it is preferable to form (or arrange) three electronic volume circuits corresponding to each color so that each color can be adjusted independently. However, when one color is used as a reference (fixed), an electronic volume circuit for one color is formed (or arranged).
[0626]
FIG. 76 shows a configuration in which a
[0627]
The
[0628]
It is preferable that the
[0629]
An
[0630]
The bump and each
[0631]
In FIG. 69, the input 4-bit current value control data (DI) is decoded by a 4-bit decoder circuit 692 (if the division number is required to be 64, it is needless to say that it is set to 6 bits. For the sake of simplicity, the description will be made with 4 bits). The output is boosted from a logic level voltage value to an analog level voltage value by a
[0632]
The main component of the electronic volume circuit is composed of a fixed resistor R0691a and 16 unit resistors r691b. The output of the
[0633]
For convenience of explanation, the current value control data is 4 bits. However, this is not limited to 4 bits. Needless to say, the larger the number of bits, the larger the variable number of current values. No. Further, although the configuration of the multi-stage current mirror is described as having three stages, it is needless to say that the configuration is not limited to three stages and any number of stages may be used.
[0634]
Further, in view of the problem that the emission luminance of the EL element changes due to a temperature change, it is preferable to provide an
[0635]
It is preferable that the multi-stage current mirror circuit is separated into three systems for red (R), green (G), and blue (B). In general, current-driven light-emitting elements such as organic ELs have different light-emitting characteristics for R, G, and B. Therefore, in order to obtain the same luminance for R, G, and B, it is necessary to adjust the current value flowing through the light emitting element for R, G, and B, respectively. In a current-driven light-emitting element such as an organic EL display panel, the temperature characteristics of R, G, and B are different. Therefore, the characteristics of an external auxiliary element such as a thermistor for correcting the temperature characteristics also need to be adjusted by R, G, and B, respectively.
[0636]
In the present invention, since the multi-stage current mirror circuit is separated into three systems for R, G, and B, the emission characteristics and the temperature characteristics can be adjusted by R, G, and B, respectively. It is possible to obtain a good white balance.
[0637]
As described above, in the current driving method, the current to be written to the pixel during black display is small. Therefore, if there is a parasitic capacitance in the
[0638]
FIG. 70 shows an example of a current output type source driver circuit (IC) 14 having a precharge function according to the present invention. FIG. 70 shows a case where a precharge function is mounted on the output stage of a 6-bit constant current output circuit. In FIG. 70, a precharge control signal is a dot clock CLK having a function of resetting by a horizontal synchronizing signal HD when the NOR
[0639]
It should be noted that the gradation for performing the precharge should be limited to the black display area. In other words, the image data to be written is determined, and the gradation of the black area (low luminance, that is, in the current driving method, a small (small) write current) is selected and precharged (selection precharge). When all the gradation data is precharged, a decrease in luminance (not reaching the target luminance) occurs in the white display area. Also, vertical streaks are displayed on the image.
[0640]
Preferably, the selective precharge is performed at a gray level in a range of
[0641]
In particular, in order to increase the contrast in black display, a method of detecting and precharging only
[0642]
It is also effective to make the precharge voltage and the gradation range different for R, G, and B. This is because the
[0643]
Also, a 0th mode in which no precharge is performed at all, a first mode in which only grayscale 0 is precharged, a second mode in which precharge is performed in
[0644]
FIG. 75 is a specific configuration diagram of the selection precharge circuit section. PV is a precharge voltage input terminal. An external input or an electronic volume circuit is used, and individual precharge voltages are set for R, G, and B. Although the individual precharge voltages are set for R, G, and B, the present invention is not limited to this. R, G, and B may be common. The precharge voltage is correlated with the Vt of the driving
[0645]
The precharge voltage PV is input to the
[0646]
The
[0647]
This selective precharge may be performed by precharging only
[0648]
The
[0649]
Also, a good result can be obtained by changing the precharge application time for R, G, and B. For example, the precharge time of R is made longer than the precharge time of G and B. This is because, in an organic EL or the like, the light emission start time and the like are different for each of the RGB materials. Good results can also be obtained by varying the precharge voltage PV application time according to the image data to be applied to the
[0650]
It is also effective to change the precharge voltage according to the applied image data. This is because the write current for black display is very small and the write current for white display is large. Accordingly, the precharge voltage is increased (with respect to Vdd; when the
[0651]
When the program current open terminal (PO terminal) is “0”, the
[0652]
When "0" is applied to the PO terminal to open the
[0653]
In this state, when the IOUT terminal is connected to the
[0654]
As described above, when the potential of the
[0655]
In order to solve this problem, the present invention applies "0" to the PO terminal during the entire non-selection period, turns off the
[0656]
In addition, the area (white area) of the white display area (area having a certain luminance) and the area (black area) of the black display area (area of a predetermined luminance or less) are mixed on the screen. It is effective to add a function of stopping precharge when the ratio is within a certain range (appropriate precharge). This is because vertical streaks occur in the image in this certain range. Of course, conversely, precharging may be performed within a certain range. Another reason is that when the image moves, the image becomes noise-like. The appropriate precharge can be easily realized by counting (calculating) the data of the pixels corresponding to the white area and the black area in the arithmetic circuit. It is also effective to make the appropriate precharge different for R, G, and B. This is because the
[0657]
When the driving
[0658]
If the diode characteristic of the driving
[0659]
FIG. 92 shows a panel configuration that solves this problem. In FIG. 92, a
[0660]
The on / off signal is output from the terminal 761a of the
[0661]
With the configuration described above, the source driver circuit (IC) 14 suffices with the power supply voltage in the operating voltage range capable of driving the program current Iw. The precharge voltage PV has no problem in the
[0662]
If the
[0663]
An embodiment that solves this problem is the configuration shown in FIG. The
[0664]
The
[0665]
As in FIG. 92, the voltage (signal) output from the terminal 761a is as low as 5 (V) or less. The amplitude of this voltage (signal) is increased by the
[0666]
With the configuration described above, the source driver circuit (IC) 14 suffices with the power supply voltage in the operating voltage range capable of driving the program current Iw. Further, since the
[0667]
It goes without saying that both the
[0668]
As described above, when the driving
[0669]
However, on the other hand, although complete black display of the first gradation can be realized, display of the second gradation and the like is difficult. Alternatively, a large gradation jump occurs from the first gradation to the second gradation, or blackout occurs in a specific gradation range.
[0670]
The configuration for solving this problem is the configuration in FIG. It has a function of raising the output current value. The main purpose of the raising
[0671]
Basically, FIG. 71 is obtained by adding a raising circuit (portion surrounded by a dotted line in FIG. 71) to the output stage of FIG. FIG. 71 is based on the assumption that three bits (K0, K1, K2) are used as the current value raising control signal, and the three-bit control signal outputs a current value of 0 to 7 times the current value of the grandchild current source. It can be added to the current.
[0672]
The above is the basic outline of the source driver circuit (IC) 14 of the present invention. Hereinafter, the source driver circuit (IC) 14 of the present invention will be described in more detail.
[0673]
There is a linear relationship between the current I (A) flowing through the
[0674]
Human visual perception of luminance has a squared characteristic. In other words, when changing according to the square curve, the brightness is recognized as changing linearly. However, according to the relationship in FIG. 83, the current I (A) flowing through the
[0675]
To solve this problem, the present invention reduces the gradient of the current output in the low gradation region (from gradation 0 (complete black display) to gradation (R1)) as shown in FIG. The gradient of the current output (from the gradation (R1) to the maximum gradation (R)) is increased. That is, in the low gradation area, the current amount that increases per gradation (one step) is set to be small. In the high gradation area, the amount of current increases per gradation (one step). By making the amount of current changing per step different between the two gradation regions in FIG. 79, the gradation characteristics become close to a square curve, and no blackout occurs in the low gradation region. The gradation-current characteristic curve shown in FIG. 79 and the like is called a gamma curve.
[0676]
In the above-described embodiment, the current gradient has two levels of the low gradation area and the high gradation area. However, the present invention is not limited to this. It goes without saying that three or more stages may be used. However, it is needless to say that the two-stage configuration is preferable because the circuit configuration is simplified.
[0677]
The technical idea of the present invention is a circuit for performing gray scale display by a current output in a current driver type source driver circuit (IC) or the like. Therefore, a display panel is limited to an active matrix type. However, a simple matrix type is also included.), Which means that a plurality of current increments per gradation step exist.
[0678]
In a current-driven display panel such as an EL, the display luminance changes in proportion to the amount of current applied. Therefore, in the source driver circuit (IC) 14 of the present invention, the luminance of the display panel can be easily adjusted by adjusting the reference current that flows through one current source (one unit) 634.
[0679]
In the EL display panel, the luminous efficiencies are different among R, G, and B, and the color purity is different from the NTSC standard. Therefore, in order to optimize the white balance, it is necessary to appropriately adjust the RGB ratio. The adjustment is performed by adjusting the respective reference currents of RGB. For example, the reference current of R is 2 μA, the reference current of G is 1.5 μA, and the reference current of B is 3.5 μA. In the driver of the present invention, the reference current is reduced by reducing the current mirror magnification of the first-stage
[0680]
In order to realize the gamma curve of FIG. 79, a circuit for adjusting the reference current in the low gradation region and a circuit for adjusting the reference current in the high gradation region are provided. Further, a circuit for adjusting a reference current in a low gradation area and a circuit for adjusting a reference current in a high gradation area are provided for each of RGB so that the RGB can be independently adjusted. Of course, when adjusting the white balance by fixing one color and adjusting the reference currents of the other colors, the lower level adjusting two colors (for example, R and B when G is fixed) is used. What is necessary is just to provide the adjustment circuit of the reference current of the gradation area and the adjustment circuit of the reference current of the high gradation area.
[0681]
In the current driving method, as shown in FIG. 83, the relationship between the current I flowing to the EL and the luminance has a linear relationship. Therefore, adjustment of the white balance by mixing RGB only requires adjusting the RGB reference current at one point of a predetermined luminance. In other words, if the RGB reference current is adjusted at one point of the predetermined luminance and the white balance is adjusted, the white balance is basically obtained over all gradations.
[0682]
However, in the case of the gamma curve of FIG. 79, a little attention is required. First, in order to obtain the RGB white balance, it is necessary to make the gamma curve bend position (gradation R1) the same in RGB (in other words, in the current driving method, the relative relationship of the gamma curves is not sufficient). That is, the same can be achieved with RGB). Further, it is necessary to make the ratio between the inclination of the low gradation area and the inclination of the high gradation area constant in RGB (that is, in the current driving method, the relative relationship of the gamma curves can be made the same in RGB). become). For example, in the low gradation region, the increase is 10 nA per gradation (the gradient of the gamma curve in the low gradation region), and in the high gradation region, the increase is 50 nA per gradation (the inclination of the gamma curve in the high gradation region) ( Note that the gamma current ratio is the ratio of the amount of current increase per gradation in the high gradation region / the amount of current increase per gradation in the low gradation region, and in this embodiment, the gamma current ratio is 50 nA / 10 nA = 5. ). Then, the gamma current ratio is made the same in RGB. That is, in the case of RGB, the current flowing through the
[0683]
FIG. 80 shows an example of the gamma curve. In FIG. 80 (a), the current increase per gradation is large in both the low gradation part and the high gradation part. In FIG. 80 (b), the increase in current per gradation in both the low gradation part and the high gradation part is smaller than that in FIG. 80 (a). However, the gamma current ratio is the same in both FIGS. 80 (a) and 80 (b). As described above, adjusting the gamma current ratio while maintaining the same ratio in RGB is performed by using a constant current circuit for generating a reference current to be applied to the low gradation portion and a reference current to be applied to the high gradation portion for each color. This is because it is only necessary to produce a constant current circuit to be generated and produce (arrange) a volume for adjusting a current flowing relatively therebetween.
[0684]
FIG. 77 shows a circuit configuration for varying the output current while maintaining the gamma current ratio. The current flowing through the
[0685]
Further, as shown in FIG. 78, it is preferable to detect a relative temperature of the display panel by a
[0686]
It is appropriate that the gamma ratio has a relationship of 3 or more and 10 or less by study. More preferably, a relationship of 4 or more and 8 or less is appropriate. In particular, the gamma current ratio preferably satisfies the relationship of 5 or more and 7 or less. This is called a first relationship.
[0687]
Further, it is appropriate that the change point (the gradation R1 in FIG. 79) between the low gradation part and the high gradation part is set to 1/32 or more and 1/4 or less of the maximum number of gradations K (for example, If the number of gradations K is 64 gradations of 6 bits, 64/32 = 2nd gradation or more and 64/4 = 16th gradation or less). More preferably, the change point (the gradation R1 in FIG. 79) between the low gradation part and the high gradation part is appropriately set to be 1/16 or more and 1/4 or less of the maximum number of gradations K (for example, Assuming that the maximum number of gradations K is 64 gradations of 6 bits, 64/16 = fourth gradation or more and 64/4 = 16th gradation or less). More preferably, it is appropriate to set the value to 1/10 or more and 1/5 or less of the maximum number of gradations K. (If a decimal part is generated by calculation, it is truncated. For example, when the maximum number of gradations K is 6 bits (64/10 = 6th gradation or more and 64/5 = 12th gradation or less). The above relationship is called a second relationship. The above description relates to the relationship between the gamma current ratios of the two current regions. However, the above second relationship is also applied to a case where there are gamma current ratios in three or more current regions (that is, there are two or more bending points). That is, it is only necessary to apply the relationship to any two inclinations for three or more inclinations.
[0688]
By simultaneously satisfying both the first relationship and the second relationship, it is possible to realize good image display without blackout.
[0689]
FIG. 82 shows an embodiment in which a plurality of current-driven source driver circuits (ICs) 14 of the present invention are used for one display panel. The
[0690]
The reference current passed between the reference current input terminal and the reference current output terminal is of two systems: a low gradation region and a high gradation region for each color. Therefore, for three colors of RGB, there are 6 systems of 3 × 2. In the above embodiment, two systems are used for each color. However, the present invention is not limited to this, and three or more systems may be used for each color.
[0691]
In the current driving method according to the present invention, as shown in FIG. 81, a bending point (gradation R1 or the like) can be changed. In FIG. 81 (a), the low gradation part and the high gradation part are changed at gradation R1, and in FIG. 81 (b), the low gradation part and high gradation part are changed at gradation R2. Thus, the bending position can be changed at a plurality of locations.
[0692]
Specifically, the present invention can realize 64 gradation display. The bending point (R1) is none, the second gradation, the fourth gradation, the eighth gradation, and the sixteenth gradation. In addition, since the completely black display has the
[0693]
FIG. 73 is a configuration diagram of the current source circuit section in the low current region. FIG. 74 is a configuration diagram of a current source unit and a raised current circuit unit in a high current region. As shown in FIG. 73, the reference current INL is applied to the low current source circuit section, and this current basically becomes a unit current, and the required number of
[0694]
As shown in FIG. 74, the reference current INH is applied to the high current source circuit section, and this current basically becomes a unit current, and the required number of
[0696]
The same applies to the raising current circuit section, in which a reference current INH is applied as shown in FIG. 74, and this current basically becomes a unit current. , A current IwK corresponding to the raising current flows as a sum thereof
The program current Iw flowing through the
[0696]
As shown in FIGS. 73 and 74, the on / off
[0697]
The operation of the low current circuit section of FIG. 73 and the high current circuit section of FIG. 74 will be described. The source driver circuit (IC) 14 of the present invention is composed of five bits of low current circuit parts L0 to L4 and six bits of high current circuit parts H0 to H5. The data input from outside the circuit is 6 bits D0 to D5 (64 gradations for each color). The 6-bit data is converted into 5 bits L0 to L4 and 6 bits of the high current circuit units H0 to H5, and a program current Iw corresponding to the image data is applied to the source signal line. That is, the input 6-bit data is converted into 5 + 6 = 11-bit data. Therefore, a highly accurate gamma curve can be formed.
[0698]
As described above, input 6-bit data is converted into 5 + 6 = 11-bit data. In the present invention, the number of bits (H) of the circuit in the high current region is made equal to the number of bits of the input data (D), and the number of bits (L) of the circuit in the low current region is the number of bits of the input data (D). -1. Note that the number of bits (L) of the circuit in the low current region may be the number of bits -2 of the input data (D). With this configuration, the gamma curve in the low current region and the gamma curve in the high current region are optimized for displaying an image on the EL display panel.
[0699]
Hereinafter, a method of controlling the circuit control data (L0 to L4) in the low current region and the circuit control data (H0 to H4) in the high current region will be described with reference to FIGS.
[0700]
The present invention is characterized by the operation of the
[0701]
FIG. 84 shows applied signals to the low current side signal line (L) and the high current side signal line (H) when the low current region and the high current region are switched by
[0702]
In FIG. 84, in the case of
[0703]
At
[0704]
At
[0705]
At
[0706]
At
[0707]
At
[0708]
The above operation is characterized by a bending point (a switching point between a low current region and a high current region, more precisely, a low current IwL is added as a program current Iw in the case of a gradation in a high current region). Therefore, the expression of the switching point is not correct (and the raising current IwK is also added), that is, in the gradation of the high gradation part, the current is added to the current of the low gradation part, and the step (step) of the high gradation part is performed. The current corresponding to the gray level is the program current Iw.The control bit (L) in the low current area is bordered by the one-step gray scale (the point at which the current changes, or the point or position). Also, at this time, "1" is applied to the L4 terminal in FIG. 73, the switch 641e is turned on, and a current flows through the
[0709]
Therefore, in
[0710]
Therefore, it can be seen that one of the
[0711]
FIG. 85 is an explanatory diagram of applied signals to the low current side signal line (L) and the high current side signal line (H) when the low current region and the high current region are switched by
[0712]
In FIG. 85, in the case of the
[0713]
Similarly, at
[0714]
At
[0715]
At
[0716]
Similarly, for
[0717]
The
[0718]
At
[0719]
Hereinafter, similarly, the number of
FIG. 86 is an explanatory diagram of applied signals to the low current side signal line (L) and the high current side signal line (H) when switching between the low current region and the high current region at
[0720]
That is, in FIG. 86, in the case of the
[0721]
In other words, (L0 to L4) = (1, 0, 0, 0, 0) at
[0722]
The
[0723]
At
[0724]
As described above, at the switching point (bending position), the current sources (one unit) 634 of the power of 2 are turned on or connected to the source signal line 18 (conversely, a configuration in which the current source is turned off may be considered). Logic processing becomes extremely easy. For example, as shown in FIG. 84, if the bending position is gradation 4 (4 is a power of 2), four current sources (one unit) 634 are configured to operate. Then, in the case of a higher gray scale, the current source (1 unit) 634 in the high current region is configured to be added. Further, as shown in FIG. 85, when the bending position is gradation 8 (8 is a power of 2), the configuration is such that eight current sources (one unit) 634 operate. Then, in the case of a higher gray scale, the current source (1 unit) 634 in the high current region is configured to be added. If the configuration of the present invention is adopted, a gamma control circuit with a small hardware configuration can be configured with any gradation expression, not limited to 64 gradations (16 gradations: 4096 colors, 256 gradations: 16.7 million colors, etc.).
[0725]
In the embodiments described with reference to FIGS. 84, 85, and 86, the gray level at the switching point is a power of 2, but this is the case where the gray level is 0 for the complete black gray level. If the
[0726]
Therefore, in the case of negative logic, the switching point may be set at
[0727]
Further, the switching point (bending position) is not limited to one gamma curve. The circuit of the present invention can be configured even if there are a plurality of bending positions. For example, the bending position can be set to
[0728]
In the above embodiments, the gray scale is set to a power of 2, but the present invention is not limited to this. For example, a bending point may be set at a power of 2 of 2 and 8 (2 + 8 = 10th gradation, that is, two signal lines required for determination). The bend point may be set at 2 to 8 and 16 (2 + 8 + 16 = 26th gradation, that is, three signal lines required for the determination) of multipliers of 2 more. In this case, although the hardware scale required for the determination or the processing is slightly increased, it is possible to sufficiently cope with the circuit configuration. Needless to say, the matters described above are included in the technical category of the present invention.
[0729]
As shown in FIG. 87, the source driver circuit (IC) 14 of the present invention includes a
[0730]
The high current region
[0731]
As described above, the
[0732]
The above-described
[0733]
On the other hand, the
[0734]
However, after the first
[0735]
When an ON voltage is applied to any one of the
[0736]
However, when none of the
[0737]
In order to solve this problem, as shown in FIG. 89, a
[0738]
During the non-selection period t1, a control signal is applied to the control terminal S1 to turn off the
[0739]
The
[0740]
Therefore, in the case of the low gradation display, the occurrence of the non-selection period t1 must be avoided. Conversely, in the high gradation display, since the program current Iw is large, there is often no problem even if the non-selection period t1 occurs. Therefore, in the present invention, in writing an image for high gradation display, both the
[0741]
Needless to say, in both the low gradation display and the high gradation display, a drive may be performed in which the
[0742]
In any case, the
[0734]
For example, the control terminal S2 sets the time period t3 to “0” logic level so as to overlap the non-selection period t1. With this control, the state shown in FIG. 88A does not occur. When the gray level is equal to or higher than the black display level, the control terminal S1 is set to the logic level "0". Then, the raising current IwK is stopped, and a black display can be realized.
[0744]
The above embodiment has been described on the premise that one
[0745]
As described with reference to FIGS. 73, 74, 76, 77, and the like, the
[0746]
As described with reference to FIG. 82, the current driver type source driver circuit (IC) 14 of the present invention includes slave / master (S / M) terminals on the assumption that a plurality of
[0747]
The reference current is generated by the
[0748]
Note that a control circuit (such as a command decoder) is also formed (arranged) in the center of the
[0749]
In the configuration of FIG. 93, the reference current is transmitted from the
[0750]
FIG. 94 conceptually illustrates the position of the transfer terminal of the reference current. A reference
[0751]
Each current source (631, 632, 633, 634) is driven in the
[0752]
One problem that arises when the organic EL display panel is modularized is the problem of the resistance of the wiring (arrangement) of the
[0753]
FIG. 105 shows a configuration of a conventional EL display panel. Built-in
[0754]
The
[0755]
Therefore, the right frame of the display panel cannot be narrowed. At present, in display panels used for mobile phones and the like, it is important to narrow the frame. It is also important to make the left and right frames of the screen even. However, in the configuration of FIG. 105, it is difficult to narrow the frame.
[0756]
In order to solve this problem, in the display panel of the present invention, as shown in FIG. 106, the
[0757]
As shown in FIG. 106, a
[0758]
If the
[0759]
According to the present invention, the
[0760]
In addition, in order to reduce the resistance of the anode lines (
[0761]
Therefore, the effect of forming the
[0762]
The
[0763]
It should be noted that although a wiring for supplying a current to the
[0764]
The above items will be described in more detail with reference to other drawings. FIG. 95 is an explanatory diagram of a part of the display panel of the present invention. In FIG. 95, a dotted line indicates a position where the
[0765]
In the
[0766]
In the present invention, the IC chip is a current-driven driver IC (a method of programming pixels with current), but the present invention is not limited to this. For example, the present invention can be applied to an EL display panel (apparatus) on which a voltage-driven driver IC for driving a pixel of a voltage program shown in FIGS. 43 and 53 is mounted.
[0767]
An anode wiring 952 (branched anode wiring) is arranged between the
[0768]
FIG. 96 further specifically illustrates. The difference from FIG. 95 is that the anode wiring is not arranged between the
[0769]
FIG. 96 illustrates the state of the back surface as seen through the
[0770]
In the present invention, the
[0771]
By short-circuiting the
[0772]
More specifically, as shown in FIG. 99, the
[0773]
The connection between the
[0774]
As described above, the voltage drop in the
[0775]
In FIG. 99, a
[0776]
In the embodiment shown in FIG. 99 and the like, the
[0777]
Therefore, the semiconductor chip is not limited to the
[0778]
FIG. 97 shows another embodiment of the present invention. The main difference from FIG. 95, FIG. 96, and FIG. 99 is that in FIG. 95, an
[0779]
The
[0780]
FIG. 98 is a cross-sectional view taken along the line aa ′ in FIG. 99. In FIG. 98A, an
[0781]
The thickness of the insulating
[0782]
In FIG. 98B, a
[0783]
In FIG. 98B, a
[0784]
FIG. 100 is a sectional view of the
[0785]
FIG. 100B is a cross-sectional view taken along AA ′ of FIG. As is clear from FIG. 100 (b), the
[0786]
The protrusion and each
[0787]
An
[0788]
Therefore, in order to keep the voltage drop in the
[0789]
The problem is the effect of the parasitic capacitance (referred to as common anode parasitic capacitance) at the overlapping portion between the
[0790]
The common anode parasitic capacitance needs to be at least 1/10 or less of the parasitic capacitance (referred to as display parasitic capacitance) generated in the display region by one
[0791]
The
[0792]
Of course, it is needless to say that a reflection plate (sheet) and a light absorption plate (sheet) made of metal foil, plate or sheet may be arranged, inserted or formed in the space between the
[0793]
As shown in FIG. 102, the
[0794]
In FIG. 102 and the like, the light-shielding film and the like are formed on the
[0795]
A large number of transistor elements, such as a
[0796]
In order to solve this problem, in the present invention, a
[0797]
In a self-luminous element such as an organic EL, light generated from the
[0798]
As a material constituting the light absorbing film, a material containing carbon in an organic material such as an acrylic resin, a material in which a black pigment or pigment is dispersed in an organic resin, gelatin or casein in a black color like a color filter, etc. Those dyed with an acid dye are exemplified. In addition, a single fluoran dye that is black may be used by coloring, or a black color mixture of a green dye and a red dye may be used. Further, a PrMnO3 film formed by sputtering, a phthalocyanine film formed by plasma polymerization, and the like are exemplified.
[0799]
The above materials are all black materials, but the light absorbing film may be a material having a color complementary to the light color generated by the display element. For example, a light absorbing material for a color filter may be modified so as to obtain desired light absorbing characteristics and used. Basically, a dye obtained by dyeing a natural resin with a dye may be used as in the case of the above-described black absorbing material. Alternatively, a material in which a dye is dispersed in a synthetic resin can be used. The range of selection of the dye is wider than the black dye, and may be an appropriate one of azo dyes, anthraquinone dyes, phthalocyanine dyes, triphenylmethane dyes, and the like, or a combination of two or more thereof.
[0800]
Further, a metal material may be used as the light absorbing film. For example, hexavalent chromium is exemplified. Hexavalent chromium is black and functions as a light absorbing film. In addition, light scattering materials such as opal glass and titanium oxide may be used. This is because scattering of light is equivalent to absorbing light as a result.
[0801]
Note that the sealing
[0802]
In the embodiment of FIG. 99, the
[0803]
The
[0804]
Generally, the sheet resistance of the
[0805]
However, in the current driving method of the present invention, even if the resistance value of the
[0806]
FIG. 107 shows a configuration in which a
[0807]
However, a
[0808]
Therefore, as shown in FIG. 108, the applied voltages of the
The voltages applied to the
[0809]
The gate driver circuit 12 is usually formed of an N-channel transistor and a P-channel transistor, but is preferably formed of only a P-channel transistor. This is because the number of masks required for manufacturing an array is reduced, and an improvement in manufacturing yield and an improvement in throughput are expected. Therefore, as exemplified in FIGS. 1 and 2, the TFT forming the pixel 16 is a P-channel transistor, and the gate driver circuit 12 is also formed or formed of a P-channel transistor. When the gate driver circuit is configured by the N-channel transistor and the P-channel transistor, the required number of masks is ten, but when the gate driver circuit is formed only by the P-channel transistor, the required number of masks is five.
[0810]
However, if the gate driver circuit 12 and the like are constituted only by the P-channel transistors, the level shifter circuit cannot be formed on the array substrate 71. This is because the level shifter circuit is composed of an N-channel transistor and a P-channel transistor.
[0811]
In order to solve this problem, in the present invention, the level shifter circuit function is built in the power supply IC 1091. FIG. 109 shows the embodiment. The power supply IC 1091 generates a drive voltage for the gate driver circuit 12, an anode and cathode voltage of the EL element 15, and a drive voltage for the source driver circuit 14.
[0812]
Since the power supply IC 1091 generates the anode and cathode voltages of the EL element 15 of the gate driver circuit 12, it is necessary to use a semiconductor process having a high withstand voltage. With this breakdown voltage, the level can be shifted to the signal voltage driven by the gate driver circuit 12.
[0813]
Therefore, the level shift and the driving of the gate driver circuit 12 are performed with the configuration of FIG. Input data (image data, command, control data) 992 is input to the source driver IC 14. The input data also includes control data for the gate driver circuit 12. The source driver IC 14 has a withstand voltage (operating voltage) of 5 (V). On the other hand, the operating voltage of the gate driver circuit 12 is 15 (V). The signal output from the source driver circuit 14 and output to the gate driver circuit 12 needs to be level-shifted from 5 (V) to 15 (V). This level shift is performed by the power supply circuit (IC) 1091. In FIG. 109, the data signal for controlling the gate driver circuit 12 is also the power supply IC control signal 1092.
[0814]
The power supply circuit 1091 controls the gate driver circuit 12 by inputting a data signal 1092 for controlling the gate driver circuit 12 and shifting the level of the data signal by a built-in level shifter circuit and outputting the data signal as a gate driver circuit control signal 1093.
[0815]
Hereinafter, the gate driver 12 according to the present invention, in which the gate driver circuit 12 built in the substrate 71 is composed of only P-channel transistors, will be described. As described above, the pixel 16 and the gate driver circuit 12 are formed only by P-channel transistors (that is, all transistors formed on the substrate 71 are P-channel transistors. Conversely, N-channel transistors are formed). This is because the number of masks required for manufacturing an array is reduced, and an improvement in manufacturing yield and an improvement in throughput are expected. In addition, since it is possible to improve only the performance of the P-channel transistor, the characteristics can be easily improved as a result. For example, the Vt voltage can be reduced (closer to 0 (V), etc.) and the Vt variation can be reduced more easily than in a CMOS structure (a configuration using P-channel and N-channel transistors).
[0816]
As an example, as shown in FIG. 106, in the present invention, the gate driver circuits 12 are arranged, formed, or configured in one phase (shift register) on the left and right sides of the display area 50. The gate driver circuit 12 and the like (including the transistor of the pixel 16) are described as being formed or constituted by a low-temperature polysilicon technology having a process temperature of 450 degrees Celsius or less, but the present invention is not limited to this. A high-temperature polysilicon technique with a process temperature of 450 degrees Celsius or higher may be used, or a TFT or the like formed using a semiconductor film grown by solid phase (CGS) may be used. In addition, it may be formed of an organic TFT. Further, the TFT may be formed or configured by amorphous silicon technology.
[0817]
One is a gate driver circuit 12a on the selection side. An on / off voltage is applied to the gate signal line 17a to control the pixel TFT 11. The other gate driver circuit 12b controls (turns on and off) a current flowing through the EL element 15. In the embodiment of the present invention, description will be made mainly by exemplifying the pixel configuration of FIG. 1, but the present invention is not limited to this. Needless to say, the present invention can be applied to other pixel configurations such as FIGS. 50, 51, and 54. Further, the configuration of the gate driver circuit 12 of the present invention or the driving method thereof exhibits more distinctive effects in combination with the display panel, the display device, or the information display device of the present invention. However, it goes without saying that a characteristic effect can be exerted in other configurations.
[0818]
Note that the configuration or arrangement of the gate driver 12 described below is not limited to a self-luminous device such as an organic EL display panel. The present invention can be applied to a liquid crystal display panel or an electromagnetic floating display panel. For example, in a liquid crystal display panel, the configuration or method of the gate driver circuit 12 of the present invention may be employed for controlling the selection switching element of the pixel. When two phases are used for the gate driver circuit 12, one phase may be used for selecting a switching element of the pixel, and the other phase may be connected to one terminal of the storage capacitor in the pixel. This method is called independent CC driving. It is needless to say that the configurations described with reference to FIGS. 111 and 113 can be applied not only to the gate driver circuit 12 but also to the shift register circuit of the source driver circuit 14 and the like.
[0819]
The gate driver circuit 12 according to the present invention is described with reference to FIGS. 6, 13, 16, 20, 22, 24, 26, 27, 28, 29, 34, 37, and 37. 40, 41, 48, 82, 91, 92, 93, 103, 104, 105, 106, 107, 108, 109, etc. are implemented or adopted as the gate driver circuits 12. Is preferred.
[0820]
FIG. 111 is a block diagram of the gate driver circuit 12 of the present invention. Although only four stages are shown for ease of description, basically, unit gate output circuits 1111 corresponding to the number of gate signal lines 17 are formed or arranged.
[0821]
As shown in FIG. 111, in the gate driver circuit 12 (12a, 12b) of the present invention, four clock terminals (SCK0, SCK1, SCK2, SCK3), one start terminal (data signal (SSTA)), shift It is composed of signal terminals of two inversion terminals (DIRA and DIRB, which apply signals of opposite phases) for controlling the direction upside down. Further, the power supply terminal includes an L power supply terminal (VBB), an H power supply terminal (Vd), and the like.
[0822]
Since the gate driver circuit 12 of the present invention is entirely formed by P-channel TFTs (transistors), a level shifter circuit (a circuit for converting a low-voltage logic signal into a high-voltage logic signal) is used as the gate driver circuit. Can not be built. Therefore, a level shifter circuit is arranged or formed in a power supply circuit (IC) 1091 shown in FIG. The power supply circuit (IC) 1091 generates a voltage of a potential required for an on-voltage (selection voltage of the pixel 16TFT) and an off-voltage (non-selection voltage of the pixel 16TFT) output from the gate driver circuit 12 to the gate signal line 17. Therefore, the withstand voltage process of the semiconductor used by the power supply IC (circuit) 1091 has a sufficient withstand voltage. Therefore, it is convenient to level shift (LS) the logic signal with the power supply IC 1091. Therefore, a control signal of the gate driver circuit 12 output from a controller (not shown) is input to the power supply IC 1091, the level is shifted, and then input to the gate driver circuit 12 of the present invention. A control signal of the source driver circuit 14 output from a controller (not shown) is directly input to the source driver circuit 14 of the present invention (no level shift is required).
[0823]
However, the present invention is not limited to the case where all transistors formed on the array substrate 71 are formed by P-channel. By forming the gate driver circuit 12 with a P channel as shown in FIGS. 111 and 113 described later, the frame can be narrowed. In the case of a 2.2-inch QCIF panel, the width of the gate driver circuit 12 can be set to 600 μm when the 6 μm rule is adopted. Even if the power supply wiring of the gate driver circuit 12 to be supplied is included, the thickness can be set to 700 μm. If a similar circuit configuration is formed by CMOS (N-channel and P-channel transistors), the size will be 1.2 mm. Therefore, by forming the gate driver circuit 12 with the P channel, a characteristic effect of narrowing the frame can be exhibited.
[0824]
In addition, since the pixel 16 is formed of a P-channel transistor, matching with the gate driver circuit 12 formed of a P-channel transistor is improved. The P-channel transistors (TFTs 11b, 11c, and 11d in the pixel configuration of FIG. 1) are turned on by the L voltage. On the other hand, the gate driver circuit 12 also has the L voltage as the selection voltage. Although the P-channel gate driver can be understood from the configuration in FIG. 113, matching is good when the L level is set to the selected level. This is because the L level cannot be maintained for a long time. On the other hand, the H voltage can be held for a long time.
[0825]
The driving TFT (TFT 11a in FIG. 1) for supplying a current to the EL element 15 is also composed of a P-channel, so that the cathode of the EL element 15 can be composed of a solid metal thin-film electrode. In addition, a current can flow to the EL element 15 in the forward direction from the anode potential Vdd. From the above, it is preferable that the transistor of the pixel 16 be a P channel and the transistor of the gate driver 12 be a P channel. From the above, it is not merely a matter of design that the transistors (the driving TFT and the switching TFT) forming the pixel 16 of the present invention are formed with the P channel and the transistors of the gate driver circuit 12 are formed with the P channel. .
[0826]
In this sense, a level shifter (LS) circuit may be formed directly on the substrate 71. That is, a level shifter (LS) circuit is formed by N-channel and P-channel transistors. A logic signal from a controller (not shown) is boosted by a level shifter circuit directly formed on the substrate 71 so as to conform to the logic level of the gate driver circuit 12 formed by P-channel transistors. The boosted logic voltage is applied to the gate driver circuit 12.
[0827]
Note that the level shifter circuit may be formed of a semiconductor chip and mounted on the substrate 71 by COG. Although the source driver circuit 14 is also shown in FIG. 109 and the like, it is basically formed of a semiconductor chip and mounted on the substrate 71 by COG. However, the source driver circuit 14 is not limited to being formed by a semiconductor chip, but may be formed directly on the substrate 71 using polysilicon technology. When the transistor 11 forming the pixel 16 is configured with a P channel, the program current flows in the direction from the pixel 16 to the source signal line 18. Therefore, the unit current circuit 634 (see FIGS. 73 and 74) of the source driver circuit needs to be formed with N-channel transistors. That is, the source driver circuit 14 needs to be configured to draw the program current Iw.
[0828]
Therefore, when the driving TFT 11a of the pixel 16 (in the case of FIG. 1) is a P-channel transistor, the source driver circuit 14 always configures the unit current source 634 with an N-channel transistor so as to draw the program current Iw. In order to form the source driver circuit 14 on the array substrate 71, it is necessary to use both an N-channel mask (process) and a P-channel mask (process). To describe conceptually, the display panel (display device) of the present invention is configured such that the pixel 16 and the gate driver 12 are configured by P-channel transistors, and the transistors of the source current of the source driver are configured by N channels.
[0829]
In addition, in order to facilitate the description, in the embodiment of the present invention, the pixel configuration in FIG. 1 will be described as an example. However, the technical idea of the present invention, such as configuring the selection transistor (TFT 11c in FIG. 1) of the pixel 16 with a P-channel and configuring the gate driver circuit 12 with a P-channel transistor, is limited to the pixel configuration of FIG. Not something. For example, it goes without saying that the pixel configuration of the current driving method can be applied to the pixel configuration of the current mirror shown in FIG. In the voltage-driven pixel structure, the present invention can be applied to two TFTs (the selection transistor is the TFT 11b and the driving transistor is the TFT 11a) as shown in FIG. It is needless to say that the present invention can be applied to a pixel configuration using four TFTs (the selection transistor is the
[0830]
The configuration in which the selection transistor of the
[0831]
A common signal is applied to the inverting terminals (DIRA, DIRB) for each unit gate output circuit 1111. As can be understood from the equivalent circuit diagram of FIG. 113, the inverting terminals (DIRA, DIRB) receive voltage values of opposite polarities. When reversing the scan direction of the shift register, the polarity of the voltage applied to the reversal terminals (DIRA, DIRB) is reversed.
[0832]
Note that the circuit configuration in FIG. 111 has four clock signal lines. Four is the optimal number in the present invention, but the present invention is not limited to this. The number may be four or less or four or more.
[0832]
Inputs of the clock signals (SCK0, SCK1, SCK2, SCK3) are made different between adjacent unit gate output circuits 1111. For example, in the unit
[0834]
FIG. 113 shows a circuit configuration of the unit gate output circuit 1111. The transistors to be configured are composed of only the P channel. FIG. 114 is a timing chart for explaining the circuit configuration of FIG. 113. FIG. 112 is a timing chart for a plurality of stages in FIG. 113. Therefore, the overall operation can be understood by understanding FIG. 113. The operation can be understood by understanding the timing chart in FIG. 114 with reference to the equivalent circuit diagram in FIG. 113 rather than in the text. Therefore, detailed description of the operation of each transistor is omitted.
[0835]
If a driver circuit configuration is created using only the P channel, it is basically possible to maintain the
[0836]
In the circuit configurations shown in FIGS. 111 and 113, one
[0837]
Although FIG. 115B shows a method of selecting 16 adjacent pixels, 16 rows other than the adjacent pixels may be selected as shown in FIG. This is an embodiment in which a pixel row at a distant position is selected). In the configuration shown in FIG. 113, control is performed by a set of four pixel rows. It is possible to control whether one pixel row is selected or four consecutive pixel rows are selected from the four pixel rows. This is a limitation of using four clocks (SCK). If the number of clocks (SCK) is eight, control can be performed with a set of eight pixel rows. Therefore, as apparent from the configuration in FIG. 113, a pixel row can be selected as shown in FIG.
[0838]
In FIG. 118 (a), one pixel row can be selected as a set of four pixel rows (one pixel row is selected in a set of four pixel rows, but whether or not it is selected at all is determined by inputting IN data. State and shift state). In FIG. 118 (b), two consecutive pixel rows can be selected as a set of four pixel rows (two pixel rows are selected in a set of four pixel rows. And the shift state). Further, according to the present invention, a set of pixel rows equal to the number of clocks is set, and in this set of pixel rows, the number of one pixel row or half or less of the set of pixel rows (for example, a set of four pixel rows is used. , 4/2 = 2 pixel rows). Therefore, an unselected pixel row always occurs in a set of pixel rows.
[0839]
In FIG. 115A in which one pixel row is selected, the program current Iw flows through one
[0840]
The operation of the
[0841]
FIG. 118 is an explanatory diagram illustrating the operation of the
[0842]
FIG. 118B shows a state in which an on-voltage is applied to the
[0843]
FIG. 118A shows a state in which an on-voltage is applied to the
[0844]
FIG. 119 shows the state of the voltage output to the
[0845]
As shown in FIG. 119, the
[0846]
FIG. 120 shows the state of the voltage output to the
[0847]
In the embodiment of FIG. 118, the brightness of the
[0848]
In this brightness adjustment, the brightness of the screen is proportional to the number of display pixels, and the change is linear. In addition, there is no change in the gamma characteristic corresponding to brightness (the number of tones is maintained whether the screen is bright or dark).
[0849]
In the above embodiment, the number of display pixel rows for adjusting the brightness of the
[0850]
Similarly, in FIG. 118B, the QCIF panel can display 220/2 = 110 pixel rows. That is, in the white raster display, the maximum brightness is obtained when 110 pixel rows are displayed. The screen brightness is as follows: the number of display pixel rows is 110 → 108 → 106 → 104 → 102 → ... 10 → 8 → 6 → 4 → 2 → 0 , The display screen can be darkened. On the other hand, by changing 0 → 2 → 4 → 6 → 8 → 10 → ... 100 → 102 → 104 → 106 → 108 → 110 , Can make the screen brighter. Therefore, multi-step brightness adjustment can be realized. Note that the number of display pixel rows for adjusting the brightness of the
[0851]
The brightness adjustment is performed not in the unit of the number of pixel rows (the driving of turning on or off the pixel rows for substantially the entire horizontal scanning period) but also in the lighting time per horizontal scanning period. Can be. That is, the brightness of the display screen is adjusted by lighting a part of one horizontal scanning period (for example, a period of 1/8 of 1H and a period of 15/16 of 1H).
[0852]
This adjustment (control) is performed using the main clock (MCLK) of the display panel. In a QCIF panel, MCLK is about 2.5 MHz. That is, 176 clocks can be counted in one horizontal scanning period (1H). Therefore, by counting the MCLK and controlling the period during which the on-voltage (Vgl) is applied to the
[0853]
More specifically, in the timing charts shown in FIGS. 112 and 114, this can be realized by controlling the position of the clock (SCK) to be at the L level and the period of the L level. The shorter the period during which SCK is at L level, the shorter the period during which the output Q terminal is at L level (Vgl).
[0854]
In the driving method shown in FIG. 118A, as shown in FIG. 121, the period in which Vgl (ON voltage) becomes symmetrically short in the 1H period is shortened. In FIG. 121, (a) is a period during which Vgl (ON voltage) is output during the entire 1H period (however, in the configuration of the P-channel
[0855]
Similarly, FIG. 121 (b) shows that the period during which Vgl is output to the
[0856]
In the driving method shown in FIG. 118B, as shown in FIG. 122, the period during which Vgl (on-voltage) is left and right symmetrically in the 2H period is shortened. In FIG. 122, (a) is a period in which Vgl (on voltage) is output during the entire 1H period (however, in the configuration of the P-channel
[0857]
Similarly, FIG. 122B shows that the period during which Vgl is output to the
[0858]
Note that by slightly changing the configuration of the
[0859]
In FIGS. 13 and 14, the driving method for solving moving image blur has been described. In this method, the image is intermittently displayed, so that the outline of the image is not blurred and a good display state can be realized. In other words, a display state close to that of a CRT is realized, and good moving image display is realized.
[0860]
Even with the driving method shown in FIG. 118, a favorable moving image display can be realized. However, in FIG. 13, the
[0861]
FIG. 124 shows a driving method for displaying a moving image when the
[0862]
In FIG. 124A, one pixel row is displayed (lit) in four pixel rows in the area A. Therefore, the light is lit once in four horizontal scanning periods (4H) (lighted during the 1H period in the 4H period). This period (period from the time when the pixel row is turned on to the time when the pixel row is turned off to the time when it is turned on) is 4 msec or less. Therefore, to the human eye, it looks as if the image is displayed completely continuously (an arbitrary pixel row is constant and there is not much difference from being lit). In the area B in FIG. 124A, black is inserted (low-brightness display) so as to be 4 msec or more, preferably 8 msec or more from the time when the pixel row is displayed until the next display. Therefore, images are skipped, and good moving image display can be realized.
[0863]
In the above description, the region A or the region B has been described. However, the above items are for ease of description. In FIG. 124, the area A is sequentially scanned in the direction of the arrow (from the top to the bottom of the screen). Just like scanning an electron beam on a CRT. In other words, the images are sequentially rewritten (see FIG. 125 for FIG. 124 (a). Scanning (driving) is performed as shown in FIG. 125 (a) → (b) → (c) → (a). See FIG. 126 for (b), which is scanned (driven) as shown in FIG. 126 (a) → (b) → (c) → (a)).
[0864]
As described above, in the driving method of the present invention, an arbitrary pixel row is displayed in FIG. 124A for a period of 4 msec (preferably 8 msec) or more in one field (one frame) for 4H for 1H. In the other periods (the remaining period of one field (one frame)), the non-lighting state (black display (black insertion) or low luminance display) is continuously maintained. Therefore, for ease of explanation, the term is described as the area A or the area B, but from the viewpoint of time, it is more appropriate to express the term as the period A or the period B. That is, the region A (period A) is a period in which images are continuously lit, and the region B (period B) is a period in which the pixel rows (the screen 50) are intermittently displayed. The above is the same in FIG. 124 (b) or other embodiments of the present invention.
[0865]
In FIG. 124B, the two pixel rows are continuously turned on, and the two pixel rows are subsequently turned off. That is, in the region A (period A), lighting is repeated for 2H, and non-lighting is repeated for 2H. In the B region (B period), the non-lighting state is continuously maintained for a predetermined period. In the driving method shown in FIG. 124B, the area A is apparently in a continuous display state, and the area B is apparently intermittent.
[0866]
As described above, according to the driving method of the present invention, when a display state is observed by focusing on an arbitrary pixel row (pixel), a period of less than 4 msec (or a period of less than 1/4 of one frame (one field)) A first period in which image display and non-display (black display or low-brightness display below a predetermined level) are repeated at least once or more, and the pixel row (pixel) is switched from a display state to non-display (black display or low-level display below a predetermined level). A second period (or a period of 1/4 or more of one frame (one field)) in which the display state is changed to the next display state is 4 msec or more. By performing the above-described driving, good moving image display can be realized, and the configuration of the control circuit (such as the gate driver circuit 12) is easy, so that cost reduction can be realized.
[0867]
In FIG. 124 as well, the brightness of the
[0868]
However, in FIG. 124 (a), only the display of whether or not to light one pixel row in a four-pixel row set can be realized. Therefore, one pixel row cannot be turned on for every 22 pixel rows. Therefore, four pixel row sets are displayed five times = one pixel row is displayed in 20 pixel rows (that is, one pixel row is displayed in 20 pixel rows. In other words, four of the four pixel row sets have no pixel rows at all). Instead of the lighting state, one pixel row of one pixel row set is turned on). The remaining 20 pixel rows (220−4 × 5 = 200) are all turned off. In other words, in the present invention, the number of pixel rows in a block (pixel) within a combination (block) of the pixel row sets is defined as the number of the pixel rows in the combination (block or restriction) as one unit. Control of whether or not to do so. The above is also applied to FIG. 124 (b), and is also applied to another embodiment of the present invention.
[0869]
Conversely, in the case of displaying a moving image, it is necessary to perform black insertion of at least 4 msec or more as described with reference to FIG. Also, by changing the ratio of black insertion (continuous time of black display, black display area with respect to the display screen), the moving image display state can be changed (adjusted to the optimum state). For very high-speed moving image display (such as when the image moves rapidly), it is preferable to increase the black insertion area. At this time, the decrease in the luminance due to the decrease in the number of pixels for displaying the image is dealt with by increasing the emission luminance of one pixel row. In addition, it is preferable that the period during which the black display is continued be lengthened. If the ratio of the moving image display area to the entire screen is relatively small, or if the moving image moves relatively slowly, the ratio of black insertion may be reduced. In this case, the increase in the display luminance due to the increase in the number of
[0870]
By changing or adjusting the black insertion state even in the moving image display as described above, a more optimal image display can be realized. Needless to say, the above items are also applied to the following embodiments.
[0871]
Moving image detection (ID detection) of the input video signal is performed, and in the case of a moving image or an image having many moving images, the driving method (intermittent display by black insertion) in FIG. 124 is performed. In the case of a still image, the driving method shown in FIG. 118 (lighting pixel row positions are arranged as dispersed as possible) is implemented. Of course, the switching may be performed according to the use of the display panel or the display device of the present invention. For example, in the case of a still image such as a computer monitor, the driving method shown in FIG. 118 is adopted. In the case of an AV application such as a television, the driving method shown in FIG. 124 is adopted. This switching of the driving method can be easily changed based on the SSTA data of the
[0873]
FIG. 127 shows an output waveform of the
[0873]
As can be seen from FIG. 127, in the period A (region A), the ON voltage (Vhl) is applied to each
[0874]
In the above embodiment, scanning is performed one pixel row at a time, but the present invention is not limited to this. For example, in interlaced scanning, scanning is performed skipping one pixel line. That is, even-numbered pixel rows are scanned in the first frame. In the second frame, the odd pixel rows are scanned. When rewriting the first frame, the image written in the second frame is held as it is. However, a blinking operation is performed (it does not need to be performed). When rewriting the second frame, the image written in the first frame is kept as it is. Of course, the blinking operation may be performed as in the embodiment of FIG.
[0875]
In the interlaced scanning, one field is usually a CRT with two frames. However, the present invention is not limited to this. For example, 4 frames = 1 field may be used. In this case, in the first frame, the image of (4N + 1) pixel rows (where N is the above integer) is rewritten. In the second frame, the image of the (4N + 2) pixel row is rewritten. In the next third frame, the image of the (4N + 3) pixel row is rewritten. In the last fourth frame, the image of the (4N + 4) pixel row is rewritten. As described above, in the present invention, writing to a pixel row is not limited to only sequential scanning. The above is also applied to other embodiments. Further, in the present invention, the interlaced scanning means a wide and general interlaced scanning, and is not limited to 2 frames = 1 field. That is, a plurality of frames = 1 field.
[0876]
In FIGS. 127 and 128, it is also necessary to control the current flowing through the
[0877]
FIG. 128 shows the waveform applied to the
[0878]
FIG. 127 shows an output waveform of the
[0877]
As can be seen from FIG. 127, in the period A (region A), the ON voltage (Vhl) is applied to each
[0880]
In the above embodiment, scanning is performed one pixel row at a time, but the present invention is not limited to this. For example, in interlaced scanning, scanning is performed skipping one pixel line. That is, even-numbered pixel rows are scanned in the first frame. In the second frame, the odd pixel rows are scanned. When rewriting the first frame, the image written in the second frame is held as it is. However, a blinking operation is performed (it does not need to be performed). When rewriting the second frame, the image written in the first frame is kept as it is. Of course, the blinking operation may be performed as in the embodiment of FIG.
[0881]
In the interlaced scanning, one field is usually a CRT with two frames. However, the present invention is not limited to this. For example, 4 frames = 1 field may be used. In this case, in the first frame, the image of (4N + 1) pixel rows (where N is the above integer) is rewritten. In the second frame, the image of the (4N + 2) pixel row is rewritten. In the next third frame, the image of the (4N + 3) pixel row is rewritten. In the last fourth frame, the image of the (4N + 4) pixel row is rewritten. As described above, in the present invention, writing to a pixel row is not limited to only sequential scanning. The above is also applied to other embodiments. Further, in the present invention, the interlaced scanning means a wide and general interlaced scanning, and is not limited to 2 frames = 1 field. That is, a plurality of frames = 1 field.
[0882]
In FIGS. 127 and 128, it is also necessary to control the current flowing through the
[0883]
FIG. 128 shows the waveform applied to the
[0884]
In the above-described embodiment, the driving method in which the area A and the area B are mixed in the
[0885]
For example, the driving method shown in FIG. 129 is exemplified. For ease of understanding, it is assumed that FIG. 129 includes four display periods ((a), (b), (c), and (d)). 129 (a) is the first frame, FIG. 129 (b) is the second frame, FIG. 129 (c) is the third frame, and FIG. 129 (d) is the fourth frame. . The display is repeated as shown in FIG. 129 (a) → (b) → (c) → (d) → (a) → (b) →.
[0886]
In the first frame, as shown in FIG. 129 (a), the even-numbered pixel rows are sequentially selected and the image is rewritten. When the rewriting of the first frame is completed, black display is sequentially performed from the top of the
[0887]
In FIG. 129, in (a) and (c), it is described that an image is written and an image is displayed. However, the present invention is basically characterized by a state in which an image is displayed (lighted). . Therefore, writing an image (executing a program) and displaying an image need not be the same. In other words, in FIGS. 129 (a) and (c), it can be considered that the current flowing through the
[0888]
However, the present invention is not limited to this display state. This is because in order to at least improve or improve the moving image display state, the black insertion state shown in FIGS. 129 (b) and (d) should be performed for a period of 4 msec. Therefore, in the embodiment of the present invention, the use of the shift register circuit of the
[0889]
In the driving method shown in FIG. 129, the screen display state (FIGS. 129 (a) and (c)) and the black display state (black insertion, FIGS. 129 (b) and (d)) are alternately repeated. Therefore, the image display is intermittent, and the moving image display performance is improved (moving image blur does not occur).
[0890]
In the embodiment of FIG. 129, in the first frame and the third frame, an image is displayed on an odd pixel row or an even pixel row, and a black screen (FIGS. 129 (b) and (d)) is inserted between these two screens. It was a driving system. However, the present invention is not limited to this, and the display state of FIG. 118 may be applied to the first frame and the third frame, and a black display may be inserted between the two frames. FIG. 130 shows a timing chart in the above embodiment. FIG. 130A shows the first frame, and FIG. 130B shows the second frame in the black inserted state. FIG. 130 (c) shows the third frame. Note that the fourth frame is the same as that in FIG. However, the fourth frame is not always necessary. A configuration of 3 frames = 1 field may be used. This is because a black screen is inserted in the second frame, and moving image blur is greatly improved. That is, FIG. 130 (a) → (b) → (c) → (a) →... Is repeated.
[0891]
FIG. 130 (a) displays an image for 1H during 4 horizontal scanning periods (4H) in FIG. 118 (a) (each
[0892]
In FIG. 130, each pixel row regularly performs image display, for example, lighting during a 1H period during a 4H period. However, each pixel row only needs to have the same lighting (display) period in a unit period (for example, one frame, one field, or the like). That is, it is not necessary to regularly perform the lighting state and the non-lighting state.
[0893]
FIG. 131 shows an embodiment in the case of an irregular lighting state. On-voltage is applied to the
[0894]
In the above embodiment, the same on / off voltage pattern is applied to the
[0895]
This embodiment is illustrated in FIG. In FIG. 132 (a) (referred to as a first frame), an ON voltage for one horizontal scanning period (1H) is applied to the
[0896]
In FIG. 130, the on-voltage is applied for a period of 1H in a 4H cycle, but this is not a limitation. For example, as shown in FIG. 133, an on-voltage may be applied for a period of 1H at a period of 8H. Further, the signal waveform applied to each
[0897]
However, in the above embodiment, the total period during which the ON voltage is applied is matched in the unit period for all the
[0898]
In the above embodiment, the current flowing through the
[0899]
The
[0900]
In FIG. 135, one terminal of the
[0901]
When the Vc voltage of the
[0902]
By applying the above driving method to FIG. 135, the
[0903]
In FIG. 134, the capacity control common lines 1343 (1343a, 1343b, 1343c, 1343d) are formed or arranged. The
[0904]
With the above configuration, if the voltage applied to the capacitance control
[0905]
By controlling the capacitance control common line 1343 as described above, a predetermined pixel row can be displayed in black. Therefore, the screen brightness can be adjusted by adjusting the control timing and control cycle of the capacity control common line 1343. In addition, by setting the connection state between the
[0906]
In FIG. 135A, the odd-numbered pixel rows are connected to the capacitance control
[0907]
When the voltage applied to the
[0908]
In order to insert black in the configuration of FIG. 135, it is basically not desirable to restore the image data held in the capacitor 19 (since it is difficult to completely restore the original holding voltage). is there). In other words, the image can be displayed in black.
[0909]
For example, as shown in FIG. 136, before writing an image, a positive voltage is applied to the
[0910]
In the above embodiment, one source driver circuit (IC) 14 and one gate driver circuit (IC) 12 display an image on one
[0911]
That is, in the embodiment of FIG. 137, the gate driver circuit (IC) 12 is common to the
[0912]
The above embodiment is similar to the pixel configuration of FIG. 1, but the present invention is not limited to this. For example, as shown in FIG. 138, a pixel configuration of a current mirror may be used. The
[0913]
As shown in FIG. 139, the pixel configuration and the driving method described with reference to FIG. 135 can also be applied (adopted) to a voltage-driven pixel configuration including two transistors and the like as illustrated in FIG.
[0914]
In FIG. 139, the
[0915]
FIG. 140 shows a configuration in which the pixel configurations of FIG. 139 are connected in multiple stages.
[0916]
With the above operation, the video signal of the
[0917]
As described above, since each
[0918]
In the configuration of FIG. 140, the pixel row at the next stage is reset. However, the present invention is not limited to this. Needless to say, an image may be written after resetting a pixel row that is separated by a plurality of pixel rows. Further, the driving method of simultaneously driving a plurality of pixel rows in FIG. 140 is not limited to FIG. 139 but can be applied to the pixel configurations in FIGS. 138 and 135. In FIG. 139, the
[0919]
In FIGS. 45, 46, 47, 50, 51, etc., the reverse bias driving method mainly considering the pixel configuration has been described. However, by examining the power supply circuit and performing control in synchronization with the
[0920]
The reverse bias drive of the present invention described below is performed during a period when no image is displayed. In other words, after the lighting of the display panel of the present invention is completed, reverse bias driving is performed for a certain period of time, that is, a voltage in which the voltage applied to the
[0921]
FIG. 144 is an explanatory diagram for explaining the reverse bias driving method of the present invention. The power supply circuit (IC) 82 has two terminals, one terminal A is connected to the
[0922]
Note that, for ease of explanation, the description will be made assuming that the anode voltage Vdd is higher than the cathode voltage Vk. The pixel configuration will be described by exemplifying the configuration in FIG. 1, but is not limited to this pixel configuration. This is because the reverse bias driving method of the present invention described below changes the voltage applied to at least one of the cathode and the anode to apply the reverse bias voltage to the
[0923]
In order to further facilitate understanding, as an example, the drive voltage and signal amplitude of each section are embodied as voltage values. First, the
[0924]
On the other hand, the anode voltage Vdd of the pixel is set to 5.5 (V) of the power supply voltage of the
[0925]
The cathode voltage Vk is set to -8 (V). The ON voltage Vgl applied to the
[0926]
FIG. 144 shows an image display state. From the power supply circuit (IC) 82, a Vdd voltage is applied to the anode of the
[0927]
With the above operation, the program current Iw corresponding to the video signal is written to the
[0928]
When the user turns off the power switch, the controller 81 (see FIGS. 81 and 147) detects the turning off of the power switch, controls the
[0929]
At the time of reverse bias driving, first, the
[0930]
Next, an off voltage is applied to the
[0931]
Further, at the same time as the next or previous operation, the
[0932]
In the above state, the
[0933]
Note that the
[0934]
The voltage V2 is the voltage Vdd, but is not limited to this. Since the Vdd voltage is a voltage generated by the
[0935]
Further, the reverse bias voltage Vs (Vs = (V2-Vm) absolute value) applied to the
[0936]
FIG. 148 illustrates the effect of the reverse bias driving method of FIG. 145 (the same applies to other embodiments described later). In FIG. 148, the vertical axis indicates the change voltage ratio. The change voltage ratio is a ratio of a voltage change between when a reverse bias voltage is applied and when no reverse bias voltage is applied. For example, the initial terminal voltage when a constant current of 1 (μA) flows through the
[0937]
As described with reference to FIG. 47, when the reverse bias voltage driving is performed, a rise in the terminal voltage of the
[0938]
The horizontal axis indicates the application time of the reverse bias voltage applied after using the display panel. When the
[0939]
As can be seen from FIG. 148, when no reverse bias voltage is applied, the terminal voltage of the
[0940]
FIG. 148 shows an example in which the reverse bias voltage driving of the present invention is performed after using the display panel. In the case where the display panel is used after performing the reverse bias voltage driving of the present invention before using the display panel. However, the characteristics of FIG. 148 are the same. FIG. 148 shows an example in which the display panel is used for 10 minutes and then the reverse bias voltage driving of the present invention is performed. There is no difference in the effect of the reverse bias voltage driving depending on the use time of the display panel. That is, regardless of whether the display panel is used continuously for 3 minutes or for 60 minutes, applying a reverse bias voltage for 2 seconds or more suppresses a rise in the terminal voltage of the
[0941]
Therefore, the present embodiment proposes a driving method in which reverse bias driving is performed during a panel non-lighting time such as a charging period to suppress a rise in terminal voltage of the
[0942]
Here, it is assumed that the user is connected to a
[0943]
FIG. 164 shows a flowchart for performing reverse bias driving during the charging period.
[0944]
When the charging is completed, the user operates the module in the charging period 1642, or the module is activated by an external factor, the process proceeds to the
[0945]
FIG. 146 illustrates a connection state between the
[0946]
Although the Vm voltage is applied to the
[0947]
FIG. 147 is a block diagram of the power supply circuit (IC) 82 of the present invention. The
[0948]
As described above, two voltages (Va and Vb) are generated by the two boosting circuits, and these two voltages are applied to the a terminal and the b terminal of the switching circuit 641 (641c and 641d).
[0949]
The
[0950]
An
[0951]
FIG. 149 is a timing chart of the reverse bias voltage drive according to the present invention. When the display control signal is at the H level, the power is on (a state in which an image is displayed on the display panel), and when the display control signal is at the L level, the user is off (a state in which no image is displayed on the display panel). Therefore, the
[0952]
After the display control signal becomes L level (point b) and after t1 (point c), the voltage (V1 applied voltage) applied to the
[0953]
The time (t1) between the points c and b needs to be 1 msec or more. This is to secure a period for changing the selection state of the
[0954]
On the other hand, the
[0955]
As described above, the reverse bias voltage can be applied to the
[0956]
In the embodiment of FIG. 149, the period during which each
[0957]
Further, in the embodiment of FIG. 149, the
[0958]
Similarly, as shown in FIG. 152, a period (T2) for applying the ON voltage to all the
[0959]
In FIG. 145, a voltage of V1 = Vm−2 (V) is applied to the
[0960]
154, the voltage Vm applied from the
[0961]
In the above-described embodiment, the Vm voltage is written to the anode side of the
[0962]
Therefore, as in the embodiment of FIG. 155, the on / off state of the
[0963]
The above embodiment has been described by exemplifying the pixel configuration of FIG. However, the present invention is not limited to this. For example, as shown in FIG. 156, the reverse bias voltage driving of the present invention can be performed even with a pixel configuration of a current mirror. Further, as shown in FIG. 157, it goes without saying that the reverse bias voltage driving of the present invention can also be implemented by the voltage driving pixel configuration. Even in the pixel configurations of FIGS. 156 and 157, the reverse bias voltage driving method is the same as or similar to the previously described method or configuration, and a description thereof will be omitted.
[0964]
In the above embodiment of the reverse bias voltage driving of the present invention, the
[0965]
As described above, the deterioration of the
[0967]
To solve this problem, the EL display panel (apparatus) of the present invention has a display area for one character both vertically and horizontally, as shown in FIG. . Assuming that one character is represented by horizontal D1 dots × vertical D2 dots as shown in FIG. 159, the number of display dots larger than the originally required number of display dots by horizontal D1 dots and vertical D2 dots is calculated. have.
[0967]
Burn-in occurs because the fixed pattern is displayed at the same position. Therefore, if the fixed pattern (character or wallpaper) is moved at a constant cycle or interval, the occurrence of printing is reduced. The moving cycle (timing, that is, the time interval for moving from a certain display location state to another display location) is preferably set to 10 seconds or more and 120 seconds or less. If the time is less than 10 seconds, the screen (characters, etc.) moves while the user is gazing at the screen, so that it is visually unacceptable. On the other hand, if displayed at the same position for an excessively long time, burning will occur.
[0968]
It is preferable that the interval of movement be within 3 dots. More preferably, it is preferable to be within one dot. If the number of dots is four or more, when the screen (characters, etc.) moves while the user is watching the screen, it is recognized as a large fluctuation state, and is visually unacceptable. When the power is turned off and the next power is turned on, the previous image display position may be stored in the flash memory.
[0969]
In FIG. 159, the movement from FIG. 159 (a) to 159 (b) indicates a state in which the dots have moved one dot both vertically and horizontally. However, as shown in FIG. 160, it is preferable that the movement be performed in a vertical or horizontal direction little by little. In FIG. 159, first, the display position of the character is moved downward (upper left in FIG. 160), then the dot is moved left and right, and this time, the display position of the character is moved upward. ing. When it is moved to the end (upper right in FIG. 160), it is moved in the reverse order of the arrow. This operation is repeated.
[0970]
As described above, by moving the display position, the burning of the fixed pattern on the EL display panel can be significantly reduced.
[0971]
What burns is a fixed pattern. In a moving image of a natural image, since each pixel is turned on during the same average period as a whole, no burning occurs. Therefore, as shown in FIG. 161, the
[0972]
The
[0973]
The character position in the
[0974]
The brightness of the
[0975]
The
[0976]
As shown in FIG. 163, a liquid
[0977]
An embodiment of a display device of the present invention using the above-described display panel and display device of the present invention, or implementing the driving method of the present invention will be described. The display device and the like of the present invention described below can implement or incorporate any of the above-described driving methods, configurations, arrangements, forms, and controls of the present invention alone or in combination.
[0978]
FIG. 57 is a plan view of a mobile phone as an example of the information terminal device. An
[0979]
When the key 572 is pressed once, the display color is set to the 8-color mode, when the
[0980]
The key 572 may be a push switch or another mechanical switch such as a slide switch, or may be switched by voice recognition or the like. For example, voice input of 4096 colors to the receiver, for example, voice input of "high quality display", "256 color mode" or "low display color mode" is displayed on the
[0981]
Further, the display color may be switched by an electrical switch or a touch panel selected by touching a menu displayed on the
[0982]
Although 572 is a display color switching key, it may be a key for switching a frame rate. Further, a key for switching between a moving image and a still image may be used. A plurality of requirements such as a moving image, a still image, and a frame rate may be simultaneously switched. Further, the frame rate may be configured to be gradually (continuously) changed as the holding is continued. This case can be realized by making the resistor R of the capacitor C and the resistor R constituting the oscillator a variable resistor or an electronic volume. The capacitor can be realized by a trimmer capacitor. Alternatively, a plurality of capacitors may be formed on a semiconductor chip, and one or more capacitors may be selected and connected in parallel in a circuit.
[0983]
Note that the technical idea of switching the frame rate according to display colors is not limited to mobile phones, but is widely applied to devices having display screens such as palmtop computers, notebook computers, desktop computers, and mobile watches. be able to. Further, the present invention is not limited to a liquid crystal display device (liquid crystal display panel), and can be applied to a liquid crystal display panel, an organic EL display panel, a transistor panel, a PLZT panel, and a CRT.
[0984]
Although not shown in the mobile phone of the present invention described with reference to FIG. 19, a CCD camera is provided on the back side of the housing. The image taken by the CCD camera can be immediately displayed on the
[0985]
When the display data is 12 bits or more, an error diffusion process is performed for display. That is, when the image data from the CCD camera is larger than the capacity of the built-in memory, error diffusion processing or the like is performed, and the image processing is performed so that the number of display colors becomes smaller than the capacity of the built-in image memory.
[0986]
It is assumed that the
[0987]
If the image data is 260,000 colors (G: 6 bits, R, B: 5 bits, 16 bits in total), the image data is temporarily stored in the operation memory of the error diffusion controller, and is simultaneously subjected to error diffusion or dither processing by an operation circuit. Error diffusion or dither processing is performed. The 16-bit image data is converted to 12 bits, which is the number of bits of the built-in image RAM, by this error diffusion processing or the like, and transferred to the
[0988]
Further, embodiments employing the EL display panel, the EL display device, or the driving method of the present invention will be described with reference to the drawings.
[0989]
FIG. 58 is a cross-sectional view of the viewfinder according to the embodiment of the present invention. However, it is schematically illustrated for ease of explanation. Some parts are partially enlarged or reduced, and some parts are omitted. For example, in FIG. 58, the eyepiece cover is omitted. The above also applies to other drawings.
[0990]
The back surface of the
[0991]
A magnifying
[0992]
In addition, if a
[0993]
FIG. 59 is a perspective view of a video camera. The video camera includes a photographing (imaging)
[0994]
On the other hand, the EL display panel of the present invention is also used as a display monitor. The angle of the
[0995]
The
[0996]
As one of the driving methods of the present invention, there is a method in which an N-fold current is caused to flow through the
[0997]
The above switching operation is used in a configuration in which the
[0998]
Therefore, it is preferable that the user be able to switch with the
[0999]
It is preferable that the
[1000]
Specifically, the value of M is increased at the upper and lower portions of the screen, and the value of M is decreased at the center. This is realized by modulating the operation speed of the shift register of the
[1001]
Note that a switch or the like is preferably provided so that the Gaussian distribution display can be turned on and off. This is because, for example, when Gaussian display is performed outdoors, the periphery of the screen becomes completely invisible. Therefore, it is preferable that the user be able to switch with a button, change automatically in the setting mode, or detect the brightness of external light and switch automatically. In addition, it is preferable that the peripheral luminance is set to be 50%, 60%, 80% and the like so that the user can set the peripheral luminance. This switching may be performed automatically by a photo sensor, or may be performed by a user's switch operation.
[1002]
In a liquid crystal display panel, a fixed Gaussian distribution is generated by a backlight. Therefore, the Gaussian distribution cannot be turned on / off. The ability to turn on and off the Gaussian distribution is an effect unique to a self-luminous display device.
[1003]
Further, when the frame rate is predetermined, flicker may occur due to interference with the lighting state of a fluorescent light or the like in a room. In other words, when the fluorescent lamp is lit with the alternating current of 60 Hz, if the
[1004]
The above functions can be realized by the
[1005]
It should be noted that the above items are not limited to mobile phones only, but can be used for televisions, monitors, and the like. Further, it is preferable to display an icon on the display screen so that the user can immediately recognize the display state. The above items are the same for the following items.
[1006]
The EL display device and the like of this embodiment can be applied not only to a video camera but also to an electronic camera as shown in FIG. The display device is used as the
[1007]
The video camera and the like of the present invention are equipped with a touch panel, and have an Internet terminal function that can operate web browsing, e-mail, and the like with a finger or a pen. In addition, it is preferable to mount a 256 MB or more compact flash card (with an error correction function) in place of the hard disk device. By adopting only the basic function part of the Windows (registered trademark) OS, the capacity can be reduced. Since there is no HDD, robustness can be secured without worrying about disk crash. Equip two PC card slots. It is preferable to use a modem, ISDN, PIAFS, LAN, wireless LAN, or the like. Built-in antenna for wireless LAN. The USB / RS232C interface allows connection of business peripheral devices such as a barcode reader. In addition to a space-saving design without a keyboard, it is constructed to withstand water and dust (based on JIS Drip-proof Class 2). Improve operability by assuming use by general users in BtoBtoC, such as adoption of a touch panel, "one-touch key" that can easily start applications, and installation of a handwritten E-mail function (including a handwritten memo function). ing. The above functions and the like are also provided with other display devices, information terminals, and the like of the present invention.
[1008]
The above is the case where the display area of the display panel is relatively small. However, when the display area is as large as 30 inches or more, the
[1009]
However, as the screen size of the display panel increases, the weight also increases. Therefore, the
[1010]
The leg 612 can move left and right as shown in A, and the leg 612 can be contracted as shown in B. Therefore, the display device can be easily installed even in a narrow place.
[1011]
Note that a plastic film-metal plate composite material (hereinafter, referred to as a composite material) is used for the legs 612 or the housing (also in the present invention). The composite material is obtained by strongly bonding a metal and a plastic film via a special surface treatment layer (adhesive layer). The thickness of the metal plate is preferably 0.2 mm or more and 0.8 mm or less, and the thickness of the plastic film bonded to the metal plate via the special surface treatment layer is preferably 15 μm or more and 100 μm or less. The special bonding method provides a strong adhesion between the plastic and the metal plate. By using this composite material, coloring, dyeing, and printing on a plastic layer can be performed, and a secondary processing step (hand-applying a film, plating coating) on a pressed part can be omitted. Further, it is suitable for deep drawing and DI molding, which was impossible in the past.
[1012]
In the television of FIG. 61, the surface of the screen is covered with a protective film (or a protective plate). This is one purpose of preventing the object from hitting and damaging the surface of the display panel. An AIR coat is formed on the surface of the protective film, and by embossing the surface, reflection of an external situation (external light) on the display panel is suppressed.
[1013]
A certain space is arranged by dispersing beads or the like between the protective film and the display panel. In addition, fine projections are formed on the back surface of the protection film, and the projections maintain a space between the display panel and the protection film. By maintaining the space in this way, transmission of the impact from the protective film to the display panel is suppressed.
[1014]
It is also effective to dispose or inject an optical binder such as a liquid resin such as alcohol or ethylene glycol or a solid resin such as epoxy between the protective film and the display panel. This is because interface reflection can be prevented and the optical binder functions as a buffer.
[1015]
Examples of the protective film include a polycarbonate film (plate), a polypropylene film (plate), an acrylic film (plate), a polyester film (plate), and a PVA film (plate). Needless to say, other engineering resin films (such as ABS) can be used. Further, it may be made of an inorganic material such as tempered glass. The same effect can be obtained by coating the surface of the display panel with an epoxy resin, a phenol resin, or an acrylic resin to a thickness of 0.5 mm or more and 2.0 mm or less instead of disposing the protective film. It is also effective to emboss the resin surface.
[1016]
It is also effective to coat the surface of the protective film or the coating material with fluorine. This is because dirt on the surface can be easily wiped off with a detergent or the like. Further, the protective film may be formed thick and may also be used as a front light.
[1017]
The screen is not limited to 4: 3, but may be a wide display. The resolution is preferably set to 1280 × 768 dots or more. By adopting the wide type, titles and programs in landscape display, such as DVD movies and television broadcasts, can be enjoyed on a full screen. The brightness of the display panel is preferably set to 300 cd / m 2 (candelas / square meter). More preferably, the brightness of the display panel is preferably 500 cd / m2 (candela / square meter). In addition, a changeover switch is provided so that the display can be performed at a brightness (200 cd / m2) suitable for the Internet or ordinary personal computer work.
[1018]
Therefore, the user can optimize the brightness of the screen according to the display contents or the method of use. Further, a setting is also provided in which only the window displaying the moving image is set to 500 cd / m2, and the other portions are set to 200 cd / m2. The TV program is displayed in the corner of the display, and it can be used flexibly, such as checking e-mail. The speakers have a tower shape and are designed to spread sound throughout the space, not just in the front.
[1019]
The playback and recording functions of TV programs have also improved usability. A recording reservation from the i-mode can be easily made. Conventionally, it was necessary to confirm the time and channel in a television program guide such as a newspaper before making a reservation. However, an electronic program guide can be confirmed and confirmed in i-mode. In this case, there is no need to know the broadcast time. Also, shortened playback of recorded programs can be performed. While judging the importance based on the presence or absence of a telop or voice of a news program or the like, it is possible to skip the unnecessary portion and view the outline of the program in a short time (about 1 to 10 minutes for a 30-minute program).
[1020]
A hard disk having a disk capacity of 40 GB or more is mounted so that television recording can be performed. In addition to the main unit, it consists of an expansion box that integrates a power supply and video input / output terminals. In addition to a personal computer and a television, two types of video equipment can be connected to the expansion box used to connect AV equipment such as video. The video input is provided with an S terminal input in addition to the D1 terminal for the BS digital tuner, and can be selected according to a device to be connected. AV terminals are arranged on the front side for convenient connection of a game machine or the like.
[1021]
In addition, the display screen can be rotated 90 degrees / 180/270 degrees by setting the display screen to have a forward bending of 30 degrees or more and a backward bending of 120 degrees or more, so that it can be freely installed according to the operation environment. . For example, the browser screen can be displayed vertically long by rotating it 90 degrees. In addition, the screen can be displayed toward a person sitting face-to-face by bending backward by 145 degrees.
[1022]
It goes without saying that the above-mentioned matters relating to the protective film, the housing, the configuration, the characteristics, the functions, and the like are also applied to other display devices or information display devices of the present invention.
[1023]
In the above embodiment, the
[1024]
In the embodiments of the present invention, the active matrix type display panel has been described as an example, but the present invention is not limited to this. The
[1025]
The
[1026]
It goes without saying that the display panel in the embodiment of the present invention is also effective in combination with a three-side free configuration. In particular, the three-side-free configuration is effective when the pixel is manufactured using amorphous silicon technology. Further, in a panel formed by the amorphous silicon technology, it is not possible to perform process control of variation in characteristics of transistor elements. Therefore, it is preferable to perform N-fold pulse driving, reset driving, dummy pixel driving, and the like of the present invention. That is, the transistor and the like in the present invention are not limited to those using the polysilicon technology, but may be those using amorphous silicon.
[1027]
Note that the N-fold pulse driving of the present invention (FIGS. 13, 16, 19, 20, 22, 24, 30, etc.) and the like use the low-temperature polysilicon technology to form the
[1028]
In the pixel configuration or the driving method described in this specification, the pixel configuration or the array configuration is not limited to the EL display panel. For example, the invention can be applied to a liquid crystal display panel. In that case, the
[1029]
The technical concept described in the embodiment of the present invention can be applied to a video camera, a projector, a three-dimensional television, a projection television, and the like. Further, the present invention can be applied to a viewfinder, a monitor of a mobile phone, a PHS, a portable information terminal and its monitor, a digital camera and its monitor.
[1030]
Further, the present invention can be applied to an electrophotographic system, a head-mounted display, a direct-view monitor display, a notebook personal computer, a video camera, and an electronic still camera. In addition, the present invention can be applied to a monitor of an automatic teller machine, a payphone, a videophone, a personal computer, a wristwatch, and a display device thereof.
[1031]
Further, it goes without saying that the present invention can be applied or applied to a display monitor of a home electric appliance, a pocket game device and its monitor, a backlight for a display panel, or a lighting device for home or business use. It is preferable that the lighting device is configured to be able to change the color temperature. The color temperature can be changed by forming RGB pixels in a stripe shape or a dot matrix shape and adjusting the current flowing through these pixels. Further, the present invention can be applied to a display device for an advertisement or a poster, an RGB signal device, an alarm indicator, and the like.
[1032]
An organic EL display panel is also effective as a light source for a scanner. An image is read by irradiating an object with light using an RGB dot matrix as a light source. Of course, it is needless to say that a single color may be used. Further, the present invention is not limited to the active matrix, but may be a simple matrix. If the color temperature can be adjusted, the image reading accuracy can be improved.
[1033]
The organic EL display device is also effective for a backlight of a liquid crystal display device. The color temperature can be changed by forming RGB pixels of an EL display device (backlight) in a stripe shape or a dot matrix shape and adjusting the current flowing therethrough, and the brightness can be easily adjusted. In addition, since the light source is a surface light source, a Gaussian distribution in which the central portion of the screen is bright and the peripheral portion is dark can be easily configured. Further, it is also effective as a backlight of a field sequential type liquid crystal display panel that alternately scans R, G, and B lights. Further, even if the backlight blinks, it can be used as a backlight of a liquid crystal display panel for displaying a moving image or the like by inserting black.
[1034]
【The invention's effect】
The present invention exerts characteristic effects according to high image quality, good and low power consumption, low cost, high luminance, and the like.
[1035]
Note that when the present invention is used, a low-power-consumption information display device or the like can be formed, so that power is not consumed. In addition, since it can be reduced in size and weight, resources are not consumed. Further, even a high-definition display panel can sufficiently cope with the problem. Therefore, it is friendly to the global environment and the space environment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a pixel configuration of a display panel according to the present invention.
FIG. 2 is a pixel configuration diagram of a display panel of the present invention.
FIG. 3 is an explanatory diagram of an operation of the display panel of the present invention.
FIG. 4 is an explanatory diagram of an operation of the display panel of the present invention.
FIG. 5 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 6 is a configuration diagram of a display device of the present invention.
FIG. 7 is an explanatory diagram of a method for manufacturing a display panel of the present invention.
FIG. 8 is a configuration diagram of a display device of the present invention.
FIG. 9 is a configuration diagram of a display device of the present invention.
FIG. 10 is a sectional view of a display panel of the present invention.
FIG. 11 is a sectional view of a display panel of the present invention.
FIG. 12 is an explanatory diagram of a display panel of the present invention.
FIG. 13 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 14 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 15 is an explanatory diagram of a method for driving a display device of the present invention.
FIG. 16 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 17 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 18 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 19 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 20 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 21 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 22 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 23 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 24 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 25 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 26 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 27 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 28 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 29 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 30 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 31 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 32 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 33 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 34 is a configuration diagram of a display device of the present invention.
FIG. 35 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 36 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 37 is a configuration diagram of a display device of the present invention.
FIG. 38 is a configuration diagram of a display device of the present invention.
FIG. 39 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 40 is a configuration diagram of a display device of the present invention.
FIG. 41 is a configuration diagram of a display device of the present invention.
FIG. 42 is a diagram showing a pixel configuration of a display panel of the present invention.
FIG. 43 is a diagram illustrating a pixel configuration of a display panel of the present invention.
FIG. 44 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 45 is an explanatory diagram of a method for driving a display device of the present invention.
FIG. 46 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 47 is a pixel configuration diagram of a display panel of the present invention.
FIG. 48 is a configuration diagram of a display device of the present invention.
FIG. 49 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 50 is a pixel configuration diagram of a display panel of the present invention.
FIG. 51 is a pixel diagram of a display panel of the present invention.
FIG. 52 is an explanatory diagram of a method for driving a display device of the present invention.
FIG. 53 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 54 is a pixel configuration diagram of a display panel of the present invention.
FIG. 55 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 56 is an explanatory diagram of a driving method of a display device of the present invention.
FIG. 57 is an explanatory diagram of a mobile phone of the present invention.
FIG. 58 is an explanatory diagram of a viewfinder according to the present invention.
FIG. 59 is an explanatory diagram of a video camera of the present invention.
FIG. 60 is an explanatory diagram of the digital camera of the present invention.
FIG. 61 is an explanatory diagram of a television (monitor) of the present invention.
FIG. 62 is a diagram illustrating a pixel configuration of a conventional display panel.
FIG. 63 is a functional block diagram of a driver circuit of the present invention.
FIG. 64 is an explanatory diagram of a driver circuit according to the present invention.
FIG. 65 is an explanatory diagram of a driver circuit of the present invention.
FIG. 66 is an explanatory diagram of a multistage current mirror circuit of a voltage transfer system.
FIG. 67 is an explanatory diagram of a current transfer type multi-stage current mirror circuit.
FIG. 68 is an explanatory diagram of a driver circuit according to another embodiment of the present invention.
FIG. 69 is an explanatory diagram of a driver circuit according to another embodiment of the present invention.
FIG. 70 is an explanatory diagram of a driver circuit according to another embodiment of the present invention.
FIG. 71 is an explanatory diagram of a driver circuit according to another embodiment of the present invention.
FIG. 72 is an explanatory diagram of a conventional driver circuit.
FIG. 73 is an explanatory diagram of a driver circuit of the present invention.
FIG. 74 is an explanatory diagram of a driver circuit of the present invention.
FIG. 75 is an explanatory diagram of a driver circuit of the present invention.
FIG. 76 is an explanatory diagram of a driver circuit of the present invention.
FIG. 77 is an explanatory diagram of a control method of the driver circuit of the present invention.
FIG. 78 is an explanatory diagram of a driver circuit according to the present invention.
FIG. 79 is an explanatory diagram of a driver circuit according to the present invention.
FIG. 80 is an explanatory diagram of a driver circuit of the present invention.
FIG. 81 is an explanatory diagram of a driver circuit of the present invention.
FIG. 82 is an explanatory diagram of a driver circuit according to the present invention.
FIG. 83 is an explanatory diagram of a driver circuit according to the present invention.
FIG. 84 is an explanatory diagram of a driver circuit according to the present invention.
FIG. 85 is an explanatory diagram of a driver circuit of the present invention.
FIG. 86 is an explanatory diagram of a driver circuit according to the present invention.
FIG. 87 is an explanatory diagram of a driver circuit of the present invention.
FIG. 88 is an explanatory diagram of a driving method according to the present invention.
FIG. 89 is an explanatory diagram of a driver circuit of the present invention.
FIG. 90 is an explanatory diagram of a driving method according to the present invention.
FIG. 91 is a configuration diagram of an EL display device of the present invention.
FIG. 92 is a configuration diagram of an EL display device of the present invention.
FIG. 93 is an explanatory diagram of a driver circuit of the present invention.
FIG. 94 is an explanatory diagram of a driver circuit of the present invention.
FIG. 95 is a configuration diagram of an EL display device of the present invention.
FIG. 96 is a configuration diagram of an EL display device of the present invention.
FIG. 97 is a configuration diagram of an EL display device of the present invention.
FIG. 98 is a configuration diagram of an EL display device of the present invention.
FIG. 99 is a configuration diagram of an EL display device of the present invention.
FIG. 100 is a cross-sectional view of the EL display device of the present invention.
FIG. 101 is a cross-sectional view of an EL display device of the present invention.
FIG. 102 is a configuration diagram of an EL display device of the present invention.
FIG. 103 is a configuration diagram of an EL display device of the present invention.
FIG. 104 is a configuration diagram of an EL display device of the present invention.
FIG. 105 is a configuration diagram of an EL display device of the present invention.
FIG. 106 is a configuration diagram of an EL display device of the present invention.
FIG. 107 is a configuration diagram of an EL display device of the present invention.
FIG. 108 is a configuration diagram of an EL display device of the present invention.
FIG. 109 is a configuration diagram of an EL display device of the present invention.
FIG. 110 is an explanatory diagram of a source driver IC of the present invention.
FIG. 111 is a block diagram of a gate driver circuit of the present invention.
112 is a timing chart of the gate driver circuit in FIG. 111.
FIG. 113 is a block diagram of a part of the gate driver circuit of the present invention.
FIG. 114 is a timing chart of the gate driver circuit in FIG. 113;
FIG. 115 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 116 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 117 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 118 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 119 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 120 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 121 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 122 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 123 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 124 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 125 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 126 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 127 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 128 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 129 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 130 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 131 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 132 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 133 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 134 is an explanatory diagram of the EL display device of the present invention.
FIG. 135 is an explanatory diagram of an EL display device of the present invention.
FIG. 136 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 137 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 138 is a configuration diagram of an EL display panel of the present invention.
FIG. 139 is a configuration diagram of an EL display panel of the present invention.
FIG. 140 is a configuration diagram of an EL display panel of the present invention.
FIG. 141 is an explanatory diagram of a driving method of an EL display device of the present invention.
FIG. 142 is a configuration diagram of an EL display panel of the present invention.
FIG. 143 is a configuration diagram of an EL display panel of the present invention.
FIG. 144 is an explanatory diagram of a reverse bias voltage driving method according to the present invention.
FIG. 145 is an explanatory diagram of a reverse bias voltage driving method of the present invention.
FIG. 146 is an explanatory diagram of a reverse bias voltage driving method according to the present invention.
FIG. 147 is a block diagram of a power supply circuit of the present invention.
FIG. 148 is an explanatory diagram of an effect of the reverse bias voltage driving method of the present invention.
FIG. 149 is a timing chart of the reverse bias voltage driving method of the present invention.
FIG. 150 is a timing chart of the reverse bias voltage driving method of the present invention.
FIG. 151 is a timing chart of the reverse bias voltage driving method of the present invention.
FIG. 152 is a timing chart of the reverse bias voltage driving method of the present invention.
FIG. 153 is a timing chart of the reverse bias voltage driving method of the present invention.
FIG. 154 is an explanatory diagram of a reverse bias voltage driving method of the present invention.
FIG. 155 is an explanatory diagram of a reverse bias voltage driving method of the present invention.
FIG. 156 is an explanatory diagram of a reverse bias voltage driving method according to the present invention.
FIG. 157 is an explanatory diagram of a reverse bias voltage driving method of the present invention.
FIG. 158 is an explanatory diagram of a burning prevention method of the present invention.
FIG. 159 is an explanatory diagram of a burning prevention method of the present invention.
FIG. 160 is an explanatory diagram of a burning prevention method of the present invention.
FIG. 161 is an explanatory diagram of a burning prevention method of the present invention.
FIG. 162 is an explanatory diagram of a burning prevention method according to the present invention.
FIG. 163 is an explanatory view of a burning prevention method of the present invention.
FIG. 164 is a flowchart of the present invention.
Fig. 165 is a connection diagram with the charger of the present invention.
[Explanation of symbols]
11 TFT (thin film transistor)
12 Gate driver IC (circuit)
14 Source driver IC (circuit)
15 EL (element) (light-emitting element)
16 pixels
17 Gate signal line
18 Source signal line
19 Storage capacity (additional capacitor, additional capacity)
50 Display screen
51 Write pixel (row)
52 Non-display pixels (non-display area, non-lighting area)
53 display pixels (display area, lighting area)
61 shift register
62 Inverter
63 output buffer
71 Array substrate (display panel)
72 Laser irradiation range (laser spot)
73 Positioning marker
74 Glass substrate (array substrate)
81 Control IC (circuit)
82 Power supply IC (circuit)
83 Printed Circuit Board
84 Flexible board
85 Sealing lid
86 Cathode wiring
87 Anode wiring (Vdd)
88 Data signal line
89 Gate control signal line
101 Embankment (rib)
102 Interlayer insulating film
104 Contact connection
105 pixel electrode
106 Cathode electrode
107 desiccant
108 λ / 4 plate
109 Polarizing plate
111 Thin film sealing film
281 dummy pixel (row)
341 Output stage circuit
371 OR circuit
401 Lighting control line
471 Reverse bias line
472 Gate potential control line
561 Electronic volume circuit
562 TFT SD (source-drain) short
571 antenna
572 key
573 case
574 display panel
581 Eyepiece Ring
582 magnifying lens
583 convex lens
591 fulcrum (rotating part)
592 shooting lens
593 storage
594 switch
601 body
602 photography unit
603 Shutter switch
611 Mounting frame
612 legs
613 Mounting base
614 fixing part
631 current source
632 current source
633 current source
641 switch (on / off means)
634 current source (1 unit)
643 Internal wiring
651 volume (current adjustment means)
681 transistor group
691 resistance (current limiting means, predetermined voltage generating means)
692 decoder circuit
693 level shifter circuit
701 counter (counting means)
702 NOR
703 AND
704 Current output circuit
711 Raising circuit
721 D / A converter
722 operational amplifier
731 Analog switch (on / off means)
732 inverter
761 output pad (output signal terminal)
771 Reference current source
772 current control circuit
781 Temperature detection circuit
782 Temperature control circuit
931 Cascade current connection line
932 Reference current signal line
941i current input terminal
941o current output terminal
951 Base anode line (anode voltage line)
952 Anode wiring
953 connection terminal
961 Connection anode wire
962 Common anode line
971 Contact hole
991 Base cathode wire
992 input signal line
1001 Connection resin (conductive resin, anisotropic conductive resin)
1011 Light absorbing film
1012 resin beads
1013 sealing resin
1021 Circuit forming part
1051 Gate voltage line
1091 Power supply circuit (IC)
1092 Power supply IC control signal
1093 Gate driver circuit control signal
1111 Unit gate output circuit
1341 Capacity control line
1343 Capacity control common line
1471 Output buffer circuit
1472 Transformer
1473 booster circuit
1651 module
1652 Charger
Claims (9)
前記駆動手段に電流を供給する電流供給手段と、
前記ＥＬ素子に印加される電圧が、前記ＥＬ画素の表示時に印加される電圧と逆方向となるようなバイアス電圧を前記ＥＬ画素に供給するバイアス電圧供給手段とを備えたＥＬ表示装置。An EL display panel having EL pixels each including an EL element and driving means for driving the EL element, arranged in a matrix;
Current supply means for supplying a current to the drive means,
An EL display device comprising: a bias voltage supply unit configured to supply a bias voltage to the EL pixel such that a voltage applied to the EL element is opposite to a voltage applied during display of the EL pixel.
前記電流供給手段が電流を供給する動作をしていないとは、前記充電池が充電中である請求項４に記載のＥＬ表示装置。The current supply means is supplied with power from a rechargeable battery,
5. The EL display device according to claim 4, wherein the rechargeable battery is being charged when the current supply unit is not performing an operation of supplying a current.
前記駆動手段に電流を供給する工程と、
前記ＥＬ素子に印加される電圧が、前記ＥＬ画素の表示時に印加される電圧と逆方向となるようなバイアス電圧を前記ＥＬ画素に供給する工程とを備えたＥＬ表示装置の駆動方法。A method for driving an EL display device including an EL display panel having EL pixels each including an EL element and driving means for driving the EL element arranged in a matrix,
Supplying a current to the driving means;
Supplying a bias voltage to the EL pixel such that a voltage applied to the EL element is opposite to a voltage applied during display of the EL pixel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282041A JP2004117921A (en) | 2002-09-26 | 2002-09-26 | Electroluminescence display device and method for driving electroluminescence display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282041A JP2004117921A (en) | 2002-09-26 | 2002-09-26 | Electroluminescence display device and method for driving electroluminescence display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004117921A true JP2004117921A (en) | 2004-04-15 |
Family
ID=32276302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002282041A Pending JP2004117921A (en) | 2002-09-26 | 2002-09-26 | Electroluminescence display device and method for driving electroluminescence display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004117921A (en) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004107303A1 (en) * | 2003-05-28 | 2004-12-09 | Mitsubishi Denki Kabushiki Kaisha | Current supply circuit and display device having the current supply circuit |
| WO2005104072A1 (en) * | 2004-04-22 | 2005-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method of the same |
| JP2005331931A (en) * | 2004-04-22 | 2005-12-02 | Semiconductor Energy Lab Co Ltd | Light-emitting device and driving method therefor |
| WO2006059737A1 (en) * | 2004-11-30 | 2006-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof, semiconductor device, and electronic apparatus |
| JP2006184888A (en) * | 2004-11-30 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | Display device and driving method therefor, semiconductor device and electronic apparatus |
| JP2006276713A (en) * | 2005-03-30 | 2006-10-12 | Toshiba Matsushita Display Technology Co Ltd | Power supply circuit for el display apparatus |
| JP2007052422A (en) * | 2005-08-16 | 2007-03-01 | Samsung Sdi Co Ltd | Organic electroluminescent display apparatus |
| JP2007142242A (en) * | 2005-11-21 | 2007-06-07 | Fuji Electric Holdings Co Ltd | Current sampling circuit |
| JP2007178481A (en) * | 2005-12-27 | 2007-07-12 | Kyocera Corp | Display apparatus and display method |
| JP2008032770A (en) * | 2006-07-26 | 2008-02-14 | Sony Corp | Display device |
| JP2008282029A (en) * | 2004-07-26 | 2008-11-20 | Seiko Epson Corp | Light-emitting device and electronic equipment |
| JP2008293049A (en) * | 2004-10-28 | 2008-12-04 | Samsung Sdi Co Ltd | Scan driver, light emitting display using the same, and driving method thereof |
| JP2008311991A (en) * | 2007-06-15 | 2008-12-25 | Seiko Epson Corp | Image display device, driving signal generation circuit, and method for driving image display device |
| US7646367B2 (en) | 2005-01-21 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| US7772766B2 (en) | 2004-07-26 | 2010-08-10 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| US7847796B2 (en) | 2005-11-22 | 2010-12-07 | Samsung Electronics Co., Ltd. | Display device and driving method with a scanning driver utilizing plural turn-off voltages |
| US8049684B2 (en) | 2005-09-15 | 2011-11-01 | Samsung Mobile Display Co., Ltd | Organic electroluminescent display device |
| US8564509B2 (en) | 2006-01-16 | 2013-10-22 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| KR20130116544A (en) * | 2012-04-16 | 2013-10-24 | 엘지디스플레이 주식회사 | Organic electro luminescent device |
| JP2013232000A (en) * | 2005-10-25 | 2013-11-14 | Samsung Lcd Netherlands R&D Center B V | Reset circuit for display device |
| CN114067762A (en) * | 2020-07-29 | 2022-02-18 | 精工爱普生株式会社 | Integrated circuit device, electronic apparatus, and moving object |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH113048A (en) * | 1997-06-10 | 1999-01-06 | Canon Inc | Electroluminescent element and device and their production |
| WO1999053472A1 (en) * | 1998-04-15 | 1999-10-21 | Cambridge Display Technology Ltd. | Display control device with modes for reduced power consumption |
| JP2000268957A (en) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | Electroluminescence display device |
| JP2002169509A (en) * | 2000-11-30 | 2002-06-14 | Sanyo Electric Co Ltd | Method for driving flat display panel and method for driving organic electro-luminescence display panel |
| JP2002169510A (en) * | 2000-09-20 | 2002-06-14 | Seiko Epson Corp | Driving circuit for active matrix display and electronic apparatus as well as method of driving electronic device, and electronic device |
| JP2002169499A (en) * | 2000-11-30 | 2002-06-14 | Sanyo Electric Co Ltd | Driving method of display panel and driving controller of display panel |
| JP2002189448A (en) * | 2000-10-12 | 2002-07-05 | Seiko Epson Corp | Driving circuit including organic electroluminescence element, electronic equipment and electrooptical device |
| JP2002215095A (en) * | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | Pixel driving circuit of light emitting display |
| JP2003150082A (en) * | 2001-11-15 | 2003-05-21 | Matsushita Electric Ind Co Ltd | Method for driving el display device and el display device and its manufacturing method and information display device |
| JP2003150110A (en) * | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Active matrix type display device using organic el element and its driving method, and portable information terminal |
| JP2003150109A (en) * | 2001-11-13 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Method for driving el display device and el display device and its manufacturing method, and information display device |
| JP2003150104A (en) * | 2001-11-15 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Method for driving el display device, and el display device and information display device |
| JP2003195808A (en) * | 2001-12-25 | 2003-07-09 | Matsushita Electric Ind Co Ltd | Display device using organic el element and its driving method, and portable information terminal |
| JP2003216100A (en) * | 2002-01-21 | 2003-07-30 | Matsushita Electric Ind Co Ltd | El (electroluminescent) display panel and el display device and its driving method and method for inspecting the same device and driver circuit for the same device |
-
2002
- 2002-09-26 JP JP2002282041A patent/JP2004117921A/en active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH113048A (en) * | 1997-06-10 | 1999-01-06 | Canon Inc | Electroluminescent element and device and their production |
| WO1999053472A1 (en) * | 1998-04-15 | 1999-10-21 | Cambridge Display Technology Ltd. | Display control device with modes for reduced power consumption |
| JP2000268957A (en) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | Electroluminescence display device |
| JP2002169510A (en) * | 2000-09-20 | 2002-06-14 | Seiko Epson Corp | Driving circuit for active matrix display and electronic apparatus as well as method of driving electronic device, and electronic device |
| JP2002189448A (en) * | 2000-10-12 | 2002-07-05 | Seiko Epson Corp | Driving circuit including organic electroluminescence element, electronic equipment and electrooptical device |
| JP2002169509A (en) * | 2000-11-30 | 2002-06-14 | Sanyo Electric Co Ltd | Method for driving flat display panel and method for driving organic electro-luminescence display panel |
| JP2002169499A (en) * | 2000-11-30 | 2002-06-14 | Sanyo Electric Co Ltd | Driving method of display panel and driving controller of display panel |
| JP2002215095A (en) * | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | Pixel driving circuit of light emitting display |
| JP2003150109A (en) * | 2001-11-13 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Method for driving el display device and el display device and its manufacturing method, and information display device |
| JP2003150110A (en) * | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Active matrix type display device using organic el element and its driving method, and portable information terminal |
| JP2003150082A (en) * | 2001-11-15 | 2003-05-21 | Matsushita Electric Ind Co Ltd | Method for driving el display device and el display device and its manufacturing method and information display device |
| JP2003150104A (en) * | 2001-11-15 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Method for driving el display device, and el display device and information display device |
| JP2003195808A (en) * | 2001-12-25 | 2003-07-09 | Matsushita Electric Ind Co Ltd | Display device using organic el element and its driving method, and portable information terminal |
| JP2003216100A (en) * | 2002-01-21 | 2003-07-30 | Matsushita Electric Ind Co Ltd | El (electroluminescent) display panel and el display device and its driving method and method for inspecting the same device and driver circuit for the same device |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369125B2 (en) | 2003-05-28 | 2008-05-06 | Mitsubishi Denki Kabushiki Kaisha | Current supply circuit and display device having the current supply circuit |
| WO2004107303A1 (en) * | 2003-05-28 | 2004-12-09 | Mitsubishi Denki Kabushiki Kaisha | Current supply circuit and display device having the current supply circuit |
| US8497822B2 (en) | 2004-04-22 | 2013-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method of the same |
| WO2005104072A1 (en) * | 2004-04-22 | 2005-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method of the same |
| JP2005331931A (en) * | 2004-04-22 | 2005-12-02 | Semiconductor Energy Lab Co Ltd | Light-emitting device and driving method therefor |
| US7791571B2 (en) | 2004-04-22 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method of the same |
| US8110985B2 (en) | 2004-07-26 | 2012-02-07 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| US7772766B2 (en) | 2004-07-26 | 2010-08-10 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| JP2008282029A (en) * | 2004-07-26 | 2008-11-20 | Seiko Epson Corp | Light-emitting device and electronic equipment |
| US8674905B2 (en) | 2004-10-28 | 2014-03-18 | Samsung Display Co., Ltd. | Scan driver, light emitting display using the same, and driving method thereof |
| JP2008293049A (en) * | 2004-10-28 | 2008-12-04 | Samsung Sdi Co Ltd | Scan driver, light emitting display using the same, and driving method thereof |
| US8426866B2 (en) | 2004-11-30 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof, semiconductor device, and electronic apparatus |
| JP2006184888A (en) * | 2004-11-30 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | Display device and driving method therefor, semiconductor device and electronic apparatus |
| WO2006059737A1 (en) * | 2004-11-30 | 2006-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof, semiconductor device, and electronic apparatus |
| US8395604B2 (en) | 2005-01-21 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| US7646367B2 (en) | 2005-01-21 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| JP2006276713A (en) * | 2005-03-30 | 2006-10-12 | Toshiba Matsushita Display Technology Co Ltd | Power supply circuit for el display apparatus |
| JP2007052422A (en) * | 2005-08-16 | 2007-03-01 | Samsung Sdi Co Ltd | Organic electroluminescent display apparatus |
| US8289234B2 (en) | 2005-08-16 | 2012-10-16 | Samsung Display Co., Ltd. | Organic light emitting display (OLED) |
| US8049684B2 (en) | 2005-09-15 | 2011-11-01 | Samsung Mobile Display Co., Ltd | Organic electroluminescent display device |
| JP2013232000A (en) * | 2005-10-25 | 2013-11-14 | Samsung Lcd Netherlands R&D Center B V | Reset circuit for display device |
| JP2007142242A (en) * | 2005-11-21 | 2007-06-07 | Fuji Electric Holdings Co Ltd | Current sampling circuit |
| US7847796B2 (en) | 2005-11-22 | 2010-12-07 | Samsung Electronics Co., Ltd. | Display device and driving method with a scanning driver utilizing plural turn-off voltages |
| JP2007178481A (en) * | 2005-12-27 | 2007-07-12 | Kyocera Corp | Display apparatus and display method |
| US8564509B2 (en) | 2006-01-16 | 2013-10-22 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| JP2008032770A (en) * | 2006-07-26 | 2008-02-14 | Sony Corp | Display device |
| JP2008311991A (en) * | 2007-06-15 | 2008-12-25 | Seiko Epson Corp | Image display device, driving signal generation circuit, and method for driving image display device |
| KR20130116544A (en) * | 2012-04-16 | 2013-10-24 | 엘지디스플레이 주식회사 | Organic electro luminescent device |
| KR101932514B1 (en) * | 2012-04-16 | 2018-12-26 | 엘지디스플레이 주식회사 | Organic electro luminescent device |
| CN114067762A (en) * | 2020-07-29 | 2022-02-18 | 精工爱普生株式会社 | Integrated circuit device, electronic apparatus, and moving object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4251801B2 (en) | EL display device and driving method of EL display device | |
| JP4490650B2 (en) | EL display device driving method and EL display device | |
| KR100856968B1 (en) | El display device | |
| JP4452075B2 (en) | EL display panel, driving method thereof, and EL display device | |
| JP2003150109A (en) | Method for driving el display device and el display device and its manufacturing method, and information display device | |
| JP2003150104A (en) | Method for driving el display device, and el display device and information display device | |
| JP2003216100A (en) | El (electroluminescent) display panel and el display device and its driving method and method for inspecting the same device and driver circuit for the same device | |
| JP2004117921A (en) | Electroluminescence display device and method for driving electroluminescence display device | |
| JP2004093682A (en) | Electroluminescence display panel, driving method of electroluminescence display panel, driving circuit of electroluminescence display apparatus and electroluminescence display apparatus | |
| JP2003122303A (en) | El display panel and display device using the same, and its driving method | |
| JPWO2003027998A1 (en) | EL display device | |
| JPWO2003023752A1 (en) | EL display device, EL display device driving circuit, and image display device | |
| JP4071535B2 (en) | EL display device | |
| JP2003323152A (en) | Driver circuit and el (electroluminescence) display device | |
| JP2003330413A (en) | El display panel and driver ic | |
| JP2009151315A (en) | El display device | |
| JP2008146051A (en) | El display device | |
| JP2007233398A (en) | Driving method of el display panel | |
| JP2003332910A (en) | Driver circuit and el (electro-luminescence) display device using the same | |
| JP4653775B2 (en) | Inspection method for EL display device | |
| JP2009104147A (en) | El display device | |
| JP2008146093A (en) | El display panel and display device using the same, and method of driving the same | |
| JP2006285268A (en) | El display panel and display device using the same, and its drive method | |
| KR100865603B1 (en) | El display device | |
| JP2008003617A (en) | El display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |