JP2003235266A - Three-phase full-wave rectifier - Google Patents

Three-phase full-wave rectifier

Info

Publication number
JP2003235266A
JP2003235266A JP2002032984A JP2002032984A JP2003235266A JP 2003235266 A JP2003235266 A JP 2003235266A JP 2002032984 A JP2002032984 A JP 2002032984A JP 2002032984 A JP2002032984 A JP 2002032984A JP 2003235266 A JP2003235266 A JP 2003235266A
Authority
JP
Japan
Prior art keywords
phase
voltage
circuit
capacitor
open
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002032984A
Other languages
Japanese (ja)
Inventor
Yoshio Suzuki
義雄 鈴木
Katsumi Kogure
克己 木暮
Masatoshi Murase
正敏 村瀬
Kengo Machida
賢吾 町田
Hiroya Murakawa
泰也 村川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Origin Electric Co Ltd
Sanken Electric Co Ltd
NTT Power and Building Facilities Inc
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Origin Electric Co Ltd
Sanken Electric Co Ltd
NTT Power and Building Facilities Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd, Origin Electric Co Ltd, Sanken Electric Co Ltd, NTT Power and Building Facilities Inc filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002032984A priority Critical patent/JP2003235266A/en
Publication of JP2003235266A publication Critical patent/JP2003235266A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a three-phase full-wave rectifier having an open-phase detecting circuit capable of detecting an open-phase state in a primary side of a step-down transformer in a three-phase alternating current. <P>SOLUTION: The three-phase full-wave rectifier is provided with a three-phase full-wave rectifier circuit for supplying alternating power obtained by full-wave- rectifying a three-phase alternating current input, a control circuit for controlling this, an open-phase detecting circuit for detecting the open-phase to provide a signal to the control circuit. The open-phase detecting circuit is provided with a three-phase bridge circuit 50 for full-wave-rectifying the three-phase alternating input, a voltage detecting circuit 80 for generating an energizing voltage when the voltage between output terminals of the circuit 50 is lower than the open-phase detecting voltage, a capacitor charging circuit 82 consisting of a resistor 40 having a charging time constant larger than a cycle of the three-phase alternating current and a capacitor 42 to charge the output of the circuit 50, and a photocoupler 44 for generating a signal indicating abnormality if the three-phase alternating current has an open-phase. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、入力される3相交
流電圧の欠相を検出する機能を有した、この3相交流入
力を全波整流して生成された直流電力を負荷に供給する
3相全波整流装置に係わるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention supplies a load with a DC power generated by full-wave rectifying the three-phase AC input, which has a function of detecting a missing phase of the input three-phase AC voltage. It relates to a three-phase full-wave rectifier.

【0002】[0002]

【従来の技術】3相交流入力を受電して、その3相交流
電圧よりも高い直流電圧を負荷に供給する3相全波整流
装置として、図1に示す構成のものがある。3相交流入
力端子1U,1V,1Wは、それぞれ3相交流入力(電
圧)を受電する3相交流入力端子であり、相ライン2
U,2V,2Wが各々接続されている。相ライン2U,
2V,2Wは、各々、回路遮断器3及び昇圧用インダク
タ5U,5V,5Wを介して3相全波整流回路6へ接続
されている。また、相ライン2U,2V,2Wには、各
々の間にXコンデンサC1,C2,C3が介挿されてい
る。
2. Description of the Related Art As a three-phase full-wave rectifying device that receives a three-phase AC input and supplies a DC voltage higher than the three-phase AC voltage to a load, there is a structure shown in FIG. The three-phase AC input terminals 1U, 1V, and 1W are three-phase AC input terminals that receive a three-phase AC input (voltage), and the phase line 2
U, 2V and 2W are connected respectively. Phase line 2U,
2V and 2W are connected to the three-phase full-wave rectifier circuit 6 via the circuit breaker 3 and the boosting inductors 5U, 5V, and 5W, respectively. Further, X capacitors C1, C2 and C3 are inserted between the phase lines 2U, 2V and 2W, respectively.

【0003】ここで、3相全波整流回路6は、3相ブリ
ッジに接続されたIGBT(絶縁ゲートバイポーラトラ
ンジスタ)またはMOSFET(金属/酸化膜/半導体
電界効果トランジスタ)のようなスイッチング半導体素
子Q1,Q2,Q3,Q4,Q5,Q6から構成されて
いる。また、スイッチング半導体素子Q1,Q2,Q
3,Q4,Q5,Q6には、各々、ダイオードD1,D
2,D3,D4,D5,D6が並列に、極性に対して逆
方向接続されている。
Here, the three-phase full-wave rectifier circuit 6 is a switching semiconductor element Q1, such as an IGBT (insulated gate bipolar transistor) or a MOSFET (metal / oxide film / semiconductor field effect transistor) connected to a three-phase bridge. It is composed of Q2, Q3, Q4, Q5 and Q6. In addition, switching semiconductor elements Q1, Q2, Q
3, Q4, Q5 and Q6 have diodes D1 and D, respectively.
2, D3, D4, D5 and D6 are connected in parallel in the reverse direction with respect to the polarity.

【0004】さらに、スイッチング半導体素子Q1,Q
2,Q3,Q4,Q5,Q6には、ターンオフ時に印加
される電圧の位相をずらしてゼロ電圧スイッチング(Z
VS)を可能とするための、コンデンサC4、C5,C
6,C7,C8,C9が並列に接続されている。コンデ
ンサC4〜C9により、スイッチング半導体素子Q1〜
Q6のターンオフ時の電力損失は大幅に低減する。
Further, the switching semiconductor elements Q1, Q
2, Q3, Q4, Q5 and Q6 have zero voltage switching (Z
Capacitors C4, C5, C to enable VS)
6, C7, C8 and C9 are connected in parallel. The switching semiconductor elements Q1 to Q1 are connected by the capacitors C4 to C9.
Power loss at turn-off of Q6 is greatly reduced.

【0005】しかしながら、コンデンサC4〜C9は、
スイッチング半導体素子Q1〜Q6のターンオン時にそ
れらのターンオン損失を増大させるように作用する。こ
のため、インダクタンス素子11を、コンデンサC4〜
C9のいずれかと共振させるために、3相全波整流回路
6の出力端子間に設けている。スイッチング半導体素子
Q1〜Q6のオン直前にスイッチング半導体素子Q7と
Q8を一定時間オンさせることにより、インダクタンス
素子11は、コンデンサC4〜C9のいずれかの組と共
振し、スイッチング半導体素子Q1〜Q6と、このスイ
ッチング半導体素子に並列接続されたコンデンサC4〜
C9とに充電されたエネルギーを移行して蓄積し、上記
スイッチング半導体素子にゼロ電圧をターンオンを行わ
せる。
However, the capacitors C4 to C9 are
When the switching semiconductor elements Q1 to Q6 are turned on, they act to increase their turn-on loss. Therefore, the inductance element 11 is connected to the capacitors C4 to
It is provided between the output terminals of the three-phase full-wave rectifier circuit 6 in order to resonate with any of C9. By turning on the switching semiconductor elements Q7 and Q8 for a certain time immediately before the switching semiconductor elements Q1 to Q6 are turned on, the inductance element 11 resonates with any set of the capacitors C4 to C9, and the switching semiconductor elements Q1 to Q6, Capacitor C4 connected in parallel with this switching semiconductor element
The energy charged in C9 is transferred and accumulated, and the switching semiconductor element is caused to turn on zero voltage.

【0006】スイッチング半導体素子Q7及びQ8は、
3相全波整流回路6の正の共通ライン6Aと負の共通ラ
イン6Bとの間に、インダクタンス素子11を挟み直列
に介挿されている。また、スイッチング半導体素子Q7
及びQ8には、ダイオードD7,D8が各々、並列に逆
方向接続されている。さらに、スイッチング半導体素子
Q8には、コンデンサ10が並列に接続されている。正
の共通ライン6Aには逆流防止用のダイオードD0が介
挿され、負の共通ライン6Bとの間に平滑用のコンデン
サ7が挿入されている。
The switching semiconductor elements Q7 and Q8 are
An inductance element 11 is sandwiched between the positive common line 6A and the negative common line 6B of the three-phase full-wave rectifier circuit 6 and inserted in series. Further, the switching semiconductor element Q7
Diodes D7 and D8 are reversely connected in parallel to Q8 and Q8, respectively. Further, the capacitor 10 is connected in parallel to the switching semiconductor element Q8. A diode D0 for preventing backflow is inserted in the positive common line 6A, and a smoothing capacitor 7 is inserted between the positive common line 6A and the negative common line 6B.

【0007】そして、制御回路9は、コンデンサの正極
と負の共通ライン6Bとの電圧を検出し、かつ、電流検
出回路4(カレントセンサ4U,4V,4Wで構成され
ている)により各相ラインを流れる電流を検出し、これ
らの検出結果に基づき、スイッチング半導体素子Q1〜
Q6のそれぞれが、対応する相電圧の半周期(π)の間
で高周波スイッチングを行い、スイッチング半導体素子
Q1〜Q6のオンオフを行う駆動回路10を制御する。
The control circuit 9 detects the voltage between the positive electrode of the capacitor and the negative common line 6B, and the current detection circuit 4 (composed of current sensors 4U, 4V and 4W) detects each phase line. Current flowing through the switching semiconductor elements Q1 to Q1 based on these detection results.
Each of the Q6 performs high-frequency switching during a half cycle (π) of the corresponding phase voltage, and controls the drive circuit 10 that turns on / off the switching semiconductor elements Q1 to Q6.

【0008】このとき、欠相検出回路60は、相ライン
2U,2V,2Wのいずれかに電力の供給がされなくな
ったことを検出する。欠相が起こった場合には、3相全
波整流回路6が必要な電力の直流出力を供給できず、負
荷に対して悪影響を及ぼすため、欠相を検出した時点で
3相全波整流装置を停止させる必要がある。
At this time, the open-phase detection circuit 60 detects that power is no longer supplied to any of the phase lines 2U, 2V, 2W. When the phase loss occurs, the three-phase full-wave rectifier circuit 6 cannot supply the required direct current output of electric power, which has an adverse effect on the load. Need to be stopped.

【0009】以下、図を用いて欠相検出回路60の説明
を行う。図6は従来の欠相検出回路60の構成を示すブ
ロック図である。電圧検出回路110は、相ライン2U
及び2Vの単相交流を整流して、ピーク充電された直流
電圧の電圧値を検出するものである。同様に、電圧検出
回路120,130は、相ライン2V及び2W,相ライ
ン2W,2Uの単相交流の、ピーク充電された電圧値を
検出するものである。
The phase loss detection circuit 60 will be described below with reference to the drawings. FIG. 6 is a block diagram showing the configuration of a conventional open phase detection circuit 60. The voltage detection circuit 110 has a phase line 2U.
And a single-phase alternating current of 2V is rectified to detect the voltage value of the peak-charged DC voltage. Similarly, the voltage detection circuits 120 and 130 detect the peak-charged voltage values of the single-phase alternating currents of the phase lines 2V and 2W and the phase lines 2W and 2U.

【0010】電圧検出回路110,120,130は同
様な構成であるため、電圧検出回路110を用いて構成
を説明する。単相ブリッジに接続されたダイオード10
1〜104により、相ライン2U及び2Vから供給され
る交流電圧を整流し、この整流された直流電圧でコンデ
ンサ105をピーク充電する。そして、抵抗106及び
107は、コンデンサ105にピーク充電された電圧を
分圧する。ここで、抵抗106及び107の抵抗値は、
コンデンサ105にピーク充電された蓄積された電圧の
検出(所定の電圧値より低下したか否かの検出)を行う
設定値を呈するツェナーダイオード108の逆方向電圧
の規格値により設定される。その設定値は、正常な場合
にコンデンサ105にピーク充填された電圧より低く、
欠相した場合にコンデンサ105にピーク充填された電
圧より高く設定されている。
Since the voltage detection circuits 110, 120 and 130 have the same configuration, the configuration will be described using the voltage detection circuit 110. Diode 10 connected to single phase bridge
1 to 104 rectify the AC voltage supplied from the phase lines 2U and 2V, and the capacitor 105 is peak-charged with the rectified DC voltage. The resistors 106 and 107 divide the peak-charged voltage of the capacitor 105. Here, the resistance values of the resistors 106 and 107 are
It is set by the standard value of the reverse voltage of the Zener diode 108, which has a set value for detecting the accumulated voltage peak-charged in the capacitor 105 (detecting whether the voltage has dropped below a predetermined voltage value). The set value is lower than the voltage peak-filled in the capacitor 105 in the normal case,
The voltage is set higher than the peak voltage of the capacitor 105 when the phase is lost.

【0011】ツェナーダイオード108は、分圧された
電圧が前記設定値(逆方向電圧の規格値)を超えた場
合、導通して電流を流してコンデンサ109を充電す
る。これにより、電圧検出回路101は、次段のフォト
カプラ121をオンさせて、信号を伝達する。同様に、
電圧検出回路110,120は、相ライン2V及び2
W,相ライン2W,2Uの単相交流を、各々整流して、
上記所定の電圧を出力する。
When the divided voltage exceeds the set value (standard value of the reverse voltage), the Zener diode 108 conducts to pass a current to charge the capacitor 109. As a result, the voltage detection circuit 101 turns on the photocoupler 121 at the next stage and transmits a signal. Similarly,
The voltage detection circuits 110 and 120 are connected to the phase lines 2V and 2
W, phase line 2W, rectify the single-phase alternating current of 2U,
The predetermined voltage is output.

【0012】次に、フォトカプラ121のダイオード
は、アノードが電圧検出回路110におけるツェナーダ
イオード8のアノードに接続され、カソードがフォトカ
プラ122のトランジスタのコレクタに接続されてい
る。フォトカプラ122のトランジスタは、エミッタが
電圧検出回路110におけるダイオード104のアノー
ドに接続されている。フォトカプラ122のダイオード
は、アノードが電圧検出回路120におけるツェナーダ
イオード8のアノードに接続され、カソードがフォトカ
プラ123のトランジスタのコレクタに接続されてい
る。
Next, the diode of the photocoupler 121 has its anode connected to the anode of the Zener diode 8 in the voltage detection circuit 110 and its cathode connected to the collector of the transistor of the photocoupler 122. The emitter of the transistor of the photocoupler 122 is connected to the anode of the diode 104 in the voltage detection circuit 110. The anode of the diode of the photocoupler 122 is connected to the anode of the Zener diode 8 in the voltage detection circuit 120, and the cathode is connected to the collector of the transistor of the photocoupler 123.

【0013】フォトカプラ123のトランジスタは、エ
ミッタが電圧検出回路120におけるダイオード104
のアノードに接続されている。フォトカプラ123のダ
イオードは、アノードが電圧検出回路130におけるツ
ェナーダイオード108のアノードに接続され、カソー
ドが電圧検出回路130におけるダイオード104のア
ノードに接続されている。また、フォトカプラ121の
トランジスタは、出力端子T1及びT2を介して、制御
回路9に欠相検出信号を出力する。
The emitter of the transistor of the photocoupler 123 is the diode 104 in the voltage detection circuit 120.
Connected to the anode of. The anode of the diode of the photocoupler 123 is connected to the anode of the Zener diode 108 in the voltage detection circuit 130, and the cathode is connected to the anode of the diode 104 in the voltage detection circuit 130. Further, the transistor of the photocoupler 121 outputs the open phase detection signal to the control circuit 9 via the output terminals T1 and T2.

【0014】上述した接続により、フォトカプラ121
〜123のダイオード(発光ダイオード)の全てが発光
状態となった場合のみに、フォトカプラ121のトラン
ジスタがオン状態となる接続となっている。このため、
入力される3相交流入力において欠相が発生すると、コ
ンデンサ105に充電される電圧値が低下し、ツェナー
ダイオード108の逆方向電圧の規格値に達せずに、出
力端子T1及びT2の間がオープン状態となる。制御回
路9は、この出力端子T1及びT2の間のオープン状態
を検出し、検出された場合に3相全波整流装置の動作を
停止させる。
With the above connection, the photocoupler 121
The transistors of the photocoupler 121 are in the ON state only when all of the diodes (light emitting diodes) 123 to 123 are in the light emitting state. For this reason,
When a phase loss occurs in the input 3-phase AC input, the voltage value charged in the capacitor 105 decreases, the reverse voltage of the Zener diode 108 does not reach the standard value, and the output terminals T1 and T2 are opened. It becomes a state. The control circuit 9 detects the open state between the output terminals T1 and T2, and when detected, stops the operation of the three-phase full-wave rectifier.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、上述し
た従来の欠相検出回路60は、各々の電圧検出回路11
0,120,130のコンデンサ105の電圧の、直流
電圧のピーク値しか検出していない。このため、入力電
圧のが歪んだときなどには従来の欠相検出回路60で
は、欠相を検出できない場合がある。
However, the above-described conventional open-phase detection circuit 60 is different from each voltage detection circuit 11 described above.
Only the peak value of the DC voltage of the voltage of the capacitors 105 of 0, 120 and 130 is detected. Therefore, when the input voltage is distorted, the conventional phase loss detection circuit 60 may not be able to detect the phase loss.

【0016】通常、3相全波整流回路は、高圧(660
0V)の3相交流入力を受電し、降圧トランスを介し
て、低圧(例えば、200Vまたは400V)の3相交
流入力として使用している。ここで、電圧の降圧を行う
回路は、図4に示す構成となっている。図4は降圧トラ
ンスG周辺の回路構成を示す概念図である。電圧源Kか
ら入力される高圧の3相交流電圧を、Y−Δ(スター−
デルタ)接続のトランスである降圧トランスGにおい
て、降圧している。
Normally, a three-phase full-wave rectifier circuit has a high voltage (660
It receives a 3-phase AC input of 0V) and uses it as a low-voltage (for example, 200V or 400V) 3-phase AC input via a step-down transformer. Here, the circuit for stepping down the voltage has the configuration shown in FIG. FIG. 4 is a conceptual diagram showing a circuit configuration around the step-down transformer G. The high-voltage three-phase AC voltage input from the voltage source K is converted into Y-Δ (star-
A step-down transformer G, which is a Delta-connected transformer, is stepping down.

【0017】相ラインR',S',T’は、電圧源Kと降
圧トランスGの1次側とを接続しており、相ラインR,
S,Tは降圧トランスGの2次側と、3相交流入力端子
1U,1V,1W各々とを接続している。欠相として
は、この降圧トランスGの1次側及び2次側で生じるこ
とが考えられる。この降圧トランスGの2次側の相ライ
ンR,S,Tのいずれかに障害が起こった場合(例え
ば、接続が切断された場合)、切断された相ラインに対
しては、全く降圧トランスGから電力が供給されなくな
る。
The phase lines R ', S', T'connect the voltage source K and the primary side of the step-down transformer G, and the phase lines R, S ', T'
S and T connect the secondary side of the step-down transformer G and the three-phase AC input terminals 1U, 1V and 1W, respectively. It is considered that the phase loss occurs on the primary side and the secondary side of the step-down transformer G. If any of the secondary phase lines R, S, T of the step-down transformer G fails (for example, if the connection is disconnected), the step-down transformer G is completely disconnected from the disconnected phase line. Power will not be supplied from.

【0018】このため、欠相が発生した相ラインに対応
する3相交流入力端子には、抵抗RRS,RST,RTRによ
り、欠相していない他の相ラインの交流電圧の抵抗分圧
された電圧が発生するのみである。したがって、欠相検
出回路60においては、欠相した交流電圧に対応した電
圧検出回路のコンデンサ105に、ツェナーダイオード
108を導通させるだけの電圧が充電されずに、出力端
子T1及びT2の間がオフ状態となり、欠相の検出が行
える。
Therefore, at the three-phase AC input terminals corresponding to the phase line in which the open phase has occurred, the resistors RRS, RST, and RTR divide the AC voltage of the other phase lines that are not open phase. Only voltage is generated. Therefore, in the open-phase detection circuit 60, the capacitor 105 of the voltage detection circuit corresponding to the open-phase AC voltage is not charged with a voltage enough to make the Zener diode 108 conductive, and the output terminals T1 and T2 are turned off. The state is entered and the open phase can be detected.

【0019】一方、降圧トランスGの1次側の相ライン
R',S',T'のいずれかに障害が起こったとき(例え
ば、接続が切断されたとき)、2次側の場合と異なり、
3相の負荷状態によりトランスの磁束の飽和が起き、波
形歪みが生じて、3相交流入力を供給する相ラインR,
S,Tにピーク値の大きな電圧が発生する。このとき、
欠相検出回路100においては、欠相した交流入力に対
応した電圧検出回路のコンデンサ105に、ツェナーダ
イオード108を導通させるだけの電圧がピーク充電さ
れることとなり、出力端子T1及びT2の間がオン状態
となり、欠相が起こったにもかかわらず、この欠相の検
出が行えない場合がある。
On the other hand, when a failure occurs in any of the primary side phase lines R ', S', T'of the step-down transformer G (for example, when the connection is disconnected), unlike the case of the secondary side. ,
Saturation of the magnetic flux of the transformer occurs due to the load condition of the three phases, waveform distortion occurs, and the phase line R that supplies the three-phase AC input,
A voltage having a large peak value is generated in S and T. At this time,
In the open-phase detection circuit 100, the voltage for making the Zener diode 108 conductive is peak-charged in the capacitor 105 of the voltage detection circuit corresponding to the open-phase AC input, so that the output terminals T1 and T2 are turned on. In some cases, the open phase may not be detected even though the open phase has occurred.

【0020】本発明はこのような背景の下になされたも
ので、降圧トランスの1次側における欠相状態において
も、欠相の検出が可能な欠相検出回路を有する3相全波
整流装置を提供する事にある。
The present invention has been made under such a background, and a three-phase full-wave rectifier having an open phase detection circuit capable of detecting open phase even in the open phase state on the primary side of a step-down transformer. To provide.

【0021】[0021]

【課題を解決するための手段】本発明の3相全波整流装
置は、3相交流入力を全波整流して調整された直流電力
を負荷に供給する制御型3相全波整流回路(例えば、3
相全波整流回路6)と、該制御型3相全波整流回路を制
御する制御回路(例えば、制御回路9)と、3相交流入
力の停電及び欠相を検出して前記制御回路に信号を与え
る欠相検出回路(例えば、欠相回路20,20A,20
B)とを備えた3相全波整流装置において、前記欠相検
出回路は、3相交流入力を全波整流する3相全波整流回
路(例えば、3相ブリッジ回路50)と、該3相全波整
流回路の出力端子間(例えば、正の共通ライン30Aと
負の共通ライン30Bとの間)の電圧が設定電圧よりも
低くなったとき付勢電圧を生じる設定電圧検出回路(例
えば、電圧検出回路80,80’)と、前記3相交流入
力の周期よりも大きな充電時定数を呈する抵抗(例え
ば、抵抗40)とコンデンサ(例えば、コンデンサ4
2)とからなって、前記3相全波整流回路の出力を前記
充電時定数で充電するコンデンサ充電回路(例えば、コ
ンデンサ充電回路82)と、前記設定電圧検出回路から
の前記付勢電圧を受けて動作し、前記コンデンサ充電回
路の前記コンデンサを放電するコンデンサ放電回路(例
えば、コンデンサ放電回路81)と、前記コンデンサ充
電回路の電圧がある電圧値(例えば、接続点Lの電圧が
ツェナーダイオード43を導通状態とする逆方向電圧の
電圧値)よりも小さいときには前記3相交流入力が欠相
状態にあり、前記コンデンサ充電回路の電圧がある電圧
(例えば、接続点Lの電圧がツェナーダイオード43を
導通状態とする逆方向電圧の電圧値)を越えるときには
前記3相交流入力が正常状態にあることを示す検出信号
を発生する信号発生回路(例えば、フォトカプラ44)
とを備えたことを特徴とする。
SUMMARY OF THE INVENTION A three-phase full-wave rectifying device of the present invention is a control type three-phase full-wave rectifying circuit (for example, a full-wave rectifying a three-phase AC input to supply adjusted DC power to a load). Three
Phase full-wave rectifier circuit 6), a control circuit (for example, control circuit 9) for controlling the control type three-phase full-wave rectifier circuit, and a signal to the control circuit for detecting a power failure and a missing phase of the three-phase AC input. Open-phase detection circuit (for example, open-phase circuit 20, 20A, 20
B) in a three-phase full-wave rectifier, the open-phase detection circuit includes a three-phase full-wave rectifier circuit (for example, a three-phase bridge circuit 50) that full-wave rectifies a three-phase AC input, and the three-phase A set voltage detection circuit (e.g., voltage) that generates an energizing voltage when the voltage between the output terminals of the full-wave rectifier circuit (for example, between the positive common line 30A and the negative common line 30B) becomes lower than the set voltage. Detection circuit 80, 80 '), a resistor (e.g., resistor 40) and a capacitor (e.g., capacitor 4) exhibiting a charging time constant larger than the cycle of the three-phase AC input.
2) consists of a capacitor charging circuit (for example, a capacitor charging circuit 82) that charges the output of the three-phase full-wave rectifier circuit with the charging time constant, and the bias voltage from the set voltage detection circuit. And a capacitor discharge circuit (for example, the capacitor discharge circuit 81) that discharges the capacitor of the capacitor charge circuit and a certain voltage value of the voltage of the capacitor charge circuit (for example, the voltage at the connection point L is the zener diode 43). When the voltage is smaller than the voltage value of the reverse voltage for making the conduction state, the three-phase AC input is in the open phase state and the voltage of the capacitor charging circuit is at a certain voltage (for example, the voltage at the connection point L makes the Zener diode 43 conductive). Signal voltage for generating a detection signal indicating that the three-phase AC input is in a normal state when the voltage value of the reverse voltage to be applied is exceeded. Circuit (for example, photo-coupler 44)
It is characterized by having and.

【0022】本発明の3相全波整流装置は、欠相検出回
路が、前記3相全波整流回路の出力端子間の電圧が設定
電圧よりも小さくなったとき非導通になる定電圧素子
と、該定電圧素子と直列接続された抵抗と、この抵抗と
前記定電圧素子との接続点に制御端子が接続されて前記
定電圧素子が非導通になるときオフとなる半導体スイッ
チ素子とからなる設定電圧検出回路を備え、前記出力端
子間の電圧が前記設定電圧よりも下がるとき前記半導体
スイッチ素子がオフとなることにより、前記コンデンサ
放電回路がオンして前記コンデンサ充電回路のコンデン
サを放電し、前記信号発生回路をオフにすることを特徴
とする。
In the three-phase full-wave rectification device of the present invention, the open-phase detection circuit is a constant voltage element which becomes non-conductive when the voltage between the output terminals of the three-phase full-wave rectification circuit becomes smaller than the set voltage. A resistor connected in series with the constant voltage element, and a semiconductor switch element that is turned off when the control terminal is connected to a connection point between the resistor and the constant voltage element and the constant voltage element becomes non-conductive A set voltage detection circuit is provided, and when the voltage between the output terminals is lower than the set voltage, the semiconductor switch element is turned off, whereby the capacitor discharge circuit is turned on to discharge the capacitor of the capacitor charge circuit, The signal generation circuit is turned off.

【0023】本発明の3相全波整流装置は、欠相検出回
路が、前記出力端子間の電圧が基準源の基準電圧を越え
るときにはオン信号を発生する比較回路と、該比較回路
からの前記オン信号によりオンする半導体スイッチ素子
とからなる該定電圧検出回路を備え、前記出力端子間の
電圧が基準源の基準電圧よりも低くなるとき前記半導体
スイッチ素子がオフすることにより、前記コンデンサ放
電回路がオンして前記コンデンサ充電回路のコンデンサ
を放電し、前記信号発生回路をオフにすることを特徴と
する。
In the three-phase full-wave rectifier of the present invention, the open-phase detection circuit generates an ON signal when the voltage between the output terminals exceeds the reference voltage of the reference source, and the comparison circuit from the comparison circuit. The capacitor discharge circuit is provided with the constant voltage detection circuit including a semiconductor switch element that is turned on by an on signal, and the semiconductor switch element is turned off when the voltage between the output terminals becomes lower than a reference voltage of a reference source. Turns on to discharge the capacitor of the capacitor charging circuit and turn off the signal generating circuit.

【0024】前記設定電圧検出回路にヒステリシスを与
えるヒステリシス回路(例えば、ヒステリシス回路8
5)を、それぞれ前記信号発生回路の出力側、前記設定
電圧検出回路の入力側に接続したことを特徴とする。
A hysteresis circuit (for example, the hysteresis circuit 8) that gives hysteresis to the set voltage detection circuit.
5) are connected to the output side of the signal generation circuit and the input side of the set voltage detection circuit, respectively.

【0025】[0025]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図1は本発明の一実施形態に
よる3相全波整流装置の構成例を示すブロック図であ
る。他の、従来例と同様な構成部分には、同一の符号を
付して、この構成の説明を省略する。この図において、
従来例における3相全波整流装置の構成と異なるのは、
欠相検出回路100に換え、欠相検出回路20が新たに
欠相検出に用いられることである。ここでは、3相交流
入力の欠相という用語は3相交流入力の停電も含むもの
とする。以下、欠相検出回路20は、本願発明による図
2に示す構成の欠相検出回路を示すものとする。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a three-phase full-wave rectifier according to an embodiment of the present invention. The other components similar to those of the conventional example are designated by the same reference numerals, and the description of the configuration is omitted. In this figure,
The difference from the configuration of the three-phase full-wave rectifier in the conventional example is that
That is, instead of the phase loss detection circuit 100, the phase loss detection circuit 20 is newly used for phase loss detection. Here, the term “phase loss of the three-phase AC input” includes a power failure of the three-phase AC input. Hereinafter, the phase loss detection circuit 20 is assumed to be the phase loss detection circuit having the configuration shown in FIG. 2 according to the present invention.

【0026】本願発明の欠相検出回路20は、降圧トラ
ンスGの1次側で欠相して、3相全部の相ライン2U,
2V,2Wに大きな電圧が発生した場合に、各相ライン
に発生した電圧の位相差が、欠相していない正常時の
(2π/3)、すなわち120°でなく、位相が少しず
れた単相に近い波形となることを利用して、欠相を検出
する。すなわち、本願発明の3相全波整流装置の欠相検
出回路は、3相全波整流回路により、3相全波整流する
ことにより、必ず「0」に近い電圧のタイミングが存在
し、確実に欠相状態を検出する回路構成としている。
The open-phase detection circuit 20 of the present invention is configured to open the phase on the primary side of the step-down transformer G, and phase lines 2U of all three phases,
When a large voltage is generated in 2V and 2W, the phase difference of the voltage generated in each phase line is not (2π / 3) in the normal state where there is no open phase, that is, it is not 120 °, but the phase is slightly shifted. The fact that the waveform is close to the phase is used to detect the open phase. That is, in the open-phase detection circuit of the three-phase full-wave rectifier of the present invention, the three-phase full-wave rectifier performs three-phase full-wave rectification, so that the timing of the voltage close to “0” is surely present, and the certainty is ensured. It has a circuit configuration for detecting the open phase state.

【0027】図2を用いて、本願発明の3相全波整流装
置に用いられる欠相検出回路20の説明を行う。図2は
欠相検出回路20の構成例を示す回路の概念図である。
ダイオード24〜ダイオード29は3相交流電圧を全波
整流するブリッジ接続されて、3相ブリッジ回路50を
構成している。ダイオード24のアノードとダイオード
27のカソードの接続点には抵抗21を介して相ライン
2Uが接続され、ダイオード25のアノードとダイオー
ド28のカソードの接続点には抵抗22を介して相ライ
ン2Vが接続され、ダイオード26のアノードとダイオ
ード29のカソードの接続点には抵抗23を介して相ラ
イン2Uが接続されている。
The open-phase detection circuit 20 used in the three-phase full-wave rectifier of the present invention will be described with reference to FIG. FIG. 2 is a conceptual diagram of a circuit showing a configuration example of the open phase detection circuit 20.
The diodes 24 to 29 are bridge-connected for full-wave rectification of a three-phase AC voltage to form a three-phase bridge circuit 50. A phase line 2U is connected via a resistor 21 to a connection point between the anode of the diode 24 and a cathode of the diode 27, and a phase line 2V is connected via a resistor 22 to a connection point between the anode of the diode 25 and the cathode of the diode 28. The phase line 2U is connected to the connection point between the anode of the diode 26 and the cathode of the diode 29 via the resistor 23.

【0028】抵抗31及び抵抗32は、3相ブリッジ回
路50の正の共通ライン30Aと負の共通ライン30B
との間に、直列に接続されて介挿されている。ツェナー
ダイオード33は、カソードが抵抗31及び32の接続
点Jに接続され、アノードが抵抗34を介して負の共通
ライン30Bに接続されている。トランジスタ36は、
エミッタが負の共通ライン30Bに接続されたnpn型の
バイポーラトランジスタであり、ベースがツェナーダイ
オード33のアノードに接続され、コレクタが抵抗47
を介して正の共通ライン30Aに接続されている。
The resistors 31 and 32 are the positive common line 30A and the negative common line 30B of the three-phase bridge circuit 50.
And are connected in series between and. The Zener diode 33 has a cathode connected to the connection point J of the resistors 31 and 32, and an anode connected to the negative common line 30B via the resistor 34. The transistor 36 is
It is an npn type bipolar transistor whose emitter is connected to the negative common line 30B, whose base is connected to the anode of the Zener diode 33, and whose collector is the resistor 47.
Is connected to the positive common line 30A via.

【0029】ツェナーダイオード37は、カソードがト
ランジスタ36のコレクタに接続され、アノードが抵抗
38を介して負の共通ライン30Bに接続されている。
ここで、抵抗31,32,34,38,47と、ツェナ
ーダイオード33,37と、トランジスタ36と、コン
デンサ35とは、接続点Jの電圧値の検出を行う電圧検
出回路80を構成している。
The Zener diode 37 has a cathode connected to the collector of the transistor 36 and an anode connected to the negative common line 30B via the resistor 38.
Here, the resistors 31, 32, 34, 38, 47, the Zener diodes 33, 37, the transistor 36, and the capacitor 35 constitute a voltage detection circuit 80 that detects the voltage value at the connection point J. .

【0030】トランジスタ39は、エミッタが負の共通
ライン30Bに接続されたnpn型のバイポーラトランジ
スタであり、ベースがツェナーダイオード37のアノー
ドに接続され、コレクタが直列に接続された抵抗40,
41を介して正の共通ライン30Aに接続されている。
抵抗41とトランジスタ39とは、後に述べるコンデン
サ42に蓄積された電荷の放電を行うコンデンサ放電回
路81を構成している。
The transistor 39 is an npn-type bipolar transistor whose emitter is connected to the negative common line 30B, whose base is connected to the anode of the Zener diode 37 and whose collector is connected in series.
It is connected to the positive common line 30A via 41.
The resistor 41 and the transistor 39 constitute a capacitor discharge circuit 81 that discharges the electric charge accumulated in the capacitor 42 described later.

【0031】コンデンサ42は、抵抗40及び41の接
続点Lと、負の共通ライン30Bとの間に介挿されてお
り、抵抗40とで充電の時定数が決定される充電用のコ
ンデンサとして用いられる。抵抗40とコンデンサ42
とは、上述したように、ツェナーダイオード43を導通
状態とする、所定の時定数を有したコンデンサ充電回路
82を構成している。ツェナーダイオード43は、接続
点Lと負の共通ライン30Bとの間に、フォトカプラ4
4のダイオードと直列に介挿されている。
The capacitor 42 is inserted between the connection point L of the resistors 40 and 41 and the negative common line 30B and is used as a capacitor for charging whose time constant is determined by the resistor 40. To be Resistor 40 and capacitor 42
As described above, the capacitor charging circuit 82 having a predetermined time constant that makes the Zener diode 43 conductive is configured. The Zener diode 43 is provided between the connection point L and the negative common line 30B between the photo coupler 4 and
4 diode is inserted in series.

【0032】次に、図1及び図2を参照し、一実施形態
の3相全波整流回路における欠相検出回路20の動作例
を説明する。3相交流電圧に欠相が無ければ、常に、接
続点Jの電圧値がツェナーダイオード33の逆方向電圧
を超えて、導通状態となりコンデンサ35に充電された
電圧により、トランジスタ36がオン状態となってい
る。
Next, with reference to FIGS. 1 and 2, an operation example of the open-phase detection circuit 20 in the three-phase full-wave rectifier circuit of one embodiment will be described. As long as there is no open phase in the three-phase AC voltage, the voltage value at the connection point J always exceeds the reverse voltage of the Zener diode 33 and becomes conductive, and the voltage charged in the capacitor 35 turns on the transistor 36. ing.

【0033】これにより、接続点Kの電圧は、ツェナー
ダイオード37を導通状態とするほど高くなく、トラン
ジスタ39はオフ状態となっているので、コンデンサ4
2は、抵抗40を介して充電され、このツェナーダイオ
ード43を動通状態にする。
As a result, the voltage at the connection point K is not so high as to make the Zener diode 37 conductive, and the transistor 39 is in the OFF state.
2 is charged through the resistor 40, and makes the Zener diode 43 in a conductive state.

【0034】これにより、フォトカプラ44のトランジ
スタはオン状態となり、出力端子T10及びT11が導
通状態(欠相がない状態の検出信号)となっている。そ
して、制御回路9は、出力端子T10及びT11が導通
状態となっていることを検出すると、欠相していないと
判定して、全波整流回路6の正常時の制御をを行う。
As a result, the transistor of the photocoupler 44 is turned on, and the output terminals T10 and T11 are in a conductive state (detection signal in a state where there is no open phase). When the control circuit 9 detects that the output terminals T10 and T11 are in the conducting state, the control circuit 9 determines that the phase is not lost, and controls the full-wave rectification circuit 6 in the normal state.

【0035】ここで、例えば、1次側において相ライン
S'の交流電圧が欠相したとすると、210°及び次の
周期の30°の位相において「0V」に近い電圧が3相
ブリッジ回路50から出力される。このとき、接続点J
の電圧が低下し、この接続点Jの電圧値(検出電圧値)
がツェナーダイオード33を導通させる電圧よりも低く
なるため、ツェナーダイオード33からの電流の供給が
無くなり、コンデンサ35に蓄積された電圧が抵抗34
を介して負の共通ライン30Bに放電され、トランジス
タ36はベース電圧が低下してオフ状態となる。ここ
で、抵抗31及び抵抗32の抵抗値の分圧比は、抵抗3
1及び抵抗32の接続点Jの電圧が、ツェナーダイオー
ド33を介してトランジスタ36をオン状態とする電圧
値となるように設定する。
Here, for example, if the AC voltage of the phase line S'has an open phase on the primary side, a voltage close to "0 V" in the phase of 210 ° and 30 ° of the next cycle is a three-phase bridge circuit 50. Is output from. At this time, the connection point J
Voltage of the connection point J decreases (detection voltage value)
Becomes lower than the voltage for conducting the Zener diode 33, the supply of the current from the Zener diode 33 is stopped, and the voltage accumulated in the capacitor 35 becomes the resistance 34.
Is discharged to the negative common line 30B via, and the base voltage of the transistor 36 drops to be turned off. Here, the voltage division ratio of the resistance values of the resistor 31 and the resistor 32 is equal to that of the resistor 3
The voltage at the connection point J between 1 and the resistor 32 is set to a voltage value that turns on the transistor 36 via the Zener diode 33.

【0036】すなわち、欠相を検出する欠相検出電圧
は、最小入力電圧のピーク値の31/2/2よりも若干低
めに設定する。(例えば各電圧の5〜10%である)。
That is, the open phase detection voltage for detecting open phase is set slightly lower than 3 1/2/2 of the peak value of the minimum input voltage. (Eg 5-10% of each voltage).

【0037】このとき、抵抗31及び抵抗32の抵抗値
の分圧比は、接続点Jにおいて上記欠相検出電圧を分圧
して、トランジスタ36がオン状態となる電圧値(検出
電圧値)になるように設定する。したがって、上記検出
電圧値は、選択したツェナーダイオード33が導通状態
となる、カソードに印加される逆方向電圧の値と、トラ
ンジスタ36がオン状態となるベース電圧とを加算した
電圧値になるように、抵抗31及び抵抗32の抵抗値の
分圧比を設定して得る。上述した構成とすることで、ト
ランジスタ39がオン状態となり、コンデンサ42に蓄
積された電荷が放電される。
At this time, the voltage division ratio of the resistance values of the resistors 31 and 32 is set such that the open phase detection voltage is divided at the connection point J and the transistor 36 becomes a voltage value (detection voltage value) that is turned on. Set to. Therefore, the detected voltage value is set to a voltage value obtained by adding the value of the reverse voltage applied to the cathode at which the selected Zener diode 33 becomes conductive and the base voltage at which the transistor 36 is turned on. , The resistances of the resistors 31 and 32 are set and obtained. With the above structure, the transistor 39 is turned on and the charge accumulated in the capacitor 42 is discharged.

【0038】そして、トランジスタ36は、ツェナーダ
イオード37が導通状態となり、ベースの電圧が上昇す
ることでオン状態となり、コンデンサ42に蓄積された
電荷を放電する。したがって、ツェナーダイオード43
は、導通状態から非導通状態へ遷移して、フォトカプラ
44のダイオードに電力が供給されなくなり、フォトカ
プラ44のトランジスタはオフ状態となる。
Then, the transistor 36 is turned on when the Zener diode 37 becomes conductive and the voltage of the base rises, and the charge accumulated in the capacitor 42 is discharged. Therefore, the Zener diode 43
Changes from the conducting state to the non-conducting state, power is not supplied to the diode of the photocoupler 44, and the transistor of the photocoupler 44 is turned off.

【0039】そして、出力端子T10及びT11の間
は、フォトカプラ44のトランジスタがオフ状態となる
ことにより非導通状態(欠相状態であることを示す検出
信号となる)。これにより、制御回路9は、欠相が発生
したことを検出したため、正常状態(出力端子T10及
びT11の間が導通の状態)に復帰するまで、3相全波
整流装置を停止状態とする。ここで、抵抗40の抵抗値
とコンデンサ42のキャパシタンスとは、コンデンサ4
2に蓄積される電圧(ツェナーダイオード43のカソー
ドに印加される逆方向電圧)が、ツェナーダイオード4
3が導通状態となる逆方向電圧の電圧値となるまでの時
定数を、3相交流電圧の周期以上に十分大きくなるよう
に設定する。
Then, between the output terminals T10 and T11, the transistor of the photocoupler 44 is turned off so that it is in a non-conducting state (becomes a detection signal indicating that the phase is open). As a result, the control circuit 9 detects that a phase loss has occurred, and therefore the three-phase full-wave rectifying device is stopped until it returns to the normal state (a state in which the output terminals T10 and T11 are conductive). Here, the resistance value of the resistor 40 and the capacitance of the capacitor 42 are the same as those of the capacitor 4
2 (the reverse voltage applied to the cathode of the Zener diode 43) is stored in the Zener diode 4
The time constant until the voltage value of the reverse voltage in which 3 becomes conductive is set to be sufficiently larger than the cycle of the three-phase AC voltage.

【0040】こうすることで、3相交流入力のいずれか
が欠相状態である限り、常にコンデンサ42に充電され
る電圧が、ツェナーダイオード43が導通状態となる前
に、欠相した交流電圧の位相のタイミングにおいて、3
相ブリッジ回路50の正の共通ライン30Aの電圧が低
下し、トランジスタ39によりコンデンサ42の電荷が
放電される。このため、3相交流電圧のいずれかが欠相
状態である限り、出力端子T10及びT11の間は、フ
ォトカプラ44のトランジスタがオフ状態となることに
より非導通状態とされることとなる。
As a result, as long as one of the three-phase AC inputs is in the open phase state, the voltage charged in the capacitor 42 is always the open phase AC voltage before the Zener diode 43 becomes conductive. 3 in phase timing
The voltage on the positive common line 30A of the phase bridge circuit 50 drops and the transistor 39 discharges the charge on the capacitor 42. Therefore, as long as one of the three-phase AC voltages is in the open phase state, the transistor of the photocoupler 44 is in the off state between the output terminals T10 and T11 to be in the non-conductive state.

【0041】また、図2におけるツェナーダイオード3
3及び抵抗34を、比較回路45及び基準電圧源46に
換えた図3に示す欠相検出回路20Aとしても良い。こ
れにより、抵抗31,32,38,47と、基準電圧源
46と、比較回路45と、ツェナーダイオード37と、
トランジスタ36と、コンデンサ35とは、接続点Jの
電圧値の検出を行う電圧検出回路80'を構成してい
る。この欠相検出回路20Aにおいては、基準電圧源4
6の出力する電圧値を、欠相を検出する検出電圧値とす
る。比較回路45は、電源端子が抵抗90を介して正の
共通ライン30Aに接続され、接地端子が負の共通ライ
ン30Bと接続され、電源端子と接地端子との間に定電
圧ダイオード91が並列に接続されている。
The Zener diode 3 shown in FIG.
3 and the resistor 34 may be replaced with the comparison circuit 45 and the reference voltage source 46 to form the open phase detection circuit 20A shown in FIG. As a result, the resistors 31, 32, 38, 47, the reference voltage source 46, the comparison circuit 45, the Zener diode 37,
The transistor 36 and the capacitor 35 form a voltage detection circuit 80 ′ that detects the voltage value at the connection point J. In the open phase detection circuit 20A, the reference voltage source 4
The voltage value output by 6 is the detected voltage value for detecting the open phase. In the comparison circuit 45, the power supply terminal is connected to the positive common line 30A via the resistor 90, the ground terminal is connected to the negative common line 30B, and the constant voltage diode 91 is connected in parallel between the power supply terminal and the ground terminal. It is connected.

【0042】そして、比較回路45は、接続点Jの電圧
値が検出電圧値より低下したとき、出力を「L」レベル
として、トランジスタ36をオフ状態とする。ここで、
上記検出電圧値は、すでに述べたように、欠相を検出す
る欠相検出電圧を、抵抗31,32により所定の分圧比
により分圧した電圧値である。図3に示す欠相検出回路
20Aにおける他の構成及び動作については、図2に示
す欠相検出回路20と同様である。
Then, when the voltage value at the connection point J becomes lower than the detected voltage value, the comparison circuit 45 sets the output to the "L" level and turns off the transistor 36. here,
As described above, the detected voltage value is a voltage value obtained by dividing the open phase detection voltage for detecting the open phase by the resistors 31 and 32 with a predetermined voltage division ratio. Other configurations and operations of the open phase detection circuit 20A shown in FIG. 3 are similar to those of the open phase detection circuit 20 shown in FIG.

【0043】上述した本願発明の3相全波整流装置は、
従来例のように単相の全波整流を行い、コンデンサにピ
ーク充電した電圧値により欠相を検出するのでなく、欠
相検出回路20において、3相ブリッジ回路50によ
り、入力される3相交流電圧を3相全波整流し、得られ
た整流電圧の変化を電圧検出回路80により検出するた
め、検出速度が速い。また、降圧トランスGの1次側で
欠相が発生して、2次側の全相ラインに高い異常電圧が
発生した場合に、欠相した交流電圧の位相のタイミング
で整流電圧が大幅に低下する現象を用いており、電圧検
出回路80が欠相により発生する整流電圧の低下時の電
圧値を、整流電圧の正常値と比較することにより、欠相
の検出が可能となる。
The three-phase full-wave rectifier of the present invention described above is
Instead of performing the single-phase full-wave rectification as in the conventional example and detecting the open phase by the voltage value that peak-charges the capacitor, in the open phase detection circuit 20, the three-phase AC input by the three-phase bridge circuit 50 is input. Since the voltage is three-phase full-wave rectified and the resulting change in the rectified voltage is detected by the voltage detection circuit 80, the detection speed is high. In addition, when a phase loss occurs on the primary side of the step-down transformer G and a high abnormal voltage occurs on all phase lines on the secondary side, the rectified voltage is significantly reduced at the timing of the phase of the AC voltage that is missing. By using the phenomenon described above, the voltage detection circuit 80 can detect the open phase by comparing the voltage value when the rectified voltage is decreased due to the open phase with the normal value of the rectified voltage.

【0044】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、他の実
施形態として、図2の欠相検出回路20に、ヒステリシ
ス回路85を設けた図5に示す欠相検出回路20Bを用
いて、3相全波整流回路を構成しても良い。図5は、他
の実施形態の3相全波整流回路に用いられる欠相検出回
路20Bの構成例を示す概念図である。以下の説明にお
ける欠相検出回路20Bは、図5に示す構成の欠相検出
回路のことである。
Although one embodiment of the present invention has been described in detail above with reference to the drawings, the specific structure is not limited to this embodiment, and design changes within the scope not departing from the gist of the present invention. Even so, it is included in the present invention. For example, as another embodiment, a three-phase full-wave rectifier circuit may be configured by using the open-phase detection circuit 20B shown in FIG. 5 provided with the hysteresis circuit 85 in the open-phase detection circuit 20 of FIG. FIG. 5 is a conceptual diagram showing a configuration example of the open-phase detection circuit 20B used in the three-phase full-wave rectification circuit of another embodiment. The phase loss detection circuit 20B in the following description is the phase loss detection circuit having the configuration shown in FIG.

【0045】ヒステリシス回路85は、電圧検出回路8
0における抵抗31及び抵抗32で決定されている分圧
比を、ダイオード53を介して接続される抵抗56と、
抵抗31とで形成される合成抵抗(並列接続)により変
化させている。これにより、欠相検出回路20Bは、交
流電圧の欠相を検出して3相全波整流装置を停止させる
電圧(停止電圧)と、欠相が無くなり正常動作に戻すた
めの起動の電圧(起動電圧)とを異ならせ、すなわち、
停止電圧を低くし、起動電圧を高くするヒステリシスを
持つことになる。
The hysteresis circuit 85 is a voltage detecting circuit 8
The voltage division ratio determined by the resistance 31 and the resistance 32 at 0 is compared with the resistance 56 connected via the diode 53,
It is changed by a combined resistance (parallel connection) formed by the resistance 31. As a result, the open-phase detection circuit 20B detects the open-phase of the AC voltage and stops the three-phase full-wave rectifier (stop voltage), and the start-up voltage (start-up for eliminating the open-phase and starting up). Voltage), that is,
There will be hysteresis to lower the stop voltage and increase the start voltage.

【0046】構成としては、上述した停止電圧及び起動
電圧にヒステリシスを与えるヒステリシス回路85を、
それぞれ検出信号を出力するフォトカプラ44と、ダイ
オード53のカソードを接続点J(電圧検出回路80の
入力側)に接続している。ヒステリシス回路85のフォ
トカプラ51は、フォトカプラ44と負の共通ライン3
0Bとの間に介挿されている。すなわち、フォトカプラ
44のダイオードとフォトカプラ51のダイオードと
は、直列に接続されている。
As a constitution, the hysteresis circuit 85 which gives a hysteresis to the above-mentioned stop voltage and start-up voltage,
The photocoupler 44 that outputs a detection signal and the cathode of the diode 53 are connected to the connection point J (the input side of the voltage detection circuit 80). The photocoupler 51 of the hysteresis circuit 85 is connected to the photocoupler 44 and the negative common line 3
It is inserted between 0B. That is, the diode of the photocoupler 44 and the diode of the photocoupler 51 are connected in series.

【0047】フォトカプラ51のトランジスタは、エミ
ッタが負の共通ライン30Bに接続され、コレクタが抵
抗52を介して正の共通ライン30Aに接続されてい
る。ツェナーダイオード54は、カソードがフォトカプ
ラ51のトランジスタのコレクタに接続され、アノード
がトランジスタ55のベースに接続されている。トラン
ジスタ55は、エミッタが負の共通ライン30Bに接続
され、正の共通ライン30Aに抵抗56を介して接続さ
れている。ダイオード53は、アノードがトランジスタ
55のコレクタに接続され、カソードがツェナーダイオ
ード33のカソード(接続点J)に接続されている。
In the transistor of the photocoupler 51, the emitter is connected to the negative common line 30B and the collector is connected to the positive common line 30A via the resistor 52. The Zener diode 54 has a cathode connected to the collector of the transistor of the photocoupler 51 and an anode connected to the base of the transistor 55. The transistor 55 has an emitter connected to the negative common line 30B and a positive common line 30A via a resistor 56. The diode 53 has an anode connected to the collector of the transistor 55 and a cathode connected to the cathode (connection point J) of the Zener diode 33.

【0048】以下に、ヒステリシス回路85に関連する
欠相検出回路20Bの動作について説明する。他の回路
部分の動作については、一実施形態における欠相検出回
路20と同様のため、説明を省略する。入力される3相
交流入力に欠相がない場合(3相全波整流装置が正常動
作している場合)、トランジスタ36がオン状態にあ
り、トランジスタ39がオフ状態にあるため、ツェナー
ダイオード43に対して導通状態となる逆方向電圧が印
加されており、フォトカプラ44及びフォトカプラ51
の双方のダイオード(発光ダイオード)に駆動電力が供
給されている。
The operation of the open phase detection circuit 20B related to the hysteresis circuit 85 will be described below. The operation of the other circuit parts is the same as that of the open-phase detection circuit 20 in the embodiment, and thus the description thereof is omitted. When there is no open phase in the input three-phase AC input (when the three-phase full-wave rectifier is operating normally), the transistor 36 is in the ON state and the transistor 39 is in the OFF state. A reverse voltage, which is conductive, is applied to the photo coupler 44 and the photo coupler 51.
Driving power is supplied to both of the diodes (light emitting diodes).

【0049】これにより、フォトカプラ44及びフォト
カプラ51の双方のトランジスタは、導通状態となって
いる。したがって、出力端子T10と出力端子T11と
の間は、導通状態となっており、欠相状態でないことを
示す検出信号として出力されている。また、トランジス
タ55は、ツェナーダイオード54に導通状態となる逆
方向電圧が印加されないため、オン状態となるベース電
流を供給されないので、オフ状態となっている。
As a result, the transistors of both the photocoupler 44 and the photocoupler 51 are conductive. Therefore, the output terminal T10 and the output terminal T11 are in a conductive state, and are output as a detection signal indicating that the phase is not open. In addition, the transistor 55 is in the off state because the reverse voltage that makes it conductive is not applied to the zener diode 54, and therefore the base current that makes it on is not supplied.

【0050】このとき、抵抗56からダイオード53を
介して接続点Jに電流が流れるため、抵抗31と抵抗5
6とは合成抵抗を形成する。これにより、抵抗31の抵
抗値が抵抗56との合成抵抗となるために、抵抗31の
抵抗値が見かけ上において低くなり、抵抗31と抵抗3
2とのみの抵抗比の状態に比べて、接続点Jの電圧が高
く設定される。
At this time, since a current flows from the resistor 56 to the connection point J via the diode 53, the resistor 31 and the resistor 5 are connected.
6 forms a combined resistance. As a result, the resistance value of the resistor 31 becomes a combined resistance with the resistance 56, so that the resistance value of the resistor 31 is apparently lowered, and the resistance 31 and the resistor 3 are combined.
The voltage at the connection point J is set to be higher than in the case where the resistance ratio is only 2.

【0051】一方、入力される3相交流入力に欠相が生
じると、接続点Jの電圧が低下することにより、ツェナ
ーダイオード33に対して導通状態となる逆方向電圧が
印加されなくなるため、オン状態となるベース電流が供
給されなくなり、トランジスタ36がオフ状態となる。
そして、ツェナーダイオード37は、カソードに導通状
態となる逆方向電圧が印加されることにより、導通状態
となり、トランジスタ39のベースに駆動電流を印加す
る。
On the other hand, when a phase loss occurs in the input three-phase AC input, the voltage at the connection point J decreases, and the reverse voltage for making the zener diode 33 conductive is not applied. The base current in the state is no longer supplied, and the transistor 36 is turned off.
Then, the Zener diode 37 becomes conductive by applying a reverse voltage to the cathode so that the Zener diode 37 becomes conductive, and applies a drive current to the base of the transistor 39.

【0052】これにより、トランジスタ39は、ベース
に駆動電流が印加されることによりオン状態となり、コ
ンデンサ42に蓄積された電荷を放電する。この結果、
ツェナーダイオード43は、カソードに導通状態となる
逆方向電圧が印加されないため、非導通状態となる。そ
して、フォトカプラ44及びフォトカプラ51双方のダ
イオードに駆動電流が供給されなくなり、フォトカプラ
44及びフォトカプラ51双方のトランジスタはオフ状
態となる。したがって、出力端子T10と出力端子T1
1との間は、非導通状態となっており、欠相状態である
ことを示す検出信号として出力されている。
As a result, the transistor 39 is turned on by applying the drive current to the base, and the electric charge accumulated in the capacitor 42 is discharged. As a result,
The Zener diode 43 is in a non-conducting state because the reverse voltage which is in a conducting state is not applied to the cathode. Then, the drive current is not supplied to the diodes of both the photo coupler 44 and the photo coupler 51, and the transistors of both the photo coupler 44 and the photo coupler 51 are turned off. Therefore, the output terminal T10 and the output terminal T1
Between 1 and 1, it is in a non-conducting state and is output as a detection signal indicating that it is in the open phase state.

【0053】これにより、トランジスタ55は、ツェナ
ーダイオード54に導通状態となる逆方向電圧が印加さ
れるため、オン状態となるベース電流が供給されること
となり、オン状態となる。このとき、抵抗56を介して
流れる電流は、トランジスタ55を介して負の共通ライ
ン30Bに流れてしまう。このため、抵抗56からダイ
オード53を介して接続点Jに電流が流れるなくなり、
抵抗31と抵抗56とは合成抵抗を形成しない。これに
より、抵抗31の抵抗値が抵抗56との合成抵抗となら
ないために、抵抗31の抵抗値が変化せず、抵抗31と
抵抗32との抵抗比が合成抵抗を形成したときの状態に
比べて、接続点Jの電圧が低く設定される。
As a result, the transistor 55 is turned on because the reverse voltage that turns it on is applied to the zener diode 54, and the base current that turns on is supplied. At this time, the current flowing through the resistor 56 flows through the transistor 55 into the negative common line 30B. Therefore, no current flows from the resistor 56 to the connection point J via the diode 53,
The resistance 31 and the resistance 56 do not form a combined resistance. As a result, the resistance value of the resistor 31 does not become a combined resistance with the resistor 56, so that the resistance value of the resistor 31 does not change, and the resistance ratio between the resistors 31 and 32 is greater than that when the combined resistance is formed. Thus, the voltage at the connection point J is set low.

【0054】上述したように、本願発明の他の実施形態
による3相全波整流装置は、すでに述べた一実施形態の
効果に加えて、検出電圧として起動電圧と停止電圧との
2つの設定値を設け、ヒステリシス回路85により、起
動電圧と停止電圧との値を異ならせ、この起動電圧に比
較して低い停止電圧を設定することにより、起動と停止
との動作にヒステリシスを持たせることができるため、
欠相状態が検出されて一旦停止状態となった後に、欠相
が無くなり3相交流電圧が正常に供給されるようにな
り、整流電流が安定した時点で再起動されるため、一つ
の検出電圧値の間において起動と停止とが小刻みに繰り
返されることが無くなり、安定した運転を行うことが可
能となる。
As described above, the three-phase full-wave rectifier according to another embodiment of the present invention has two set values of the start voltage and the stop voltage as the detection voltage, in addition to the effect of the one embodiment already described. By providing the hysteresis circuit 85 with different values of the start voltage and the stop voltage, and setting a stop voltage lower than the start voltage, it is possible to add hysteresis to the start and stop operations. For,
After the open-phase condition is detected and the system is temporarily stopped, the open-phase disappears and the three-phase AC voltage is supplied normally, and the rectified current is restarted when it stabilizes. Starting and stopping are not repeated in small intervals between values, and stable operation can be performed.

【0055】[0055]

【発明の効果】本願発明の3相全波整流装置によれば、
従来例のように単相毎に全波整流を行い、この整流した
電圧によりコンデンサを充電し、その所定期間の平均電
圧の電圧値により欠相を検出するのでなく、入力される
3相交流電圧を、3相全波整流回路により3相全波整流
した結果の整流電圧、つまり3相交流入力の直流分の変
化の検出を行うため、降圧トランスGの1次側で欠相が
発生して、2次側の全相ラインに高い異常電圧が発生し
たとしても、欠相した交流電圧の位相のタイミングで整
流電流が大幅に低下する時間が必らず存在するため、正
常値と比較することにより、欠相の検出が可能となる。
したがって、確実に欠相を検出できると共に、欠相検出
速度を大幅に速くできる。
According to the three-phase full-wave rectifier of the present invention,
As in the conventional example, full-wave rectification is performed for each single phase, the rectified voltage is used to charge the capacitor, and the open phase is not detected by the voltage value of the average voltage during the predetermined period. In order to detect the rectified voltage resulting from the three-phase full-wave rectification by the three-phase full-wave rectification circuit, that is, the change in the DC component of the three-phase AC input, a phase loss occurs on the primary side of the step-down transformer G. Even if a high abnormal voltage occurs on all the secondary side phase lines, there is always a time when the rectified current drops significantly at the timing of the phase of the open phase AC voltage, so compare it with the normal value. Thereby, it becomes possible to detect the open phase.
Therefore, the phase loss can be detected with certainty, and the phase loss detection speed can be significantly increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施形態(及び従来例)による3
相全波整流装置の構成例を示すブロック図である。
FIG. 1 is a diagram showing an embodiment (and a conventional example) of the present invention;
It is a block diagram showing an example of composition of a phase full wave rectifier.

【図2】 本発明の一実施形態における欠相検出回路2
0の構成例を示す回路の概念図である。
FIG. 2 is an open phase detection circuit 2 according to an embodiment of the present invention.
It is a conceptual diagram of the circuit which shows the structural example of 0.

【図3】 本発明の一実施形態における欠相検出回路2
0Aの構成例を示す回路の概念図である。
FIG. 3 is a diagram illustrating an open phase detection circuit 2 according to an embodiment of the present invention.
It is a conceptual diagram of a circuit showing a configuration example of 0A.

【図4】 3相全波整流装置に3相交流電圧を供給する
降圧トランスG周辺の回路構成を示す概念図である。
FIG. 4 is a conceptual diagram showing a circuit configuration around a step-down transformer G that supplies a three-phase AC voltage to a three-phase full-wave rectifier.

【図5】 本発明の他の実施形態における欠相検出回路
20Bの構成例を示す回路の概念図である。
FIG. 5 is a conceptual diagram of a circuit showing a configuration example of an open phase detection circuit 20B according to another embodiment of the present invention.

【図6】 従来例による3相全波整流装置おける欠相検
出回路60の構成を示す回路の概念図である。
FIG. 6 is a conceptual diagram of a circuit showing the configuration of a phase loss detection circuit 60 in a conventional three-phase full-wave rectifier.

【符号の説明】[Explanation of symbols]

3 遮断器 6 3相全波整流回路 1U,1V,1W 交流入力端子 2U,2V,2W 相ライン 4U,4V,4W 電流検出用インダクタ 6A,30A 正の共通ライン 6B,30B 負の共通ライン 7,35,42 コンデンサ 8 負荷 9 制御回路 10 駆動回路 11 インダクタ 20,20A,20B,60 欠相検出回路 21,22,23,31,32,34 抵抗 24,25,26,27,28,29,53 ダイオー
ド 33,37,43,54 ツェナーダイオード 36,39,55 トランジスタ 38,40,41,47,52,56 抵抗 44,51 フォトカプラ 45 比較回路 46 基準電圧源 50 3相ブリッジ回路 80 電圧検出回路 81 コンデンサ放電回路 82 コンデンサ充電回路 85 ヒステリシス回路 C1,C2,C3,C4,C5,C6,C7,C8,C
9 コンデンサ D0,D1,D2,D3,D4,D5,D6,D7,D
8 ダイオード Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8 ス
イッチング半導体素子 T10,T11 出力端子
3 Circuit breaker 6 Three-phase full-wave rectifier circuit 1U, 1V, 1W AC input terminals 2U, 2V, 2W Phase lines 4U, 4V, 4W Current detection inductors 6A, 30A Positive common line 6B, 30B Negative common line 7, 35,42 Capacitor 8 Load 9 Control circuit 10 Drive circuit 11 Inductors 20, 20A, 20B, 60 Open phase detection circuits 21, 22, 23, 31, 32, 34 Resistors 24, 25, 26, 27, 28, 29, 53 Diodes 33, 37, 43, 54 Zener diodes 36, 39, 55 Transistors 38, 40, 41, 47, 52, 56 Resistors 44, 51 Photocoupler 45 Comparison circuit 46 Reference voltage source 50 Three-phase bridge circuit 80 Voltage detection circuit 81 Capacitor discharging circuit 82 Capacitor charging circuit 85 Hysteresis circuit C1, C2, C3, C4, C5, C6 7, C8, C
9 Capacitors D0, D1, D2, D3, D4, D5, D6, D7, D
8 Diodes Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8 Switching semiconductor elements T10, T11 Output terminals

───────────────────────────────────────────────────── フロントページの続き (71)出願人 000106276 サンケン電気株式会社 埼玉県新座市北野3丁目6番3号 (72)発明者 鈴木 義雄 東京都豊島区高田1丁目18番1号 オリジ ン電気株式会社内 (72)発明者 木暮 克己 東京都豊島区高田1丁目18番1号 オリジ ン電気株式会社内 (72)発明者 村瀬 正敏 東京都港区芝浦三丁目4番1号 株式会社 エヌ・ティ・ティファシリティーズ内 (72)発明者 町田 賢吾 東京都千代田区大手町二丁目2番1号 新 電元工業株式会社内 (72)発明者 村川 泰也 埼玉県新座市北野三丁目6番3号 サンケ ン電気株式会社内 Fターム(参考) 5H006 AA04 CA01 CA07 CA12 CA13 CB01 CC08 DB02 DC04 DC05 FA04    ─────────────────────────────────────────────────── ─── Continued front page    (71) Applicant 000106276             Sanken Electric Co., Ltd.             3-6 Kitano, Niiza City, Saitama Prefecture (72) Inventor Yoshio Suzuki             Oriji, 1-1-18 Takada, Toshima-ku, Tokyo             N Denki Co., Ltd. (72) Inventor Katsumi Kogure             Oriji, 1-1-18 Takada, Toshima-ku, Tokyo             N Denki Co., Ltd. (72) Inventor Masatoshi Murase             3-4-1 Shibaura, Minato-ku, Tokyo Co., Ltd.             Within NTT Facilities (72) Inventor Kengo Machida             2-2-1 Otemachi, Chiyoda-ku, Tokyo New             Dengen Kogyo Co., Ltd. (72) Inventor Yasuya Murakawa             Sanke, 3-6 Kitano, Niiza City, Saitama Prefecture             N Denki Co., Ltd. F-term (reference) 5H006 AA04 CA01 CA07 CA12 CA13                       CB01 CC08 DB02 DC04 DC05                       FA04

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 3相交流入力を全波整流して調整された
直流電力を負荷に供給する3相全波整流回路と、該3相
全波整流回路を制御する制御回路と、3相交流入力の欠
相を検出して前記制御回路に信号を与える欠相検出回路
とを備えた3相全波整流装置において、 前記欠相検出回路は、 3相交流入力を全波整流する3相全波整流回路と、 該3相全波整流回路の出力端子間の電圧が設定電圧より
も低くなったとき付勢電圧を生じる設定電圧検出回路
と、 前記3相交流入力の周期よりも大きな充電時定数を呈す
る抵抗とコンデンサとからなって、前記3相全波整流回
路の出力を前記充電時定数で充電するコンデンサ充電回
路と、 前記設定電圧検出回路からの前記付勢電圧を受けて動作
し、前記コンデンサ充電回路の前記コンデンサを放電す
るコンデンサ放電回路と、 前記コンデンサ充電回路の電圧がある電圧値よりも小さ
いときには前記3相交流入力が欠相状態にあり、前記コ
ンデンサ充電回路の電圧がある電圧を越えるときには前
記3相交流入力が正常状態にあることを示す検出信号を
発生する信号発生回路とを備えたことを特徴とする3相
全波整流装置。
1. A three-phase full-wave rectifying circuit for full-wave rectifying a three-phase AC input to supply adjusted DC power to a load, a control circuit for controlling the three-phase full-wave rectifying circuit, and a three-phase AC. In a three-phase full-wave rectifying device that includes an open-phase detection circuit that detects an input open-phase and gives a signal to the control circuit, the open-phase detection circuit is a three-phase full-wave rectifier that full-wave rectifies a three-phase AC input. Wave rectifier circuit, a set voltage detection circuit that generates an energizing voltage when the voltage between the output terminals of the three-phase full-wave rectifier circuit becomes lower than the set voltage, and during charging that is greater than the cycle of the three-phase AC input. A capacitor charging circuit configured to charge the output of the three-phase full-wave rectifier circuit with the charging time constant, which is composed of a resistor and a capacitor exhibiting a constant, and operates by receiving the bias voltage from the set voltage detection circuit, A capacitor for discharging the capacitor of the capacitor charging circuit. When the voltage of the capacitor discharge circuit and the voltage of the capacitor charging circuit are smaller than a certain voltage value, the three-phase AC input is in an open phase state, and when the voltage of the capacitor charging circuit exceeds a certain voltage, the three-phase AC input is normal. A three-phase full-wave rectifying device, comprising: a signal generating circuit that generates a detection signal indicating that the state is in a state.
【請求項2】 前記設定電圧検出回路は、前記3相全波
整流回路の出力端子間の電圧が設定電圧よりも小さくな
ったとき非導通になる定電圧素子と、前記定電圧素子に
制御端子が接続されて前記定電圧素子が非導通になると
きオフとなる半導体スイッチ素子とからなり、 前記出力端子間の電圧が前記設定電圧よりも下がるとき
前記半導体スイッチ素子がオフとなることにより、前記
コンデンサ放電回路がオンして前記コンデンサ充電回路
のコンデンサを放電し、前記信号発生回路をオフにする
ことを特徴とする請求項1に記載の3相全波整流装置。
2. The set voltage detection circuit includes a constant voltage element which becomes non-conductive when a voltage between output terminals of the three-phase full-wave rectifier circuit becomes lower than a set voltage, and a control terminal connected to the constant voltage element. A semiconductor switch element that is turned off when the constant voltage element becomes non-conductive by being connected, and the semiconductor switch element is turned off when the voltage between the output terminals is lower than the set voltage. The three-phase full-wave rectifier according to claim 1, wherein the capacitor discharging circuit is turned on to discharge the capacitor of the capacitor charging circuit, and the signal generating circuit is turned off.
【請求項3】 前記設定電圧検出回路は、前記出力端子
間の電圧が基準源の基準電圧を越えるときにはオン信号
を発生する比較回路と、該比較回路からの前記オン信号
によりオンする半導体スイッチ素子とからなり、 前記出力端子間の電圧が前記基準源の基準電圧よりも低
くなるとき前記半導体スイッチ素子がオフすることによ
り、前記コンデンサ放電回路がオンして前記コンデンサ
充電回路のコンデンサを放電し、前記信号発生回路をオ
フにすることを特徴とする請求項1記載の3相全波整流
装置。
3. The set voltage detection circuit includes a comparison circuit that generates an ON signal when the voltage between the output terminals exceeds a reference voltage of a reference source, and a semiconductor switch element that is turned ON by the ON signal from the comparison circuit. The semiconductor switch element is turned off when the voltage between the output terminals becomes lower than the reference voltage of the reference source, whereby the capacitor discharge circuit is turned on to discharge the capacitor of the capacitor charge circuit, The three-phase full-wave rectifier according to claim 1, wherein the signal generating circuit is turned off.
【請求項4】 前記設定電圧検出回路にヒステリシスを
与えるヒステリシス回路を、それぞれ前記信号発生回路
の出力側、前記設定電圧検出回路の入力側に接続したこ
とを特徴とする請求項1から請求項3のいずれかに記載
の3相全波整流装置。
4. A hysteresis circuit for giving a hysteresis to the set voltage detection circuit is connected to an output side of the signal generation circuit and an input side of the set voltage detection circuit, respectively. The three-phase full-wave rectifier according to any one of 1.
JP2002032984A 2002-02-08 2002-02-08 Three-phase full-wave rectifier Pending JP2003235266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002032984A JP2003235266A (en) 2002-02-08 2002-02-08 Three-phase full-wave rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002032984A JP2003235266A (en) 2002-02-08 2002-02-08 Three-phase full-wave rectifier

Publications (1)

Publication Number Publication Date
JP2003235266A true JP2003235266A (en) 2003-08-22

Family

ID=27775943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002032984A Pending JP2003235266A (en) 2002-02-08 2002-02-08 Three-phase full-wave rectifier

Country Status (1)

Country Link
JP (1) JP2003235266A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013131315A1 (en) * 2012-03-06 2013-09-12 广州金升阳科技有限公司 Alternating current-to-direct current circuit
WO2016135892A1 (en) * 2015-02-25 2016-09-01 三菱電機株式会社 Converter device
JP2016167949A (en) * 2015-03-10 2016-09-15 東芝キヤリア株式会社 Electrical apparatus
CN109375560A (en) * 2018-12-14 2019-02-22 二三电器(上海)有限公司 Split type intelligent controller
TWI806252B (en) * 2021-01-18 2023-06-21 日商住友重機械工業股份有限公司 Rectifier and laser power supply unit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551706U (en) * 1978-05-30 1980-01-08
JPH0795721A (en) * 1993-09-24 1995-04-07 Fuji Electric Co Ltd Device for detecting open-phase of neutral line of single-shape three-wire wiring
JPH0898434A (en) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd Illuminator
JPH09163752A (en) * 1995-12-11 1997-06-20 Fuji Electric Co Ltd Pwm controlled self-excited rectifier
JP2001302132A (en) * 2000-04-20 2001-10-31 Mitsubishi Electric Corp Power source abnormality detecting device for elevator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551706U (en) * 1978-05-30 1980-01-08
JPH0795721A (en) * 1993-09-24 1995-04-07 Fuji Electric Co Ltd Device for detecting open-phase of neutral line of single-shape three-wire wiring
JPH0898434A (en) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd Illuminator
JPH09163752A (en) * 1995-12-11 1997-06-20 Fuji Electric Co Ltd Pwm controlled self-excited rectifier
JP2001302132A (en) * 2000-04-20 2001-10-31 Mitsubishi Electric Corp Power source abnormality detecting device for elevator

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013131315A1 (en) * 2012-03-06 2013-09-12 广州金升阳科技有限公司 Alternating current-to-direct current circuit
WO2016135892A1 (en) * 2015-02-25 2016-09-01 三菱電機株式会社 Converter device
JP5985126B1 (en) * 2015-02-25 2016-09-06 三菱電機株式会社 Converter device
CN106134061A (en) * 2015-02-25 2016-11-16 三菱电机株式会社 Converter apparatus
US9742306B2 (en) 2015-02-25 2017-08-22 Mitsubishi Electric Corporation Converter device
CN106134061B (en) * 2015-02-25 2018-06-08 三菱电机株式会社 Converter apparatus
JP2016167949A (en) * 2015-03-10 2016-09-15 東芝キヤリア株式会社 Electrical apparatus
CN109375560A (en) * 2018-12-14 2019-02-22 二三电器(上海)有限公司 Split type intelligent controller
CN109375560B (en) * 2018-12-14 2023-10-20 二一三电器(上海)有限公司 Split intelligent controller
TWI806252B (en) * 2021-01-18 2023-06-21 日商住友重機械工業股份有限公司 Rectifier and laser power supply unit

Similar Documents

Publication Publication Date Title
US7102899B2 (en) Control circuit for switched mode power supply unit
US6493245B1 (en) Inrush current control for AC to DC converters
JPH11178333A (en) Dc power device
JP2001025243A (en) Switching power source
EP3595154A1 (en) Power conversion circuit having inrush current limiting resistor bypass
JP2009189160A (en) Battery charging circuit
US20090231886A1 (en) Power supply and bootstrap circuit thereof
US7432664B2 (en) Circuit for powering a high intensity discharge lamp
JP2003235266A (en) Three-phase full-wave rectifier
WO1998053549A1 (en) Single-phase rectifier
JPH09261958A (en) Uninterruptive switching regulator
JP3680147B2 (en) Power supply
WO2011161728A1 (en) Switching power supply apparatus, and power supply system and electronic apparatus using same
JP2004015901A (en) Electric power converter
JP3637887B2 (en) Battery charge control device
JP2001211650A (en) Power supply unit
JP3096236B2 (en) Power supply
US11777393B2 (en) Current detection circuit and current detection method
JP2004519190A (en) Switching power supply
Wu et al. A low standby power primary-side regulated flyback controller with fast dynamic response
US20220123649A1 (en) Alternator and rectifier thereof
CN114583938A (en) Power supply control circuit and control method for switching power supply system
JP2007288973A (en) Positive-negative switching power supply apparatus
JPH114578A (en) Voltage converter device
US9923452B2 (en) Switched-mode power supply for powering a frequency converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060926