JP2003125582A - Power unit - Google Patents

Power unit

Info

Publication number
JP2003125582A
JP2003125582A JP2001316889A JP2001316889A JP2003125582A JP 2003125582 A JP2003125582 A JP 2003125582A JP 2001316889 A JP2001316889 A JP 2001316889A JP 2001316889 A JP2001316889 A JP 2001316889A JP 2003125582 A JP2003125582 A JP 2003125582A
Authority
JP
Japan
Prior art keywords
voltage
converter
factor correction
power factor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001316889A
Other languages
Japanese (ja)
Inventor
Hiroshi Usui
浩 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001316889A priority Critical patent/JP2003125582A/en
Publication of JP2003125582A publication Critical patent/JP2003125582A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/10Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Abstract

PROBLEM TO BE SOLVED: To sharply reduce the noise of a power unit which has power factor improving function. SOLUTION: A power factor improving converter PFC 5 sets the ripple voltage in the frequency of AC power appearing in the output voltage to a DC-DC converter 6 to 10 Vp-p or higher, whereby the DC-DC converter 6 changes its oscillation frequency, according to the ripple voltage contained in the DC voltage from the power factor improving converter PFC 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、力率改善機能を有
する電源装置に関し、特に、大幅なノイズの低減を可能
とする電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device having a power factor improving function, and more particularly to a power supply device capable of significantly reducing noise.

【0002】[0002]

【従来の技術】従来、電源装置としては、図15に示す
ように、交流電源を入力して直流を出力するアクティブ
型力率改善コンバータと、このアクティブ型力率改善コ
ンバータからの直流出力を入力して別の直流を出力する
DC−DCコンバータとを備えたものが知られている。
2. Description of the Related Art Conventionally, as a power supply device, as shown in FIG. 15, an active power factor correction converter for inputting an AC power supply and outputting direct current, and a DC output from this active power factor correction converter are input. There is known a DC-DC converter that outputs another direct current.

【0003】ここで、図15に示す従来の電源装置の動
作について説明する。交流電源1が電源装置に印加され
ると、交流電源1から供給される正弦波電圧がフィルタ
2を通過し、整流器3で全波整流されてフィルタ4を通
過し、力率改善コンバータPFC5に全波整流波形が供
給される。このとき、フィルタ2,4は、電源装置から
交流電源1側に漏洩するノイズ成分を除去している。
Now, the operation of the conventional power supply device shown in FIG. 15 will be described. When the AC power supply 1 is applied to the power supply device, the sine wave voltage supplied from the AC power supply 1 passes through the filter 2, is full-wave rectified by the rectifier 3 and passes through the filter 4, and is transmitted to the power factor correction converter PFC5. Wave rectified waveform is provided. At this time, the filters 2 and 4 remove noise components leaking from the power supply device to the AC power supply 1 side.

【0004】初めに、臨界検出用巻線61bの一端がG
NDに接続されており、その他端が抵抗60を介してコ
ンパレータ54の+入力端子に入力され、同時に、コン
パレータ54の−入力端子に第1の基準電圧53が入力
されている。コンパレータ54では、両入力電圧が比較
され、コンパレータ54からローレベルのセット信号が
フリップフロップ59に出力される。フリップフロップ
59はコンパレータ54からのセット信号に応じてセッ
トされ、Q出力端子からハイレベルの駆動信号が出力さ
れてスイッチング素子62がオン制御される。スイッチ
ング素子62がオンすると、フィルタ4から主巻線61
a,スイッチング素子62のドレイン−ソース、電流検
出用抵抗63を介してGNDへとスイッチング電流が流
れ、チョークコイル61にエネルギーが蓄えられる。
First, one end of the criticality detection winding 61b is G
It is connected to ND, and the other end is input to the + input terminal of the comparator 54 via the resistor 60, and at the same time, the first reference voltage 53 is input to the − input terminal of the comparator 54. In the comparator 54, both input voltages are compared, and the low level set signal is output from the comparator 54 to the flip-flop 59. The flip-flop 59 is set according to the set signal from the comparator 54, a high-level drive signal is output from the Q output terminal, and the switching element 62 is on-controlled. When the switching element 62 is turned on, the filter 4 moves to the main winding 61.
A, a switching current flows to GND through the drain-source of the switching element 62 and the current detection resistor 63, and energy is stored in the choke coil 61.

【0005】このとき、スイッチング素子62に流れる
スイッチング電流は、スイッチング素子62のソース−
GND間に設けられた電流検出用抵抗63により電圧に
変換されてコンパータ56の+入力端子に入力され、コ
ンパータ56で乗算器55から出力される電流目標値V
mと比較される。
At this time, the switching current flowing through the switching element 62 is the source-source of the switching element 62.
A current target value V output from the multiplier 55 in the comparator 56 after being converted into a voltage by the current detection resistor 63 provided between the GNDs and input to the + input terminal of the comparator 56.
compared with m.

【0006】スイッチング電流が電流目標値Vmに達す
ると、コンパレータ56からハイレベルのリセット信号
がフリップフロップ59に出力される。フリップフロッ
プ59はコンパレータ56からのリセット信号に応じて
リセットされ、Q出力端子から出力されていたハイレベ
ルの駆動信号がローレベルに切り替わりスイッチング素
子62がオフ制御される。スイッチング素子62がオフ
すると、チョークコイル61に蓄えられていたエネルギ
ーとフィルタ4から供給される電圧とが合成され、整流
ダイオード64を通して出力コンデンサ65に充電され
る。この結果、出力コンデンサ65には、フィルタ4か
ら供給された全波整流波形のピーク値より高く昇圧され
た電圧が出力される。
When the switching current reaches the current target value Vm, the comparator 56 outputs a high-level reset signal to the flip-flop 59. The flip-flop 59 is reset in response to the reset signal from the comparator 56, the high level drive signal output from the Q output terminal is switched to the low level, and the switching element 62 is off-controlled. When the switching element 62 is turned off, the energy stored in the choke coil 61 and the voltage supplied from the filter 4 are combined, and the output capacitor 65 is charged through the rectifying diode 64. As a result, the output capacitor 65 outputs a voltage boosted higher than the peak value of the full-wave rectified waveform supplied from the filter 4.

【0007】コンデンサ65からの電圧は抵抗66,6
7によって分圧されてオペアンプ57に入力され、オペ
アンプ57により第2の基準電圧58と比較され、この
誤差信号が乗算器55に供給される。フィルタ4からの
全波整流波形は抵抗51,52により分圧されて乗算器
55に入力され、乗算器55により全波整流波形とこの
誤差信号が乗算され、スイッチング電流の電流目標値V
mとしてコンパレータ56の−入力端子へ供給される。
The voltage from the condenser 65 is the resistance 66, 6
The voltage is divided by 7 and input to the operational amplifier 57, compared with the second reference voltage 58 by the operational amplifier 57, and this error signal is supplied to the multiplier 55. The full-wave rectified waveform from the filter 4 is divided by the resistors 51 and 52 and input to the multiplier 55. The multiplier 55 multiplies the full-wave rectified waveform and this error signal to obtain the target current value V of the switching current.
m is supplied to the-input terminal of the comparator 56.

【0008】次に、チョークコイル61に蓄えられてい
たエネルギーの放出が終了すると、臨界検出用巻線61
bの電圧が反転する。この電圧は第1の基準電圧53と
コンパレータ54により比較され、コンパレータ54か
らローレベルのセット信号がフリップフロップ59に出
力される。この結果、コンパレータ54からのセット信
号に応じてフリップフロップ59がセットされ、再び駆
動信号がスイッチング素子62に入力されてオン制御さ
れる。以後、このような動作の繰り返しにより力率改善
コンバータPFC5の出力コンデンサ65の出力電圧は
一定に保たれる。同時に、交流電源1の電流が交流電源
1の電圧に追従した正弦波電流波形となる。
Next, when the release of the energy stored in the choke coil 61 is completed, the criticality detection winding 61 is formed.
The voltage of b is inverted. This voltage is compared with the first reference voltage 53 by the comparator 54, and the comparator 54 outputs a low level set signal to the flip-flop 59. As a result, the flip-flop 59 is set according to the set signal from the comparator 54, and the drive signal is input again to the switching element 62 to be turned on. After that, the output voltage of the output capacitor 65 of the power factor correction converter PFC5 is kept constant by repeating such operations. At the same time, the current of the AC power supply 1 has a sinusoidal current waveform that follows the voltage of the AC power supply 1.

【0009】[0009]

【発明が解決しようとする課題】上述したように、力率
改善機能を有する電源装置では、力率改善コンバータP
FC5の出力側にDC−DCコンバータ6が接続されて
いる。このため、1つの電源装置でありながら2つのス
イッチング電源回路が直列に接続されていることにな
る。それぞれのスイッチング電源回路は、その扱うエネ
ルギー量が大きくスイッチングノイズが発生し易い。
As described above, in the power supply device having the power factor improving function, the power factor improving converter P is used.
The DC-DC converter 6 is connected to the output side of the FC5. For this reason, two switching power supply circuits are connected in series although they are one power supply device. Each switching power supply circuit handles a large amount of energy and is prone to generate switching noise.

【0010】しかも、この種の電源装置では、スイッチ
ング電源回路が2回路も存在するので、電源装置の全体
が発生するノイズが大きくなるので、各国のノイズ規格
に準拠するために多くのノイズ対策を行う必要がある。
個々のノイズ対策としては、入出力端子の直前にフィル
タを追加したり、スイッチングスピードを遅くて電圧変
化率dv/dtを緩やかにするなどの対策が行われてい
る。
Moreover, in this type of power supply device, since there are two switching power supply circuits, the noise generated by the entire power supply device becomes large, so many noise countermeasures are taken in order to comply with the noise standards of each country. There is a need to do.
As measures against individual noises, measures such as adding a filter immediately before the input / output terminal or slowing the switching speed to make the voltage change rate dv / dt gentle are taken.

【0011】従来の電源装置は、このようなノイズ対策
を実施していたので、部品の追加がコストアップの要因
になっていた。同時に、スイッチング損失の増大を招
き、変換効率の低下や装置の大型化を強いていた。本発
明は、上記に鑑みてなされたもので、その目的として
は、力率改善機能を有する電源装置の大幅なノイズの低
減を可能とするものである。
Since the conventional power supply device has taken such measures against noise, the addition of parts has been a factor of cost increase. At the same time, it causes an increase in switching loss, forcing a decrease in conversion efficiency and an increase in the size of the device. The present invention has been made in view of the above, and an object of the present invention is to significantly reduce noise in a power supply device having a power factor improving function.

【0012】[0012]

【課題を解決するための手段】請求項1記載の発明は、
上記課題を解決するため、交流電源を入力して直流電圧
に変換して出力する力率改善コンバータと、この力率改
善コンバータからの直流電圧を別の直流電圧に変換して
出力するDC−DCコンバータとを備えた電源装置であ
って、前記力率改善コンバータは、前記DC−DCコン
バータへの出力電圧に現れる交流電源の周波数における
リップル電圧を10Vp−p以上に設定するリップル電
圧設定手段を備え、前記DC−DCコンバータは、前記
力率改善コンバータからの直流電圧に含まれるリップル
電圧に応じて発振周波数が変動することを要旨とする。
The invention according to claim 1 is
In order to solve the above problems, a power factor correction converter that inputs an AC power source, converts it into a DC voltage and outputs it, and a DC-DC that converts a DC voltage from this power factor correction converter into another DC voltage and outputs it. A power supply device including a converter, wherein the power factor correction converter includes ripple voltage setting means for setting a ripple voltage at a frequency of an AC power source appearing in an output voltage to the DC-DC converter to 10 Vp-p or more. The gist of the DC-DC converter is that the oscillation frequency changes according to the ripple voltage included in the DC voltage from the power factor correction converter.

【0013】請求項2記載の発明は、上記課題を解決す
るため、交流電源からの全波整流波形をチョークコイル
を介して入力してスイッチング素子によりオンオフして
直流電圧に変換する力率改善コンバータと、この力率改
善コンバータからの直流電圧を別の直流電圧に変換して
出力するDC−DCコンバータとを備えた電源装置であ
って、前記力率改善コンバータは、前記DC−DCコン
バータへの出力電圧と基準電圧との差からなる誤差信号
の増幅ゲインを設定して出力する誤差信号増幅手段と、
前記交流電源からの全波整流波形と前記誤差信号増幅手
段からの誤差信号とから全波整流波形と連動した電流目
標値を生成する電流目標値生成手段と、前記スイッチン
グ素子のオン期間に流れるスイッチング電流を検出して
電流検出値として出力するスイッチング電流検出手段
と、前記スイッチング電流検出手段からのスイッチング
電流の電流検出値が、前記電流目標値生成手段からの電
流目標値に達したときに前記スイッチング素子をオフす
るオフ制御手段とを備え、前記誤差信号増幅手段は、前
記DC−DCコンバータへの出力電圧に現れる前記交流
電源の周波数におけるリップル電圧を10Vp−p以上
になるように前記増幅ゲインを設定し、前記DC−DC
コンバータは、前記力率改善コンバータからの直流電圧
に含まれるリップル電圧に応じて発振周波数が変動する
ことを要旨とする。
In order to solve the above-mentioned problems, the invention as set forth in claim 2 is a power factor improving converter for inputting a full-wave rectified waveform from an AC power source through a choke coil, turning it on and off by a switching element, and converting it into a DC voltage. And a DC-DC converter that converts the DC voltage from the power factor correction converter into another DC voltage and outputs the converted DC voltage, wherein the power factor correction converter converts the DC voltage to the DC-DC converter. Error signal amplifying means for setting and outputting an amplification gain of the error signal consisting of the difference between the output voltage and the reference voltage;
Current target value generating means for generating a current target value linked with the full-wave rectified waveform from the full-wave rectified waveform from the AC power source and the error signal from the error signal amplification means, and switching that flows during the ON period of the switching element. Switching current detection means for detecting a current and outputting it as a current detection value, and the current detection value of the switching current from the switching current detection means, when the current target value from the current target value generation means reaches the current target value, the switching OFF control means for turning off the element, and the error signal amplification means adjusts the amplification gain so that the ripple voltage at the frequency of the AC power supply appearing in the output voltage to the DC-DC converter becomes 10 Vp-p or more. Set the DC-DC
The gist of the converter is that the oscillation frequency fluctuates according to the ripple voltage included in the DC voltage from the power factor correction converter.

【0014】請求項3記載の発明は、上記課題を解決す
るため、交流電源からの全波整流波形をチョークコイル
を介して入力してスイッチング素子によりオンオフして
直流電圧に変換する力率改善コンバータと、この力率改
善コンバータからの直流電圧を別の直流電圧に変換して
出力するDC−DCコンバータとを備えた電源装置であ
って、前記力率改善コンバータは、前記チョークコイル
に設けられた臨界検出用巻線に発生するリンギング電圧
が第1の基準電圧に達したときにセット信号を発生する
セット信号発生手段と、前記セット信号発生手段からの
セット信号に応じて前記スイッチング素子をオンするオ
ン制御手段と、前記セット信号発生手段からのセット信
号に応じて起動して所定の周波数を有する三角波信号を
発振する三角波発振手段と、前記DC−DCコンバータ
への出力電圧と基準電圧との差からなる誤差信号の増幅
ゲインを設定して出力する誤差信号増幅手段と、前記三
角波発振手段からの三角波信号の電圧値が、前記誤差信
号増幅手段からの誤差信号に達したときに前記スイッチ
ング素子をオフするオフ制御手段とを備え、前記誤差信
号増幅手段は、前記DC−DCコンバータへの出力電圧
に現れる前記交流電源の周波数におけるリップル電圧を
10Vp−p以上になるように前記増幅ゲインを設定
し、前記DC−DCコンバータは、前記力率改善コンバ
ータからの直流電圧に含まれるリップル電圧に応じて発
振周波数が変動することを要旨とする。
In order to solve the above-mentioned problems, a power factor correction converter for inputting a full-wave rectified waveform from an AC power source through a choke coil, turning it on and off by a switching element, and converting it into a DC voltage is provided. And a DC-DC converter that converts a DC voltage from the power factor correction converter into another DC voltage and outputs the converted DC voltage, wherein the power factor correction converter is provided in the choke coil. Set signal generating means for generating a set signal when the ringing voltage generated in the criticality detection winding reaches the first reference voltage, and turning on the switching element in response to the set signal from the set signal generating means. ON control means, and a triangular wave generator which is activated in response to the set signal from the set signal generating means to oscillate a triangular wave signal having a predetermined frequency. Means, an error signal amplifying means for setting and outputting an amplification gain of an error signal composed of a difference between an output voltage to the DC-DC converter and a reference voltage, and a voltage value of the triangular wave signal from the triangular wave oscillating means, OFF control means for turning off the switching element when the error signal from the error signal amplification means is reached, wherein the error signal amplification means has a frequency of the AC power supply appearing in an output voltage to the DC-DC converter. The amplification gain is set so that the ripple voltage at 10 Vp-p or more becomes, and the DC-DC converter changes the oscillation frequency according to the ripple voltage included in the DC voltage from the power factor correction converter. Use as a summary.

【0015】請求項4記載の発明は、上記課題を解決す
るため、前記DC−DCコンバータは、自励発振型DC
−DCコンバータ、電圧擬似共振型DC−DCコンバー
タ、電流共振型DC−DCコンバータ等の周波数制御型
DC−DCコンバータであることを要旨とする。
According to a fourth aspect of the invention, in order to solve the above-mentioned problems, the DC-DC converter is a self-excited oscillation type DC.
The gist is that it is a frequency control type DC-DC converter such as a DC converter, a voltage quasi-resonance type DC-DC converter, a current resonance type DC-DC converter.

【0016】請求項5記載の発明は、上記課題を解決す
るため、前記DC−DCコンバータは、周波数変調機能
を有したDC−DCコンバータあることを要旨とする。
In order to solve the above-mentioned problems, the fifth aspect of the present invention is characterized in that the DC-DC converter is a DC-DC converter having a frequency modulation function.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態に係る電源装置の構成を示す図である。図1を参照し
て、電源装置の構成について説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1 is a diagram showing a configuration of a power supply device according to a first embodiment of the present invention. The configuration of the power supply device will be described with reference to FIG.

【0018】図1において、交流電源1からフィルタ2
に正弦波電圧が供給されており、フィルタ2を通過した
正弦波電圧は整流器3で全波整流されてフィルタ4を通
過し、フィルタ4からの全波整流波形が力率改善コンバ
ータPFC5に供給される。フィルタ2,4は、電源装
置から交流電源1側に漏洩するノイズ成分を除去する。
In FIG. 1, an AC power source 1 to a filter 2
The sine wave voltage that has passed through the filter 2 is full-wave rectified by the rectifier 3 and passes through the filter 4, and the full-wave rectified waveform from the filter 4 is supplied to the power factor correction converter PFC5. It The filters 2 and 4 remove noise components leaking from the power supply device to the AC power supply 1 side.

【0019】力率改善コンバータPFC5の直流出力
は、DC−DCコンバータ6に入力されており、DC−
DCコンバータ6は力率改善コンバータPFC5から入
力された直流電圧を別の直流電圧に変換して出力端子7
a、7bから出力する。また、フィルタ2,4は、図2
に示すπ型ノーマルモードフィルタ、図3に示す最も簡
単なノーマルモードフィルタ、図4に示すノーマルモー
ドフィルタ+コモンモードフィルタなどから構成されて
いて、省略することも可能である。
The DC output of the power factor correction converter PFC5 is input to the DC-DC converter 6, and DC-
The DC converter 6 converts the DC voltage input from the power factor correction converter PFC5 into another DC voltage and outputs it to the output terminal 7
Output from a and 7b. The filters 2 and 4 are shown in FIG.
The π-type normal mode filter shown in FIG. 3, the simplest normal mode filter shown in FIG. 3, the normal mode filter + common mode filter shown in FIG. 4 and the like can be omitted.

【0020】次に、力率改善コンバータPFC5の構成
について詳細に説明する。
Next, the structure of the power factor correction converter PFC5 will be described in detail.

【0021】力率改善コンバータPFC5は、チョーク
コイル61の主巻線61a、スイッチング素子62、整
流ダイオード64、出力コンデンサ65からなる昇圧チ
ョッパ回路を基本的な構成として有している。チョーク
コイル61には、主巻線61aと臨界検出用巻線61b
が設けられている。主巻線61aの一端はフィルタ4の
一方の出力端子と抵抗51に接続されており、主巻線6
1aの他端はスイッチング素子62のドレインと整流ダ
イオード64のアノードに接続されている。また、臨界
検出用巻線61bの一端は抵抗60を介してコンパレー
タ54の+入力端子に接続されており、臨界検出用巻線
61bの他端はGNDに接続されている。上述した整流
ダイオード64のカソードは出力コンデンサ65の一端
とDC−DCコンバータ6の入力端子5aに接続されて
いる。
The power factor correction converter PFC5 has, as a basic configuration, a boost chopper circuit composed of a main winding 61a of a choke coil 61, a switching element 62, a rectifying diode 64, and an output capacitor 65. The choke coil 61 includes a main winding 61a and a criticality detection winding 61b.
Is provided. One end of the main winding 61a is connected to one output terminal of the filter 4 and the resistor 51.
The other end of 1a is connected to the drain of the switching element 62 and the anode of the rectifying diode 64. Further, one end of the criticality detection winding 61b is connected to the + input terminal of the comparator 54 via the resistor 60, and the other end of the criticality detection winding 61b is connected to GND. The cathode of the rectifying diode 64 described above is connected to one end of the output capacitor 65 and the input terminal 5 a of the DC-DC converter 6.

【0022】次に、力率改善コンバータPFC5の制御
系の構成について説明する。コンパレータ54の+入力
端子は、抵抗60、臨界検出用巻線61bを介してGN
Dに接続されている。また、コンパレータ54の−入力
端子には第1の基準電圧53が入力されている。このコ
ンパレータ54では、両入力電圧が比較され、+入力端
子に入力されている臨界検出用巻線61bに生じた電圧
が第1の基準電圧53よりも低い場合に、ローレベルの
セット信号をフリップフロップ59のセット端子に出力
する。
Next, the structure of the control system of the power factor correction converter PFC5 will be described. The + input terminal of the comparator 54 is connected to the GN via the resistor 60 and the criticality detection winding 61b.
Connected to D. The first reference voltage 53 is input to the-input terminal of the comparator 54. The comparator 54 compares both input voltages, and when the voltage generated in the criticality detection winding 61b input to the + input terminal is lower than the first reference voltage 53, a low level set signal is flip-flopted. It is output to the set terminal of the switch 59.

【0023】フリップフロップ59のセット入力端子に
は、コンパレータ54の出力端子が接続されており、リ
セット入力端子にはコンパレータ56の出力端子が接続
されており、さらに、Q出力端子にはスイッチング素子
62のゲート端子が接続されている。このフリップフロ
ップ59では、ローレベルのセット信号がコンパレータ
54から入力した場合に、ハイレベルの駆動信号をQ出
力端子に出力する。また、ハイレベルのリセット信号が
コンパレータ56から入力した場合に、Q出力端子にロ
ーレベルを出力する。
The set input terminal of the flip-flop 59 is connected to the output terminal of the comparator 54, the reset input terminal is connected to the output terminal of the comparator 56, and the Q output terminal is connected to the switching element 62. The gate terminal of is connected. The flip-flop 59 outputs a high level drive signal to the Q output terminal when a low level set signal is input from the comparator 54. When a high level reset signal is input from the comparator 56, a low level is output to the Q output terminal.

【0024】オペアンプ57の−入力端子にはコンデン
サ65の端子間電圧が抵抗66,67によって分圧され
て入力されており、+入力端子には第2の基準電圧58
が入力されており、さらに、オペアンプ57の−入力端
子と出力端子との間に可変抵抗68が接続されている。
オペアンプ57は、抵抗66,67,可変抵抗68によ
り増幅ゲインが設定されており、コンデンサ65の出力
電圧に対応する分圧電圧と第2の基準電圧58との差か
らなる誤差信号の増幅ゲインを設定して増幅し、乗算器
55に供給される。
The voltage between the terminals of the capacitor 65 is divided by the resistors 66 and 67 and input to the-input terminal of the operational amplifier 57, and the second reference voltage 58 is input to the + input terminal.
Is input, and a variable resistor 68 is connected between the − input terminal and the output terminal of the operational amplifier 57.
The amplification gain of the operational amplifier 57 is set by the resistors 66 and 67 and the variable resistor 68, and the amplification gain of the error signal formed by the difference between the divided voltage corresponding to the output voltage of the capacitor 65 and the second reference voltage 58 is set. It is set, amplified, and supplied to the multiplier 55.

【0025】乗算器55の一方の入力端子にはフィルタ
4からの全波整流波形が抵抗51,52により分圧され
た電圧が入力され、他方の入力端子にはオペアンプ57
からの誤差信号が入力され、乗算器55により全波整流
波形とこの誤差信号が乗算され、全波整流波形と連動し
た電流目標値Vmとしてコンパレータ56の−入力端子
へ供給される。
A voltage obtained by dividing the full-wave rectified waveform from the filter 4 by the resistors 51 and 52 is input to one input terminal of the multiplier 55, and the operational amplifier 57 is input to the other input terminal.
The error signal from is input, the multiplier 55 multiplies the full-wave rectified waveform and this error signal, and the result is supplied to the-input terminal of the comparator 56 as the current target value Vm linked with the full-wave rectified waveform.

【0026】コンパレータ56の−入力端子には乗算器
55からスイッチング電流の電流目標値Vmが供給さ
れ、コンパレータ56の+入力端子には電流検出用抵抗
63が接続されており、スイッチング素子62がオン期
間にあるときのドレイン−ソース電流に対応する電圧が
電流検出値として入力されている。スイッチング電流が
全波整流波形と連動した電流目標値Vmに達すると、コ
ンパレータ56からハイレベルのリセット信号がフリッ
プフロップ59に出力される。
The current target value Vm of the switching current is supplied from the multiplier 55 to the-input terminal of the comparator 56, the current detection resistor 63 is connected to the + input terminal of the comparator 56, and the switching element 62 is turned on. The voltage corresponding to the drain-source current during the period is input as the current detection value. When the switching current reaches the current target value Vm linked with the full-wave rectified waveform, the comparator 56 outputs a high-level reset signal to the flip-flop 59.

【0027】次に、本発明の第1の実施の形態に係る電
源装置の動作について説明する。交流電源1が電源装置
に印加されると、交流電源1から供給される正弦波電圧
がフィルタ2を通過し、整流器3で全波整流されてフィ
ルタ4を通過し、力率改善コンバータPFC5に全波整
流波形が供給される。
Next, the operation of the power supply device according to the first embodiment of the present invention will be described. When the AC power supply 1 is applied to the power supply device, the sine wave voltage supplied from the AC power supply 1 passes through the filter 2, is full-wave rectified by the rectifier 3 and passes through the filter 4, and is transmitted to the power factor correction converter PFC5. Wave rectified waveform is provided.

【0028】(1)起動時の動作 初めに、コンパレータ54の+入力端子は、抵抗60、
臨界検出用巻線61bを介してGNDに接続された状態
になっており、同時に、コンパレータ54の−入力端子
に第1の基準電圧53が入力されている。コンパレータ
54では、両入力電圧が比較され、+入力端子の電圧の
方が低電位であるので、コンパレータ54からローレベ
ルのセット信号がフリップフロップ59に出力されてい
る。フリップフロップ59は、コンパレータ54からの
セット信号に応じてセットされ、図5に示すタイミング
t1のように、Q出力端子からハイレベルの駆動信号が
出力されてスイッチング素子62がオン制御される。
(1) Operation at Startup First, the + input terminal of the comparator 54 has a resistor 60,
It is in a state of being connected to GND through the criticality detection winding 61b, and at the same time, the first reference voltage 53 is input to the-input terminal of the comparator 54. In the comparator 54, both input voltages are compared, and the voltage at the + input terminal has a lower potential, so the comparator 54 outputs a low-level set signal to the flip-flop 59. The flip-flop 59 is set according to the set signal from the comparator 54, and a high-level drive signal is output from the Q output terminal to turn on the switching element 62 at timing t1 shown in FIG.

【0029】スイッチング素子62がオンすると、図5
に示すタイミングt1のように、スイッチング素子62
のドレイン電圧Vdは0V近くに低下する。そして、フ
ィルタ4から主巻線61a,スイッチング素子62のド
レイン−ソース、電流検出用抵抗63を介してGNDへ
とスイッチング電流が流れ、チョークコイル61にエネ
ルギーが蓄えられる。このとき、スイッチング素子62
に流れるスイッチング電流は、図5に示すように、スイ
ッチング素子62のソース−GND間に設けられた電流
検出用抵抗63により電圧Vsに変換されてコンパータ
56の+入力端子に入力され、コンパータ56で乗算器
55から出力される全波整流波形と連動した電流目標値
Vmと比較される。
When the switching element 62 is turned on, FIG.
As shown at timing t1 in FIG.
Drain voltage Vd of the device drops to near 0V. Then, a switching current flows from the filter 4 to the GND via the main winding 61a, the drain-source of the switching element 62, and the current detection resistor 63, and energy is stored in the choke coil 61. At this time, the switching element 62
As shown in FIG. 5, the switching current flowing in the voltage Vs is converted into a voltage Vs by the current detection resistor 63 provided between the source of the switching element 62 and GND, and is input to the + input terminal of the comparator 56. The current target value Vm linked with the full-wave rectified waveform output from the multiplier 55 is compared.

【0030】(2)電流目標値Vm オペアンプ57の−入力端子と出力端子の間には可変抵
抗68が設けられ、出力コンデンサ65からの出力電圧
は、抵抗66,67によって分圧されてオペアンプ57
の−入力端子に入力され、出力電圧の分圧値と第2の基
準電圧58との差からなる誤差信号に対して増幅ゲイン
を設定して増幅し、オペアンプ57から出力された誤差
信号が乗算器55に供給される。なお、図6に示す波形
Bは、オペアンプ57から出力された誤差信号を示して
いる。ここで、オペアンプ57の−入力端子と出力端子
の間に接続された可変抵抗68により力率改善コンバー
タPFC5の出力電圧の増幅ゲイン(フィードバックゲ
イン)が低下するように誤差信号の振幅レベルが調整さ
れる。
(2) Current target value Vm A variable resistor 68 is provided between the minus input terminal and the output terminal of the operational amplifier 57, and the output voltage from the output capacitor 65 is divided by the resistors 66 and 67 to obtain the operational amplifier 57.
Of the differential voltage value of the output voltage and the second reference voltage 58, which is input to the negative input terminal, is amplified and set with an amplification gain, and the error signal output from the operational amplifier 57 is multiplied. Is supplied to the container 55. The waveform B shown in FIG. 6 represents the error signal output from the operational amplifier 57. Here, the amplitude level of the error signal is adjusted so that the amplification gain (feedback gain) of the output voltage of the power factor correction converter PFC5 is reduced by the variable resistor 68 connected between the − input terminal and the output terminal of the operational amplifier 57. It

【0031】一方、フィルタ4からの全波整流波形は抵
抗51,52により分圧されて乗算器55に入力され
る。なお、図6に示す波形Aは、フィルタ4から出力さ
れる全波整流波形を示しており、商用電源の周波数の2
倍の周期となっている。乗算器55では、オペアンプ5
7からの誤差信号とフィルタ4からの全波整流波形を乗
算した電圧が生成され、全波整流波形と連動した電流目
標値Vmとしてコンパレータ56の−入力端子へ供給さ
れる。
On the other hand, the full-wave rectified waveform from the filter 4 is divided by the resistors 51 and 52 and input to the multiplier 55. The waveform A shown in FIG. 6 represents a full-wave rectified waveform output from the filter 4, which is 2 times the frequency of the commercial power source.
It is a double cycle. In the multiplier 55, the operational amplifier 5
A voltage obtained by multiplying the error signal from 7 and the full-wave rectified waveform from the filter 4 is generated, and is supplied to the-input terminal of the comparator 56 as the current target value Vm linked with the full-wave rectified waveform.

【0032】(3)スイッチング素子のオフ制御 図5に示すタイミングt2のように、スイッチング電流
の電流検出値が全波整流波形と連動した電流目標値Vm
に達すると、コンパレータ56からハイレベルのリセッ
ト信号がフリップフロップ59に出力される。フリップ
フロップ59はコンパレータ56からのリセット信号に
応じてリセットされ、Q出力端子から出力されていたハ
イレベルの駆動信号がローレベルに切り替わりスイッチ
ング素子62がオフ制御される。
(3) OFF control of switching element At the timing t2 shown in FIG. 5, the target current value Vm in which the detected current value of the switching current is linked with the full-wave rectified waveform
Then, the comparator 56 outputs a high-level reset signal to the flip-flop 59. The flip-flop 59 is reset in response to the reset signal from the comparator 56, the high level drive signal output from the Q output terminal is switched to the low level, and the switching element 62 is off-controlled.

【0033】スイッチング素子62がオフすると、チョ
ークコイル61に蓄えられていたエネルギーとフィルタ
4から供給される電圧とが合成され、整流ダイオード6
4を通して出力コンデンサ65に充電される。この結
果、出力コンデンサ65には、フィルタ4から供給され
た全波整流波形のピーク値より高く昇圧された電圧が出
力される。図7及び図6に示す波形Cは、力率改善コン
バータPFC5の出力端子5a,5b間の出力電圧の様
子を示す図である。この図のように、従来の力率改善コ
ンバータPFCからの出力電圧にはリップル電圧がなか
ったのに対して、本実施の形態における力率改善コンバ
ータPFC5からの出力電圧には略10Vp−pのリッ
プル電圧となっている。
When the switching element 62 is turned off, the energy stored in the choke coil 61 and the voltage supplied from the filter 4 are combined, and the rectifying diode 6
4, the output capacitor 65 is charged. As a result, the output capacitor 65 outputs a voltage boosted higher than the peak value of the full-wave rectified waveform supplied from the filter 4. The waveform C shown in FIGS. 7 and 6 is a diagram showing the state of the output voltage between the output terminals 5a and 5b of the power factor correction converter PFC5. As shown in this figure, the output voltage from the conventional power factor correction converter PFC has no ripple voltage, whereas the output voltage from the power factor correction converter PFC5 in the present embodiment is approximately 10 Vp-p. It has a ripple voltage.

【0034】(4)スイッチング素子のオン制御 次に、チョークコイル61に蓄えられていたエネルギー
の放出が終了すると、臨界検出用巻線61bにリンギン
グ電圧が発生し、臨界検出用巻線61bの電圧が反転す
る。この電圧は第1の基準電圧53とコンパレータ54
により比較され、タイミングt3において、コンパレー
タ54からローレベルのセット信号がフリップフロップ
59に出力される。この結果、コンパレータ54からの
セット信号に応じてフリップフロップ59がセットさ
れ、図5に示すタイミングt3のように、再び駆動信号
がスイッチング素子62に入力されてオン制御される。
(4) On-Control of Switching Element Next, when the energy stored in the choke coil 61 is released, a ringing voltage is generated in the criticality detection winding 61b, and the voltage of the criticality detection winding 61b is generated. Is reversed. This voltage is the first reference voltage 53 and the comparator 54.
And the low level set signal is output from the comparator 54 to the flip-flop 59 at the timing t3. As a result, the flip-flop 59 is set according to the set signal from the comparator 54, and the drive signal is input again to the switching element 62 and is turned on at timing t3 shown in FIG.

【0035】(5)増幅ゲイン(フィードバックゲイ
ン) 本実施の形態では、オペアンプ57の−入力端子と出力
端子の間に増幅ゲインを調整するための可変抵抗68を
接続しておき、出力コンデンサ65からの出力電圧は抵
抗66,67によって分圧されてオペアンプ57の−入
力端子に入力され、オペアンプ57により第2の基準電
圧58と比較される。オペアンプ57は、可変抵抗68
の調整値に応じて増幅ゲインが決まるので、オペアンプ
57の増幅ゲイン低下に応じて誤差信号が小さくなる。
交流電源の周波数がDC−DCコンバータへの出力電圧
に現れるリップル電圧を10Vp−p以上になるように
可変抵抗68を調整して増幅ゲインを設定し、小さい増
幅レベルの誤差信号が乗算器55に供給される。
(5) Amplification Gain (Feedback Gain) In this embodiment, a variable resistor 68 for adjusting the amplification gain is connected between the − input terminal and the output terminal of the operational amplifier 57, and the output capacitor 65 Output voltage is divided by resistors 66 and 67 and input to the-input terminal of the operational amplifier 57, and is compared with the second reference voltage 58 by the operational amplifier 57. The operational amplifier 57 has a variable resistor 68.
Since the amplification gain is determined according to the adjustment value of, the error signal decreases as the amplification gain of the operational amplifier 57 decreases.
The variable resistor 68 is adjusted to set the amplification gain so that the ripple voltage appearing in the output voltage to the DC-DC converter at the frequency of the AC power supply becomes 10 Vp-p or more, and an error signal of a small amplification level is sent to the multiplier 55. Supplied.

【0036】一方、乗算器55では誤差信号と全波整流
波形を乗算して全波整流波形と連動した電流目標値Vm
を生成しているので、電流目標値Vmには商用電源の周
波数の2倍の周期の電圧が必ず生じている。この結果、
力率改善コンバータPFC5の出力電圧に、従来の電源
装置と比較して大きなリップル電圧が発生する。以後、
このような動作の繰り返しにより、力率改善コンバータ
PFC5の出力コンデンサ65における出力電圧は、リ
ップル電圧を有しながら平均電圧が一定に保たれる。同
時に、交流電源1の電流が交流電源1の電圧に追従した
正弦波電流波形となる。
On the other hand, the multiplier 55 multiplies the error signal by the full-wave rectified waveform to obtain the current target value Vm linked with the full-wave rectified waveform.
Is generated, a voltage having a cycle twice the frequency of the commercial power supply always occurs in the target current value Vm. As a result,
A large ripple voltage is generated in the output voltage of the power factor correction converter PFC5 as compared with the conventional power supply device. After that,
By repeating such operations, the average voltage of the output voltage of the output capacitor 65 of the power factor correction converter PFC5 is kept constant while having the ripple voltage. At the same time, the current of the AC power supply 1 has a sinusoidal current waveform that follows the voltage of the AC power supply 1.

【0037】次に、本発明の第1の実施の形態に係る電
源装置による効果について説明する。本実施の形態によ
れば、オペアンプ57の−入力端子と出力端子の間に可
変抵抗68を設けて力率改善コンバータPFC5の出力
電圧の増幅ゲイン(フィードバックゲイン)を大幅に下
げ、力率改善コンバータPFC5の出力電圧に大きなリ
ップル電圧を発生させているので、可変抵抗68を程よ
く調整することで、出力電圧リップルを10Vp−p以
上に設定することができ、この結果、次のような効果が
現れる。
Next, effects of the power supply device according to the first embodiment of the present invention will be described. According to the present embodiment, the variable resistor 68 is provided between the negative input terminal and the output terminal of the operational amplifier 57, and the amplification gain (feedback gain) of the output voltage of the power factor correction converter PFC5 is significantly reduced, and the power factor correction converter is provided. Since a large ripple voltage is generated in the output voltage of the PFC 5, the output voltage ripple can be set to 10 Vp-p or more by appropriately adjusting the variable resistor 68, and as a result, the following effects appear. .

【0038】DC−DCコンバータ6として、例えば図
8に示すように、入力電圧に応じてスイッチング周波数
が変動する自励フライバック方式のコンバータを用いる
こととする。力率改善コンバータPFC5の出力電圧が
上述したようなリップル電圧を有しているため、すなわ
ち、DC−DCコンバータ6の入力電圧が変化している
ため、このDC−DCコンバータ6のスイッチング周波
数は大きく変動する。この結果、DC−DCコンバータ
6から発生されるノイズの周波数成分が特定の周波数に
集中せずに分散される。
As the DC-DC converter 6, for example, as shown in FIG. 8, a self-excited flyback converter whose switching frequency fluctuates according to an input voltage is used. Since the output voltage of the power factor correction converter PFC5 has the ripple voltage as described above, that is, the input voltage of the DC-DC converter 6 changes, the switching frequency of the DC-DC converter 6 is large. fluctuate. As a result, the frequency components of the noise generated from the DC-DC converter 6 are dispersed without being concentrated at a specific frequency.

【0039】ところで、電子機器から発生するノイズ
は、国際規格のCISPRにより規制されており、特
に、ノイズ測定の際に用いられるレシーバーの帯域幅
は、9kHzと決められている。そこで、力率改善コン
バータPFC5の出力電圧にリップル電圧を発生させ、
DC−DCコンバータ6の入力電圧を変化させること
で、DC−DCコンバータ6のスイッチング周波数の変
動帯域を9kHz以上に分散することができ、ノイズを
大幅に削減することができる。
By the way, the noise generated from electronic equipment is regulated by the international standard CISPR, and in particular, the bandwidth of the receiver used for noise measurement is determined to be 9 kHz. Therefore, a ripple voltage is generated in the output voltage of the power factor correction converter PFC5,
By changing the input voltage of the DC-DC converter 6, the fluctuation band of the switching frequency of the DC-DC converter 6 can be dispersed to 9 kHz or more, and noise can be significantly reduced.

【0040】(適用例1)図8は、本発明の第1の実施
の形態に係る電源装置のDC−DCコンバータ6に適用
可能な自励フライバック方式のDC−DCコンバータ1
6を示す図である。ここで、図8を参照して、自励フラ
イバック方式のDC−DCコンバータ16の動作につい
て説明する。力率改善コンバータPFC5の出力端子5
a,5bが、DC−DCコンバータ16の入力端子16
a,16bにそれぞれ接続され、力率改善コンバータP
FC5の出力電圧がDC−DCコンバータ16の入力電
圧Viとなって供給される。
Application Example 1 FIG. 8 is a self-excited flyback DC-DC converter 1 applicable to the DC-DC converter 6 of the power supply device according to the first embodiment of the present invention.
It is a figure which shows 6. Here, the operation of the self-excited flyback DC-DC converter 16 will be described with reference to FIG. Output terminal 5 of power factor correction converter PFC5
a and 5b are input terminals 16 of the DC-DC converter 16
a and 16b, respectively, and a power factor correction converter P
The output voltage of FC5 is supplied as the input voltage Vi of the DC-DC converter 16.

【0041】まず、入力電圧Viから起動用抵抗R6、
抵抗R7、コンデンサC4、補助巻線P2、電流検出抵
抗R3の経路でコンデンサC4に充電電流が流れる。コ
ンデンサC4の電圧がスイッチング素子Q1の閾値Vt
hに達すると、スイッチング素子Q1がオンして1次巻
線P1に電圧が印加される。1次巻線P1に電圧が印加
されると、補助巻線P2に帰還電圧が発生してコンデン
サC4の電圧に足され、スイッチング素子Q1を急速に
ターンオンさせる。
First, from the input voltage Vi, the starting resistor R6,
A charging current flows through the capacitor C4 through the route of the resistor R7, the capacitor C4, the auxiliary winding P2, and the current detection resistor R3. The voltage of the capacitor C4 is the threshold value Vt of the switching element Q1.
When it reaches h, the switching element Q1 is turned on and a voltage is applied to the primary winding P1. When a voltage is applied to the primary winding P1, a feedback voltage is generated in the auxiliary winding P2 to be added to the voltage of the capacitor C4, and the switching element Q1 is rapidly turned on.

【0042】1次巻線P1の電流は時間経過とともに上
昇してトランスT1にエネルギーが蓄えられる。電流検
出抵抗R3で検出された電圧とコンデンサC3のバイア
ス電圧の合成値が制御トランジスタQ2のVbe(Vt
h)電圧に達すると制御トランジスタQ2がオンしてス
イッチング素子Q1をターンオフさせる。
The current of the primary winding P1 rises with the lapse of time, and energy is stored in the transformer T1. The combined value of the voltage detected by the current detection resistor R3 and the bias voltage of the capacitor C3 is Vbe (Vt of the control transistor Q2.
h) When the voltage is reached, the control transistor Q2 is turned on and the switching element Q1 is turned off.

【0043】スイッチング素子Q1がターンオフする
と、トランスT1に蓄えられたエネルギーが2次巻線S
からダイオードD21、コンデンサC21により整流平
滑されて出力される。トランスT1に蓄えられたエネル
ギーの放出が終了すると、トランスT1の各巻線にリン
ギング電圧が発生する。そして、補助巻線P2に発生し
たこのリンギング電圧で再びスイッチング素子Q1がタ
ーンオンする。以後、この動作の繰り返しにより発振動
作が継続する。
When the switching element Q1 is turned off, the energy stored in the transformer T1 is transferred to the secondary winding S.
Is rectified and smoothed by the diode D21 and the capacitor C21 and output. When the release of the energy stored in the transformer T1 ends, a ringing voltage is generated in each winding of the transformer T1. Then, the ringing voltage generated in the auxiliary winding P2 turns on the switching element Q1 again. After that, the oscillation operation is continued by repeating this operation.

【0044】出力電圧Voは、2次側の電圧検出回路1
7により検出され、フォトカプラPC1によりその誤差
信号が1次側に伝えられる。この誤差信号によりフォト
カプラPC1のトランジスタ側が制御されて、コンデン
サC3の電圧が調整される。コンデンサC3に充電され
る電圧によってスイッチング素子Q1がオフするタイミ
ングが制御されて出力電圧が一定になる。
The output voltage Vo is the voltage detection circuit 1 on the secondary side.
7 and the error signal is transmitted to the primary side by the photocoupler PC1. This error signal controls the transistor side of the photocoupler PC1 to adjust the voltage of the capacitor C3. The voltage charged in the capacitor C3 controls the timing at which the switching element Q1 is turned off, and the output voltage becomes constant.

【0045】さて、このDC−DCコンバータ16で
は、トランスT1の1次巻線P1と2次巻線Sの巻き数
比と入力電圧Viと出力電圧Voによって固有の発振周
波数が決定される。一般的な自励フライバック方式のコ
ンバータでも、入力電圧が10V変動することにより、
スイッチング周波数が数kHz変動する。そして、スイ
ッチング周波数の帯域幅は、一般に10kHz程度の帯
域幅を持っているため、スイッチング周波数の帯域が9
kHzより広がり、ノイズ測定に用いるレシーバのフィ
ルタの帯域外に出ることになり、ノイズの周波数成分を
このレシーバの測定帯域外に分散することができる。
In the DC-DC converter 16, the peculiar oscillation frequency is determined by the turns ratio of the primary winding P1 and the secondary winding S of the transformer T1, the input voltage Vi and the output voltage Vo. Even in a general self-excited flyback converter, the input voltage fluctuates by 10V,
The switching frequency fluctuates by several kHz. Since the bandwidth of the switching frequency generally has a bandwidth of about 10 kHz, the bandwidth of the switching frequency is 9
It spreads beyond kHz and goes out of the band of the filter of the receiver used for noise measurement, and the frequency component of noise can be dispersed outside the band of measurement of this receiver.

【0046】従って、力率改善コンバータPFC5の出
力電圧を入力電圧ViとするDC−DCコンバータ16
においては、入力電圧Viのリップル電圧の変動に応じ
てスイッチング周波数が大きく変化するので、DC−D
Cコンバータ16のスイッチング周波数の変動帯域を9
kHz以上に分散することができ、ノイズ低減に大幅な
効果が得られる。
Therefore, the DC-DC converter 16 having the output voltage of the power factor correction converter PFC5 as the input voltage Vi
In the case of DC-D, since the switching frequency greatly changes according to the fluctuation of the ripple voltage of the input voltage Vi.
The fluctuation band of the switching frequency of the C converter 16 is 9
Since it can be dispersed at a frequency of not less than kHz, a great effect can be obtained in reducing noise.

【0047】(適用例2)図9は、本発明の第1の実施
の形態に係る電源装置のDC−DCコンバータ6に適用
可能な電圧擬似共振型のDC−DCコンバータ26を示
す図である。ここで、図9を参照して、電圧擬似共振型
のDC−DCコンバータ26の動作について説明する。
力率改善コンバータPFC5の出力端子5a,5bが、
DC−DCコンバータ26の入力端子26a,26bに
それぞれ接続され、力率改善コンバータPFC5の出力
電圧がDC−DCコンバータ26の入力電圧Viとなっ
て供給される。
Application Example 2 FIG. 9 is a diagram showing a voltage quasi-resonant type DC-DC converter 26 applicable to the DC-DC converter 6 of the power supply device according to the first embodiment of the present invention. . Here, the operation of the voltage quasi-resonant type DC-DC converter 26 will be described with reference to FIG.
The output terminals 5a and 5b of the power factor correction converter PFC5 are
The output voltage of the power factor correction converter PFC5 is supplied as the input voltage Vi of the DC-DC converter 26, which is connected to the input terminals 26a and 26b of the DC-DC converter 26, respectively.

【0048】まず、発振器OSCから出力されるパルス
によりフリップフロップFFがセットされスイッチング
素子Q1がターンオンする。スイッチング素子Q1がオ
ンすると、スイッチング電流は時間の経過とともに増加
する。スイッチング電流は、電流検出抵抗R2により電
圧変換され、2次側からの誤差信号と抵抗R1とコンデ
ンサC1により合成され基準電圧ES1とコンパレータ
COMP1にて比較される。
First, the flip-flop FF is set by the pulse output from the oscillator OSC and the switching element Q1 is turned on. When the switching element Q1 turns on, the switching current increases with the passage of time. The switching current is converted into a voltage by the current detection resistor R2, combined with the error signal from the secondary side by the resistor R1 and the capacitor C1, and compared with the reference voltage ES1 by the comparator COMP1.

【0049】スイッチング電流と誤差信号の合成値が基
準電圧ES1に達すると、コンパレータCOMP1の出
力がハイレベルになりフリップフロップFFをリセット
して出力Q1をターンオフする。フリップフロップFF
の出力Q1がターンオフすると、トランスT1に蓄えら
れたエネルギーが2次巻線SからダイオードD21、コ
ンデンサC21により整流平滑されて出力される。
When the combined value of the switching current and the error signal reaches the reference voltage ES1, the output of the comparator COMP1 becomes high level, the flip-flop FF is reset and the output Q1 is turned off. Flip flop FF
When the output Q1 is turned off, the energy stored in the transformer T1 is rectified and smoothed by the diode D21 and the capacitor C21 from the secondary winding S and output.

【0050】トランスT1に蓄えられたエネルギーの放
出が終了すると、トランスT1の各巻線にリンギング電
圧が発生する。補助巻線P2に発生したこのリンギング
電圧をコンパレータCOMP2で基準電圧ES2と比較
する。すなわち、リンギング電圧の発生を検知してフリ
ップフロップFFをセットし、スイッチング素子Q1を
再びターンオンさせる。以後、この動作の繰り返しによ
り発振動作が継続する。出力電圧は、2次側の電圧検出
回路27により検出され、フォトカプラPC1によりそ
の誤差信号が1次側に伝えられる。この誤差信号により
フォトカプラPC1のトランジスタ側が制御されて、抵
抗R1、コンデンサC1によりスイッチング電流の検出
電圧と合成されて、スイッチング素子Q1のオフタイミ
ングが制御され出力電圧が一定になる。
When the discharge of the energy stored in the transformer T1 is completed, a ringing voltage is generated in each winding of the transformer T1. The ringing voltage generated in the auxiliary winding P2 is compared with the reference voltage ES2 by the comparator COMP2. That is, the generation of the ringing voltage is detected, the flip-flop FF is set, and the switching element Q1 is turned on again. After that, the oscillation operation is continued by repeating this operation. The output voltage is detected by the voltage detection circuit 27 on the secondary side, and the error signal is transmitted to the primary side by the photocoupler PC1. The transistor side of the photocoupler PC1 is controlled by this error signal and is combined with the detection voltage of the switching current by the resistor R1 and the capacitor C1 to control the off timing of the switching element Q1 and make the output voltage constant.

【0051】さて、このDC−DCコンバータ26で
も、トランスT1の1次巻線P1と2次巻線Sの巻き数
比と入力電圧Viと出力電圧Vo、および、トランスT
1のインダクタンスLとコンデンサC2による擬似共振
周波数によって固有の発振周波数が決定される。従っ
て、力率改善コンバータPFC5の出力電圧を入力電圧
ViとするDC−DCコンバータ26においては、入力
電圧Viのリップル電圧の変動に応じてスイッチング周
波数が大きく変化するので、DC−DCコンバータ26
のスイッチング周波数の変動帯域を9kHz以上に分散
することができ、ノイズ低減に大幅な効果が得られる。
Also in this DC-DC converter 26, the winding number ratio of the primary winding P1 and the secondary winding S of the transformer T1, the input voltage Vi and the output voltage Vo, and the transformer T1.
The intrinsic oscillation frequency is determined by the quasi-resonant frequency due to the inductance L of 1 and the capacitor C2. Therefore, in the DC-DC converter 26 that uses the output voltage of the power factor correction converter PFC5 as the input voltage Vi, the switching frequency greatly changes according to the fluctuation of the ripple voltage of the input voltage Vi, and thus the DC-DC converter 26.
The fluctuation band of the switching frequency can be dispersed to 9 kHz or more, and a great effect can be obtained in noise reduction.

【0052】(適用例3)図10は、本発明の第1の実
施の形態に係る電源装置のDC−DCコンバータ6に適
用可能な周波数変調機能を有するDC−DCコンバータ
36を示す図である。ここで、図10を参照して、周波
数変調機能を有するDC−DCコンバータ36の動作に
ついて説明する。力率改善コンバータPFC5の出力端
子5a,5bが、DC−DCコンバータ36の入力端子
36a,36bにそれぞれ接続され、力率改善コンバー
タPFC5の出力電圧がDC−DCコンバータ36の入
力電圧Viとなって供給される。
(Application Example 3) FIG. 10 is a diagram showing a DC-DC converter 36 having a frequency modulation function, which is applicable to the DC-DC converter 6 of the power supply device according to the first embodiment of the present invention. . Here, the operation of the DC-DC converter 36 having the frequency modulation function will be described with reference to FIG. The output terminals 5a and 5b of the power factor correction converter PFC5 are connected to the input terminals 36a and 36b of the DC-DC converter 36, respectively, and the output voltage of the power factor correction converter PFC5 becomes the input voltage Vi of the DC-DC converter 36. Supplied.

【0053】まず、発振器OSCから出力されるパルス
により常にスイッチング素子Q1のオンタイミングを決
定する。スイッチング素子Q1がオンすると、スイッチ
ング電流は時間の経過とともに増加する。スイッチング
電流は、電流検出抵抗R6により電圧変換され、2次側
からの誤差信号とコンパレータCOMP1により比較さ
れる。
First, the ON timing of the switching element Q1 is always determined by the pulse output from the oscillator OSC. When the switching element Q1 turns on, the switching current increases with the passage of time. The switching current is converted into a voltage by the current detection resistor R6 and compared with the error signal from the secondary side by the comparator COMP1.

【0054】スイッチング電流がこの誤差信号の値に達
すると、COMP1の出力がハイレベルになりフリップ
フロップFFをリセットしQ1をターンオフする。スイ
ッチング素子Q1がターンオフすると、トランスT1に
蓄えられたエネルギーが2次巻線SからダイオードD2
1、コンデンサC21により整流平滑されて出力され
る。やがて、トランスT1に蓄えられたエネルギーの全
ての放出の終了の有無に関わらず、発振器OSCの出力
によりスイッチング素子Q1が再びターンオンする。
When the switching current reaches the value of this error signal, the output of COMP1 becomes high level, the flip-flop FF is reset and Q1 is turned off. When the switching element Q1 is turned off, the energy stored in the transformer T1 is transferred from the secondary winding S to the diode D2.
1, rectified and smoothed by the capacitor C21 and output. Eventually, the switching element Q1 is turned on again by the output of the oscillator OSC regardless of whether or not all the energy stored in the transformer T1 has been discharged.

【0055】さて、DC−DCコンバータ36の発振周
波数は、コンデンサC1の充放電周期により決定され
る。コンデンサC1の充電は、基準電圧ES2から抵抗
R2を介して流れる電流と、入力電圧Viから抵抗R1
を介して流れる電流により決定される。一般には、抵抗
R2の電流比率を高く設定し、その充電周期は主に抵抗
R2で決定される。コンデンサC1の放電は発振器OS
C内部の放電回路により行われる。ここで、入力電圧V
iが変動すると抵抗R1の電流も変動し、わずかに充電
周期を変動させる。このため、入力電圧Viが変動する
と抵抗R1と抵抗R2の比率により発振周波数が変動す
る。従って、力率改善コンバータPFC5の出力電圧を
入力電圧ViとするDC−DCコンバータ36において
は、入力電圧Viのリップル電圧の変動に応じてスイッ
チング周波数が大きく変化するので、DC−DCコンバ
ータ36のスイッチング周波数の変動帯域を9kHz以
上に分散することができ、ノイズ低減に大幅な効果が得
られる。
The oscillation frequency of the DC-DC converter 36 is determined by the charge / discharge cycle of the capacitor C1. The capacitor C1 is charged by a current flowing from the reference voltage ES2 through the resistor R2 and an input voltage Vi from the resistor R1.
Is determined by the current flowing through. Generally, the current ratio of the resistor R2 is set high, and the charging cycle is mainly determined by the resistor R2. The capacitor C1 is discharged by the oscillator OS.
It is performed by the discharge circuit inside C. Where input voltage V
When i changes, the current of the resistor R1 also changes, and the charging cycle slightly changes. Therefore, when the input voltage Vi changes, the oscillation frequency changes depending on the ratio of the resistors R1 and R2. Therefore, in the DC-DC converter 36 in which the output voltage of the power factor correction converter PFC5 is the input voltage Vi, the switching frequency greatly changes according to the fluctuation of the ripple voltage of the input voltage Vi, and thus the switching of the DC-DC converter 36. The frequency fluctuation band can be dispersed to 9 kHz or more, and a great effect can be obtained in noise reduction.

【0056】(適用例4)図11は、本発明の第1の実
施の形態に係る電源装置のDC−DCコンバータ6に適
用可能な電流共振型のDC−DCコンータ46を示す図
である。ここで、図11を参照して、電流共振型のDC
−DCコンバータ46の動作について説明する。力率改
善コンバータPFC5の出力端子5a,5bが、DC−
DCコンバータ46の入力端子46a,46bにそれぞ
れ接続され、力率改善コンバータPFC5の出力電圧が
DC−DCコンバータ46の入力電圧Viとなって供給
される。
Application Example 4 FIG. 11 is a diagram showing a current resonance type DC-DC contour 46 applicable to the DC-DC converter 6 of the power supply device according to the first embodiment of the present invention. Here, referring to FIG. 11, a current resonance type DC
The operation of the DC converter 46 will be described. The output terminals 5a and 5b of the power factor correction converter PFC5 are DC-
The output voltage of the power factor correction converter PFC5 is connected to the input terminals 46a and 46b of the DC converter 46, respectively, and supplied as the input voltage Vi of the DC-DC converter 46.

【0057】スイッチング素子Q1,Q2は、制御回路
47から出力される2つのゲート制御信号によりデッド
タイムが設けられて交互にオンオフする。スイッチング
素子Q1,Q2により交互にオンされることで、トラン
スT1のリーケージインダクタンスLrとコンデンサC
3による共振電流が流れる。
The switching elements Q1 and Q2 are alternately turned on and off with a dead time provided by the two gate control signals output from the control circuit 47. The leakage inductance Lr of the transformer T1 and the capacitor C are turned on by being alternately turned on by the switching elements Q1 and Q2.
A resonance current due to 3 flows.

【0058】同時に、トランスT1の1次巻線P1のイ
ンダクタンスLp1に励磁電流が流れる。この励磁電流
は、負荷電流に関係なくコンデンサC3を充放電する。
出力電圧を調整するには、この励磁電流によるコンデン
サC3の充放電を制御してコンデンサC3の振幅電圧を
変える必要がある。これらは、スイッチング素子Q1,
Q2の交互にオンオフする発振周波数を可変することに
より可能であり、いわゆる周波数制御することによって
出力電圧を調整できる。
At the same time, an exciting current flows through the inductance Lp1 of the primary winding P1 of the transformer T1. This exciting current charges and discharges the capacitor C3 regardless of the load current.
In order to adjust the output voltage, it is necessary to change the amplitude voltage of the capacitor C3 by controlling the charging / discharging of the capacitor C3 by this exciting current. These are switching elements Q1,
This is possible by varying the oscillation frequency of Q2 that is turned on and off alternately, and the output voltage can be adjusted by so-called frequency control.

【0059】さて、出力電圧を定電圧とするこのDC−
DCコンバータ46では、負荷が一定の場合は、その発
振周波数も一定となる。また、入力電圧が変化すると発
振周波数が変動して出力電圧を一定にするように動作す
る。従って、力率改善コンバータPFC5の出力電圧を
入力電圧ViとするDC−DCコンバータ46において
は、入力電圧Viのリップル電圧の変動に応じてスイッ
チング周波数が大きく変化するので、DC−DCコンバ
ータ46のスイッチング周波数の変動帯域を9kHz以
上に分散することができ、ノイズ低減に大幅な効果が得
られる。
Now, this DC- which makes the output voltage a constant voltage
In the DC converter 46, when the load is constant, its oscillation frequency is also constant. Also, when the input voltage changes, the oscillation frequency fluctuates and the output voltage is made constant. Therefore, in the DC-DC converter 46 in which the output voltage of the power factor correction converter PFC5 is the input voltage Vi, the switching frequency greatly changes according to the fluctuation of the ripple voltage of the input voltage Vi, and thus the switching of the DC-DC converter 46. The frequency fluctuation band can be dispersed to 9 kHz or more, and a great effect can be obtained in noise reduction.

【0060】(第2の実施の形態)図12は、本発明の
第2の実施の形態に係る電源装置の構成を示す図であ
る。図12を参照して、電源装置の構成について説明す
る。第1の実施の形態においては、図1を参照し、フリ
ップフロップ59のセット信号は、チョークコイル61
に蓄えられたエネルギーの放出が終了すると、臨界検出
用巻線61bの電圧の反転によってなされている。すな
わち、図1は、電流不連続モードによる力率改善コンバ
ータPFCであり、チョークコイル61に流れる電流は
ゼロにまで減少する。
(Second Embodiment) FIG. 12 is a diagram showing a configuration of a power supply device according to a second embodiment of the present invention. The configuration of the power supply device will be described with reference to FIG. In the first embodiment, referring to FIG. 1, the set signal of the flip-flop 59 is the choke coil 61.
When the release of the energy stored in the coil is completed, the voltage of the criticality detection winding 61b is inverted. That is, FIG. 1 shows a power factor correction converter PFC in the discontinuous current mode, and the current flowing through the choke coil 61 decreases to zero.

【0061】これに対して、第2の実施の形態における
特徴は、電流連続モードによる力率改善コンバータPF
Cであり、発振器71から出力される例えば矩形波をセ
ット信号としてフリップフロップ59に入力することに
ある。すなわち、発振器71から出力される矩形波がロ
ーレベルになる毎にセット信号がフリップフロップ59
に入力されるので、チョークコイル61に流れる電流は
ゼロにまで減少せずに連続的に流れることなる。
On the other hand, the feature of the second embodiment is that the power factor correction converter PF in the continuous current mode is used.
This is to input a rectangular wave output from the oscillator 71 to the flip-flop 59 as a set signal. That is, every time the rectangular wave output from the oscillator 71 becomes low level, the set signal is flip-flop 59.
Is input to the choke coil 61, the current flowing in the choke coil 61 continuously flows without decreasing to zero.

【0062】本発明の第2の実施の形態に係る電源装置
の動作については、発振器71から出力される例えば矩
形波がセット信号としてフリップフロップ59に入力さ
れ、Q出力端子からハイレベルの駆動信号が出力されて
スイッチング素子62がオン制御される点にあり、他の
動作については第1の実施の形態と同様であるので、そ
の説明を省略する。さらに、本発明の第2の実施の形態
に係る電源装置による効果、(適用例1)〜(適用例
4)についても同様であるので、その説明を省略する。
Regarding the operation of the power supply device according to the second embodiment of the present invention, for example, a rectangular wave output from the oscillator 71 is input to the flip-flop 59 as a set signal, and a high level drive signal is output from the Q output terminal. Is output and the switching element 62 is turned on, and the other operations are the same as those in the first embodiment, and therefore the description thereof is omitted. Further, since the same effects can be obtained from the power supply device according to the second embodiment of the present invention (Application Example 1) to (Application Example 4), the description thereof will be omitted.

【0063】(変形例1〜3)図13は、本発明の第1
および第2の実施の形態に係る電源装置に適用可能な誤
差信号増幅回路の変形例を示す図である。図13を参照
して、誤差信号増幅回路の構成について説明する。第1
および第2の本実施の形態では、可変抵抗68により直
流ゲインを調整することを示した。
(Modifications 1 to 3) FIG. 13 shows the first embodiment of the present invention.
FIG. 11 is a diagram showing a modified example of the error signal amplifier circuit applicable to the power supply device according to the second embodiment. The configuration of the error signal amplifier circuit will be described with reference to FIG. First
In addition, in the second embodiment, the DC resistance is adjusted by the variable resistor 68.

【0064】これに対して、変形例1では、図13
(A)に示すように、オペアンプ57の−入力端子と出
力端子の間にコンデンサ81を設けて力率改善コンバー
タPFC5の出力電圧の交流ゲイン(フィードバックゲ
イン)を大幅に下げ、力率改善コンバータPFC5の出
力電圧に大きなリップル電圧を発生させている。
On the other hand, in the modified example 1, FIG.
As shown in (A), a capacitor 81 is provided between the negative input terminal and the output terminal of the operational amplifier 57 to significantly reduce the AC gain (feedback gain) of the output voltage of the power factor correction converter PFC5, thereby reducing the power factor correction converter PFC5. A large ripple voltage is generated in the output voltage of.

【0065】ここで、コンデンサ81の容量を程よく調
整するようにして交流ゲインを調整することで、出力電
圧リップルを10Vp−p以上に設定することができ
る。また、変形例2では、図13(B)に示すように、
オペアンプ57の−入力端子と出力端子の間に、コンデ
ンサ83と抵抗85を直列接続して力率改善コンバータ
PFC5の出力電圧の交流ゲイン(フィードバックゲイ
ン)を大幅に下げ、力率改善コンバータPFC5の出力
電圧に大きなリップル電圧を発生させている。ここで、
コンデンサ83の容量と抵抗85の抵抗値を程よく調整
するようにして交流ゲインおよびカットオフ周波数を調
整することで、出力電圧リップルを10Vp−p以上に
設定することができる。
Here, the output voltage ripple can be set to 10 Vp-p or more by adjusting the AC gain by appropriately adjusting the capacitance of the capacitor 81. In the second modification, as shown in FIG.
A capacitor 83 and a resistor 85 are connected in series between the negative input terminal and the output terminal of the operational amplifier 57 to significantly reduce the AC gain (feedback gain) of the output voltage of the power factor correction converter PFC5, and the output of the power factor correction converter PFC5. A large ripple voltage is generated in the voltage. here,
The output voltage ripple can be set to 10 Vp-p or more by appropriately adjusting the capacitance of the capacitor 83 and the resistance value of the resistor 85 to adjust the AC gain and the cutoff frequency.

【0066】さらに、変形例3では、図13(C)に示
すように、オペアンプ57の−入力端子と出力端子の間
に、コンデンサ81と抵抗87を並列接続して力率改善
コンバータPFC5の出力電圧の直流ゲインを調整する
とともに交流ゲイン(フィードバックゲイン)を大幅に
下げ、力率改善コンバータPFC5の出力電圧に大きな
リップル電圧を発生させている。ここで、コンデンサ8
1の容量と抵抗87の抵抗値を程よく調整するようにし
て交流ゲインを調整することで、出力電圧リップルを1
0Vp−p以上に設定することができる。
Further, in the modified example 3, as shown in FIG. 13C, a capacitor 81 and a resistor 87 are connected in parallel between the negative input terminal and the output terminal of the operational amplifier 57, and the output of the power factor correction converter PFC5. The DC gain of the voltage is adjusted and the AC gain (feedback gain) is significantly reduced, and a large ripple voltage is generated in the output voltage of the power factor correction converter PFC5. Where capacitor 8
The output voltage ripple can be reduced to 1 by adjusting the AC gain so that the capacitance of 1 and the resistance of the resistor 87 are adjusted appropriately.
It can be set to 0 Vp-p or more.

【0067】(第3の実施の形態)図14は、本発明の
第3の実施の形態に係る電源装置の構成を示す図であ
る。図14を参照して、電源装置の構成について説明す
る。第3の実施の形態における特徴は、交流電源1の周
波数の半周期内でスイッチング素子62のオン期間の幅
を変えない三角波電流を用いた力率改善コンバータPF
Cであり、昇圧型の力率改善コンバータPFCに、擬似
共振型ボルテージモードで動作する制御回路を用いてフ
ィードバック回路を形成している。
(Third Embodiment) FIG. 14 is a diagram showing a configuration of a power supply device according to a third embodiment of the present invention. The configuration of the power supply device will be described with reference to FIG. The feature of the third embodiment is that the power factor correction converter PF using a triangular wave current that does not change the width of the ON period of the switching element 62 within a half cycle of the frequency of the AC power supply 1.
A feedback circuit is formed in the booster type power factor correction converter PFC by using a control circuit that operates in the quasi-resonant type voltage mode.

【0068】すなわち、第1の実施の形態において設け
られていた乗算器55と電流検出用抵抗63を削除し、
さらに、コンパレータ54から出力されるセット信号に
応じてトリガが掛かり三角波を発振する三角波発振器9
1と、オペアンプ57から出力される増幅後の誤差信号
の電圧値が三角波発振器91から出力される三角波の電
圧値に達したときにリセット信号をフリップフロップ5
9に出力するコンパレータ56を設けたことにある。な
お、オペアンプ57から出力される増幅後の誤差信号の
電圧値は、可変抵抗68とコンデンサ93により十分応
答が遅くなるため、交流電源1の周波数の半周期以上ほ
ぼ一定の値となる。
That is, the multiplier 55 and the current detection resistor 63 provided in the first embodiment are deleted,
Further, a triangular wave oscillator 9 that triggers in response to a set signal output from the comparator 54 and oscillates a triangular wave
1 and the reset signal when the voltage value of the amplified error signal output from the operational amplifier 57 reaches the voltage value of the triangular wave output from the triangular wave oscillator 91.
This is because the comparator 56 for outputting to 9 is provided. The voltage value of the amplified error signal output from the operational amplifier 57 has a substantially constant value equal to or longer than a half cycle of the frequency of the AC power supply 1 because the response is sufficiently delayed by the variable resistor 68 and the capacitor 93.

【0069】ここで、チョークコイル61に流れる電流
が必ず三角波になるように、チョークコイル61のイン
ダクタンス値(L値)を選んでおき、フィードバック応
答時間を交流電源の周波数の半周期以上にすることで、
半周期内のスイッチング素子62のオン期間の幅がほぼ
固定される。
Here, the inductance value (L value) of the choke coil 61 is selected so that the current flowing through the choke coil 61 is always a triangular wave, and the feedback response time is set to a half cycle or more of the frequency of the AC power supply. so,
The width of the ON period of the switching element 62 within the half cycle is substantially fixed.

【0070】さらに、スイッチング素子62のオン期間
の幅が固定されることによりスイッチング電流Ipは、
TとLが固定されることで、
Further, since the width of the ON period of the switching element 62 is fixed, the switching current Ip becomes
By fixing T and L,

【数1】Ip=E×T/L ・・・(1) 入力電圧Eに比例した値が決まる。[Equation 1] Ip = E × T / L (1) A value proportional to the input voltage E is determined.

【0071】このため、チョークコイル61に流れる電
流は、昇り勾配の三角波と下り勾配の三角波で満たされ
るため、ピーク電流の1/2が入力電流となる。すなわ
ち、入力電流波形に比例した正弦波電流波形となる。
Therefore, the current flowing through the choke coil 61 is filled with the triangular wave having an ascending gradient and the triangular wave having a descending gradient, so that 1/2 of the peak current becomes the input current. That is, the sine wave current waveform is proportional to the input current waveform.

【0072】次に、本発明の第3の実施の形態に係る電
源装置の動作について説明する。交流電源1が電源装置
に印加されると、交流電源1から供給される正弦波電圧
がフィルタ2を通過し、整流器3で全波整流されてフィ
ルタ4を通過し、力率改善コンバータPFC5に全波整
流波形が供給される。
Next, the operation of the power supply device according to the third embodiment of the present invention will be described. When the AC power supply 1 is applied to the power supply device, the sine wave voltage supplied from the AC power supply 1 passes through the filter 2, is full-wave rectified by the rectifier 3 and passes through the filter 4, and is transmitted to the power factor correction converter PFC5. Wave rectified waveform is provided.

【0073】(1)起動時の動作 初めに、コンパレータ54の+入力端子は、抵抗60、
臨界検出用巻線61bを介してGNDに接続された状態
になっており、同時に、コンパレータ54の−入力端子
に第1の基準電圧53が入力されている。コンパレータ
54では、両入力電圧が比較され、+入力端子の電圧の
方が低電位であるので、コンパレータ54からローレベ
ルのセット信号がフリップフロップ59に出力されてい
る。フリップフロップ59は、コンパレータ54からの
セット信号に応じてセットされ、図5に示すタイミング
t1のように、Q出力端子からハイレベルの駆動信号が
出力されてスイッチング素子62がオン制御される。
(1) Operation at Startup First, the + input terminal of the comparator 54 has a resistor 60,
It is in a state of being connected to GND through the criticality detection winding 61b, and at the same time, the first reference voltage 53 is input to the-input terminal of the comparator 54. In the comparator 54, both input voltages are compared, and the voltage at the + input terminal has a lower potential, so the comparator 54 outputs a low-level set signal to the flip-flop 59. The flip-flop 59 is set according to the set signal from the comparator 54, and a high-level drive signal is output from the Q output terminal to turn on the switching element 62 at timing t1 shown in FIG.

【0074】スイッチング素子62がオンすると、図5
に示すタイミングt1のように、スイッチング素子62
のドレイン電圧Vdは0V近くに低下する。そして、フ
ィルタ4から主巻線61a,スイッチング素子62のド
レイン−ソースを介してGNDへとスイッチング電流が
流れ、チョークコイル61にエネルギーが蓄えられる。
When the switching element 62 is turned on, FIG.
As shown at timing t1 in FIG.
Drain voltage Vd of the device drops to near 0V. Then, a switching current flows from the filter 4 to the GND via the main winding 61a and the drain-source of the switching element 62, and energy is stored in the choke coil 61.

【0075】(2)誤差信号 オペアンプ57の−入力端子と出力端子の間には可変抵
抗68とコンデンサ93とが並列接続され、出力コンデ
ンサ65からの出力電圧は、抵抗66,67によって分
圧されてオペアンプ57の−入力端子に入力され、出力
電圧の分圧値と第2の基準電圧58との差からなる誤差
信号に対して増幅ゲインを設定して増幅し、オペアンプ
57から出力された誤差信号がコンパレータ56の−入
力端子に供給される。なお、図6に示す波形Bは、オペ
アンプ57から出力された誤差信号を示している。
(2) The variable resistor 68 and the capacitor 93 are connected in parallel between the minus input terminal and the output terminal of the error signal operational amplifier 57, and the output voltage from the output capacitor 65 is divided by the resistors 66 and 67. The error signal output from the operational amplifier 57 is input to the negative input terminal of the operational amplifier 57, and an amplification gain is set and amplified with respect to the error signal formed of the difference between the divided value of the output voltage and the second reference voltage 58. The signal is supplied to the-input terminal of the comparator 56. The waveform B shown in FIG. 6 represents the error signal output from the operational amplifier 57.

【0076】ここで、オペアンプ57の−入力端子と出
力端子の間に接続された可変抵抗68により力率改善コ
ンバータPFC5の出力電圧の増幅ゲイン(フィードバ
ックゲイン)が低下するように誤差信号の振幅レベルが
調整され、コンパレータ56の−入力端子へ供給され
る。
Here, the amplitude level of the error signal is adjusted so that the amplification gain (feedback gain) of the output voltage of the power factor correction converter PFC5 is reduced by the variable resistor 68 connected between the minus input terminal and the output terminal of the operational amplifier 57. Is adjusted and supplied to the minus input terminal of the comparator 56.

【0077】(3)スイッチング素子のオフ制御 起動時に、コンパレータ54からローレベルのセット信
号がフリップフロップ59に出力されると、同時に、こ
のセット信号は三角波発振器91に入力されてトリガが
掛かり三角波が発振される。三角波発振器91から出力
された三角波は、コンパレータ56の+入力端子に入力
される。なお、三角波発振器91では、コンパレータ5
4から次のセット信号が入力されるまで、例えば約10
0kHzの周波数で三角波を発振している。
(3) When the low level set signal is output from the comparator 54 to the flip-flop 59 at the time of activating the OFF control of the switching element, at the same time, the set signal is input to the triangular wave oscillator 91 to trigger and generate a triangular wave. Is oscillated. The triangular wave output from the triangular wave oscillator 91 is input to the + input terminal of the comparator 56. In the triangular wave oscillator 91, the comparator 5
4 to the next set signal is input, for example, about 10
It oscillates a triangular wave at a frequency of 0 kHz.

【0078】コンパレータ56は、オペアンプ57から
出力される増幅後の誤差信号の電圧値が三角波発振器9
1から出力される三角波の電圧値に達したときに、リセ
ット信号をフリップフロップ59に出力する。フリップ
フロップ59は、コンパレータ56からのリセット信号
に応じてリセットされ、Q出力端子から出力されていた
ハイレベルの駆動信号がローレベルに切り替わりスイッ
チング素子62がオフ制御される。
In the comparator 56, the voltage value of the amplified error signal output from the operational amplifier 57 is the triangular wave oscillator 9
When the voltage value of the triangular wave output from 1 is reached, the reset signal is output to the flip-flop 59. The flip-flop 59 is reset in response to the reset signal from the comparator 56, the high-level drive signal output from the Q output terminal is switched to the low level, and the switching element 62 is off-controlled.

【0079】スイッチング素子62がオフすると、チョ
ークコイル61に蓄えられていたエネルギーとフィルタ
4から供給される電圧とが合成され、整流ダイオード6
4を通して出力コンデンサ65に充電される。
When the switching element 62 is turned off, the energy stored in the choke coil 61 and the voltage supplied from the filter 4 are combined, and the rectifying diode 6
4, the output capacitor 65 is charged.

【0080】この結果、出力コンデンサ65には、フィ
ルタ4から供給された全波整流波形のピーク値より高く
昇圧された電圧が出力される。図7及び図6に示す波形
Cは、力率改善コンバータPFC5の出力端子5a,5
b間の出力電圧の様子を示す図である。この図のよう
に、従来の力率改善コンバータPFCからの出力電圧に
はリップル電圧がなかったのに対して、本実施の形態に
おける力率改善コンバータPFC5からの出力電圧には
略10Vp−pのリップル電圧となっている。
As a result, the output capacitor 65 outputs a voltage boosted higher than the peak value of the full-wave rectified waveform supplied from the filter 4. The waveform C shown in FIGS. 7 and 6 is the output terminals 5a, 5 of the power factor correction converter PFC5.
It is a figure which shows the mode of the output voltage between b. As shown in this figure, the output voltage from the conventional power factor correction converter PFC has no ripple voltage, whereas the output voltage from the power factor correction converter PFC5 in the present embodiment is approximately 10 Vp-p. It has a ripple voltage.

【0081】(4)スイッチング素子のオン制御 次に、チョークコイル61に蓄えられていたエネルギー
の放出が終了すると、臨界検出用巻線61bにリンギン
グ電圧が発生し、臨界検出用巻線61bの電圧が反転す
る。この電圧は第1の基準電圧53とコンパレータ54
により比較され、コンパレータ54からローレベルのセ
ット信号がフリップフロップ59に出力される。この結
果、コンパレータ54からのセット信号に応じてフリッ
プフロップ59がセットされ、再び駆動信号がスイッチ
ング素子62に入力されてオン制御される。同時に、こ
のセット信号は三角波発振器91に入力されてトリガが
掛かり三角波の発振がセット信号に同期が取られる。
(4) ON Control of Switching Element Next, when the energy stored in the choke coil 61 is released, a ringing voltage is generated in the criticality detection winding 61b, and the voltage of the criticality detection winding 61b is generated. Is reversed. This voltage is the first reference voltage 53 and the comparator 54.
And a low level set signal is output from the comparator 54 to the flip-flop 59. As a result, the flip-flop 59 is set according to the set signal from the comparator 54, and the drive signal is input again to the switching element 62 to be turned on. At the same time, the set signal is input to the triangular wave oscillator 91 and triggered, and the triangular wave oscillation is synchronized with the set signal.

【0082】(5)増幅ゲイン(フィードバックゲイ
ン) 本実施の形態では、オペアンプ57の−入力端子と出力
端子の間に増幅ゲインを調整するための可変抵抗68と
コンデンサ93を並列接続しておき、出力コンデンサ6
5からの出力電圧は抵抗66,67によって分圧されて
オペアンプ57の−入力端子に入力され、オペアンプ5
7により第2の基準電圧58と比較される。オペアンプ
57は、可変抵抗68の調整値とコンデンサ93に応じ
て増幅ゲインが決まるので、オペアンプ57の増幅ゲイ
ン低下に応じて誤差信号が小さくなる。
(5) Amplification Gain (Feedback Gain) In this embodiment, the variable resistor 68 and the capacitor 93 for adjusting the amplification gain are connected in parallel between the − input terminal and the output terminal of the operational amplifier 57, Output capacitor 6
The output voltage from 5 is divided by resistors 66 and 67 and input to the-input terminal of the operational amplifier 57.
7 is compared with the second reference voltage 58. Since the amplification gain of the operational amplifier 57 is determined according to the adjustment value of the variable resistor 68 and the capacitor 93, the error signal decreases as the amplification gain of the operational amplifier 57 decreases.

【0083】交流電源の周波数がDC−DCコンバータ
への出力電圧に現れるリップル電圧を10Vp−p以上
になるように可変抵抗68を調整して増幅ゲインを設定
し、小さい増幅レベルの誤差信号がコンパレータ56に
供給される。ここで、オペアンプ57から出力される増
幅後の誤差信号の電圧値は、可変抵抗68とコンデンサ
93により十分応答が遅くなるため、交流電源1の周波
数の半周期以上ほぼ一定の値となる。一方、チョークコ
イル61に流れる電流が必ず三角波になるので、フィー
ドバック応答時間を交流電源の周波数の半周期以上にす
ることができ、半周期内のスイッチング素子62のオン
期間の幅がほぼ固定されるようになる。
The variable resistor 68 is adjusted so that the ripple voltage appearing in the output voltage to the DC-DC converter becomes 10 Vp-p or more, and the amplification gain is set so that the error signal of a small amplification level is detected by the comparator. 56. Here, the voltage value of the error signal after amplification output from the operational amplifier 57 has a substantially constant response for a half cycle or more of the frequency of the AC power supply 1 because the response is sufficiently delayed by the variable resistor 68 and the capacitor 93. On the other hand, since the current flowing through the choke coil 61 is always a triangular wave, the feedback response time can be set to a half cycle or longer of the frequency of the AC power supply, and the width of the ON period of the switching element 62 within the half cycle is almost fixed. Like

【0084】さらに、スイッチング素子62のオン期間
の幅が固定されることによりスイッチング電流Ipは、
TとLが固定されることで、上記(1)式により入力電
圧Eに比例した値が決まる。この結果、チョークコイル
61に流れる電流は、昇り勾配の三角波と下り勾配の三
角波で満たされるため、ピーク電流の1/2が入力電流
となり、入力電流波形に比例した正弦波電流波形とな
る。
Further, since the width of the ON period of the switching element 62 is fixed, the switching current Ip becomes
Since T and L are fixed, a value proportional to the input voltage E is determined by the above equation (1). As a result, the current flowing through the choke coil 61 is filled with a rising triangle wave and a descending triangle wave, so that half of the peak current becomes the input current, and the sinusoidal current waveform is proportional to the input current waveform.

【0085】この結果、力率改善コンバータPFC5の
出力電圧に、従来の電源装置と比較して大きなリップル
電圧が発生する。以後、このような動作の繰り返しによ
り、力率改善コンバータPFC5の出力コンデンサ65
における出力電圧は、リップル電圧を有しながら平均電
圧が一定に保たれる。同時に、交流電源1の電流が交流
電源1の電圧に追従した正弦波電流波形となる。
As a result, a large ripple voltage is generated in the output voltage of the power factor correction converter PFC5 as compared with the conventional power supply device. Thereafter, by repeating such operations, the output capacitor 65 of the power factor correction converter PFC5
The output voltage at is maintained at a constant average voltage with a ripple voltage. At the same time, the current of the AC power supply 1 has a sinusoidal current waveform that follows the voltage of the AC power supply 1.

【0086】なお、図14にはオペアンプ57に可変抵
抗68とコンデンサ93が接続されている誤差信号増幅
回路の一例を示したが、本実施の形態はこのような場合
に限定されるものではなく、図13に示すような誤差信
号増幅回路の変形例1〜3を適用することができる。
Although FIG. 14 shows an example of the error signal amplifier circuit in which the variable resistor 68 and the capacitor 93 are connected to the operational amplifier 57, the present embodiment is not limited to such a case. The modifications 1 to 3 of the error signal amplifier circuit as shown in FIG. 13 can be applied.

【0087】[0087]

【発明の効果】以上、説明したように、本発明によれ
ば、力率改善コンバータの出力電圧に商用電源の周波数
の2倍の10Vp−p以上の大きなリップル電圧が発生
するため、供給される電源電圧で周波数が変わるDC−
DCコンバータのスイッチング周波数も、これらのリッ
プル電圧に応じて周波数変調される。このため、DC−
DCコンバータのスイッチング周波数におけるノイズレ
ベルは、周波数変調により分散されノイズレベルの大幅
な低減が可能となる。
As described above, according to the present invention, since a large ripple voltage of 10 Vp-p or more, which is twice the frequency of the commercial power supply, is generated in the output voltage of the power factor correction converter, it is supplied. DC- whose frequency changes with the power supply voltage
The switching frequency of the DC converter is also frequency-modulated according to these ripple voltages. Therefore, DC-
The noise level at the switching frequency of the DC converter is dispersed by the frequency modulation, and the noise level can be significantly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係る電源装置の構
成を示す図である。
FIG. 1 is a diagram showing a configuration of a power supply device according to a first embodiment of the present invention.

【図2】フィルタ2,4に適用可能なπ型ノーマルモー
ドフィルタの回路である。
FIG. 2 is a circuit of a π-type normal mode filter applicable to filters 2 and 4.

【図3】フィルタ2,4に適用可能なノーマルモードフ
ィルタの回路である。
FIG. 3 is a circuit of a normal mode filter applicable to filters 2 and 4.

【図4】フィルタ2,4に適用可能なノーマルモードフ
ィルタ+コモンモードフィルタの回路である。
FIG. 4 is a circuit of a normal mode filter + common mode filter applicable to filters 2 and 4.

【図5】力率改善コンバータPFC5の動作を説明する
ためのタイミングチャートである。
FIG. 5 is a timing chart for explaining the operation of the power factor correction converter PFC5.

【図6】力率改善コンバータPFC5の動作を説明する
ための各所の波形A,B,Cである。
FIG. 6 is waveforms A, B, and C at various places for explaining the operation of the power factor correction converter PFC5.

【図7】力率改善コンバータPFC5の動作を説明する
ための波形である。
FIG. 7 is a waveform for explaining the operation of the power factor correction converter PFC5.

【図8】DC−DCコンバータ6に適用可能な自励フラ
イバック方式のDC−DCコンバータ16の回路であ
る。
8 is a circuit of a self-excited flyback DC-DC converter 16 applicable to the DC-DC converter 6. FIG.

【図9】DC−DCコンバータ6に適用可能な電圧擬似
共振型のDC−DCコンバータ26の回路である。
9 is a circuit of a voltage quasi-resonant type DC-DC converter 26 applicable to the DC-DC converter 6. FIG.

【図10】DC−DCコンバータ6に適用可能な周波数
変調機能を有するDC−DCコンバータ36の回路であ
る。
10 is a circuit of a DC-DC converter 36 having a frequency modulation function applicable to the DC-DC converter 6. FIG.

【図11】DC−DCコンバータ6に適用可能な電流共
振型のDC−DCコンバータ46の回路である。
11 is a circuit of a current resonance type DC-DC converter 46 applicable to the DC-DC converter 6. FIG.

【図12】本発明の第2の実施の形態に係る電源装置の
構成を示す図である。
FIG. 12 is a diagram showing a configuration of a power supply device according to a second embodiment of the present invention.

【図13】本発明の第1および第2の実施の形態に係る
電源装置に適用可能な誤差信号増幅回路の変形例1〜3
を示す図(A),(B),(C)である。
FIG. 13 is a modification example 1 to 3 of the error signal amplifier circuit applicable to the power supply device according to the first and second embodiments of the present invention.
(A), (B), (C) showing.

【図14】本発明の第3の実施の形態に係る電源装置の
構成を示す図である。
FIG. 14 is a diagram showing a configuration of a power supply device according to a third embodiment of the present invention.

【図15】従来の電源装置の回路図である。FIG. 15 is a circuit diagram of a conventional power supply device.

【符号の説明】[Explanation of symbols]

1 交流電源 2,4 フィルタ 3 整流器 5 力率改善コンバータPFC 6 DC−DCコンバータ 54、56 コンパレータ 55 乗算器 59 フリップフロップ 57 オペアンプ 61 チョークコイル 62 スイッチング素子 64 整流ダイオード 65 出力コンデンサ 66,67,85,87 抵抗 68 可変抵抗 71 発振器 81,83、93 コンデンサ 91 三角波発振器 1 AC power supply 2,4 filter 3 rectifier 5 Power factor improvement converter PFC 6 DC-DC converter 54, 56 comparator 55 multiplier 59 flip flops 57 operational amplifier 61 choke coil 62 switching element 64 rectifier diode 65 Output capacitor 66, 67, 85, 87 resistance 68 Variable resistance 71 oscillator 81,83,93 capacitors 91 triangular wave oscillator

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 交流電源を入力して直流電圧に変換して
出力する力率改善コンバータと、この力率改善コンバー
タからの直流電圧を別の直流電圧に変換して出力するD
C−DCコンバータとを備えた電源装置であって、 前記力率改善コンバータは、 前記DC−DCコンバータへの出力電圧に現れる交流電
源の周波数におけるリップル電圧を10Vp−p以上に
設定するリップル電圧設定手段を備え、 前記DC−DCコンバータは、前記力率改善コンバータ
からの直流電圧に含まれるリップル電圧に応じて発振周
波数が変動することを特徴とする電源装置。
1. A power factor correction converter which inputs an AC power source and converts it into a DC voltage and outputs it, and a D which converts a DC voltage from this power factor correction converter into another DC voltage and outputs it.
A power supply device including a C-DC converter, wherein the power factor correction converter sets a ripple voltage at an AC power supply frequency appearing in an output voltage to the DC-DC converter to 10 Vp-p or more. A power supply device, comprising: means, wherein the DC-DC converter has an oscillation frequency that varies in accordance with a ripple voltage included in a DC voltage from the power factor correction converter.
【請求項2】 交流電源からの全波整流波形をチョーク
コイルを介して入力してスイッチング素子によりオンオ
フして直流電圧に変換する力率改善コンバータと、 この力率改善コンバータからの直流電圧を別の直流電圧
に変換して出力するDC−DCコンバータとを備えた電
源装置であって、 前記力率改善コンバータは、 前記DC−DCコンバータへの出力電圧と基準電圧との
差からなる誤差信号の増幅ゲインを設定して出力する誤
差信号増幅手段と、 前記交流電源からの全波整流波形と前記誤差信号増幅手
段からの誤差信号とから全波整流波形と連動した電流目
標値を生成する電流目標値生成手段と、 前記スイッチング素子のオン期間に流れるスイッチング
電流を検出して電流検出値として出力するスイッチング
電流検出手段と、 前記スイッチング電流検出手段からのスイッチング電流
の電流検出値が、前記電流目標値生成手段からの電流目
標値に達したときに前記スイッチング素子をオフするオ
フ制御手段とを備え、 前記誤差信号増幅手段は、前記DC−DCコンバータへ
の出力電圧に現れる前記交流電源の周波数におけるリッ
プル電圧を10Vp−p以上になるように前記増幅ゲイ
ンを設定し、前記DC−DCコンバータは、前記力率改
善コンバータからの直流電圧に含まれるリップル電圧に
応じて発振周波数が変動することを特徴とする電源装
置。
2. A power factor correction converter for inputting a full-wave rectified waveform from an AC power supply through a choke coil, turning it on and off by a switching element to convert it into a DC voltage, and a DC voltage from this power factor correction converter. And a DC-DC converter for converting and outputting the DC voltage to the DC-DC converter, wherein the power factor correction converter outputs an error signal including a difference between an output voltage to the DC-DC converter and a reference voltage. An error signal amplifying means for setting and outputting an amplification gain, and a current target for generating a current target value linked with the full-wave rectified waveform from the full-wave rectified waveform from the AC power supply and the error signal from the error signal amplifying means. A value generating means, a switching current detecting means for detecting a switching current flowing in the ON period of the switching element and outputting the current as a current detection value, The current detection value of the switching current from the switching current detection means, an OFF control means for turning off the switching element when reaching the current target value from the current target value generation means, and the error signal amplification means, The amplification gain is set so that the ripple voltage at the frequency of the AC power supply appearing in the output voltage to the DC-DC converter is 10 Vp-p or more, and the DC-DC converter uses the DC from the power factor correction converter. A power supply device characterized in that the oscillation frequency changes in accordance with the ripple voltage included in the voltage.
【請求項3】 交流電源からの全波整流波形をチョーク
コイルを介して入力してスイッチング素子によりオンオ
フして直流電圧に変換する力率改善コンバータと、 この力率改善コンバータからの直流電圧を別の直流電圧
に変換して出力するDC−DCコンバータとを備えた電
源装置であって、 前記力率改善コンバータは、 前記チョークコイルに設けられた臨界検出用巻線に発生
するリンギング電圧が第1の基準電圧に達したときにセ
ット信号を発生するセット信号発生手段と、 前記セット信号発生手段からのセット信号に応じて前記
スイッチング素子をオンするオン制御手段と、 前記セット信号発生手段からのセット信号に応じて起動
して所定の周波数を有する三角波信号を発振する三角波
発振手段と、 前記DC−DCコンバータへの出力電圧と基準電圧との
差からなる誤差信号の増幅ゲインを設定して出力する誤
差信号増幅手段と、 前記三角波発振手段からの三角波信号の電圧値が、前記
誤差信号増幅手段からの誤差信号に達したときに前記ス
イッチング素子をオフするオフ制御手段とを備え、 前記誤差信号増幅手段は、前記DC−DCコンバータへ
の出力電圧に現れる前記交流電源の周波数におけるリッ
プル電圧を10Vp−p以上になるように前記増幅ゲイ
ンを設定し、前記DC−DCコンバータは、前記力率改
善コンバータからの直流電圧に含まれるリップル電圧に
応じて発振周波数が変動することを特徴とする電源装
置。
3. A power factor correction converter for inputting a full-wave rectified waveform from an AC power source through a choke coil, turning it on and off by a switching element and converting it into a DC voltage, and a DC voltage from this power factor correction converter. And a DC-DC converter for converting the DC voltage into a DC voltage and outputting the converted DC voltage, wherein the power factor correction converter has a first ringing voltage generated in a criticality detection winding provided in the choke coil. Set signal generating means for generating a set signal when reaching the reference voltage, ON control means for turning on the switching element in response to the set signal from the set signal generating means, and set from the set signal generating means Triangular wave oscillating means for activating in response to a signal to oscillate a triangular wave signal having a predetermined frequency, and output to the DC-DC converter Error signal amplification means for setting and outputting an amplification gain of the error signal consisting of the difference between the voltage and the reference voltage, and the voltage value of the triangular wave signal from the triangular wave oscillation means reaches the error signal from the error signal amplification means. OFF control means for turning off the switching element when the output voltage of the AC / DC converter is turned off. The amplification gain is set to, and the DC-DC converter has an oscillation frequency that varies according to a ripple voltage included in the DC voltage from the power factor correction converter.
【請求項4】 前記DC−DCコンバータは、 自励発振型DC−DCコンバータ、電圧擬似共振型DC
−DCコンバータ、電流共振型DC−DCコンバータ等
の周波数制御型DC−DCコンバータであることを特徴
とする請求項1,2,3の何れか1つに記載の電源装
置。
4. The DC-DC converter is a self-excited oscillation type DC-DC converter, a voltage quasi-resonant type DC.
4. The power supply device according to claim 1, wherein the power supply device is a frequency control type DC-DC converter such as a -DC converter or a current resonance type DC-DC converter.
【請求項5】 前記DC−DCコンバータは、 周波数変調機能を有したDC−DCコンバータあること
を特徴とする請求項1,2,3の何れか1つに記載の電
源装置。
5. The power supply device according to claim 1, wherein the DC-DC converter is a DC-DC converter having a frequency modulation function.
JP2001316889A 2001-10-15 2001-10-15 Power unit Pending JP2003125582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001316889A JP2003125582A (en) 2001-10-15 2001-10-15 Power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001316889A JP2003125582A (en) 2001-10-15 2001-10-15 Power unit

Publications (1)

Publication Number Publication Date
JP2003125582A true JP2003125582A (en) 2003-04-25

Family

ID=19134835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001316889A Pending JP2003125582A (en) 2001-10-15 2001-10-15 Power unit

Country Status (1)

Country Link
JP (1) JP2003125582A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008873A1 (en) * 2003-06-13 2005-01-27 Ikeda Electric Co., Ltd. Current detector circuit
US7394670B2 (en) 2004-03-23 2008-07-01 Sanken Electric Co., Ltd. Switching power source
WO2008136293A1 (en) * 2007-05-01 2008-11-13 Sanken Electric Co., Ltd. Power factor improving circuit
CN100438285C (en) * 2003-06-06 2008-11-26 半导体元件工业有限责任公司 Power factor correcting circuit and method with frequency control
JP2011024372A (en) * 2009-07-17 2011-02-03 Nec Infrontia Corp Stabilization circuit and stabilization method
WO2012101698A1 (en) * 2011-01-25 2012-08-02 パナソニック株式会社 Switching power supply device
WO2023073871A1 (en) * 2021-10-28 2023-05-04 三菱電機株式会社 Power conversion device, motor drive device, and refrigeration cycle application apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438285C (en) * 2003-06-06 2008-11-26 半导体元件工业有限责任公司 Power factor correcting circuit and method with frequency control
WO2005008873A1 (en) * 2003-06-13 2005-01-27 Ikeda Electric Co., Ltd. Current detector circuit
US7425799B2 (en) 2003-06-13 2008-09-16 Ikeda Electric Co., Ltd. Current detecting circuit
US7394670B2 (en) 2004-03-23 2008-07-01 Sanken Electric Co., Ltd. Switching power source
WO2008136293A1 (en) * 2007-05-01 2008-11-13 Sanken Electric Co., Ltd. Power factor improving circuit
JP2011024372A (en) * 2009-07-17 2011-02-03 Nec Infrontia Corp Stabilization circuit and stabilization method
WO2012101698A1 (en) * 2011-01-25 2012-08-02 パナソニック株式会社 Switching power supply device
JP5810298B2 (en) * 2011-01-25 2015-11-11 パナソニックIpマネジメント株式会社 Switching power supply
WO2023073871A1 (en) * 2021-10-28 2023-05-04 三菱電機株式会社 Power conversion device, motor drive device, and refrigeration cycle application apparatus

Similar Documents

Publication Publication Date Title
US10361633B2 (en) Control method and device for switching power supplies having more than one control mode
US11005361B2 (en) Control circuit and method of a switching power supply
CN110752750B (en) Resonant converter and control circuit and control method thereof
US7990127B2 (en) Method and apparatus for AC to DC power conversion with reduced harmonic current
JP3175663B2 (en) Self-oscillation type switching power supply
US8242758B2 (en) Converter and driving method thereof
JP2008312359A (en) Switching power supply device and regulation circuit
JP2004040856A (en) Switching power supply
US20110085356A1 (en) Switching element driving control circuit and switching power supply device
JP3839737B2 (en) DC voltage conversion circuit
US11139730B2 (en) Burst controller and burst control method of resonance converter
US20060181230A1 (en) Switching power supply
US20100202167A1 (en) Soft switching power converter with a variable switching frequency for improving operation and efficiency
WO2007041897A1 (en) Control circuit for controlling output current at the primary side of a power converter
JP2013236428A (en) Dc conversion device
JP2003125582A (en) Power unit
JPH08130871A (en) Dc-dc converter
JP3233099B2 (en) DC-DC converter
JP2003299356A (en) Dc-dc converter control method
JP2003125585A (en) Power unit
WO2005053142A1 (en) Direct-current transducer
JP6810150B2 (en) Switching power supply and semiconductor device
JP5644089B2 (en) Multi-output switching power supply
RU2051467C1 (en) Adjustable ac-to-dc converter with sine-wave input current
JPH05236749A (en) Ac/dc converter