JP2003088139A - Power converter for system interconnection and method of controlling the same - Google Patents

Power converter for system interconnection and method of controlling the same

Info

Publication number
JP2003088139A
JP2003088139A JP2001273614A JP2001273614A JP2003088139A JP 2003088139 A JP2003088139 A JP 2003088139A JP 2001273614 A JP2001273614 A JP 2001273614A JP 2001273614 A JP2001273614 A JP 2001273614A JP 2003088139 A JP2003088139 A JP 2003088139A
Authority
JP
Japan
Prior art keywords
zero
phase
inverter
power
phase current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001273614A
Other languages
Japanese (ja)
Other versions
JP3508133B2 (en
Inventor
Mitsuru Matsukawa
満 松川
Nobuhiro Kurio
信広 栗尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2001273614A priority Critical patent/JP3508133B2/en
Publication of JP2003088139A publication Critical patent/JP2003088139A/en
Application granted granted Critical
Publication of JP3508133B2 publication Critical patent/JP3508133B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent flow of zero-phase current among inverters with a simplified means without taking any measure in the hardware among inverters. SOLUTION: This power converter for system interconnection has a structure that a distributed power supply B is connected in common in the DC side while a system power supply Vs is connected in the AC side via an interconnection transformer TR, a plurality of inverters INV1 , INV2 for converting the DC power of the distributed power supply B to the AC power through ignition of the switching elements S1 to S6 are connected in parallel in multiplex, and the output currents of the inverters INV1 , INV2 are controlled through ignition of the switching elements S1 to S6 with the gate pulse based on the PWM control of the triangular wave comparison system. In this power converter for system interconnection, a control unit E is further provided to detect the zero-phase element of an output currents I of the inverters IVN1 , INV2 and shifts, based on the polarity and amplitude of the zero-phase current, the triangular wave signal from the reference phase to generate the gate pulse G of the switching elements S1 to S6 through which the zero-phase current flows.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は系統連系用電力変換
装置に関し、詳しくは、太陽電池や燃料電池などの分散
電源を電力系統に連系させるため、分散電源と系統電源
間に複数台のインバータを並列接続した系統連系用電力
変換装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power conversion device for grid interconnection, and more specifically, to connect a distributed power source such as a solar cell or a fuel cell to a power system, a plurality of power sources are connected between the distributed power source and the grid power source. The present invention relates to a power conversion device for grid interconnection in which inverters are connected in parallel.

【0002】[0002]

【従来の技術】例えば、太陽電池や燃料電池などの分散
電源を電力系統に連系させる系統連系システムでは、分
散電源の直流電力を交流電力に変換するインバータを並
列多重接続する場合がある。図12〜図16は複数台
(例えば二台)の三相インバータINV1,INV2を並
列接続した電力変換装置の構成例を示す。
2. Description of the Related Art For example, in a system interconnection system in which a distributed power source such as a solar cell or a fuel cell is connected to an electric power system, inverters for converting DC power of the distributed power source into AC power may be connected in parallel and in multiples. 12 to 16 show configuration examples of a power conversion device in which a plurality of (for example, two) three-phase inverters INV 1 and INV 2 are connected in parallel.

【0003】図12〜図16に示す電力変換装置はイン
バータINV1,INV2を並列多重接続した構成を具備
し、両インバータINV1,INV2の直流側を分散電源
Bに共通して接続すると共に、その交流側を連系トラン
スTRを介して三相交流の系統電源Vsに接続すること
によりシステム構成されている。
The power converter shown in FIGS. 12 to 16 has a configuration in which inverters INV 1 and INV 2 are connected in parallel and multiple connections, and the DC side of both inverters INV 1 and INV 2 is connected to a distributed power source B in common. At the same time, the AC side is connected to a system power source Vs for three-phase AC through a coupling transformer TR to form a system.

【0004】インバータINV1,INV2はフルブリッ
ジ構成のスイッチング素子S1〜S6を備え、その直流側
に電解コンデンサC、交流側に出力フィルタ用三相リア
クトルFLがそれぞれ接続され、その交流側に設けられ
た変流器CTにより検出された出力電流Iに基づくPW
M制御によりスイッチング素子S1〜S6を点弧させるた
めのゲートパルスGを生成する制御部Eを具備する。
Each of the inverters INV 1 and INV 2 is provided with switching elements S 1 to S 6 of a full bridge structure, an electrolytic capacitor C is connected to the DC side thereof, and an output filter three-phase reactor FL is connected to the AC side thereof, and the AC side thereof. PW based on the output current I detected by the current transformer CT provided in the
A control unit E for generating a gate pulse G for firing the switching elements S 1 to S 6 by M control is provided.

【0005】この電力変換装置では、分散電源Bから出
力される直流電力を電解コンデンサCに充電し、その充
電電力をインバータINV1,INV2のスイッチングに
より交流変換し、その交流電力を電力系統の負荷(図示
せず)に供給するようにしている。インバータIN
1,INV2を並列多重接続した電力変換装置では、そ
れぞれのインバータINV1,INV2の制御部EでPW
M制御によりスイッチング素子S1〜S6を点弧させるゲ
ートパルスGを独自に生成するようにしている。
In this power converter, the DC power output from the distributed power source B is charged in the electrolytic capacitor C, the charged power is converted into AC by switching the inverters INV 1 and INV 2 , and the AC power is fed to the power system. A load (not shown) is supplied. Inverter IN
In the power conversion device in which V 1 and INV 2 are connected in parallel and multiple, PW is performed by the control unit E of each inverter INV 1 and INV 2.
The gate pulse G for firing the switching elements S 1 to S 6 is independently generated by the M control.

【0006】このようにインバータINV1,INV2
制御部Eで独自のPWM制御によりゲートパルスGを生
成していることから、それぞれのインバータINV1
INV2でゲートパルスGの位相ずれが発生することが
ある。このゲートパルスGの位相ずれによりインバータ
INV1とINV2間でスイッチング素子S1〜S6の点弧
タイミングにずれが生じ、図17に示すようにインバー
タINV1とINV2間で横流と称される零相電流I0
流れるという不具合が発生する。
As described above, since the control unit E of the inverters INV 1 and INV 2 generates the gate pulse G by the original PWM control, the respective inverters INV 1 and INV 1
A phase shift of the gate pulse G may occur at INV 2 . Deviation occurs an arc timing point of the switching elements S 1 to S 6 between the inverter INV 1 and INV 2 by the phase shift of the gate pulse G, referred to as cross current between the inverter INV 1 and INV 2 as shown in FIG. 17 This causes a problem that the zero-phase current I 0 flows.

【0007】そこで、従来の電力変換装置では、以下の
ような〜の手段によりインバータINV1とINV2
間で流れる零相電流I0を抑制するようにしていた。
Therefore, in the conventional power converter, the inverters INV 1 and INV 2 are provided by the following means ( 1) to ( 3).
The zero-phase current I 0 flowing between them is suppressed.

【0008】インバータINV1,INV2の制御部E
間で、ゲートパルスGの点弧タイミングおよびパルス幅
を一致させるための同期信号Dの送受信を行う(図12
参照)。この同期信号Dによりそれぞれの制御部Eから
出力されるゲートパルスGの点弧タイミングおよびパル
ス幅を完全に一致させることが実現可能となる。
Control unit E of inverters INV 1 and INV 2
The synchronization signal D for matching the firing timing and the pulse width of the gate pulse G is transmitted and received between them (FIG. 12).
reference). With this synchronization signal D, it is possible to achieve perfect matching of the firing timing and pulse width of the gate pulse G output from each control unit E.

【0009】インバータINV1,INV2の交流側に
絶縁トランスTをそれぞれ設ける(図13参照)。この
絶縁トランスTにより、インバータINV1とINV2
の零相インピーダンスが原理的に無限大となるため、両
制御部Eにおいてスイッチング周波数レベルで零相電圧
を発生していても、インバータINV1とINV2間で零
相電流I0が流れることはない。
Isolation transformers T are provided on the AC sides of the inverters INV 1 and INV 2 (see FIG. 13). Since the insulation transformer T makes the zero-phase impedance between the inverters INV 1 and INV 2 infinite in principle, even if the zero-phase voltage is generated at the switching frequency level in both control units E, the inverter INV 1 The zero-phase current I 0 does not flow between INV 2 .

【0010】インバータINV1,INV2の直流側
に、零相電流I0が流れる場合にのみ高インピーダンス
となるインダクタンス(例えばコモンモードチョークコ
イルと称されるフィルタF)を挿入する(図14参
照)。このインダクタンスが発揮するブロッキング(フ
ィルタリング)効果により、インバータINV1とIN
2間で零相電流I0が流れることを抑止できる。
An inductance (for example, a filter F called a common mode choke coil) that has a high impedance only when the zero-phase current I 0 flows is inserted on the DC side of the inverters INV 1 and INV 2 (see FIG. 14). . Due to the blocking (filtering) effect that this inductance exhibits, the inverters INV 1 and INV
It is possible to prevent the zero-phase current I 0 from flowing between V 2 .

【0011】インバータINV1,INV2の交流側に
設けられた出力フィルタ用三相リアクトルFL(図12
〜図14参照)に代えて三台の単相リアクトルFLu,
FLv,FLwをインバータINV1,INV2の交流側
にそれぞれ設ける(図15参照)。三相リアクトルFL
の場合、インバータINV1とINV2間の零相インピー
ダンスが極めて小さくなるため、インバータINV1
INV2から発生する零相電圧に対してはブロッキング
(フィルタリング)効果がないことから、前記で
述べたような零相電流I0を抑止する手段が別途必要で
ある。これに対して、単相リアクトルFLu,FLv,
FLwの場合、インバータINV1,INV2から発生す
る零相電圧に対してブロッキング(フィルタリング)効
果を発揮させ得るインダクタンスが確保されるため、単
相リアクトル自体で零相電流I0を抑止することができ
る。
A three-phase reactor FL for an output filter provided on the AC side of the inverters INV 1 and INV 2 (see FIG. 12)
(See FIG. 14), three single-phase reactors FLu,
FLv and FLw are provided on the AC side of the inverters INV 1 and INV 2 respectively (see FIG. 15). Three-phase reactor FL
In the case of, since the zero-phase impedance between the inverters INV 1 and INV 2 becomes extremely small, the inverters INV 1 ,
Since there is no blocking (filtering) effect on the zero-phase voltage generated from INV 2, it is necessary to separately provide the means for suppressing the zero-phase current I 0 as described above. On the other hand, the single-phase reactors FLu, FLv,
In the case of FLw, since an inductance that can exert a blocking (filtering) effect on the zero-phase voltage generated from the inverters INV 1 and INV 2 is secured, the single-phase reactor itself can suppress the zero-phase current I 0. it can.

【0012】インバータINV1,INV2の交流側に
LCLのπ型フィルタFL1,FC,FL2を設ける(図
16参照)。つまり、三相リアクトルを構成する第一の
フィルタリアクトルFL1とフィルタコンデンサFCと
連系用の第二のフィルタリアクトルFL2とで構成す
る。この第一のフィルタリアクトルFL1とフィルタコ
ンデンサFCとで構成したLCフィルタによりインバー
タINV1,INV2から発生するスイッチング周波数レ
ベルの電圧成分を除去しているので、スイッチングレベ
ルでの零相電圧が発生しないことから零相電流I0を抑
止できる。第二のフィルタリアクトルFL2には、イン
バータINV1とINV2間あるいはインバータと電力系
統間の連系インピーダンスの機能を持たせ、交流電源同
士の並列運転に近いシステム構成となっている。
LCL π-type filters FL 1 , FC, FL 2 are provided on the AC side of the inverters INV 1 , INV 2 (see FIG. 16). That is, it is composed of the first filter reactor FL 1 forming the three-phase reactor, the filter capacitor FC, and the second filter reactor FL 2 for interconnection. Since the LC filter composed of the first filter reactor FL 1 and the filter capacitor FC removes the voltage component of the switching frequency level generated from the inverters INV 1 and INV 2 , the zero phase voltage at the switching level is generated. Since it does not, the zero-phase current I 0 can be suppressed. The second filter reactor FL 2 has a function of connecting impedance between the inverters INV 1 and INV 2 or between the inverter and the power system, and has a system configuration similar to parallel operation of AC power supplies.

【0013】[0013]

【発明が解決しようとする課題】ところで、前述したよ
うにインバータINV1とINV2間で流れる零相電流I
0を抑制する〜の手段を備えた従来の電力変換装置
では、ハードウェア面での対策を講じなければならず、
それぞれ以下のような問題があった。
By the way, as described above,
Sea urchin inverter INV1And INV2Zero-phase current I flowing between
0Power conversion device of the related art including means for suppressing
Then, we have to take measures in terms of hardware,
Each had the following problems.

【0014】インバータINV1,INV2の制御部E
間で、ゲートパルスGを同期させるための同期信号Dの
送受信を行う手段(図12参照)を採用した場合、この
同期信号Dには、ゲートパルスGの点弧タイミングとパ
ルス幅の情報を含めなければならない。ここで、スイッ
チング周波数は例えば10kHz〜20kHzで1周期
20μ秒〜100μ秒程度である。
Control unit E of inverters INV 1 and INV 2
In the case where a means for transmitting and receiving a synchronization signal D for synchronizing the gate pulse G (see FIG. 12) is adopted, the synchronization signal D includes information on the firing timing of the gate pulse G and the pulse width. There must be. Here, the switching frequency is, for example, 10 kHz to 20 kHz, and one cycle is approximately 20 μsec to 100 μsec.

【0015】例えば、信号送信側(マスター側)のイン
バータINV1の制御部Eでは、同期信号Dの情報、つ
まり、ゲートパルスGの点弧タイミングおよびパルス幅
を演算処理する必要がある。この演算処理後に同期信号
Dを信号受信側(スレーブ側)のインバータINV2
制御部Eに伝送することになるが、信号送信側と信号受
信側の両インバータINV1,INV2における制御時間
が短すぎるために、同期信号Dの送受信を実行すること
が困難となる。
For example, in the control section E of the inverter INV 1 on the signal transmission side (master side), it is necessary to calculate the information of the synchronization signal D, that is, the firing timing and pulse width of the gate pulse G. After this arithmetic processing, the synchronizing signal D is transmitted to the control unit E of the inverter INV 2 on the signal receiving side (slave side), but the control time in both the inverters INV 1 and INV 2 on the signal transmitting side and the signal receiving side is transmitted. Since it is too short, it becomes difficult to execute transmission / reception of the synchronization signal D.

【0016】また、ゲートパルスGを信号送信側から信
号受信側へ直接に伝送するパルス伝達方式が考えられる
が、両インバータINV1,INV2の制御部Eを絶縁す
る必要性から、送受信パルスの絶縁回路部(例えば光信
号を採用)を設けなければならない。これら信号伝達手
段は、インバータINV1,INV2の並列多重数により
変更されるため、電力変換装置の標準化が困難となる。
A pulse transmission system in which the gate pulse G is directly transmitted from the signal transmitting side to the signal receiving side is conceivable. However, since it is necessary to insulate the control section E of both inverters INV 1 and INV 2 , transmission / reception pulse An insulating circuit section (for example, an optical signal is adopted) must be provided. Since these signal transmission means are changed depending on the number of parallel multiplexing of the inverters INV 1 and INV 2 , it is difficult to standardize the power conversion device.

【0017】インバータINV1,INV2の交流側に
絶縁トランスTをそれぞれ設ける手段(図13参照)を
採用した場合、インバータINV1,INV2の交流側に
それぞれ設けた絶縁トランスTの定格周波数は系統周波
数であるため、その絶縁トランスTは大型および大重量
のものが必要であり、電力変換装置の大型化およびコス
トアップを招来する。
When the means (see FIG. 13) for providing the insulating transformers T on the AC sides of the inverters INV 1 and INV 2 respectively is adopted, the rated frequency of the insulating transformers T provided on the AC sides of the inverters INV 1 and INV 2 is Since it is a system frequency, the insulation transformer T needs to be large and heavy, which leads to an increase in size and cost of the power conversion device.

【0018】インバータINV1,INV2の直流側
に、零相電流I0が流れる場合にのみ高インピーダンス
となるインダクタンスを有するフィルタF(例えばコモ
ンモードチョークコイル)を挿入する手段(図14参
照)を採用した場合、前記のケースと同様、インバー
タINV1,INV2の直流側にそれぞれ設けたフィルタ
Fが大型および大重量であるため、電力変換装置の大型
化およびコストアップを招来する。
A means (see FIG. 14) is provided on the DC side of the inverters INV 1 and INV 2 for inserting a filter F (for example, a common mode choke coil) having an inductance that becomes high impedance only when the zero-phase current I 0 flows. When adopted, the filters F provided on the DC side of the inverters INV 1 and INV 2 are large and heavy, as in the case described above, which leads to an increase in size and cost of the power conversion device.

【0019】三台の単相リアクトルFLu,FLv,
FLwをインバータINV1,INV2の交流側にそれぞ
れ設ける手段(図15参照)を採用した場合、一台の三
相リアクトルFLの場合と比較しても、コストや大きさ
が二倍、取り付け工数が三倍となり、低コスト化が必要
な汎用の電力変換装置にとっては不適である。
Three single-phase reactors FLu, FLv,
When adopting the means (see FIG. 15) for providing FLw on the AC side of each of the inverters INV 1 and INV 2 , the cost and size are double and the installation man-hours are doubled as compared with the case of one three-phase reactor FL. Is tripled, which is not suitable for a general-purpose power conversion device that requires cost reduction.

【0020】インバータINV1,INV2の交流側に
LCLのπ型フィルタFL1,FC,FL2を設ける手段
(図16参照)を採用した場合、前述したのケース
と同様、フィルタが大型および大重量となるため、電力
変換装置の大型化およびコストアップを招来する。
When means for providing LCL π-type filters FL 1 , FC, FL 2 on the AC side of the inverters INV 1 , INV 2 (see FIG. 16) is adopted, the filters are large and large, as in the case described above. Since it becomes heavy, it causes an increase in the size and cost of the power conversion device.

【0021】そこで、本発明は前記問題点に鑑みて提案
されたもので、その目的とするところは、インバータ間
でハードウェア面での対策を施すことなく、簡便な手段
によりインバータ間で零相電流が流れることを抑止し得
る系統連系用電力変換装置およびその制御方法を提供す
ることにある。
Therefore, the present invention has been proposed in view of the above problems, and an object thereof is to provide a zero phase between inverters by a simple means without taking measures in terms of hardware between the inverters. An object of the present invention is to provide a power conversion device for grid interconnection that can prevent current from flowing and a control method thereof.

【0022】[0022]

【課題を解決するための手段】前記目的を達成するため
の技術的手段として、本発明は、PWM制御の方式(三
角波比較方式、ヒステリシスコンパレータ方式、ベクト
ル方式)の観点から以下の点を特徴とする。ここで、P
WM制御の方式のうちで、三角波比較方式とは、時間に
対して直線的に変化するキャリア(搬送)信号(例えば
三角波または鋸波)と変調信号(例えば正弦波)との比
較によってPWM波形(スイッチング素子駆動波形)出
力を得る方式を意味し、ヒステリシスコンパレータ方式
とは、インバータの出力と指令値の誤差信号をヒステリ
シス幅を持つコンパレータに入力し、誤差がコンパレー
タのしきい値以内になるように振動的に追従させる方式
を意味し、ベクトル方式とは、インバータが発生する8
個の電圧ベクトルに基づき、ある時間の電圧ベクトルの
平均値が電圧指令ベクトルに一致するようにパルス幅信
号に変換する方式を意味する。前記いずれの方式を採用
した場合も、本発明は、インバータ間でハードウェア面
での対策を施すことなく、前記方式によるPWM制御で
インバータ間での零相電流の抑止が図れる。
As technical means for achieving the above object, the present invention is characterized by the following points from the viewpoint of a PWM control method (triangular wave comparison method, hysteresis comparator method, vector method). To do. Where P
Among the WM control methods, the triangular wave comparison method is a PWM waveform (based on comparison of a carrier (carrier) signal (eg, triangular wave or sawtooth wave) that changes linearly with time and a modulation signal (eg, sine wave). (Switching element drive waveform) means a method to obtain output, and the hysteresis comparator method inputs the error signal between the inverter output and the command value to a comparator with hysteresis width so that the error is within the threshold of the comparator. This means a method to follow vibrationally, and the vector method means that the inverter generates 8
This means a method of converting the voltage vector into a pulse width signal so that the average value of the voltage vector at a certain time matches the voltage command vector based on the individual voltage vectors. Regardless of which method is adopted, the present invention can suppress the zero-phase current between the inverters by PWM control according to the method without taking a hardware measure between the inverters.

【0023】(1)三角波比較方式 本発明装置は、直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、三角波比較方式のPWM制御に基づくゲートパ
ルスによりスイッチング素子を点弧させてインバータの
出力電流を制御する系統連系用電力変換装置において、
前記インバータの出力電流の零相分を検出し、その零相
電流の極性および大きさに基づいて、前記零相電流が流
れるスイッチング素子のゲートパルスを生成するための
三角波信号を基準位相から移相させる制御部を具備した
ことを特徴とする。
(1) Triangular wave comparison system In the device of the present invention, a distributed power source is commonly connected to the DC side, a system power source is connected to the AC side through a interconnection transformer, and a switching element is ignited. For grid interconnection, connecting multiple inverters that convert DC power of distributed power supply to AC power in parallel and control the output current of the inverter by igniting switching elements by gate pulse based on PWM control of triangular wave comparison method In the power converter,
A zero-phase component of the output current of the inverter is detected, and based on the polarity and magnitude of the zero-phase current, a triangular wave signal for generating a gate pulse of a switching element through which the zero-phase current flows is phase-shifted from a reference phase. It is characterized in that it is provided with a control unit.

【0024】前記制御部は、インバータの出力電流の零
相分を検出する零相電流検出部と、その零相電流の極性
および大きさを演算する演算部と、その零相電流の極性
および大きさに基づいて、前記零相電流が流れるスイッ
チング素子のゲートパルスを、三角波信号を基準位相か
ら移相させて生成するパルス発生部とを備えた構成とす
ることが可能である。
The control unit detects a zero-phase component of the output current of the inverter, a calculation unit that calculates the polarity and magnitude of the zero-phase current, and a polarity and magnitude of the zero-phase current. Based on this, it is possible to adopt a configuration including a pulse generator that generates the gate pulse of the switching element through which the zero-phase current flows by shifting the triangular wave signal from the reference phase.

【0025】本発明方法は、複数台のインバータを並列
接続して系統電源に連系させ、三角波比較方式のPWM
制御に基づくゲートパルスによりスイッチング素子を点
弧させてインバータの出力電流を制御することにより、
各インバータに共通して設けられた分散電源の直流電力
を交流電力に変換する系統連系用電力変換装置の制御方
法において、前記インバータの出力電流の零相分を検出
し、その零相電流の極性および大きさに基づいて、前記
零相電流が流れるスイッチング素子のゲートパルスを生
成するための三角波信号を基準位相から移相させること
を特徴とする。
According to the method of the present invention, a plurality of inverters are connected in parallel to be connected to a system power source, and a triangular wave comparison type PWM is used.
By controlling the output current of the inverter by firing the switching element by the gate pulse based on the control,
In a method of controlling a grid interconnection power converter that converts DC power of a distributed power supply provided in common to each inverter into AC power, a zero-phase component of the output current of the inverter is detected, and the zero-phase current The triangular wave signal for generating the gate pulse of the switching element through which the zero-phase current flows is shifted from the reference phase based on the polarity and the magnitude.

【0026】本発明では、三角波比較方式のPWM制御
に基づいて、インバータに発生した零相電流の極性およ
び大きさに応じて三角波信号を基準位相から補正値分だ
け移相させることにより、各インバータ間のゲートパル
スの位相ずれを補正することができ、その結果、各イン
バータにおけるスイッチング素子のスイッチングタイミ
ングを完全に一致させて同期をとることができる。
According to the present invention, based on the PWM control of the triangular wave comparison system, the triangular wave signal is shifted from the reference phase by the correction value according to the polarity and the magnitude of the zero-phase current generated in the inverter. It is possible to correct the phase shift of the gate pulse between them, and as a result, it is possible to completely match the switching timings of the switching elements in each inverter to achieve synchronization.

【0027】(2)ヒステリシスコンパレータ方式 本発明装置は、直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ヒステリシスコンパレータ方式のPWM制御に
基づくゲートパルスによりスイッチング素子を点弧させ
てインバータの出力電流を制御する系統連系用電力変換
装置において、前記インバータの出力電流の零相分を検
出し、その零相電流の極性および大きさに基づいて、前
記零相電流が流れるスイッチング素子のゲートパルスを
生成するためのヒステリシス幅をインバータの出力電流
基準値に対して調整する制御部を具備したことを特徴と
する。
(2) Hysteresis comparator system In the device of the present invention, a distributed power source is commonly connected to the DC side, a system power source is connected to the AC side through an interconnection transformer, and a switching element is ignited. For connecting to multiple grids, which connects the DC power of the distributed power supply to AC power in parallel and controls the output current of the inverter by firing the switching element by the gate pulse based on the PWM control of the hysteresis comparator method. In the power converter, the zero-phase component of the output current of the inverter is detected, and the hysteresis width for generating the gate pulse of the switching element through which the zero-phase current flows is detected based on the polarity and magnitude of the zero-phase current. It is characterized by comprising a control unit for adjusting with respect to an output current reference value of the inverter.

【0028】前記制御部は、インバータの出力電流の零
相分を検出する零相電流検出部と、その零相電流の極性
および大きさに応じてインバータの出力電流基準値に対
するヒステリシス幅を調整するヒステリシス幅決定部
と、そのヒステリシス幅を調整するインバータのスイッ
チング素子を選択する補正対象選択部とを備えた構成と
することが可能である。
The control section adjusts the hysteresis width with respect to the output current reference value of the inverter according to the polarity and the magnitude of the zero phase current detecting section for detecting the zero phase component of the output current of the inverter. A configuration including a hysteresis width determination unit and a correction target selection unit that selects a switching element of an inverter that adjusts the hysteresis width can be provided.

【0029】本発明方法は、複数台のインバータを並列
接続して系統電源に連系させ、ヒステリシスコンパレー
タ方式のPWM制御に基づくゲートパルスによりスイッ
チング素子を点弧させてインバータの出力電流を制御す
ることにより、各インバータに共通して設けられた分散
電源の直流電力を交流電力に変換する系統連系用電力変
換装置の制御方法において、前記インバータの出力電流
の零相分を検出し、その零相電流の極性および大きさに
基づいて、前記零相電流が流れるスイッチング素子のゲ
ートパルスを生成するためのヒステリシス幅をインバー
タの出力電流基準値に対して調整することを特徴とす
る。
In the method of the present invention, a plurality of inverters are connected in parallel to be connected to a system power supply, and a switching element is fired by a gate pulse based on PWM control of a hysteresis comparator system to control the output current of the inverter. Thus, in the control method of the grid interconnection power converter for converting the DC power of the distributed power source provided in common to each inverter into the AC power, the zero phase component of the output current of the inverter is detected, and the zero phase is detected. The hysteresis width for generating the gate pulse of the switching element in which the zero-phase current flows is adjusted with respect to the output current reference value of the inverter based on the polarity and magnitude of the current.

【0030】本発明では、ヒステリシスコンパレータ方
式のPWM制御に基づいて、インバータに発生した零相
電流の極性および大きさに応じて、インバータの出力電
流基準値に対するヒステリシス幅を補正値分だけ増減す
ることにより、零相電流の極性に基づいて選択した所望
のスイッチング素子のゲートパルスを補正することがで
き、その結果、各インバータにおけるスイッチング素子
のスイッチングタイミングを完全に一致させて同期をと
ることができる。
According to the present invention, the hysteresis width with respect to the output current reference value of the inverter is increased or decreased by the correction value according to the polarity and the magnitude of the zero-phase current generated in the inverter based on the PWM control of the hysteresis comparator system. As a result, the gate pulse of the desired switching element selected based on the polarity of the zero-phase current can be corrected, and as a result, the switching timing of the switching element in each inverter can be perfectly matched and synchronized.

【0031】(3)ベクトル方式 本発明装置は、直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ベクトル方式のPWM制御に基づくゲートパル
スによりスイッチング素子を点弧させてインバータの出
力電流を制御する系統連系用電力変換装置において、前
記インバータの出力電流の零相分を検出し、その零相電
流の極性および大きさに基づいて零相電流が流れるスイ
ッチング素子のいずれかを選択し、その選択されたスイ
ッチング素子をOFFさせる出力電圧ベクトルを決定す
る制御部を具備したことを特徴とする。
(3) Vector system In the device of the present invention, a distributed power source is commonly connected to the DC side, a system power source is connected to the AC side through an interconnection transformer, and a switching element is ignited. Multiple inverters that convert DC power from distributed power supplies to AC power are connected in parallel, and the grid switching based on vector-based PWM control fires switching elements to control the output current of the inverters. In the device, a zero-phase component of the output current of the inverter is detected, one of the switching elements through which the zero-phase current flows is selected based on the polarity and magnitude of the zero-phase current, and the selected switching element is turned off. It is characterized by comprising a control unit for determining an output voltage vector to be controlled.

【0032】前記制御部は、インバータの出力電流の零
相分を検出する零相電流検出部と、その零相電流の極性
および大きさに基づいて零相電流が流れるスイッチング
素子のいずれかを選択し、その選択されたスイッチング
素子をOFFさせる出力電圧ベクトルを決定するベクト
ル決定部とを備えた構成とすることが可能である。
The control section selects one of a zero-phase current detecting section for detecting a zero-phase component of the output current of the inverter and a switching element through which the zero-phase current flows based on the polarity and magnitude of the zero-phase current. However, it is possible to adopt a configuration including a vector determination unit that determines an output voltage vector for turning off the selected switching element.

【0033】本発明方法は、複数台のインバータを並列
接続して系統電源に連系させ、ベクトル方式のPWM制
御に基づくゲートパルスによりスイッチング素子を点弧
させてインバータの出力電流を制御することにより、各
インバータに共通して設けられた分散電源の直流電力を
交流電力に変換する系統連系用電力変換装置の制御方法
において、前記インバータの出力電流の零相分を検出
し、その零相電流の極性および大きさに基づいて零相電
流が流れるスイッチング素子のいずれかを選択し、その
選択されたスイッチング素子をOFFさせる出力電圧ベ
クトルを決定することを特徴とする。
According to the method of the present invention, a plurality of inverters are connected in parallel to be connected to the system power source, and the switching element is fired by the gate pulse based on the PWM control of the vector system to control the output current of the inverter. In a control method of a grid interconnection power converter for converting DC power of a distributed power source provided in common to each inverter to AC power, a zero phase component of the output current of the inverter is detected and the zero phase current is detected. It is characterized in that any one of the switching elements through which the zero-phase current flows is selected based on the polarity and the magnitude of, and the output voltage vector for turning off the selected switching element is determined.

【0034】本発明では、ベクトル方式のPWM制御に
基づいて、インバータに発生した零相電流の極性および
大きさに基づいて零相電流が流れるスイッチング素子の
いずれかを選択し、その選択されたスイッチング素子を
OFFさせる出力電圧ベクトルを決定することにより、
各インバータ間のゲートパルスを補正することができ、
その結果、各インバータ間の零相電流を抑制することが
できる。
In the present invention, one of the switching elements through which the zero-phase current flows is selected based on the polarity and magnitude of the zero-phase current generated in the inverter based on the PWM control of the vector system, and the selected switching is performed. By determining the output voltage vector that turns off the element,
The gate pulse between each inverter can be corrected,
As a result, the zero-phase current between the inverters can be suppressed.

【0035】[0035]

【発明の実施の形態】本発明の第1〜第3の実施形態を
以下に詳述する。第1の実施形態は三角波比較方式のP
WM制御を用いた場合、第2の実施形態はヒステリシス
コンパレータ方式のPWM制御を用いた場合、第3の実
施形態はベクトル方式のPWM制御を用いた場合で、第
1〜第3の実施形態ではPWM制御の方式が異なり、ハ
ードウェア構成については共通する。
BEST MODE FOR CARRYING OUT THE INVENTION First to third embodiments of the present invention will be described in detail below. The first embodiment is a triangular wave comparison type P
When the WM control is used, the second embodiment uses the hysteresis comparator type PWM control, and the third embodiment uses the vector type PWM control. In the first to third embodiments, The PWM control method is different and the hardware configuration is common.

【0036】図1は第1〜第3の実施形態で共通する系
統連系用電力変換装置のハードウェア構成を示す。同図
に示す電力変換装置は、例えば、太陽電池や燃料電池な
どの分散電源Bを電力系統に連系させる系統連系システ
ムに設置されるもので、複数台(例えば二台)の三相イ
ンバータINV1,INV2を並列接続した構成を具備
し、両インバータINV1,INV2の直流側を分散電源
Bに共通して接続すると共に、その交流側を連系トラン
スTRを介して三相交流系統電源Vsに接続することに
よりシステム構成されている。
FIG. 1 shows a hardware configuration of a grid interconnection power conversion device common to the first to third embodiments. The power conversion device shown in the figure is installed in a grid interconnection system that links a distributed power source B such as a solar cell or a fuel cell to an electric power grid, and includes a plurality of (eg, two) three-phase inverters. It has a configuration in which INV 1 and INV 2 are connected in parallel, the DC side of both inverters INV 1 and INV 2 is connected in common to the distributed power source B, and the AC side thereof is a three-phase AC through the interconnection transformer TR. The system is configured by connecting to the system power supply Vs.

【0037】インバータINV1,INV2はフルブリッ
ジ構成のスイッチング素子S1〜S6を備え、その直流側
に電解コンデンサC、交流側に出力フィルタ用三相リア
クトルFLがそれぞれ接続され、その交流側に設けられ
た変流器CTにより検出された出力電流Iに基づくPW
M制御によりスイッチング素子S1〜S6を点弧させるた
めのゲートパルスGを生成する制御部Eを具備し、分散
電源Bから出力される直流電力を電解コンデンサCに充
電し、その充電電力をインバータINV1,INV2のス
イッチングにより交流変換し、その交流電力を電力系統
の負荷(図示せず)に供給するようにしている。
Each of the inverters INV 1 and INV 2 is provided with switching elements S 1 to S 6 of a full bridge structure, an electrolytic capacitor C is connected to the DC side thereof, and a three-phase reactor FL for output filter is connected to the AC side thereof, and the AC side thereof. PW based on the output current I detected by the current transformer CT provided in the
A control unit E for generating a gate pulse G for igniting the switching elements S 1 to S 6 by M control is provided, and the DC power output from the distributed power source B is charged in the electrolytic capacitor C, and the charging power is charged. AC conversion is performed by switching the inverters INV 1 and INV 2 , and the AC power is supplied to a load (not shown) in the power system.

【0038】ところで、インバータINV1,INV2
並列多重接続した電力変換装置では、それぞれのインバ
ータINV1,INV2の制御部EでPWM制御によりス
イッチング素子S1〜S6を点弧させるゲートパルスGを
生成するようにしている。このようにインバータINV
1,INV2の制御部Eで独自のPWM制御によりゲート
パルスGを生成していることから、それぞれのインバー
タINV1,INV2でゲートパルスGの位相ずれが発生
することがある。このゲートパルスGの位相ずれにより
インバータINV1とINV2間でスイッチング素子S1
〜S6の点弧タイミングにずれが生じ、インバータIN
1とINV2間で零相電流I0が流れる(図17参照)
という不具合が発生する。
By the way, in the power converter in which the inverters INV 1 and INV 2 are connected in parallel multiplex, the gate pulse for igniting the switching elements S 1 to S 6 by the PWM control in the control unit E of the respective inverters INV 1 and INV 2. G is generated. Inverter INV
Since the control unit E of 1 and INV 2 generates the gate pulse G by its own PWM control, the phase shift of the gate pulse G may occur in the respective inverters INV 1 and INV 2 . Due to the phase shift of the gate pulse G, the switching element S 1 is switched between the inverters INV 1 and INV 2.
There is a deviation in the firing timing of ~ S 6 and the inverter IN
Zero-phase current I 0 flows between V 1 and INV 2 (see FIG. 17).
The problem occurs.

【0039】(第1の実施形態)この零相電流I0が流
れるという不具合を防止するため、第1の実施形態で
は、制御部Eにおいて三角波比較方式によるPWM制御
に基づいてインバータINV1とINV2間でのゲートパ
ルスGの位相ずれを補正する。
(First Embodiment) In order to prevent the inconvenience that the zero-phase current I 0 flows, in the first embodiment, the inverters INV 1 and INV 1 are based on the PWM control by the triangular wave comparison method in the control unit E. The phase shift of the gate pulse G between 2 is corrected.

【0040】この第1の実施形態の電力変換装置は、図
2に示すようにインバータINV1,INV2の出力電流
の零相分を検出する零相電流検出部1と、その零相電流
0の極性および大きさをPI制御により演算する演算
部2と、その零相電流I0の極性および大きさに基づい
て、零相電流I0が流れるスイッチング素子S1〜S6
ゲートパルスGを生成するための三角波信号を基準位相
から移相させてそのスイッチング素子S1〜S6のゲート
パルスGを出力するパルス発生部3とで構成された制御
部Eを具備する。
As shown in FIG. 2, the power converter of the first embodiment has a zero-phase current detector 1 for detecting the zero-phase component of the output currents of the inverters INV 1 and INV 2 , and its zero-phase current I. Based on the polarity and magnitude of the zero-phase current I 0 , the calculator 2 that calculates the polarity and magnitude of 0 by PI control, and the gate pulse G of the switching elements S 1 to S 6 through which the zero-phase current I 0 flows. Is provided with a pulse generator 3 for shifting the triangular wave signal for generating the signal from the reference phase and outputting the gate pulse G of the switching elements S 1 to S 6 .

【0041】一般的に、三角波比較方式のPWM制御で
は、図3に示すように制御部Eで生成された基準正弦波
信号Iと三角波信号IIとを比較することによりインバー
タINV1,INV2のスイッチング素子S1〜S6を点弧
させるためのゲートパルスGを生成する。ここで、イン
バータINV1,INV2に発生した零相電流I0の極性
および大きさを零相電流検出部1で検出し、その零相電
流I0の極性および大きさを基準値=0と比較した上で
零相電流I0の極性および大きさに基づいて演算部2で
PI制御によりバイアス値(補正値)αを算出する。パ
ルス発生部3では、このバイアス値αに基づいて三角波
信号IIを基準位相から移相させることにより補正する。
Generally, in the PWM control of the triangular wave comparison system, as shown in FIG. 3, the reference sine wave signal I generated by the control unit E and the triangular wave signal II are compared to compare the inverters INV 1 and INV 2 with each other. A gate pulse G for firing the switching elements S 1 to S 6 is generated. Here, the polarity and magnitude of the zero-phase current I 0 generated in the inverters INV 1 and INV 2 are detected by the zero-phase current detection unit 1, and the polarity and magnitude of the zero-phase current I 0 are set as reference value = 0. After comparison, the calculation unit 2 calculates the bias value (correction value) α based on the polarity and magnitude of the zero-phase current I 0 by PI control. The pulse generator 3 corrects the triangular wave signal II by shifting it from the reference phase based on the bias value α.

【0042】すなわち、図4に示すようにバイアス値α
がプラスになれば(図中鎖線で示す三角波信号II’)、
ゲートパルスGの点弧タイミングが早まるように三角波
信号IIを基準位相から移相させることによりそのゲート
パルスGの位相ずれを補正する(図中鎖線で示すゲート
パルスG’)。逆に、バイアス値αがマイナスになれば
(図中破線で示す三角波信号II’’)、ゲートパルスG
の点弧タイミングが遅れるように三角波信号IIを基準位
相から移相させることによりそのゲートパルスGの位相
ずれを補正する(図中破線で示すゲートパルス
G’’)。
That is, as shown in FIG. 4, the bias value α
If becomes positive (triangular wave signal II 'shown by the chain line in the figure),
By shifting the triangular wave signal II from the reference phase so that the firing timing of the gate pulse G is advanced, the phase shift of the gate pulse G is corrected (the gate pulse G ′ shown by the chain line in the figure). On the contrary, if the bias value α becomes negative (triangular wave signal II ″ shown by the broken line in the figure), the gate pulse G
The phase shift of the gate pulse G is corrected by shifting the phase of the triangular wave signal II from the reference phase so that the firing timing of is delayed (gate pulse G ″ shown by the broken line in the figure).

【0043】この第1の実施形態では、三角波比較方式
のPWM制御に基づいて、インバータINV1,INV2
に発生した零相電流I0の極性および大きさに応じて三
角波信号IIを基準位相からバイアス値αだけ移相させる
ことにより、インバータINV1とINV2間のゲートパ
ルスGの位相ずれを補正することができ、その結果、両
インバータINV1,INV2におけるスイッチング素子
1〜S6のスイッチングタイミングを完全に一致させて
同期をとることができ、インバータINV1とINV2
で零相電流I0が流れなくなる。
In the first embodiment, the inverters INV 1 and INV 2 are based on the PWM control of the triangular wave comparison system.
The phase shift of the gate pulse G between the inverters INV 1 and INV 2 is corrected by shifting the triangular wave signal II from the reference phase by the bias value α in accordance with the polarity and the magnitude of the zero-phase current I 0 generated at. As a result, the switching timings of the switching elements S 1 to S 6 in both inverters INV 1 and INV 2 can be perfectly matched and synchronized, and the zero-phase current I can be obtained between the inverters INV 1 and INV 2. 0 stops flowing.

【0044】なお、このゲートパルスの位相ずれの補正
は、二台のインバータINV1,INV2のいずれか一方
のインバータ(例えばINV1)を基準として、他方の
インバータ(例えばINV2)について三角波比較方式
のPWM制御で三角波信号IIを基準位相からバイアス値
αだけ移相させるようにすればよい。この三角波比較方
式のPWM制御の場合、ゲートパルスGの位相ずれの補
正は、U相、V相、W相の各相ごとに行われる。
To correct the phase shift of the gate pulse, one of the two inverters INV 1 and INV 2 (eg, INV 1 ) is used as a reference, and the other inverter (eg, INV 2 ) is compared with a triangular wave. The triangular wave signal II may be shifted from the reference phase by the bias value α by the PWM control of the method. In the PWM control of the triangular wave comparison method, the phase shift of the gate pulse G is corrected for each of the U phase, V phase, and W phase.

【0045】(第2の実施形態)第2の実施形態では、
前述した零相電流I0が流れるという不具合を防止する
ため、制御部Eにおいてヒステリシスコンパレータ方式
によるPWM制御に基づいてインバータINV1とIN
2間でのゲートパルスGを補正する。
(Second Embodiment) In the second embodiment,
In order to prevent the above-described inconvenience that the zero-phase current I 0 flows, the inverters INV 1 and IN 1 are controlled by the control unit E based on the PWM control by the hysteresis comparator method.
The gate pulse G between V 2 is corrected.

【0046】一般的に、ヒステリシスコンパレータ方式
のPWM制御は、制御部Eにおいて、図5に示すように
インバータINV1,INV2の出力電流基準値I
ref(U相電流基準値Iuref、V相電流基準値I
ref、W相電流基準値Iwref)およびその出力電流基
準値Irefに対するヒステリシス幅ΔI(固定)を予め
設定し、インバータINV1,INV2の出力電流I(U
相電流Iu、V相電流Iv、W相電流Iw)を検出しな
がら、その出力電流Iが出力電流基準値Iref±ヒステ
リシス幅ΔIの範囲(図6参照)内に入るようにインバ
ータINV1,INV2のスイッチング素子S1〜S6を点
弧するゲートパルスG(U相、V相、W相ゲートパルス
Gu,Gv,Gw)を生成する。
Generally, in the PWM control of the hysteresis comparator system, in the control unit E, the output current reference value I of the inverters INV 1 and INV 2 as shown in FIG.
ref (U-phase current reference value Iu ref , V-phase current reference value I
v ref , the W-phase current reference value Iw ref ) and the hysteresis width ΔI (fixed) for the output current reference value I ref are preset, and the output current I (U of the inverters INV 1 and INV 2 is set.
Phase current Iu, V-phase current Iv, W-phase current Iw), the inverter INV 1 , so that the output current I falls within the range of the output current reference value I ref ± hysteresis width ΔI (see FIG. 6). A gate pulse G (U-phase, V-phase, W-phase gate pulse Gu, Gv, Gw) that fires the switching elements S 1 to S 6 of INV 2 is generated.

【0047】なお、図5および図7中で「上ON」「上
OFF」と表記しているのは、図1のインバータINV
1,INV2のP側に接続されたスイッチング素子S1
3,S5を点弧させることを意味し、逆に、「下ON」
「下OFF」はインバータINV1,INV2のN側に接
続されたスイッチング素子S2,S4,S6を点弧させる
ことを意味している。
In FIG. 5 and FIG. 7, what is described as “up ON” and “up OFF” is the inverter INV of FIG.
1 , a switching element S 1 connected to the P side of INV 2 ,
It means igniting S 3 and S 5 , and conversely, "down ON"
Means "below OFF" to ignite the switching element S 2, S 4, S 6, which is connected to the N side of the inverter INV 1, INV 2.

【0048】この第2の実施形態の電力変換装置は、図
8に示すようにインバータINV1,INV2の出力電流
Iの零相分を検出する零相電流検出部5と、その零相電
流I0の極性および大きさに応じてインバータINV1
INV2の出力電流基準値Irefに対するヒステリシス幅
ΔIを調整するヒステリシス幅決定部6と、そのヒステ
リシス幅ΔIを調整すべきインバータINV1,INV2
のスイッチング素子S1〜S6を選択する補正対象選択部
7とを前述のパルス発生部4に付加した制御部Eを具備
する。
The power converter of the second embodiment, as shown in FIG. 8, has a zero-phase current detecting section 5 for detecting a zero-phase component of the output current I of the inverters INV 1 and INV 2 , and the zero-phase current thereof. Depending on the polarity and magnitude of I 0 , the inverter INV 1 ,
A hysteresis width determination unit 6 for adjusting the hysteresis width [Delta] I with respect to the output current reference value I ref of INV 2, inverter INV 1 should adjust the hysteresis width [Delta] I, INV 2
The correction unit selecting unit 7 for selecting the switching elements S 1 to S 6 of No. 1 and the control unit E in which the pulse generating unit 4 is added.

【0049】ヒステリシスコンパレータ方式のPWM制
御では、前述したようにインバータINV1,INV2
出力電流Iが出力電流基準値Iref±ヒステリシス幅Δ
Iの範囲(図6参照)内に入るようにインバータINV
1,INV2のスイッチング素子S1〜S6を点弧するゲー
トパルスGを生成する。
In the PWM control of the hysteresis comparator system, as described above, the output current I of the inverters INV 1 and INV 2 is the output current reference value I ref ± hysteresis width Δ.
Inverter INV so that it falls within the range of I (see FIG. 6)
1 , a gate pulse G for igniting the switching elements S 1 to S 6 of INV 2 is generated.

【0050】つまり、インバータINV1,INV2に発
生した零相電流I0の極性および大きさを零相電流検出
部5で検出し、その零相電流I0の極性および大きさに
応じた補正値αを、固定のヒステリシス幅ΔIに対して
加減算することによりヒステリシス幅決定部6で調整す
る。このヒステリシス幅ΔIを調整すべきインバータI
NV1,INV2のスイッチング素子S1〜S6を補正対象
選択部7で選択し、そのスイッチング素子S1〜S6に対
する補正信号H(U相、V相、W相補正信号Hu,H
v,Hw)によりゲートパルスG(U相、V相、W相ゲ
ートパルスGu,Gv,Gw)を補正する。なお、補正
値αは、零相電流I0に対して一定のゲインkを乗算す
ることにより、その零相電流I0に比例して可変するも
のである。
That is, the polarity and the magnitude of the zero-phase current I 0 generated in the inverters INV 1 and INV 2 are detected by the zero-phase current detector 5 and the correction is made according to the polarity and the magnitude of the zero-phase current I 0. The hysteresis width determination unit 6 adjusts the value α by adding and subtracting the fixed hysteresis width ΔI. Inverter I whose hysteresis width ΔI should be adjusted
NV 1, the switching element S 1 to S 6 of INV 2 selected in the correction target selector 7, the correction signal H (U-phase for the switching element S 1 to S 6, V-phase, W-phase correction signals Hu, H
The gate pulse G (U-phase, V-phase, W-phase gate pulse Gu, Gv, Gw) is corrected by v, Hw). The correction value α is varied in proportion to the zero-phase current I 0 by multiplying the zero-phase current I 0 by a constant gain k.

【0051】前記ヒステリシス幅決定部7での調整は、
零相電流I0の極性がプラスであれば、インバータIN
1,INV2のP側に接続されたスイッチング素子
1,S3,S5のスイッチング時間を短くするように上
側ヒステリシス幅を固定のヒステリシス幅ΔIから補正
値αだけ小さくする。逆に、零相電流I0の極性がマイ
ナスであれば、インバータINV1,INV2のN側に接
続されたスイッチング素子S2,S4,S6のスイッチン
グ時間を短くするように下側ヒステリシス幅を固定のヒ
ステリシス幅ΔIから補正値αだけ小さくする。
The adjustment in the hysteresis width determining section 7 is as follows.
If the polarity of the zero-phase current I 0 is positive, the inverter IN
The upper hysteresis width is reduced from the fixed hysteresis width ΔI by the correction value α so as to shorten the switching time of the switching elements S 1 , S 3 and S 5 connected to the P side of V 1 and INV 2 . On the contrary, if the polarity of the zero-phase current I 0 is negative, the lower hysteresis is set so as to shorten the switching time of the switching elements S 2 , S 4 , S 6 connected to the N side of the inverters INV 1 , INV 2. The width is reduced from the fixed hysteresis width ΔI by the correction value α.

【0052】図7は、例えば後者の場合を具体的に例示
したもので、零相電流I0の極性がマイナスであり、イ
ンバータINV1,INV2のN側に接続されたスイッチ
ング素子S2,S4,S6のスイッチング時間を短くする
ように下側ヒステリシス幅を固定のヒステリシス幅ΔI
から補正値αだけ小さくしている。図中点線は補正前の
インバータINV1,INV2の出力電流I、実線は補正
後のインバータINV 1,INV2の出力電流I’をそれ
ぞれ示している。
FIG. 7 specifically illustrates the latter case, for example.
The zero-phase current I0Has a negative polarity,
Inverter INV1, INV2Switch connected to the N side of
Element S2, SFour, S6The switching time of
The lower hysteresis width is fixed to a fixed hysteresis width ΔI
Therefore, the correction value α is reduced. The dotted line in the figure is the one before
Inverter INV1, INV2Output current I, solid line is corrected
Later inverter INV 1, INV2Output current I'of it
Shows each.

【0053】この第2の実施形態では、ヒステリシスコ
ンパレータ方式のPWM制御に基づいて、インバータI
NV1,INV2に発生した零相電流I0の極性および大
きさに応じて、インバータINV1,INV2の出力電流
基準値Irefに対するヒステリシス幅ΔIを補正値α分
だけ増減することにより、零相電流I0の極性に基づい
て選択した所望のスイッチング素子S1〜S6のゲートパ
ルスGを補正することができ、その結果、両インバータ
INV1,INV2におけるスイッチング素子S 1〜S6
スイッチングタイミングを完全に一致させて同期をとる
ことができる。
In the second embodiment, the hysteresis
Based on the PWM control of the comparator system, the inverter I
NV1, INV2Zero-phase current I generated in0Polar and large
Inverter INV depending on the size1, INV2Output current of
Reference value IrefFor the correction value α
The zero-phase current I0Based on the polarity of
Desired switching element S selected by1~ S6Gate of
The loss G can be corrected, and as a result, both inverters
INV1, INV2Switching element S in 1~ S6of
Synchronize by making the switching timing completely the same
be able to.

【0054】なお、このゲートパルスGの補正は、二台
のインバータINV1,INV2のいずれか一方のインバ
ータ(例えばINV1)を基準として、他方のインバー
タ(例えばINV2)についてヒステリシスコンパレー
タ方式のPWM制御でヒステリシス幅ΔIを補正値α分
だけ増減させるようにすればよい。このヒステリシスコ
ンパレータ方式のPWM制御の場合、ゲートパルスGの
補正は、U相、V相、W相の各相ごとに行われる。
The correction of the gate pulse G is based on one of the two inverters INV 1 and INV 2 (eg, INV 1 ) as a reference, and the other inverter (eg, INV 2 ) is of a hysteresis comparator type. The hysteresis width ΔI may be increased or decreased by the correction value α by PWM control. In the case of the PWM control of the hysteresis comparator method, the gate pulse G is corrected for each of the U phase, V phase, and W phase.

【0055】(第3の実施形態)この第3の実施形態で
は、前述した零相電流I0が流れるという不具合を防止
するため、制御部Eにおいてベクトル方式によるPWM
制御に基づいて両インバータINV1,INV2間でのゲ
ートパルスGを補正する。
(Third Embodiment) In the third embodiment, in order to prevent the above-described inconvenience that the zero-phase current I 0 flows, the control unit E uses the vector-based PWM.
The gate pulse G between the inverters INV 1 and INV 2 is corrected based on the control.

【0056】ここで、インバータINV1,INV2が発
生できる出力電圧ベクトルV0〜V7は、図9(a)
(b)に示すようにスイッチング素子S1〜S6の8つの
点弧パターンからなり、ベクトル方式のPWM制御にお
いては、前記出力電圧ベクトルV 0〜V7の選択とその発
生時間を制御するようにしている。なお、図9(b)の
スイッチング素子S1〜S6の点弧パターンにおいて、ス
イッチング素子S1とS2、S3とS4、S5とS6とはそれ
ぞれ反対に点弧される。
Here, the inverter INV1, INV2From
Output voltage vector V that can be generated0~ V7Is shown in FIG.
As shown in (b), the switching element S1~ S6The eight
It consists of a firing pattern and is suitable for vector type PWM control.
The output voltage vector V 0~ V7Selection and departure
I try to control my life time. In addition, in FIG.
Switching element S1~ S6In the firing pattern of
Itching element S1And S2, S3And SFour, SFiveAnd S6Is that
It is fired in the opposite direction.

【0057】この8つの出力電圧ベクトルV0〜V7を基
準として(以下、基準出力電圧ベクトルと称す)、この
基準出力電圧ベクトルV0〜V7に対して図10に示すよ
うな補正出力電圧ベクトルVN1k〜VN6kを新たに定義
する。補正出力電圧ベクトルVN1k〜VN6kにおいて、
図10中で表記したNはインバータINV1,INV2
P側に接続されたスイッチング素子S1,S3,S5とN
側に接続されたスイッチング素子S2,S4,S6の両方
をOFFすることを意味している。また、kは零相電流
0が流れている相のスイッチング素子S1〜S6を選択
することを意味し、U相の場合にはk=1、V相の場合
にはk=2、W相の場合にはk=3となる。
With reference to these eight output voltage vectors V 0 to V 7 (hereinafter referred to as reference output voltage vectors), correction output voltages as shown in FIG. 10 are obtained with respect to the reference output voltage vectors V 0 to V 7 . The vectors VN 1k to VN 6k are newly defined. In the corrected output voltage vector VN 1k to VN 6k ,
N shown in FIG. 10 is the switching elements S 1 , S 3 , S 5 and N connected to the P side of the inverters INV 1 , INV 2.
This means that both of the switching elements S 2 , S 4 , S 6 connected to the side are turned off. Further, k means that the switching elements S 1 to S 6 of the phase in which the zero-phase current I 0 is flowing are selected. In the U phase, k = 1, in the V phase, k = 2, In the case of the W phase, k = 3.

【0058】この第3の実施形態の電力変換装置は、図
11に示すようにインバータINV 1,INV2の出力電
流Iの零相分を検出する零相電流検出部8と、その零相
電流I0の極性および大きさに基づいて零相電流I0が流
れるスイッチング素子S1〜S6のいずれかを選択し、そ
の選択されたスイッチング素子S1〜S6をOFFさせる
出力電圧ベクトルを決定するベクトル決定部9とを出力
電流制御部10に付加した制御部Eを具備する。
The power converter of the third embodiment is shown in FIG.
As shown in 11, the inverter INV 1, INV2Output power
Zero-phase current detector 8 for detecting the zero-phase component of the flow I, and its zero-phase
Current I0Zero-phase current I based on the polarity and magnitude of0Flow
Switching element S1~ S6Select one of the
Selected switching element S of1~ S6To turn off
Outputs the vector determination unit 9 that determines the output voltage vector
The control unit E added to the current control unit 10 is provided.

【0059】このベクトル方式のPWM制御では、イン
バータINV1,INV2間で発生した零相電流I0が流
れている相のスイッチング素子、つまり、インバータI
NV1,INV2のP側に接続されたスイッチング素子S
1,S3,S5またはN側に接続されたスイッチング素子
2,S4,S6の少なくともいずれか一方をOFFさせ
る出力電圧ベクトルを基準出力電圧ベクトルV0〜V7
補正出力電圧ベクトルVN1k〜VN6kのうちから選択
し、これによりインバータINV1,INV2のスイッチ
ング素子S1〜S6を点弧するゲートパルスGを生成す
る。
In this vector type PWM control, the switching element of the phase in which the zero-phase current I 0 generated between the inverters INV 1 and INV 2 flows, that is, the inverter I
Switching element S connected to the P side of NV 1 and INV 2
1, S 3, S 5 or the switching element S 2 which is connected to the N side, S 4, the reference output voltage vector V 0 ~V 7 and the correction output voltage vector output voltage vector to OFF at least one of S 6 It is selected from VN 1k to VN 6k , and thereby a gate pulse G for igniting the switching elements S 1 to S 6 of the inverters INV 1 and INV 2 is generated.

【0060】すなわち、インバータINV1,INV2
発生した零相電流I0の極性および大きさを零相電流検
出部8で検出する。ここで、零相電流I0を検出するに
際しては、不感帯βを予め設定することにより、インバ
ータINV1,INV2のスイッチング素子S1〜S6にお
ける過度のハンチングが発生することを防止している。
従って、前記零相電流I0が不感帯βの範囲内であれ
ば、基準出力電圧ベクトルV0〜V7による通常のベクト
ル制御を実行する。零相電流I0が不感帯βの範囲外で
あれば、その零相電流I0の流れ方向の違いにより、基
準出力電圧ベクトルV0〜V7と補正出力電圧ベクトルV
1k〜VN6kのうちから所望の出力電圧ベクトルを選択
する以下のようなベクトル制御を実行する。
That is, the polarity and magnitude of the zero-phase current I 0 generated in the inverters INV 1 and INV 2 are detected by the zero-phase current detector 8. Here, when the zero-phase current I 0 is detected, the dead zone β is preset to prevent excessive hunting from occurring in the switching elements S 1 to S 6 of the inverters INV 1 and INV 2 . .
Therefore, if the zero-phase current I 0 is within the dead zone β, the normal vector control by the reference output voltage vectors V 0 to V 7 is executed. If the zero-phase current I 0 is out of the range of the dead zone β, the reference output voltage vectors V 0 to V 7 and the corrected output voltage vector V 0 due to the difference in the flow direction of the zero-phase current I 0.
The following vector control for selecting a desired output voltage vector from N 1k to VN 6k is executed.

【0061】零相電流I0が不感帯+βよりも大きい
と、通常の出力電圧ベクトルV1,V2,V4(各インバ
ータINV1,INV2のP側に接続されたスイッチング
素子S1,S3,S5のいずれか1つのみがON)につい
ては、基準出力電圧ベクトルV0を選択し、その他の通
常の出力電圧ベクトルV3,V5,V6については、補正
出力電圧ベクトルVN3k,VN5k,VN6kを選択する。
逆に、零相電流I0が不感帯−βよりも小さいと、通常
の出力電圧ベクトルV3,V5,V6(各インバータIN
1,INV2のN側に接続されたスイッチング素子
2,S4,S6のいずれか1つのみがON)について
は、基準出力電圧ベクトルV7を選択し、その他の通常
の出力電圧ベクトルV1,V2,V4については、補正出
力電圧ベクトルVN1 k,VN2k,VN4kを選択する。
When the zero-phase current I 0 is larger than the dead zone + β, normal output voltage vectors V 1 , V 2 , V 4 (switching elements S 1 , S connected to the P side of each inverter INV 1 , INV 2) are output. ( Only one of S 3 and S 5 is ON), the reference output voltage vector V 0 is selected, and other normal output voltage vectors V 3 , V 5 and V 6 are corrected output voltage vector VN 3k. , VN 5k , VN 6k are selected.
On the contrary, when the zero-phase current I 0 is smaller than the dead zone −β, the normal output voltage vectors V 3 , V 5 , V 6 (each inverter IN
V 1, for the switching element S 2 which is connected to the N side of the INV 2, S 4, only one of S 6 is ON), and selects a reference output voltage vector V 7, other conventional output voltage For the vectors V 1 , V 2 and V 4 , the corrected output voltage vectors VN 1 k , VN 2k and VN 4k are selected.

【0062】このように第3の実施形態では、ベクトル
方式のPWM制御に基づいて、インバータINV1,I
NV2間で発生した零相電流I0が流れている相のスイッ
チング素子、つまり、インバータINV1,INV2のP
側に接続されたスイッチング素子S1,S3,S5または
N側に接続されたスイッチング素子S2,S4,S6の少
なくともいずれか一方をOFFさせる出力電圧ベクトル
を基準出力電圧ベクトルV0〜V7と補正出力電圧ベクト
ルVN1k〜VN6kのうちから選択することにより、各イ
ンバータINV1,INV2間のゲートパルスGを補正す
ることができ、その結果、両インバータINV1,IN
2間の零相電流I0を抑制することができる。
As described above, in the third embodiment, the inverters INV 1 , I are based on the PWM control of the vector system.
A switching element in a phase in which a zero-phase current I 0 generated between NV 2 is flowing, that is, P of the inverters INV 1 and INV 2 .
The reference output voltage vector V 0 is an output voltage vector for turning off at least one of the switching elements S 1 , S 3 , S 5 connected to the side or the switching elements S 2 , S 4 , S 6 connected to the N side. ~ V 7 and the corrected output voltage vectors VN 1k to VN 6k , the gate pulse G between the inverters INV 1 and INV 2 can be corrected, and as a result, both inverters INV 1 and INV 1
The zero-phase current I 0 between V 2 can be suppressed.

【0063】なお、このゲートパルスGの補正は、二台
のインバータINV1,INV2のいずれか一方のインバ
ータ(例えばINV1)を基準として、他方のインバー
タ(例えばINV2)についてベクトル方式のPWM制
御で零相電流I0が流れるスイッチング素子S1〜S6
いずれかを選択し、その選択されたスイッチング素子S
1〜S6をOFFさせる出力電圧ベクトルを決定すればよ
い。このベクトル方式のPWM制御の場合、ゲートパル
スGの補正は、U相、V相、W相で一括して行われる。
The correction of the gate pulse G is performed by two units.
Inverter INV1, INV2One of the INVA
Data (eg INV1) As a reference
Data (eg INV2) About vector system PWM system
Zero-phase current I0Switching element S1~ S6of
Select one of the selected switching elements S
1~ S6If you decide the output voltage vector to turn off
Yes. In the case of this vector type PWM control, the gate pulse
The correction of the scan G is collectively performed for the U phase, the V phase, and the W phase.

【0064】[0064]

【発明の効果】本発明によれば、三角波比較方式のP
WM制御に基づいて、インバータに発生した零相電流の
極性および大きさに応じて三角波を基準位相から補正値
分だけ移相させる手段、ヒステリシスコンパレータ方
式のPWM制御に基づいて、インバータに発生した零相
電流の極性および大きさに応じて、インバータの出力電
流基準値に対するヒステリシス幅を補正値分だけ増減す
る手段、ベクトル方式のPWM制御に基づいて、イン
バータに発生した零相電流の極性および大きさに基づい
て零相電流が流れるスイッチング素子のいずれかを選択
し、その選択されたスイッチング素子をOFFさせる出
力電圧ベクトルを決定する手段のいずれかにより、イン
バータ間でハードウェア面での対策を施すことなく、簡
便な手段によりインバータ間で零相電流が流れることを
抑止することができ、その結果、製品のコスト低減化お
よび小型化を図ることが容易となる。
According to the present invention, P of the triangular wave comparison system is used.
Means for shifting the triangular wave from the reference phase by the correction value according to the polarity and magnitude of the zero-phase current generated in the inverter based on the WM control, and the zero generated in the inverter based on the PWM control of the hysteresis comparator method. Means for increasing / decreasing the hysteresis width with respect to the reference value of the output current of the inverter according to the polarity and magnitude of the phase current, and the polarity and magnitude of the zero-phase current generated in the inverter based on the PWM control of the vector system. Take a measure in terms of hardware between the inverters by selecting one of the switching elements through which the zero-phase current flows based on the above, and by determining the output voltage vector that turns off the selected switching element. It is possible to prevent the zero-phase current from flowing between the inverters by simple means. As a result, it is easy to reduce the cost and size of the product.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態で、系統連系用電力変換装置
のハードウェア構成を示す回路図である。
FIG. 1 is a circuit diagram showing a hardware configuration of a power conversion device for grid interconnection in an embodiment of the present invention.

【図2】図1の電力変換装置において、三角波比較方式
のPWM制御による制御部の構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing a configuration of a control unit in PWM control of a triangular wave comparison method in the power conversion device of FIG.

【図3】三角波比較方式のPWM制御において、三角波
信号と正弦波信号との比較でゲートパルスを生成する要
領を説明するための波形図である。
FIG. 3 is a waveform diagram for explaining a procedure for generating a gate pulse by comparing a triangular wave signal and a sine wave signal in PWM control of the triangular wave comparison method.

【図4】三角波比較方式のPWM制御において、三角波
信号を移相してゲートパルスを補正する要領を説明する
ための波形図である。
FIG. 4 is a waveform diagram for explaining a procedure for phase-shifting a triangular wave signal to correct a gate pulse in PWM control of the triangular wave comparison method.

【図5】ヒステリシスコンパレータ方式のPWM制御に
おいて、インバータの出力電流基準値に対するヒステリ
シス幅を設定してゲートパルスを生成する要領を説明す
るための構成を示すブロック図である。
FIG. 5 is a block diagram showing a configuration for explaining a procedure for setting a hysteresis width for an output current reference value of an inverter and generating a gate pulse in PWM control of a hysteresis comparator system.

【図6】ヒステリシスコンパレータ方式のPWM制御に
おいて、インバータの出力電流基準値に対するヒステリ
シス幅を設定することにより得られた出力電流を示す波
形図である。
FIG. 6 is a waveform diagram showing an output current obtained by setting a hysteresis width with respect to an output current reference value of an inverter in a hysteresis comparator type PWM control.

【図7】ヒステリシスコンパレータ方式のPWM制御に
おいて、ヒステリシス幅の調整によりゲートパルスを補
正する要領を説明するための波形図である。
FIG. 7 is a waveform diagram for explaining the procedure for correcting the gate pulse by adjusting the hysteresis width in the hysteresis comparator PWM control.

【図8】図1の電力変換装置において、ヒステリシスコ
ンパレータ方式のPWM制御による制御部の構成を示す
ブロック図である。
FIG. 8 is a block diagram showing a configuration of a control unit by PWM control of a hysteresis comparator method in the power conversion device of FIG.

【図9】ベクトル方式のPWM制御において、インバー
タが発生できる基準出力電圧ベクトルで、(a)はベク
トル図、(b)はベクトル表である。
9A and 9B are reference output voltage vectors that can be generated by an inverter in vector-based PWM control, where FIG. 9A is a vector diagram and FIG. 9B is a vector table.

【図10】ベクトル方式のPWM制御において、新たに
定義した補正出力電圧ベクトルを示す一覧表である。
FIG. 10 is a table showing a newly defined corrected output voltage vector in vector-based PWM control.

【図11】図1の電力変換装置において、ベクトル方式
のPWM制御による制御部の構成を示すブロック図であ
る。
FIG. 11 is a block diagram showing a configuration of a control unit under vector-based PWM control in the power conversion device of FIG. 1.

【図12】系統連系用電力変換装置の従来例1を示す回
路図である。
FIG. 12 is a circuit diagram showing a first conventional example of a power conversion device for grid interconnection.

【図13】系統連系用電力変換装置の従来例2を示す回
路図である。
FIG. 13 is a circuit diagram showing a second conventional example of a power conversion device for grid interconnection.

【図14】系統連系用電力変換装置の従来例3を示す回
路図である。
FIG. 14 is a circuit diagram showing a third conventional example of a power interconnection device for grid interconnection.

【図15】系統連系用電力変換装置の従来例4を示す回
路図である。
FIG. 15 is a circuit diagram showing a fourth conventional example of a power conversion device for grid interconnection.

【図16】系統連系用電力変換装置の従来例5を示す回
路図である。
FIG. 16 is a circuit diagram showing a fifth conventional example of a power conversion device for grid interconnection.

【図17】インバータ間で零相電流が流れるメカニズム
を説明するための部分回路図である。
FIG. 17 is a partial circuit diagram for explaining a mechanism of a zero-phase current flowing between inverters.

【符号の説明】[Explanation of symbols]

B 分散電源 S1〜S6 スイッチング素子 TR 連系トランス Vs 系統電源 INV1,INV2 インバータ E 制御部 I0 零相電流 I 出力電流 G ゲートパルス Iref 出力電流基準値 ΔI ヒステリシス幅 V0〜V7 出力電圧ベクトル(基準出力電圧ベクトル) VN1k〜VN6k 出力電圧ベクトル(補正出力電圧ベク
トル) 1 零相電流検出部 2 演算部 3 パルス発生部 5 零相電流検出部 6 ヒステリシス幅決定部 7 補正対象選択部 8 零相電流検出部 9 ベクトル決定部
B Distributed power source S 1 to S 6 Switching element TR Interconnection transformer Vs System power source INV 1 and INV 2 Inverter E Control unit I 0 Zero-phase current I Output current G Gate pulse I ref Output current reference value ΔI Hysteresis width V 0 to V 7 Output voltage vector (reference output voltage vector) VN 1k to VN 6k Output voltage vector (correction output voltage vector) 1 Zero-phase current detection unit 2 Calculation unit 3 Pulse generation unit 5 Zero-phase current detection unit 6 Hysteresis width determination unit 7 Correction Target selection unit 8 Zero-phase current detection unit 9 Vector determination unit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5G066 CA08 DA08 HA15 HB03 HB06 HB07 JB04 5H007 BB07 CA01 CB05 CC05 CC32 DA05 DB01 DC02 EA02 FA13   ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5G066 CA08 DA08 HA15 HB03 HB06                       HB07 JB04                 5H007 BB07 CA01 CB05 CC05 CC32                       DA05 DB01 DC02 EA02 FA13

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、三角波比較方式のPWM制御に基づくゲートパ
ルスによりスイッチング素子を点弧させてインバータの
出力電流を制御する系統連系用電力変換装置において、
前記インバータの出力電流の零相分を検出し、その零相
電流の極性および大きさに基づいて、前記零相電流が流
れるスイッチング素子のゲートパルスを生成するための
三角波信号を基準位相から移相させる制御部を具備した
ことを特徴とする系統連系用電力変換装置。
1. A distributed power source is commonly connected to the DC side, a system power source is connected to the AC side via an interconnection transformer, and a DC power of the dispersed power source is AC power by igniting a switching element. In a power conversion device for grid interconnection, in which a plurality of inverters for converting to are connected in parallel and a switching element is ignited by a gate pulse based on PWM control of a triangular wave comparison method to control the output current of the inverter,
A zero-phase component of the output current of the inverter is detected, and based on the polarity and magnitude of the zero-phase current, a triangular wave signal for generating a gate pulse of a switching element through which the zero-phase current flows is phase-shifted from a reference phase. An electric power converter for grid interconnection, comprising a control unit for controlling the electric power.
【請求項2】 前記制御部は、インバータの出力電流の
零相分を検出する零相電流検出部と、その零相電流の極
性および大きさを演算する演算部と、その零相電流の極
性および大きさに基づいて、前記零相電流が流れるスイ
ッチング素子のゲートパルスを、三角波信号を基準位相
から移相させて生成するパルス発生部とを備えているこ
とを特徴とする請求項1に記載の系統連系用電力変換装
置。
2. The controller includes a zero-phase current detector that detects a zero-phase component of the output current of the inverter, a calculator that calculates the polarity and magnitude of the zero-phase current, and a polarity of the zero-phase current. And a pulse generator for generating a gate pulse of the switching element through which the zero-phase current flows based on the magnitude and the magnitude thereof by shifting the triangular wave signal from the reference phase. Power converter for grid interconnection.
【請求項3】 複数台のインバータを並列接続して系統
電源に連系させ、三角波比較方式のPWM制御に基づく
ゲートパルスによりスイッチング素子を点弧させてイン
バータの出力電流を制御することにより、各インバータ
に共通して設けられた分散電源の直流電力を交流電力に
変換する系統連系用電力変換装置の制御方法において、
前記インバータの出力電流の零相分を検出し、その零相
電流の極性および大きさに基づいて、前記零相電流が流
れるスイッチング素子のゲートパルスを生成するための
三角波信号を基準位相から移相させることを特徴とする
系統連系用電力変換装置の制御方法。
3. A plurality of inverters are connected in parallel to be connected to a system power supply, and a switching element is fired by a gate pulse based on PWM control of a triangular wave comparison method to control the output current of each inverter. In a method for controlling a grid interconnection power conversion device for converting DC power of a distributed power source provided in common to an inverter into AC power,
A zero-phase component of the output current of the inverter is detected, and based on the polarity and magnitude of the zero-phase current, a triangular wave signal for generating a gate pulse of a switching element through which the zero-phase current flows is phase-shifted from a reference phase. A method for controlling a power conversion device for grid interconnection, comprising:
【請求項4】 直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ヒステリシスコンパレータ方式のPWM制御に
基づくゲートパルスによりスイッチング素子を点弧させ
てインバータの出力電流を制御する系統連系用電力変換
装置において、前記インバータの出力電流の零相分を検
出し、その零相電流の極性および大きさに基づいて、前
記零相電流が流れるスイッチング素子のゲートパルスを
生成するためのヒステリシス幅をインバータの出力電流
基準値に対して調整する制御部を具備したことを特徴と
する系統連系用電力変換装置。
4. A distributed power supply is commonly connected to the DC side, a system power supply is connected to the AC side through an interconnection transformer, and a DC power of the distributed power supply is AC power by igniting a switching element. In the power conversion device for grid interconnection, in which a plurality of inverters for converting into inverters are connected in parallel and the output current of the inverters is controlled by igniting the switching element by a gate pulse based on PWM control of a hysteresis comparator method, the output of the inverters Detects the zero-phase current, and based on the polarity and magnitude of the zero-phase current, the hysteresis width for generating the gate pulse of the switching element through which the zero-phase current flows is set to the output current reference value of the inverter. A power conversion device for grid interconnection, comprising a control unit for adjusting.
【請求項5】 前記制御部は、インバータの出力電流の
零相分を検出する零相電流検出部と、その零相電流の極
性および大きさに応じてインバータの出力電流基準値に
対するヒステリシス幅を調整するヒステリシス幅決定部
と、そのヒステリシス幅を調整するインバータのスイッ
チング素子を選択する補正対象選択部とを備えているこ
とを特徴とする請求項4に記載の系統連系用電力変換装
置。
5. The zero-phase current detection unit for detecting the zero-phase component of the output current of the inverter, and the hysteresis width for the output current reference value of the inverter according to the polarity and magnitude of the zero-phase current. The power conversion device for grid interconnection according to claim 4, further comprising: a hysteresis width determining unit to be adjusted, and a correction target selecting unit to select a switching element of an inverter to adjust the hysteresis width.
【請求項6】 複数台のインバータを並列接続して系統
電源に連系させ、ヒステリシスコンパレータ方式のPW
M制御に基づくゲートパルスによりスイッチング素子を
点弧させてインバータの出力電流を制御することによ
り、各インバータに共通して設けられた分散電源の直流
電力を交流電力に変換する系統連系用電力変換装置の制
御方法において、前記インバータの出力電流の零相分を
検出し、その零相電流の極性および大きさに基づいて、
前記零相電流が流れるスイッチング素子のゲートパルス
を生成するためのヒステリシス幅をインバータの出力電
流基準値に対して調整することを特徴とする系統連系用
電力変換装置の制御方法。
6. A PW of a hysteresis comparator type in which a plurality of inverters are connected in parallel and are connected to a system power supply.
Power conversion for grid interconnection that converts DC power of a distributed power source provided in common to each inverter into AC power by controlling the output current of the inverter by firing a switching element by a gate pulse based on M control In the control method of the device, detecting the zero-phase component of the output current of the inverter, based on the polarity and magnitude of the zero-phase current,
A control method for a grid interconnection power conversion device, characterized in that a hysteresis width for generating a gate pulse of a switching element through which the zero-phase current flows is adjusted with respect to an output current reference value of an inverter.
【請求項7】 直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ベクトル方式のPWM制御に基づくゲートパル
スによりスイッチング素子を点弧させてインバータの出
力電流を制御する系統連系用電力変換装置において、前
記インバータの出力電流の零相分を検出し、その零相電
流の極性および大きさに基づいて零相電流が流れるスイ
ッチング素子のいずれかを選択し、その選択されたスイ
ッチング素子をOFFさせる出力電圧ベクトルを決定す
る制御部を具備したことを特徴とする系統連系用電力変
換装置。
7. A distributed power source is commonly connected to the DC side, a system power source is connected to the AC side via an interconnection transformer, and a DC power of the dispersed power source is AC power by igniting a switching element. In a power conversion device for grid interconnection, in which a plurality of inverters for converting into inverters are connected in parallel, and a switching element is ignited by a gate pulse based on vector system PWM control to control the output current of the inverter, the output current of the inverter Control for detecting the zero-phase component, selecting one of the switching elements through which the zero-phase current flows based on the polarity and magnitude of the zero-phase current, and determining the output voltage vector that turns off the selected switching element. A power conversion device for grid interconnection, comprising:
【請求項8】 前記制御部は、インバータの出力電流の
零相分を検出する零相電流検出部と、その零相電流の極
性および大きさに基づいて零相電流が流れるスイッチン
グ素子のいずれかを選択し、その選択されたスイッチン
グ素子をOFFさせる出力電圧ベクトルを決定するベク
トル決定部とを備えていることを特徴とする請求項7に
記載の系統連系用電力変換装置。
8. The control unit is one of a zero-phase current detection unit that detects a zero-phase component of the output current of the inverter, and a switching element through which the zero-phase current flows based on the polarity and magnitude of the zero-phase current. And a vector determination unit that determines an output voltage vector that turns off the selected switching element. 8. The power interconnection device for grid interconnection according to claim 7, further comprising:
【請求項9】 複数台のインバータを並列接続して系統
電源に連系させ、ベクトル方式のPWM制御に基づくゲ
ートパルスによりスイッチング素子を点弧させてインバ
ータの出力電流を制御することにより、各インバータに
共通して設けられた分散電源の直流電力を交流電力に変
換する系統連系用電力変換装置の制御方法において、前
記インバータの出力電流の零相分を検出し、その零相電
流の極性および大きさに基づいて零相電流が流れるスイ
ッチング素子のいずれかを選択し、その選択されたスイ
ッチング素子をOFFさせる出力電圧ベクトルを決定す
ることを特徴とする系統連系用電力変換装置の制御方
法。
9. A plurality of inverters are connected in parallel to be connected to a system power supply, and a switching element is ignited by a gate pulse based on a PWM control of a vector system to control an output current of each inverter. In a method of controlling a grid interconnection power converter that converts DC power of a distributed power source provided in common to AC power, a zero-phase component of the output current of the inverter is detected, and a polarity of the zero-phase current and A control method of a power conversion device for grid interconnection, comprising selecting one of switching elements through which a zero-phase current flows based on a magnitude and determining an output voltage vector for turning off the selected switching element.
JP2001273614A 2001-09-10 2001-09-10 Grid-connected power converter and control method thereof Expired - Fee Related JP3508133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001273614A JP3508133B2 (en) 2001-09-10 2001-09-10 Grid-connected power converter and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001273614A JP3508133B2 (en) 2001-09-10 2001-09-10 Grid-connected power converter and control method thereof

Publications (2)

Publication Number Publication Date
JP2003088139A true JP2003088139A (en) 2003-03-20
JP3508133B2 JP3508133B2 (en) 2004-03-22

Family

ID=19098807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001273614A Expired - Fee Related JP3508133B2 (en) 2001-09-10 2001-09-10 Grid-connected power converter and control method thereof

Country Status (1)

Country Link
JP (1) JP3508133B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2865868A1 (en) * 2004-01-29 2005-08-05 Renault Sas Three phase actuator e.g. three-phase synchronous motor, supplying device for motor vehicle, has control devices controlling arms of inverters, to cut-off single-phase direct voltage signal with phase difference of half-cycle of cut-off
JP2006196453A (en) * 2004-12-24 2006-07-27 Huettinger Elektronik Gmbh & Co Kg Plasma excitation device and plasma coating system
JP2007221903A (en) * 2006-02-16 2007-08-30 Mitsubishi Electric Corp Power conversion device
JP2010158125A (en) * 2008-12-27 2010-07-15 Sinfonia Technology Co Ltd Dc power supply apparatus and reactor apparatus
KR101032720B1 (en) 2008-10-22 2011-05-06 주식회사 준성이엔알 Utility-Interactive Photovoltaic inverter system having a control inerter
JP2011120349A (en) * 2009-12-02 2011-06-16 Nissin Electric Co Ltd Three-phase inverter device
CN105207499A (en) * 2015-09-16 2015-12-30 上海交通大学 Transformer-free three-phase DC-AC convertor for direct-current micro grid
KR101752068B1 (en) * 2015-11-30 2017-07-11 주식회사 포스코아이씨티 Power Conditioning System Capable of Maintaining Connection with Power System Under Sudden Change of Power System Voltage and Method for Operating That Power Conditioning System
JP2017522843A (en) * 2014-06-20 2017-08-10 ゼネラル・エレクトリック・カンパニイ Multi-inverter power converter control device and method
JP2017528110A (en) * 2014-09-22 2017-09-21 ヴォッベン プロパティーズ ゲーエムベーハーWobben Properties Gmbh AC current generation method
CN111342694A (en) * 2018-11-28 2020-06-26 广东威灵汽车部件有限公司 Control device and method of inverter and control system of open-winding motor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287371A (en) * 1987-05-15 1988-11-24 Mitsubishi Electric Corp Interphase reactor multiplex system pwm inverter
JPH04117137A (en) * 1990-09-06 1992-04-17 Meidensha Corp Parallel multiplex inverter
JPH07222455A (en) * 1994-01-28 1995-08-18 Takao Kawabata Multiple inverter
WO1995024069A1 (en) * 1994-03-02 1995-09-08 Kabushiki Kaisha Yaskawa Denki Multi-coupled power converter and its controlling method
JPH1141811A (en) * 1997-07-22 1999-02-12 Nissin Electric Co Ltd Power-storing equipment
JP2001157383A (en) * 1999-11-25 2001-06-08 Nissin Electric Co Ltd Power storage device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287371A (en) * 1987-05-15 1988-11-24 Mitsubishi Electric Corp Interphase reactor multiplex system pwm inverter
JPH04117137A (en) * 1990-09-06 1992-04-17 Meidensha Corp Parallel multiplex inverter
JPH07222455A (en) * 1994-01-28 1995-08-18 Takao Kawabata Multiple inverter
WO1995024069A1 (en) * 1994-03-02 1995-09-08 Kabushiki Kaisha Yaskawa Denki Multi-coupled power converter and its controlling method
JPH1141811A (en) * 1997-07-22 1999-02-12 Nissin Electric Co Ltd Power-storing equipment
JP2001157383A (en) * 1999-11-25 2001-06-08 Nissin Electric Co Ltd Power storage device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2865868A1 (en) * 2004-01-29 2005-08-05 Renault Sas Three phase actuator e.g. three-phase synchronous motor, supplying device for motor vehicle, has control devices controlling arms of inverters, to cut-off single-phase direct voltage signal with phase difference of half-cycle of cut-off
JP2006196453A (en) * 2004-12-24 2006-07-27 Huettinger Elektronik Gmbh & Co Kg Plasma excitation device and plasma coating system
JP4587314B2 (en) * 2004-12-24 2010-11-24 ヒュッティンガー エレクトローニク ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト Plasma excitation apparatus and plasma coating system
JP2007221903A (en) * 2006-02-16 2007-08-30 Mitsubishi Electric Corp Power conversion device
KR101032720B1 (en) 2008-10-22 2011-05-06 주식회사 준성이엔알 Utility-Interactive Photovoltaic inverter system having a control inerter
JP2010158125A (en) * 2008-12-27 2010-07-15 Sinfonia Technology Co Ltd Dc power supply apparatus and reactor apparatus
JP2011120349A (en) * 2009-12-02 2011-06-16 Nissin Electric Co Ltd Three-phase inverter device
JP2017522843A (en) * 2014-06-20 2017-08-10 ゼネラル・エレクトリック・カンパニイ Multi-inverter power converter control device and method
US10263536B2 (en) 2014-06-20 2019-04-16 Ge Global Sourcing Llc Apparatus and method for control of multi-inverter power converter
JP2017528110A (en) * 2014-09-22 2017-09-21 ヴォッベン プロパティーズ ゲーエムベーハーWobben Properties Gmbh AC current generation method
CN105207499A (en) * 2015-09-16 2015-12-30 上海交通大学 Transformer-free three-phase DC-AC convertor for direct-current micro grid
CN105207499B (en) * 2015-09-16 2018-05-04 上海交通大学 A kind of transformerless three-phase DC-AC converters of direct-current micro-grid
KR101752068B1 (en) * 2015-11-30 2017-07-11 주식회사 포스코아이씨티 Power Conditioning System Capable of Maintaining Connection with Power System Under Sudden Change of Power System Voltage and Method for Operating That Power Conditioning System
CN111342694A (en) * 2018-11-28 2020-06-26 广东威灵汽车部件有限公司 Control device and method of inverter and control system of open-winding motor

Also Published As

Publication number Publication date
JP3508133B2 (en) 2004-03-22

Similar Documents

Publication Publication Date Title
US10978964B2 (en) Medium and high voltage energy conversion system
US8228699B2 (en) Power converting apparatus including half-bridge inverters connected between positive and negative terminals of a DC power supply
US9425622B2 (en) Power converter circuit with AC output and at least one transformer
US7920395B2 (en) Pulse width modulation method for a power converter
US11005268B2 (en) Optimizer, control method and parallel arrangement for photovoltaic system
JP3508133B2 (en) Grid-connected power converter and control method thereof
WO2009144987A1 (en) Control device for matrix converter and output voltage generating method thereof
JP2009124836A (en) Controller of uninterrupted power supply system
JP2008178158A (en) Power converter
He et al. Switching-Cycle-Based Startup for Grid-tied Inverters
JPH11127542A (en) Method and device for detecting isolated operation of inverter and power conditioner
JP2007287567A (en) Fuel cell system
JP4968465B2 (en) Power converter
JP2008136265A (en) Controller for ac electric vehicle
JP2006042480A (en) Inverter controller
CN116232074A (en) Asymmetric voltage-sharing control circuit, method and system for half-bridge three-level DAB
US11303221B1 (en) DC-AC inverter drive system and operation
Chen et al. A simplified control strategy to precisely control the reactive power through bi-directional switching in single phase bidirectional AC/DC converter for V2G techniques
JP2005080414A (en) Power conversion device and power conditioner using same
JP2008220049A (en) Uninterruptible power supply device
KR101936564B1 (en) Apparatus for controlling multilevel inverter
JP2007097394A (en) Electric power transformer
JP6276370B2 (en) Hybrid power supply
JP2830619B2 (en) Static var compensator
JP2009303380A (en) Power conversion device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees