JP2003088124A - Rectifier - Google Patents

Rectifier

Info

Publication number
JP2003088124A
JP2003088124A JP2001270630A JP2001270630A JP2003088124A JP 2003088124 A JP2003088124 A JP 2003088124A JP 2001270630 A JP2001270630 A JP 2001270630A JP 2001270630 A JP2001270630 A JP 2001270630A JP 2003088124 A JP2003088124 A JP 2003088124A
Authority
JP
Japan
Prior art keywords
phase
voltage
circuit
phase full
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001270630A
Other languages
Japanese (ja)
Inventor
Masaaki Shigeta
田 正 昭 繁
Hiroshi Mochikawa
川 宏 餅
Junichi Tsuda
田 純 一 津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001270630A priority Critical patent/JP2003088124A/en
Publication of JP2003088124A publication Critical patent/JP2003088124A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To attain further improvement in a harmonic distortion reducing function by a sufficiently practical structure without requiring addition of a DC reactor, and attain miniaturization of the whole device. SOLUTION: A valley of DC voltage ripple outputted from a main three-phase full-wave rectifying circuit 5 is filled with the output of auxiliary three-phase full-wave rectifying circuits 7, 8, thus reducing the voltage ripple and the harmonic distortion. A transformer 6 outputs voltage based on a specific output voltage vector diagram, so that it becomes sufficient to use small capacity thereof. A voltage generating means 11 generates voltage so as to compensate for the voltage ripple included in the three-phase full-wave rectifying circuits 5, 7, 8, thus improving the harmonic distortion reducing function.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、3相交流電源から
の交流電力を3相全波整流回路により整流したあと平滑
コンデンサにより平滑して得られる直流電力を負荷に供
給する整流装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rectifying device for supplying a load with DC power obtained by rectifying AC power from a three-phase AC power supply with a three-phase full-wave rectifying circuit and then smoothing it with a smoothing capacitor. is there.

【0002】[0002]

【従来の技術】3相交流電圧を直流電圧に変換する場
合、6個の整流素子で構成される3相全波整流回路が多
く用いられる。図9は、このような3相全波整流回路を
用いた従来の整流装置の一例についての構成図である。
2. Description of the Related Art When converting a three-phase AC voltage into a DC voltage, a three-phase full-wave rectifying circuit composed of six rectifying elements is often used. FIG. 9 is a block diagram showing an example of a conventional rectifier using such a three-phase full-wave rectifier circuit.

【0003】図9において、3相交流電源101は抵抗
101及び系統インダクタンス103を介して、6個の
ダイオード104により構成される3相全波整流回路1
05の入力側に接続されている。3相全波整流回路10
5の出力側には平滑コンデンサ107が接続されてお
り、この平滑コンデンサ107と並列に負荷108が接
続されている。また、3相全波整流回路105及び平滑
コンデンサ107の各正側(P側)端子間には直流リア
クトル106が接続されている。
In FIG. 9, a three-phase AC power supply 101 is a three-phase full-wave rectifier circuit 1 composed of six diodes 104 via a resistor 101 and a system inductance 103.
05 is connected to the input side. Three-phase full-wave rectifier circuit 10
A smoothing capacitor 107 is connected to the output side of 5, and a load 108 is connected in parallel with the smoothing capacitor 107. A DC reactor 106 is connected between the positive side (P side) terminals of the three-phase full-wave rectifier circuit 105 and the smoothing capacitor 107.

【0004】この3相全波整流回路105は、3相交流
電源101の各相の電源ラインR,S,Tからの交流電
圧を整流し、電源周波数fsの6倍の周波数のリップル
を含む3相全波整流電圧Vrecを直流側に出力する。こ
のとき、この整流電圧Vrecは直流リアクトル106に
よりリップル分が低減され、また平滑コンデンサ107
により平滑されて負荷108に供給される。
This three-phase full-wave rectifier circuit 105 rectifies the AC voltage from the power supply lines R, S, T of each phase of the three-phase AC power supply 101, and includes a ripple having a frequency 6 times the power supply frequency fs. The phase full-wave rectified voltage Vrec is output to the DC side. At this time, the rectified voltage Vrec has a ripple reduced by the DC reactor 106, and the smoothing capacitor 107
Is smoothed by and is supplied to the load 108.

【0005】図10は、この電源周波数fsの6倍の周
波数のリップルを含む3相全波整流電圧Vrecすなわち
6相整流電圧Vrecについての波形図である。この6相
整流電圧Vrecの平均値Vdcは、系統インダクタンス1
03の影響による重なり角をθ0、系統線間電圧実効値
をVLLとすると下記の(1)式で表される。また、6相
整流電圧Vrecの最小値Vminは(2)式で表される。し
たがって、この(1),(2)式より平均値VdcとVmi
nとの差電圧ΔVdcは、(3)式のように表される。
FIG. 10 is a waveform diagram of the three-phase full-wave rectified voltage Vrec, that is, the six-phase rectified voltage Vrec, which includes a ripple having a frequency six times the power supply frequency fs. The average value Vdc of the 6-phase rectified voltage Vrec is the system inductance 1
When the overlapping angle due to the influence of 03 is θ0 and the effective voltage between system lines is VLL, it is expressed by the following equation (1). Further, the minimum value Vmin of the 6-phase rectified voltage Vrec is expressed by the equation (2). Therefore, the average values Vdc and Vmi are calculated from the equations (1) and (2).
The voltage difference ΔVdc with respect to n is expressed as in equation (3).

【0006】また、直流電圧リップル実効値ΔVrは、
差電圧ΔVdcを振幅とする三角波近似により(4)式の
ように表される。したがって、直流電圧リップルによる
直流電圧変動率は(5)式のように表される。このと
き、θ0の値が15.3°であるとすると、(5)式の
電圧変動率は、結局、(6)式のように表される。
The DC voltage ripple effective value ΔVr is
It is expressed as in equation (4) by the triangular wave approximation with the amplitude of the difference voltage ΔVdc. Therefore, the DC voltage fluctuation rate due to the DC voltage ripple is expressed by the equation (5). At this time, if the value of θ0 is 15.3 °, the voltage fluctuation rate of the equation (5) is finally expressed as the equation (6).

【0007】[0007]

【数1】 ここで、上記の直流電圧リップル実効値ΔVrは、3相
交流電源101の電源周波数fsの6倍の周期6fsで振
動する高調波電圧であり、各種の障害を引き起こしてい
る。そのため、直流リアクトル106が、この高調波の
対策手段として設けられている。その他の高調波対策手
段を設けた従来装置としては、例えば、3台の3相全波
整流回路を用いることにより18相のAC/DCコンバ
ータを構成したものがある(特開平4−229077号
公報)。図11は、この18相のAC/DCコンバータ
を採用した従来の整流装置の一例についての構成図であ
る。
[Equation 1] Here, the above-mentioned DC voltage ripple effective value ΔVr is a harmonic voltage that oscillates in a cycle 6fs that is six times the power supply frequency fs of the three-phase AC power supply 101, and causes various troubles. Therefore, the DC reactor 106 is provided as a countermeasure against this harmonic. As another conventional device provided with other harmonics countermeasure means, there is, for example, one in which an 18-phase AC / DC converter is configured by using three 3-phase full-wave rectifier circuits (Japanese Patent Laid-Open No. 4-229077). ). FIG. 11 is a block diagram showing an example of a conventional rectifying device adopting the 18-phase AC / DC converter.

【0008】図11において、主3相全波整流回路10
5Aは、図9における3相全波整流回路105と同様の
ものであり、3相交流電源101の各相の電源ラインR
1,S1,T1からの交流電圧を整流するものである。但
し、この従来装置では、電源ラインR1,S1,T1に、
電圧が等しく且つ位相がそれぞれ+40°及び−40°
だけずれた6相の交流を出力する2つの変圧器109,
111の1次側が接続されている。そして、これら変圧
器109,111の2次側は、それぞれラインR2,S
2,T2及びラインR3,S3,T3を介して、第1の補助
3相全波整流回路110及び第2の補助3相全波整流回
路112の各入力側にそれぞれ接続されている。これら
補助3相全波整流回路110,112の出力側は、主3
相全波整流回路105Aの出力側すなわち直流ライン
P,Nにそれぞれ並列接続されている。
In FIG. 11, a main three-phase full-wave rectifier circuit 10 is shown.
5A is similar to the three-phase full-wave rectifier circuit 105 in FIG. 9, and is a power supply line R for each phase of the three-phase AC power supply 101.
The AC voltage from 1, S1, T1 is rectified. However, in this conventional device, the power lines R1, S1, T1 are
Voltages are equal and phase is + 40 ° and -40 ° respectively
Two transformers 109 that output 6-phase alternating current,
The primary side of 111 is connected. The secondary sides of these transformers 109 and 111 are connected to lines R2 and S, respectively.
It is connected to each input side of the first auxiliary three-phase full-wave rectifying circuit 110 and the second auxiliary three-phase full-wave rectifying circuit 112 via 2, T2 and lines R3, S3, T3. The output sides of these auxiliary three-phase full-wave rectifier circuits 110 and 112 are connected to the main 3
They are connected in parallel to the output side of the phase full-wave rectifier circuit 105A, that is, the DC lines P and N, respectively.

【0009】図12は、上記の変圧器109,111の
出力電圧ベクトル図である。この図における正三角形の
頂点R1,S1,T1は、電源ラインR1,S1,T1に対応
しており、この正三角形の各辺に相当するベクトルを有
する電圧が主3相全波整流回路105Aに入力される。
また、変圧器109からは、正三角形R1,S1,T1を
+40°回転させて得られる正三角形R2,S2,T2の
各辺に相当するベクトルを有する電圧が補助3相全波整
流回路110に対して出力される。同様に、変圧器11
1からは、正三角形R1,S1,T1を−40°回転させ
て得られる正三角形R3,S3,T3の各辺に相当するベ
クトルを有する電圧が補助3相全波整流回路112に対
して出力される。
FIG. 12 is an output voltage vector diagram of the transformers 109 and 111. The vertices R1, S1, T1 of the equilateral triangle in this figure correspond to the power supply lines R1, S1, T1, and a voltage having a vector corresponding to each side of the equilateral triangle is supplied to the main three-phase full-wave rectifier circuit 105A. Is entered.
Further, from the transformer 109, a voltage having a vector corresponding to each side of the equilateral triangles R2, S2, T2 obtained by rotating the equilateral triangles R1, S1, T1 by + 40 ° is supplied to the auxiliary three-phase full-wave rectification circuit 110. It is output to. Similarly, the transformer 11
From 1, a voltage having a vector corresponding to each side of the equilateral triangles R3, S3, T3 obtained by rotating the equilateral triangles R1, S1, T1 by -40 ° is output to the auxiliary three-phase full-wave rectification circuit 112. To be done.

【0010】図11に示した整流装置では、主3相全波
整流回路105Aから出力される直流の電圧リップルの
谷間を埋めるように、補助3相全波整流回路110,1
12が出力を行うので、電圧リップルを小さくすること
ができ、高調波の発生を低減することができる。
In the rectifier shown in FIG. 11, the auxiliary three-phase full-wave rectifier circuits 110, 1 are filled so as to fill the valleys of the DC voltage ripple output from the main three-phase full-wave rectifier circuit 105A.
Since 12 outputs, the voltage ripple can be reduced and the generation of harmonics can be reduced.

【0011】図13は、上記のように18相整流された
電圧波形を示す波形図である。まず、18相整流される
電圧をV1,V2,V3とし、これらを下記の(7)〜
(9)式で定義する。ここで、位相θ2をV1及びV2の
平均値がV3と等しくなるときの位相とすれば、このθ2
は(10)式により計算することができる。また、18
相整流された電圧の平均値Vdcは(11)式により算出
することができる。但し、(11)式中のA1,A2は
(12),(13)式により定義され、(12),(1
3)式中のf1,f2は(14),(15)式により定義
される。そして、(12)〜(15)式を(11)式に
代入して整理すると(16)式が得られる。
FIG. 13 is a waveform diagram showing a voltage waveform that has been rectified by 18 phases as described above. First, the voltages for 18-phase rectification are V1, V2, and V3, and these are given in (7)-
It is defined by the equation (9). Here, if the phase θ2 is the phase when the average value of V1 and V2 becomes equal to V3, this θ2
Can be calculated by the equation (10). Also, 18
The average value Vdc of the phase-rectified voltage can be calculated by the equation (11). However, A1 and A2 in the equation (11) are defined by the equations (12) and (13), and (12) and (1
F1 and f2 in the equation (3) are defined by the equations (14) and (15). Then, by substituting the equations (12) to (15) into the equation (11) and rearranging, the equation (16) is obtained.

【0012】[0012]

【数2】 18相整流電圧Vrecの最小値Vminは下記の(17)式
で表される。よって、(16),(17)式より、平均
値Vdcと最小値Vminとの差電圧ΔVdcは(18)式で
与えられる。この差電圧ΔVdcを振幅とする三角波近似
により、直流電圧リップル実効値ΔVrは(19)式の
ように表される。したがって、直流電圧リップルによる
直流電圧変動率は(20)式のように表される。
[Equation 2] The minimum value Vmin of the 18-phase rectified voltage Vrec is expressed by the following equation (17). Therefore, from equations (16) and (17), the difference voltage ΔVdc between the average value Vdc and the minimum value Vmin is given by equation (18). The DC voltage ripple effective value ΔVr is represented by the equation (19) by the triangular wave approximation using the difference voltage ΔVdc as the amplitude. Therefore, the DC voltage fluctuation rate due to the DC voltage ripple is expressed as in equation (20).

【0013】[0013]

【数3】 ここで、18相整流による直流電圧リップルが、6相整
流による直流電圧リップルの約3分の1であると近似す
ると、重なり角は約3倍に増加する。そして、系統イン
ダクタンスLの変化率に対する重なり角の変化率が√(L
/L0)であると近似すると(L0は定格値)、系統インダ
クタンスが3倍になると重なり角は√3倍に増加する。
したがって、6相整流時の重なり角が15.3°である
場合、18相整流時の重なり角は(21)式により与え
られる。このとき、θ1,θ2,θ3はそれぞれ(22)
〜(24)式で表される。そして、(22)〜(24)
式を(20)式に代入すると、18相整流時の直流電圧
変動率は(25)式で与えられる。この(25)式と
(6)式とを比較すると明らかなように、18相整流時
の直流電圧変動は6相整流時の約3分の1に低減されて
いる。ここで、系統線間電圧実効値VLLを200〔V〕
とすると、(25)式より直流電圧リップル実効値は
(26)式で与えられる。
[Equation 3] Here, if the DC voltage ripple due to 18-phase rectification is approximated to be about one-third of the DC voltage ripple due to 6-phase rectification, the overlap angle increases about three times. Then, the change rate of the overlap angle with respect to the change rate of the system inductance L is √ (L
/ L0) (L0 is the rated value), the overlap angle increases to √3 times when the system inductance is tripled.
Therefore, when the overlapping angle during 6-phase rectification is 15.3 °, the overlapping angle during 18-phase rectification is given by equation (21). At this time, θ1, θ2 and θ3 are (22)
It is represented by equation (24). And (22)-(24)
Substituting the equation into the equation (20), the DC voltage fluctuation rate during 18-phase rectification is given by the equation (25). As is clear from a comparison between the equations (25) and (6), the DC voltage fluctuation during 18-phase rectification is reduced to about one-third that during 6-phase rectification. Here, the system line voltage effective value VLL is 200 [V]
Then, from equation (25), the DC voltage ripple effective value is given by equation (26).

【0014】[0014]

【数4】 [Equation 4]

【0015】[0015]

【発明が解決しようとする課題】上記のように、18相
整流を行う図11の整流装置は、6相整流を行い直流リ
アクトル106を有する図9の整流装置に比べて高調波
の歪みを大きく低減することが可能になっているが、こ
の高調波歪み低減機能については更なる向上が求められ
ている。そこで、図11の整流装置では、図9の整流装
置における直流リアクトル106が設けられていない例
を示したが、場合によっては図11の整流装置において
も、同様の直流リアクトルをオプション的に設けて高調
波歪み低減機能を向上させる構成とすることもある。
As described above, the rectifier of FIG. 11 that performs 18-phase rectification has a higher harmonic distortion than the rectifier of FIG. 9 that performs 6-phase rectification and has the DC reactor 106. Although it is possible to reduce the harmonic distortion, further improvement is required for the harmonic distortion reducing function. Therefore, in the rectifier of FIG. 11, an example in which the DC reactor 106 of the rectifier of FIG. 9 is not provided is shown. However, in some cases, the same rectifier of the rectifier of FIG. The harmonic distortion reduction function may be improved.

【0016】ところが、直流リアクトルには、通過電流
が全て鉄心の励磁電流となるため磁気飽和しやすく、こ
れを避けるには鉄心断面積を大きくしなければならない
という問題が生じる。しかし、鉄心断面積を大きくする
と装置全体が大型化し、コストアップを招くために敢え
て充分な大きさの断面積を確保しない構成とするのが通
常となっている。一方、鉄心断面積を制限すると電流波
形の波高値付近で鉄心が磁気飽和してしまい、電流ピー
クを充分に抑制することができなくなり、電源高調波の
充分な低減が困難となる。そこで、場合によっては装置
全体の大型化を受忍して鉄心断面積を大きくすることも
考えられるが、単にインダクタンス値を大きくしただけ
の構成では、入力電流の過渡的変化が遅くなり、負荷急
変に対応して入力電流を急変させることができなくな
る。そのため、平滑コンデンサの端子間電圧が大きく変
動してしまい、直流リンク電圧の安定性が損なわれる結
果となる。
However, in the DC reactor, since all the passing current becomes the exciting current of the iron core, magnetic saturation easily occurs, and there is a problem that the iron core cross-sectional area must be increased in order to avoid this. However, if the iron core cross-sectional area is increased, the entire apparatus becomes large and the cost is increased, so that it is usual to dare not to ensure a sufficient cross-sectional area. On the other hand, if the cross-sectional area of the iron core is limited, the iron core is magnetically saturated near the peak value of the current waveform, the current peak cannot be suppressed sufficiently, and it becomes difficult to sufficiently reduce the power supply harmonics. Therefore, in some cases, it is conceivable to increase the iron core cross-sectional area in consideration of the increase in the size of the entire device.However, with a configuration that simply increases the inductance value, the transient change of the input current becomes slow and the load changes suddenly. Correspondingly, the input current cannot be changed suddenly. Therefore, the voltage across the terminals of the smoothing capacitor fluctuates greatly, resulting in a loss of stability of the DC link voltage.

【0017】また、高調波歪み低減機能を向上させるた
めの他の方策として、例えば、正側及び負側ダイオード
間にスイッチング回路を設けたり(特開平9−1824
41号公報)、あるいは直流リンク部にチョッパを挿入
する構成が採用されることもある。しかし、前者の場
合、スイッチング回路は高価なものであるため装置全体
のコストアップを招く結果となり、また、後者の場合、
スイッチング素子の電流容量を大きくすることが必要と
なり、スイッチング素子における電力損失が大きくなる
という別の問題が生じることになる。つまり、いずれの
場合も充分な実用性を有するものとは言い難いものであ
った。
Further, as another measure for improving the harmonic distortion reducing function, for example, a switching circuit is provided between the positive side diode and the negative side diode (Japanese Patent Laid-Open No. 9-1824).
No. 41), or a configuration in which a chopper is inserted in the DC link section may be adopted. However, in the former case, the switching circuit is expensive, resulting in an increase in the cost of the entire device, and in the latter case,
It is necessary to increase the current capacity of the switching element, which causes another problem that the power loss in the switching element increases. That is, in any case, it was difficult to say that it has sufficient practicality.

【0018】更に、図11の構成では装置の大型化とい
う問題も生じている。すなわち、図11の構成の場合、
変圧器109,111からは電源101からの3相交流
電圧と等しい大きさの電圧を出力する必要があり、ま
た、3つの3相全波整流回路105A,110,112
の導通は均等に行われるため流れる電流も均等となる。
したがって、変圧器109,111を介して整流される
電流は全体の3分の2と大きくなり、変圧器の容量も大
きなものとならざるを得ず、整流装置全体の小型化を充
分に達成することが困難であった。
Further, the configuration of FIG. 11 has a problem that the device is upsized. That is, in the case of the configuration of FIG.
It is necessary to output a voltage of the same magnitude as the three-phase AC voltage from the power supply 101 from the transformers 109 and 111, and the three three-phase full-wave rectification circuits 105A, 110, 112.
Are conducted evenly, so that the flowing current is also uniform.
Therefore, the current rectified via the transformers 109 and 111 is as large as two-thirds of the total, and the capacity of the transformer is inevitably large, and the miniaturization of the entire rectifying device is sufficiently achieved. Was difficult.

【0019】本発明は上記事情に鑑みてなされたもので
あり、3つの3相全波整流回路を設けて18相整流を行
う場合に、直流リアクトルの付加を必要とせず、且つ充
分に実用性のある構成によって高調波歪み低減機能の更
なる向上を図ることができると共に、装置全体の小型化
を図ることが可能な整流装置を提供することを目的とし
ている。
The present invention has been made in view of the above circumstances, and when three three-phase full-wave rectifier circuits are provided to perform 18-phase rectification, it is not necessary to add a DC reactor and is sufficiently practical. It is an object of the present invention to provide a rectifying device capable of further improving the harmonic distortion reducing function with a certain structure and also capable of reducing the size of the entire device.

【0020】[0020]

【課題を解決するための手段】上記課題を解決するため
の手段として請求項1記載の発明は、3相交流電源から
の交流電力を3相全波整流回路により整流したあと平滑
コンデンサにより平滑して得られる直流電力を負荷に供
給するものであり、しかも、この3相全波整流回路は、
前記3相交流電源からの交流電力を直接入力する1つの
主3相全波整流回路と、前記3相交流電源からの交流電
力を変圧器を介して入力し且つ出力側が前記主3相全波
整流回路の出力側と並列接続されている第1及び第2の
2つの補助3相全波整流回路とで構成されている、整流
装置において、前記変圧器は、前記主3相全波整流回路
が入力する各相の電源ラインをR1,S1,T1、前記第
1及び第2の補助3相全波整流回路が前記変圧器を介し
て入力する各相の電源ラインをR2,S2,T2及びR3,
S3,T3とし、且つR1,S1,T1を電圧ベクトル図に
おける正三角形の頂点とした場合に、この正三角形の辺
長を半径とする各円弧R1S1、S1T1、T1R1上であっ
てこれらの円弧を3等分する位置にそれぞれR3,S2、
S3,T2、T3,R2を配置しておき、各頂点R1,S1,
T1とこれに対向する円弧上の各位置S3,T2、T3,R
2、R3,S2とを結ぶ各直線を出力電圧ベクトルとする
ように、合計6相の交流電力を出力するものであり、更
に、前記主3相全波整流回路及び補助3相全波整流回路
の出力側と前記平滑コンデンサとの間に接続され任意の
電圧波形を発生し得る電圧発生手段と、この電圧発生手
段を制御することにより前記各整流回路の出力に含まれ
る直流リップル分の補償を行う制御手段とを設けた、こ
とを特徴とする。
As a means for solving the above-mentioned problems, the invention according to claim 1 rectifies AC power from a three-phase AC power source by a three-phase full-wave rectifier circuit and smoothes it by a smoothing capacitor. The DC power obtained by the above is supplied to the load, and this three-phase full-wave rectifier circuit
One main three-phase full-wave rectifier circuit that directly inputs the AC power from the three-phase AC power supply, and the AC power from the three-phase AC power supply through a transformer and the output side of the main three-phase full-wave In the rectifying device, which is composed of first and second two auxiliary three-phase full-wave rectifier circuits connected in parallel with the output side of the rectifier circuit, the transformer is the main three-phase full-wave rectifier circuit. R1, S1, T1 to the power lines of each phase that are input by R1, S2, T2 and the power lines of the respective phases that the first and second auxiliary three-phase full-wave rectifier circuits input via the transformer. R3,
When S3, T3 and R1, S1, T1 are the vertices of an equilateral triangle in the voltage vector diagram, these arcs are on each arc R1S1, S1T1, T1R1 whose radius is the side length of this equilateral triangle. R3, S2, and
S3, T2, T3, R2 are arranged, and each vertex R1, S1,
T1 and each position S3, T2, T3, R on the arc opposite to this
A total of 6-phase AC power is output so that each straight line connecting 2, R3 and S2 is an output voltage vector, and further, the main 3-phase full-wave rectification circuit and the auxiliary 3-phase full-wave rectification circuit Voltage generating means connected between the output side and the smoothing capacitor and capable of generating an arbitrary voltage waveform, and by controlling this voltage generating means, compensation of the DC ripple component contained in the output of each rectifying circuit is performed. And a control means for performing the control.

【0021】請求項2記載の発明は、請求項1記載の発
明において、前記電圧発生手段は、コンデンサ及び複数
のスイッチング素子により構成されこれらスイッチング
素子のPWMスイッチング動作によりコンデンサの出力
電圧を可変する単相ブリッジ回路を含んで成り、前記制
御手段は、前記3相交流電源の線間電圧検出値、前記3
相全波整流回路から前記単相ブリッジ回路に流入する電
流の検出値、前記単相ブリッジ回路内コンデンサの電圧
検出値を入力し、前記スイッチング素子をPWM制御す
るためのスイッチング指令信号を出力する制御回路と、
前記スイッチング指令信号の入力に基づき前記スイッチ
ング素子に対してゲート信号を出力するゲート駆動回路
と、を含んで成るものである、ことを特徴とする。
According to a second aspect of the present invention, in the first aspect of the invention, the voltage generating means is composed of a capacitor and a plurality of switching elements, and the output voltage of the capacitor is varied by the PWM switching operation of these switching elements. A phase bridge circuit, wherein the control means includes a line voltage detection value of the three-phase AC power supply,
Control for inputting a detected value of current flowing from the phase full-wave rectifier circuit to the single-phase bridge circuit and a voltage detected value of the capacitor in the single-phase bridge circuit, and outputting a switching command signal for PWM controlling the switching element Circuit,
A gate drive circuit that outputs a gate signal to the switching element based on the input of the switching command signal.

【0022】請求項3記載の発明は、請求項2記載の整
流装置において、前記制御回路は、前記3相交流電源の
線間電圧検出値及び指令値間の偏差に基づきリップル補
償パターン信号を出力するリップル補償パターン発生部
と、前記3相全波整流回路から前記単相ブリッジ回路に
流入する電流の検出値及び指令値間の偏差に基づき電流
制御信号を出力する電流制御部と、前記単相ブリッジ回
路内コンデンサの電圧検出値及び指令値間の偏差に基づ
きコンデンサ電圧制御信号を出力するコンデンサ電圧制
御部と、前記リップル補償パターン発生部、電流制御
部、及びコンデンサ電圧制御部からの各出力信号の加算
値を入力し、前記各スイッチング素子に対するスイッチ
ング指令信号を出力するPWM制御部と、を含んで成る
ものである、ことを特徴とする。
According to a third aspect of the present invention, in the rectifier according to the second aspect, the control circuit outputs a ripple compensation pattern signal based on a deviation between the line voltage detection value and the command value of the three-phase AC power supply. A ripple compensation pattern generator, a current controller that outputs a current control signal based on a deviation between a detected value and a command value of a current flowing from the three-phase full-wave rectifier circuit into the single-phase bridge circuit, and the single-phase A capacitor voltage control unit that outputs a capacitor voltage control signal based on the deviation between the detected voltage value and the command value of the capacitor in the bridge circuit, and each output signal from the ripple compensation pattern generation unit, the current control unit, and the capacitor voltage control unit. And a PWM control unit for inputting an added value of the above and outputting a switching command signal to each of the switching elements. And butterflies.

【0023】請求項4記載の発明は、請求項2又は3記
載の発明において、前記電圧発生手段は、前記スイッチ
ング素子のPWMスイッチング動作時に発生する高調波
を除去又は低減するためのLCフィルタ用小形リアクト
ル、LCフィルタ用コンデンサ、及び減衰抵抗のうちの
少なくともいずれか一つを含んで成るものである、こと
を特徴とする。
According to a fourth aspect of the present invention, in the second or third aspect of the invention, the voltage generating means is a compact LC filter for removing or reducing harmonics generated during PWM switching operation of the switching element. It is characterized by comprising at least one of a reactor, an LC filter capacitor, and an attenuation resistor.

【0024】請求項5記載の発明は、請求項2乃至4の
いずれかに記載の発明において、前記制御回路は、前記
3相全波整流回路から前記単相ブリッジ回路に流入する
電流の検出値が、予め設定してある過電流閾値を超えた
場合に、前記単相ブリッジ回路の上下アームのうちのい
ずれか一方のアームを常時オン状態にすると共に他方の
アームを常時オフ状態にする過電流保護部を有するもの
である、ことを特徴とする。
According to a fifth aspect of the invention, in the invention according to any one of the second to fourth aspects, the control circuit detects a value of a current flowing from the three-phase full-wave rectifier circuit into the single-phase bridge circuit. When a preset overcurrent threshold is exceeded, one of the upper and lower arms of the single-phase bridge circuit is always turned on and the other arm is always turned off. It is characterized by having a protection part.

【0025】請求項6記載の発明は、請求項5記載の発
明において、前記単相ブリッジ回路の上下アームのうち
常時オン状態となるいずれか一方のアームは、並列接続
された複数のスイッチング素子により形成されるもので
ある、ことを特徴とする。
According to a sixth aspect of the present invention, in the fifth aspect of the invention, one of the upper and lower arms of the single-phase bridge circuit, which is always in the ON state, is formed by a plurality of switching elements connected in parallel. It is characterized in that it is formed.

【0026】請求項7記載の発明は、請求項1乃至6の
いずれかに記載の発明において、前記平滑コンデンサに
一定レベル以上の電流が流れるのを抑制するための過電
流抑制手段と、前記平滑コンデンサに流れる電流を検出
する電流検出器と、前記電流検出器からの検出値に基づ
き前記過電流抑制手段の抑制動作を制御する過電流抑制
制御部と、を備えたことを特徴とする。
According to a seventh aspect of the present invention, in the invention according to any one of the first to sixth aspects, an overcurrent suppressing means for suppressing a current of a certain level or more from flowing through the smoothing capacitor, and the smoothing device. A current detector for detecting a current flowing through the capacitor, and an overcurrent suppression control unit for controlling a suppression operation of the overcurrent suppression unit based on a detection value from the current detector are provided.

【0027】請求項8記載の発明は、請求項7記載の発
明において、前記過電流抑制手段は、前記平滑コンデン
サに直列接続されたスイッチング素子と、このスイッチ
ング素子に並列接続された抵抗体とから成り、前記過電
流抑制制御部は、前記電流検出器からの検出値が予め設
定された閾値を超えたときに前記スイッチング素子をオ
フ状態とするものである、ことを特徴とする。
According to an eighth aspect of the present invention, in the seventh aspect, the overcurrent suppressing means includes a switching element connected in series with the smoothing capacitor and a resistor connected in parallel with the switching element. According to another aspect of the present invention, the overcurrent suppression control unit turns off the switching element when a detection value from the current detector exceeds a preset threshold value.

【0028】[0028]

【発明の実施の形態】図1は、本発明の第1の実施形態
の構成図である。この図において、3相交流電源1の電
源ラインR1,S1,T1は、抵抗2及び系統インダクタ
ンス3を介して、6個のダイオード4により構成される
主3相全波整流回路5の入力側に接続されている。この
電源ラインR1,S1,T1には、また、変圧器6の1次
側が接続されている。そして、変圧器6の2次側のライ
ンR2,S2,T2は第1の補助3相全波整流回路7に接
続され、ラインR3,S3,T3は第2の補助3相全波整
流回路8に接続されている。
1 is a block diagram of a first embodiment of the present invention. In this figure, the power supply lines R1, S1, T1 of the three-phase AC power supply 1 are connected to the input side of the main three-phase full-wave rectifier circuit 5 composed of six diodes 4 via a resistor 2 and a system inductance 3. It is connected. The primary side of the transformer 6 is also connected to the power supply lines R1, S1, T1. The lines R2, S2, T2 on the secondary side of the transformer 6 are connected to the first auxiliary three-phase full-wave rectifier circuit 7, and the lines R3, S3, T3 are connected to the second auxiliary three-phase full-wave rectifier circuit 8. It is connected to the.

【0029】これらの3相全波整流回路5,7,8の出
力側には平滑コンデンサ9が接続されており、この平滑
コンデンサ9と並列に負荷10が接続されている。そし
て、3相全波整流回路5,7,8の出力側と平滑コンデ
ンサ9との間には任意の電圧波形を発生し得る電圧発生
手段11が接続されている。この電圧発生手段11は、
制御回路13及びゲート駆動回路14を有する制御手段
12により制御されるようになっている。
A smoothing capacitor 9 is connected to the output side of these three-phase full-wave rectifier circuits 5, 7, 8 and a load 10 is connected in parallel with the smoothing capacitor 9. Further, between the output sides of the three-phase full-wave rectifier circuits 5, 7, and 8 and the smoothing capacitor 9, voltage generating means 11 capable of generating an arbitrary voltage waveform is connected. This voltage generating means 11 is
It is controlled by the control means 12 having a control circuit 13 and a gate drive circuit 14.

【0030】電圧発生手段11は単相ブリッジ回路15
を有している。この単相ブリッジ回路15は、コンデン
サ16と4個のスイッチング素子SW1〜SW4により構
成されており、これらのスイッチング素子のPWMスイ
ッチング動作によりコンデンサ16の出力電圧を可変す
るものである。電圧発生手段11は、また、スイッチン
グ素子SW1〜SW4がスイッチング動作を行ったときに
発生する高調波を除去するためのLCフィルタを構成す
る小形リアクトル17及びコンデンサ18と、同じくス
イッチング素子SW1〜SW4がスイッチング動作を行っ
たときに発生する高調波を低減するための減衰抵抗19
とを有している。
The voltage generating means 11 is a single-phase bridge circuit 15
have. The single-phase bridge circuit 15 is composed of a capacitor 16 and four switching elements SW1 to SW4, and the output voltage of the capacitor 16 is varied by the PWM switching operation of these switching elements. The voltage generating means 11 also includes a small reactor 17 and a capacitor 18 which form an LC filter for removing higher harmonics generated when the switching elements SW1 to SW4 perform a switching operation, and also the switching elements SW1 to SW4. Attenuation resistor 19 for reducing harmonics generated when switching operation is performed
And have.

【0031】主3相全波整流回路5の入力側には電源ラ
インR1,S1間の線間電圧を検出する電圧検出器20が
設けられており、その検出信号は制御回路13に送られ
るようになっている。また、小形リアクトル17の付近
には、3相全波整流回路5,7,8から小形リアクトル
17を介して単相ブリッジ回路15に流入する電流を検
出する電流検出器21が設けられており、その検出信号
は制御回路13に送られるようになっている。更に、コ
ンデンサ16の両端電圧を検出するための電圧検出器2
2が、コンデンサ16と並列に接続されており、その検
出信号は制御回路13に送られるようになっている。
On the input side of the main three-phase full-wave rectifier circuit 5, a voltage detector 20 for detecting the line voltage between the power supply lines R1 and S1 is provided, and its detection signal is sent to the control circuit 13. It has become. Further, in the vicinity of the small reactor 17, a current detector 21 that detects a current flowing from the three-phase full-wave rectifier circuits 5, 7, 8 into the single-phase bridge circuit 15 via the small reactor 17 is provided. The detection signal is sent to the control circuit 13. Further, a voltage detector 2 for detecting the voltage across the capacitor 16
2 is connected in parallel with the capacitor 16, and its detection signal is sent to the control circuit 13.

【0032】図2は、変圧器6の出力電圧ベクトル図で
ある。この図におけるR1〜R3,S1〜S3,T1〜T3
は、それぞれ図1におけるラインR1〜R3,S1〜S3に
対応している。そして、正三角形の頂点がR1,S1,T
1となっており、この正三角形の辺長を半径としT1を中
心とする円弧R1S1上であって、この円弧R1S1を3等
分する位置にR3,S2が配置されている。同様に、この
正三角形の辺長を半径としR1を中心とする円弧S1T1
上であって、この円弧S1T1を3等分する位置にS3,
T2が配置され、また、この正三角形の辺長を半径とし
S1を中心とする円弧T1R1上であって、この円弧T1R
1を3等分する位置にT3,R2が配置されている。
FIG. 2 is an output voltage vector diagram of the transformer 6. R1 to R3, S1 to S3, T1 to T3 in this figure
Correspond to the lines R1 to R3 and S1 to S3 in FIG. 1, respectively. And the vertices of the equilateral triangle are R1, S1, T
It is 1, and R3 and S2 are arranged on a circular arc R1S1 whose radius is the side length of this regular triangle and whose center is T1 and which divides the circular arc R1S1 into three equal parts. Similarly, an arc S1T1 whose radius is the side length of this regular triangle and whose center is R1
S3, at the position above the arc S1T1
T2 is arranged and is on an arc T1R1 whose radius is the side length of this equilateral triangle and which is centered on S1 and which is T1R.
T3 and R2 are arranged at positions that divide 1 into three equal parts.

【0033】変圧器6は、図示された各直線、すなわち
R1を一端側とするR1S3,R1T2の各直線と、S1を一
端側とするS1T3,S1R2の各直線と、T1を一端側と
するT1R3,T1S2の各直線とを出力電圧ベクトルとす
るように、合計6相の交流電力を出力するようになって
いる。このような出力電圧ベクトルに基づき変圧器6か
ら出力される交流電圧は、図12の出力電圧ベクトル図
に基づき変圧器109,111(図11)から出力され
る交流電圧よりも低いものとなっている。したがって、
その分変圧器6の容量を小さくすることができ、小型化
を図ることができる。なお、図2に示す出力電圧ベクト
ルに基づいた方が、図12に示す出力電圧ベクトルに基
づくよりも、変圧器の出力電圧を低くすることができる
理由については、本出願人により既に提案された特願平
2000−179543号に開示されている。
The transformer 6 includes the illustrated straight lines, that is, the straight lines R1S3 and R1T2 having R1 at one end, the straight lines S1T3 and S1R2 having S1 at the one end, and T1R3 having T1 at the one end. , T1S2 and the respective straight lines of T1S2 are used as output voltage vectors, a total of six-phase AC power is output. The AC voltage output from the transformer 6 based on such an output voltage vector is lower than the AC voltage output from the transformers 109 and 111 (FIG. 11) based on the output voltage vector diagram of FIG. There is. Therefore,
Therefore, the capacity of the transformer 6 can be reduced and the size can be reduced. The reason why the output voltage vector shown in FIG. 2 can lower the output voltage of the transformer than the output voltage vector shown in FIG. 12 has already been proposed by the present applicant. It is disclosed in Japanese Patent Application No. 2000-179543.

【0034】図3は、主3相全波整流回路5、第1の補
助3相全波整流回路7、及び第2の補助3相全波整流回
路8の各導通状態を示すタイムチャートである。主3相
全波整流回路5のR1,S1,T1の各相が導通状態とな
るのは、1サイクル(360°)のうちプラス側とマイ
ナス側とを合わせて160°である。これに対し、第1
の補助3相全波整流回路7及び第2の補助3相全波整流
回路8のR2,S2,T2及びR3,S3,T3の各相が導通
状態となるのは40°であり、主3相全波整流回路5の
4分の1である。したがって、電源ラインR1,S1,T
1から直流ラインP,Nに流れる電流のうち変圧器6及
び2つの補助3相全波整流回路7,8を流れる電流は全
体の3分の1となる。図11に示した従来装置では、全
体の3分の2の電流が変圧器109,111を流れてい
たが、これに比べると流れる電流量は半減し、したがっ
て変圧器容量も半分にすることができる。
FIG. 3 is a time chart showing the conduction states of the main three-phase full-wave rectifier circuit 5, the first auxiliary three-phase full-wave rectifier circuit 7, and the second auxiliary three-phase full-wave rectifier circuit 8. . Each of the R1, S1, and T1 phases of the main three-phase full-wave rectifier circuit 5 becomes conductive at 160 ° in the plus side and minus side of one cycle (360 °). In contrast, the first
The auxiliary three-phase full-wave rectifier circuit 7 and the second auxiliary three-phase full-wave rectifier circuit 8 in which each phase of R2, S2, T2 and R3, S3, T3 becomes conductive is 40 °, and the main 3 It is a quarter of the phase full-wave rectifier circuit 5. Therefore, the power supply lines R1, S1, T
Of the current flowing from 1 to the DC lines P and N, the current flowing through the transformer 6 and the two auxiliary three-phase full-wave rectifier circuits 7 and 8 is one third of the total. In the conventional device shown in FIG. 11, two thirds of the total current flows through the transformers 109 and 111, but the amount of current flowing is halved compared to this, and therefore the transformer capacity can be halved. it can.

【0035】図4は、図1における制御回路13の構成
を示すブロック図である。制御回路13は、リップル補
償パターン発生部23、電流制御部24、コンデンサ電
圧制御部25、及びPWM制御部26を有している。
FIG. 4 is a block diagram showing the configuration of the control circuit 13 in FIG. The control circuit 13 includes a ripple compensation pattern generator 23, a current controller 24, a capacitor voltage controller 25, and a PWM controller 26.

【0036】リップル補償パターン発生部23におい
て、図示を省略してある演算回路は、電圧検出器20が
検出した線間電圧の入力に基づき直流電圧演算値EPNを
算出する。加算器27は、直流電圧指令値VC*と、この
電圧演算値EPNとの偏差量を直流電圧制御ゲイン回路2
8に出力する。直流電圧制御ゲイン回路28は、この偏
差量にゲインG1を乗じてリップル補償パターンを生成
するようになっている。
In the ripple compensation pattern generator 23, an arithmetic circuit (not shown) calculates a DC voltage arithmetic value EPN based on the input of the line voltage detected by the voltage detector 20. The adder 27 calculates the deviation amount between the DC voltage command value VC * and the calculated voltage value EPN from the DC voltage control gain circuit 2
Output to 8. The DC voltage control gain circuit 28 multiplies the deviation amount by the gain G1 to generate a ripple compensation pattern.

【0037】電流制御部24において、加算器29は、
直流電流指令値IL*と、電流検出器21からの電流検
出値ILとの偏差量を求める。ハイパスフィルタ回路3
0は、この偏差量の入力に基づき高調波成分の補償量を
算出し、これを加算器31に出力する。加算器31は、
加算器29の出力からハイパスフィルタ回路30の出力
を減算し、これを比例ゲイン回路32に出力する。比例
ゲイン回路32は、これに比例ゲインG2を乗じて高調
波電流補償量を生成する。
In the current controller 24, the adder 29 is
The deviation amount between the direct current command value IL * and the current detection value IL from the current detector 21 is obtained. High-pass filter circuit 3
0 calculates the compensation amount of the harmonic component based on the input of this deviation amount, and outputs this to the adder 31. The adder 31 is
The output of the high-pass filter circuit 30 is subtracted from the output of the adder 29, and this is output to the proportional gain circuit 32. The proportional gain circuit 32 multiplies this by a proportional gain G2 to generate a harmonic current compensation amount.

【0038】コンデンサ電圧制御部25において、加算
器33は、コンデンサ電圧指令値VCA*と、電圧検出器
22からの電圧検出値VCAとの偏差量を求める。比例ゲ
イン回路34は、これに比例ゲインG3を乗算し、サン
プルホールド回路35はその乗算結果をサンプルホール
ドする。また、積分制御回路37は加算器33からの偏
差量に積分ゲインG4を乗算し、これを加算器38に出
力する。加算器38は、積分制御回路37からの出力
に、サンプルホールド回路39の前回出力を加算し、こ
れをサンプルホールド回路39に出力する。加算器36
は、サンプルホールド回路35の出力と、サンプルホー
ルド回路39の出力とを加算し、これを加算器41に出
力する。
In the capacitor voltage control unit 25, the adder 33 calculates the deviation amount between the capacitor voltage command value VCA * and the voltage detection value VCA from the voltage detector 22. The proportional gain circuit 34 multiplies this by the proportional gain G3, and the sample hold circuit 35 samples and holds the multiplication result. Further, the integral control circuit 37 multiplies the deviation amount from the adder 33 by the integral gain G4, and outputs this to the adder 38. The adder 38 adds the previous output of the sample hold circuit 39 to the output from the integration control circuit 37, and outputs this to the sample hold circuit 39. Adder 36
Outputs the output of the sample hold circuit 35 and the output of the sample hold circuit 39, and outputs the result to the adder 41.

【0039】加算器41は、加算器40からの出力と、
コンデンサ電圧制御部25からの出力とを加算し、これ
をPWM制御部26に出力する。PWM制御部26は、
比較器42〜45と、キャリア信号発生回路46〜49
とを有している。比較器42〜45は、加算器41の出
力とキャリア信号発生回路46〜49の出力とを比較
し、その比較結果に基づく信号を出力する。そして、比
較器42,43からの出力はインバータ50,51によ
り反転され、この反転された信号がPWM信号S1,S2
としてゲート駆動回路14に出力される。これにより、
スイッチング素子SW1とスイッチング素子SW4、又は
スイッチング素子SW2とスイッチング素子SW3とが同
時にオンすることが防止される。また、比較器44,4
5からの出力は、そのままPWM信号S3,S4としてゲ
ート駆動回路14に出力される。ゲート駆動回路14
は、これらのPWM信号S1〜S4に基づき、スイッチン
グ素子SW1〜SW4にゲート信号を出力する。
The adder 41 outputs the output from the adder 40,
The output from the capacitor voltage control unit 25 is added, and this is output to the PWM control unit 26. The PWM control unit 26
Comparators 42 to 45 and carrier signal generation circuits 46 to 49
And have. The comparators 42 to 45 compare the output of the adder 41 and the outputs of the carrier signal generating circuits 46 to 49, and output a signal based on the comparison result. The outputs from the comparators 42 and 43 are inverted by the inverters 50 and 51, and the inverted signals are the PWM signals S1 and S2.
Is output to the gate drive circuit 14. This allows
The switching element SW1 and the switching element SW4, or the switching element SW2 and the switching element SW3 are prevented from being turned on at the same time. In addition, the comparators 44 and 4
The output from 5 is directly output to the gate drive circuit 14 as the PWM signals S3 and S4. Gate drive circuit 14
Outputs a gate signal to the switching elements SW1 to SW4 based on these PWM signals S1 to S4.

【0040】次に、図1の動作につき説明する。本整流
装置が起動すると、主3相全波整流回路5のダイオード
4には図3のR1,S1,T1で示したタイミングで電流
が流れる。また、変圧器6は、図2に示した出力電圧ベ
クトル図に基づきラインR2,S2,T2及びラインR3,
S3,T3に電圧を出力し、補助3相全波整流回路7,8
のダイオード4には図3のR2,S2,T2及びR3,S
3,T3で示したタイミングで電流が流れる。従来装置と
同様に、主3相全波整流回路5から出力される直流電圧
リップルの谷間は、補助3相全波整流回路7,8の出力
により埋められて電圧リップルが小さくなり、高調波歪
みが低減される。但し、変圧器6の出力電圧は従来装置
と異なり低くなっており、そのため変圧器6は従来装置
のものに比べて容量が小さく、小形のものになってい
る。
Next, the operation of FIG. 1 will be described. When the rectifier is activated, a current flows through the diode 4 of the main three-phase full-wave rectifier circuit 5 at the timing shown by R1, S1, and T1 in FIG. In addition, the transformer 6 has lines R2, S2, T2 and R3, based on the output voltage vector diagram shown in FIG.
Outputs voltage to S3 and T3, and auxiliary three-phase full-wave rectifier circuits 7 and 8
The diode 4 of FIG. 3 has R2, S2, T2 and R3, S of FIG.
Current flows at the timing indicated by 3 and T3. Similar to the conventional device, the valley of the DC voltage ripple output from the main three-phase full-wave rectifier circuit 5 is filled with the outputs of the auxiliary three-phase full-wave rectifier circuits 7 and 8 to reduce the voltage ripple, resulting in harmonic distortion. Is reduced. However, the output voltage of the transformer 6 is low unlike the conventional device, and therefore the transformer 6 has a smaller capacity and a smaller size than those of the conventional device.

【0041】更に、図1の構成では、3相全波整流回路
5,7,8に含まれる電圧リップルを補償するように電
圧発生手段11が電圧を発生しており、高調波歪み低減
機能を向上させている。すなわち、制御手段12の制御
回路13は、検出器20〜22からの検出信号の入力に
基づきPWM信号を生成し、ゲート駆動回路14はこの
PWM信号に基づきゲート信号をスイッチング素子SW
1〜SWS4に出力して、これらのスイッチング素子のス
イッチング制御を行っている。そして、このときのスイ
ッチングにより発生する高調波は、LCフィルタを構成
する小形リアクトル17及び18により除去され、ある
いは減衰抵抗19の働きにより低減される。
Further, in the configuration of FIG. 1, the voltage generating means 11 generates a voltage so as to compensate for the voltage ripple included in the three-phase full-wave rectifying circuits 5, 7, 8 and has a harmonic distortion reducing function. Is improving. That is, the control circuit 13 of the control means 12 generates the PWM signal based on the input of the detection signal from the detectors 20 to 22, and the gate drive circuit 14 outputs the gate signal based on the PWM signal to the switching element SW.
1 to SWS4 for switching control of these switching elements. Then, the harmonics generated by the switching at this time are removed by the small reactors 17 and 18 forming the LC filter, or reduced by the action of the damping resistor 19.

【0042】このように、図1の構成によれば、電圧発
生手段11を制御手段12が制御して直流電圧リップル
を補償するような電圧を発生させるようにしているの
で、従来装置のように直流リアクトルを用いなくても高
調波歪み低減機能を向上させることが可能になってお
り、また、図2の出力電圧ベクトル図に基づき電圧を出
力する変圧器6を用いているので、変圧器容量を小さく
することができ、装置の小型化を図ることが可能になっ
ている。
As described above, according to the configuration of FIG. 1, the control means 12 controls the voltage generation means 11 to generate a voltage for compensating for the DC voltage ripple. It is possible to improve the harmonic distortion reduction function without using a DC reactor, and since the transformer 6 that outputs a voltage based on the output voltage vector diagram of FIG. 2 is used, the transformer capacity Can be made smaller, and the device can be made smaller.

【0043】次に、本発明の第2の実施形態につき説明
する。図5は、この第2の実施形態の要部である制御回
路13Aの構成を示すブロック図である。すなわち、制
御回路13Aは、図4の制御回路13に、過電流保護部
52、アンドゲート53,55及びオアゲート54,5
6を追加した構成となっている。過電流保護部52は、
電流検出器21の検出値ILと閾値ILTとを比較し、
出力信号C1〜C4をゲート53〜56に出力するように
なっている。
Next, a second embodiment of the present invention will be described. FIG. 5 is a block diagram showing the configuration of the control circuit 13A, which is the main part of the second embodiment. That is, the control circuit 13A is different from the control circuit 13 of FIG. 4 in that it has an overcurrent protection unit 52, AND gates 53 and 55, and OR gates 54 and 5.
6 is added. The overcurrent protection unit 52
The detected value IL of the current detector 21 is compared with the threshold value ILT,
The output signals C1 to C4 are output to the gates 53 to 56.

【0044】過電流保護部52は、通常時つまり検出値
ILが閾値ILT以下のときには信号C1,C3を「H」
にすると共に信号C2,C4を「L」にする。したがっ
て、この状態では、アンドゲート53,55の出力信号
G1,G3のレベルが「H」になるか「L」になるかは信
号S1,S3によって決まり、同様に、オアゲート54,
56の出力信号G2,G4のレベルが「H」になるか
「L」になるかは信号S2,S4によって決まることにな
る。
The overcurrent protection unit 52 sets the signals C1 and C3 to "H" in the normal state, that is, when the detected value IL is less than or equal to the threshold value ILT.
And the signals C2 and C4 are set to "L". Therefore, in this state, whether the output signals G1 and G3 of the AND gates 53 and 55 are "H" or "L" is determined by the signals S1 and S3. Similarly, the OR gates 54,
Whether the levels of the output signals G2 and G4 of 56 are "H" or "L" depends on the signals S2 and S4.

【0045】そして、過電流保護部52は、検出値IL
が閾値ILTを超えたときには信号C1,C3を「L」に
すると共に信号C2,C4を「H」にする。したがって、
この状態では、アンドゲート53,55の出力信号G
1,G3のレベルは信号S1,S3のレベルにかかわらず常
に「L」となり、また、オアゲート54,56の出力信
号G2,G4のレベルは信号S2,S4のレベルにかかわら
ず常に「H」となる。この結果、スイッチング素子SW
1,SW3がオフ、スイッチング素子SW4,SW2がオン
となって、過電流時に発生する突入電流はSW1,SW3
の下側アームのみを流れることになる。それ故、これら
のスイッチング素子の電流容量を適切に選択することに
より、過電流保護を有効に行うことができる。なお、上
記の例では、下側アーム(SW4,SW2)をオンにし、
上側アーム(SW1,SW3)をオフすることにより過電
流保護を行うようにしたが、上側アームをオンにし、下
側アームをオフにするようにしてもよい。
Then, the overcurrent protection unit 52 detects the detected value IL.
Exceeds the threshold ILT, the signals C1 and C3 are set to "L" and the signals C2 and C4 are set to "H". Therefore,
In this state, the output signal G of the AND gates 53 and 55
The levels of 1 and G3 are always "L" regardless of the levels of the signals S1 and S3, and the levels of the output signals G2 and G4 of the OR gates 54 and 56 are always "H" regardless of the levels of the signals S2 and S4. Become. As a result, the switching element SW
1, SW3 is off, switching elements SW4, SW2 are on, and the inrush current generated at the time of overcurrent is SW1, SW3.
It will only flow through the lower arm of. Therefore, the overcurrent protection can be effectively performed by appropriately selecting the current capacity of these switching elements. In the above example, the lower arms (SW4, SW2) are turned on,
Although the overcurrent protection is performed by turning off the upper arms (SW1, SW3), the upper arm may be turned on and the lower arm may be turned off.

【0046】図6は、本発明の第3の実施形態の構成図
である。この図6の構成では、図1におけるスイッチン
グ素子SW4がスイッチング素子SW41,SW42により
構成され、スイッチング素子SW2がスイッチング素子
SW21,SW22により構成されている。つまり、この実
施形態においても、制御回路13Aにより、下側アーム
がオン、上側アームがオフとなって過電流保護機能が働
くが、突入電流が流れる下側アームを並列接続された2
つのスイッチング素子により構成している。したがっ
て、小さな電流容量のスイッチング素子を用いて単相ブ
リッジ回路を形成することができ、低コストでありなが
ら信頼性の高い過電流保護システムを構築することがで
きる。また、上記の例では、1つの下側アームを並列接
続された2つのスイッチング素子により構成した例を示
したが、この並列接続されるスイッチング素子の数は、
突入電流のレベルに応じて、適宜変えることができる。
FIG. 6 is a block diagram of the third embodiment of the present invention. In the configuration of FIG. 6, the switching element SW4 in FIG. 1 is configured by the switching elements SW41 and SW42, and the switching element SW2 is configured by the switching elements SW21 and SW22. That is, also in this embodiment, the control circuit 13A turns on the lower arm and turns off the upper arm to operate the overcurrent protection function, but the lower arm in which the rush current flows is connected in parallel.
It is composed of two switching elements. Therefore, a single-phase bridge circuit can be formed using a switching element having a small current capacity, and a highly reliable overcurrent protection system can be constructed at low cost. Further, in the above example, an example in which one lower arm is configured by two switching elements connected in parallel is shown, but the number of switching elements connected in parallel is
It can be appropriately changed according to the level of the inrush current.

【0047】図7は、本発明の第4の実施形態の構成図
である。この第4の実施形態では、平滑コンデンサ9
に、スイッチング素子SWa及びこれに並列接続された
抵抗58により構成される過電流抑制手段57を接続す
ると共に、平滑コンデンサ9に流れる電流を検出する電
流検出器59を設け、その検出信号を制御回路13Bに
出力する構成としている。
FIG. 7 is a block diagram of the fourth embodiment of the present invention. In the fourth embodiment, the smoothing capacitor 9
Is connected to an overcurrent suppressing means 57 composed of a switching element SWa and a resistor 58 connected in parallel with the switching element SWa, and a current detector 59 for detecting a current flowing through the smoothing capacitor 9 is provided, and a detection signal thereof is controlled by a control circuit. It is configured to output to 13B.

【0048】図8は、図7における制御回路13Bの構
成を示すブロック図である。この制御回路13Bは、図
4に示した制御回路13に過電流抑制制御部60を追加
したものである。この過電流抑制制御部60は、電流検
出器59からの検出値ICと閾値ICTとの比較に基づ
き、過電流抑制信号をゲート駆動回路14を介してスイ
ッチング素子SWaに出力するようになっている。すな
わち、過電流抑制制御部60は、検出値ICが閾値IC
Tを超えると過電流抑制信号としての「L」信号をゲー
ト駆動回路14を介してスイッチング素子SWaのゲー
トに出力する。これにより、それまでオン状態となって
いたスイッチング素子SWaはオフ状態となり、平滑コ
ンデンサ9には抵抗58を通って電流が流れるため、平
滑コンデンサ9に対する過電流が抑制されることにな
る。
FIG. 8 is a block diagram showing the structure of the control circuit 13B shown in FIG. This control circuit 13B is obtained by adding an overcurrent suppression control unit 60 to the control circuit 13 shown in FIG. The overcurrent suppression control unit 60 outputs an overcurrent suppression signal to the switching element SWa via the gate drive circuit 14 based on the comparison between the detection value IC from the current detector 59 and the threshold value ICT. . That is, the overcurrent suppression control unit 60 determines that the detected value IC is the threshold IC.
When it exceeds T, the "L" signal as the overcurrent suppression signal is output to the gate of the switching element SWa via the gate drive circuit 14. As a result, the switching element SWa that has been in the on state until then becomes the off state, and the current flows through the smoothing capacitor 9 through the resistor 58, so that the overcurrent to the smoothing capacitor 9 is suppressed.

【0049】なお、上記各実施形態では、電圧発生手段
11が小形リアクトル17、コンデンサ18、及び減衰
抵抗19などの要素を有している例につき説明したが、
各種条件や用途に応じてこれら要素の数を調整すること
は可能であり、これによりコストを低減することができ
る。例えば、小形リアクトル17及びコンデンサ18を
残して減衰抵抗19のみを省略したり、小形リアクトル
17のみを残してコンデンサ18及び減衰抵抗19を省
略するなど、電圧発生手段11が少なくともいずれか1
つの要素を含むようにすることができる。あるいはま
た、小形リアクトル17、コンデンサ18、及び減衰抵
抗19の全ての要素を省略することも場合によっては可
能である。
In each of the above embodiments, the voltage generating means 11 has been described as having the elements such as the small reactor 17, the capacitor 18, and the damping resistor 19.
It is possible to adjust the number of these elements according to various conditions and uses, which can reduce the cost. For example, the voltage generating means 11 includes at least one of the small-sized reactor 17 and the capacitor 18, omitting only the damping resistor 19 or leaving only the small-sized reactor 17 and omitting the capacitor 18 and the damping resistor 19.
It can contain one element. Alternatively, it is possible in some cases to omit all the elements of the small reactor 17, the capacitor 18, and the damping resistor 19.

【0050】[0050]

【発明の効果】以上のように、本発明によれば、3つの
3相全波整流回路を設けて18相整流を行う場合に、直
流リアクトルの付加を必要とせず、且つ充分に実用性の
ある構成によって高調波歪み低減機能の更なる向上を図
ることができると共に、装置全体の小型化を図ることが
可能な整流装置を実現することができる。
As described above, according to the present invention, when three three-phase full-wave rectifier circuits are provided to perform 18-phase rectification, it is not necessary to add a DC reactor, and the practicability is sufficiently high. With a certain configuration, the harmonic distortion reducing function can be further improved, and a rectifying device that can reduce the size of the entire device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態の構成図。FIG. 1 is a configuration diagram of a first embodiment of the present invention.

【図2】図1における変圧器6の出力電圧ベクトル図。2 is an output voltage vector diagram of the transformer 6 in FIG.

【図3】図1における主3相全波整流回路5、第1の補
助3相全波整流回路7、及び第2の補助3相全波整流回
路8の各導通状態を示すタイムチャート。
3 is a time chart showing the respective conducting states of a main three-phase full-wave rectifier circuit 5, a first auxiliary three-phase full-wave rectifier circuit 7, and a second auxiliary three-phase full-wave rectifier circuit 8 in FIG.

【図4】図1における制御回路13の構成を示すブロッ
ク図。
FIG. 4 is a block diagram showing a configuration of a control circuit 13 in FIG.

【図5】本発明の第2の実施形態の要部である制御回路
13Aの構成を示すブロック図。
FIG. 5 is a block diagram showing a configuration of a control circuit 13A, which is a main part of a second embodiment of the present invention.

【図6】本発明の第3の実施形態の構成図。FIG. 6 is a configuration diagram of a third embodiment of the present invention.

【図7】本発明の第4の実施形態の構成図。FIG. 7 is a configuration diagram of a fourth embodiment of the present invention.

【図8】図7における制御回路13Bの構成を示すブロ
ック図。
8 is a block diagram showing the configuration of a control circuit 13B in FIG.

【図9】従来装置の一例についての構成図。FIG. 9 is a configuration diagram of an example of a conventional device.

【図10】図9における3相全波整流回路105が出力
する6相整流電圧Vrecについての波形図。
10 is a waveform diagram of the 6-phase rectified voltage Vrec output from the 3-phase full-wave rectifier circuit 105 in FIG.

【図11】従来装置の一例についての構成図。FIG. 11 is a configuration diagram of an example of a conventional device.

【図12】図11における変圧器109,111の出力
電圧ベクトル図。
12 is an output voltage vector diagram of the transformers 109 and 111 in FIG.

【図13】図11の3相全波整流回路105A,11
0,112により18相整流された電圧波形を示す波形
図。
13 is a three-phase full-wave rectifier circuit 105A, 11 of FIG.
The wave form diagram which shows the voltage waveform 18 phase rectified by 0,112.

【符号の説明】[Explanation of symbols]

1 3相交流電源 2 抵抗 3 系統インダクタンス 4 ダイオード 5 主3相全波整流回路 6 変圧器 7 第1の補助3相全波整流回路 8 第2の補助3相全波整流回路 9 平滑コンデンサ 10 負荷 11 電圧発生手段 12 制御手段 13,13A,13B ゲート駆動回路 14 ゲート駆動回路 15 単相ブリッジ回路 16 コンデンサ 17 小形リアクトル 18 コンデンサ 19 減衰抵抗 20 電圧検出器 21 電流検出器 22 電圧検出器 23 リップル補償パターン発生部 24 電流制御部 25 コンデンサ電圧制御部 26 PWM制御 27 加算器 28 直流電圧制御ゲイン回路 29 加算器 30 ハイパスフィルタ回路 31 加算器 32 比例ゲイン回路 33 加算器 34 比例ゲイン回路 35 サンプルホールド回路 36 加算器 37 積分制御回路 38 サンプルホールド回路 40 加算器 41 加算器 42〜45 比較器 46〜49 キャリア信号発生回路 50 インバータ 51 インバータ 52 過電流保護部 53,55 アンドゲート 54,56 オアゲート 67 過電流抑制手段 58 抵抗 59 電流検出器 60 過電流抑制制御部 SW1〜SW4 スイッチング素子 SWa スイッチング素子 101 3相交流電源 102 抵抗 103 系統インダクタンス 104 ダイオード 105 3相全波整流回路 105A 主3相全波整流回路 106 直流リアクトル 107 平滑コンデンサ 108 負荷 109,111 変圧器 110 第1の補助3相全波整流回路 112 第2の補助3相全波整流回路 1 3-phase AC power supply 2 resistance 3 system inductance 4 diode 5 Main 3-phase full-wave rectifier circuit 6 transformer 7 First auxiliary 3-phase full-wave rectifier circuit 8 Second auxiliary 3-phase full-wave rectifier circuit 9 Smoothing capacitor 10 load 11 Voltage generation means 12 Control means 13, 13A, 13B Gate drive circuit 14 Gate drive circuit 15 Single-phase bridge circuit 16 capacitors 17 Small reactor 18 capacitors 19 Damping resistance 20 voltage detector 21 Current detector 22 Voltage detector 23 Ripple compensation pattern generator 24 Current control unit 25 Capacitor voltage controller 26 PWM control 27 adder 28 DC voltage control gain circuit 29 adder 30 high-pass filter circuit 31 adder 32 proportional gain circuit 33 adder 34 Proportional gain circuit 35 sample and hold circuit 36 adder 37 Integral control circuit 38 Sample and hold circuit 40 adder 41 adder 42-45 comparator 46-49 Carrier signal generation circuit 50 inverter 51 inverter 52 Overcurrent protection unit 53,55 AND gate 54,56 OR gate 67 Overcurrent suppressing means 58 Resistance 59 Current detector 60 Overcurrent suppression controller SW1 to SW4 switching elements SWa switching element 101 3-phase AC power supply 102 resistance 103 system inductance 104 diode 105 3-phase full-wave rectifier circuit 105A Main 3-phase full-wave rectifier circuit 106 DC reactor 107 Smoothing capacitor 108 load 109,111 Transformer 110 First auxiliary three-phase full-wave rectifier circuit 112 Second auxiliary three-phase full-wave rectifier circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 津 田 純 一 東京都府中市東芝町1番地 株式会社東芝 府中事業所内 Fターム(参考) 5H006 AA07 CA07 CB01 CC04 5H007 AA02 AA08 CA02 CB05 CC12 DA05 DC02 DC05 EA02 EA03   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Junichi Tsuda             No. 1 Toshiba-cho, Fuchu-shi, Tokyo Toshiba Corporation             Fuchu Office F-term (reference) 5H006 AA07 CA07 CB01 CC04                 5H007 AA02 AA08 CA02 CB05 CC12                       DA05 DC02 DC05 EA02 EA03

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】3相交流電源からの交流電力を3相全波整
流回路により整流したあと平滑コンデンサにより平滑し
て得られる直流電力を負荷に供給するものであり、 しかも、この3相全波整流回路は、前記3相交流電源か
らの交流電力を直接入力する1つの主3相全波整流回路
と、前記3相交流電源からの交流電力を変圧器を介して
入力し且つ出力側が前記主3相全波整流回路の出力側と
並列接続されている第1及び第2の2つの補助3相全波
整流回路とで構成されている、整流装置において、 前記変圧器は、前記主3相全波整流回路が入力する各相
の電源ラインをR1,S1,T1、前記第1及び第2の補
助3相全波整流回路が前記変圧器を介して入力する各相
の電源ラインをR2,S2,T2及びR3,S3,T3とし、
且つR1,S1,T1を電圧ベクトル図における正三角形
の頂点とした場合に、この正三角形の辺長を半径とする
各円弧R1S1、S1T1、T1R1上であってこれらの円弧
を3等分する位置にそれぞれR3,S2、S3,T2、T
3,R2を配置しておき、各頂点R1,S1,T1とこれに
対向する円弧上の各位置S3,T2、T3,R2、R3,S2
とを結ぶ各直線を出力電圧ベクトルとするように、合計
6相の交流電力を出力するものであり、 更に、前記主3相全波整流回路及び補助3相全波整流回
路の出力側と前記平滑コンデンサとの間に接続され任意
の電圧波形を発生し得る電圧発生手段と、この電圧発生
手段を制御することにより前記各整流回路の出力に含ま
れる直流リップル分の補償を行う制御手段とを設けた、 ことを特徴とする整流装置。
1. A DC power obtained by rectifying AC power from a 3-phase AC power supply by a 3-phase full-wave rectifying circuit and then smoothing it by a smoothing capacitor, and further, supplying the DC power to a load. The rectifier circuit inputs one main three-phase full-wave rectifier circuit that directly inputs the AC power from the three-phase AC power supply, and the AC power from the three-phase AC power supply via a transformer, and the output side is the main power supply. In the rectifying device, which is composed of first and second two auxiliary three-phase full-wave rectifier circuits connected in parallel with the output side of the three-phase full-wave rectifier circuit, the transformer is the main three-phase R1, S1, T1 are the power supply lines of the respective phases input by the full-wave rectification circuit, and R2 are the power supply lines of the respective phases input by the first and second auxiliary three-phase full-wave rectification circuits via the transformer. S2, T2 and R3, S3, T3,
Moreover, when R1, S1, T1 are the vertices of an equilateral triangle in the voltage vector diagram, the position on each arc R1S1, S1T1, T1R1 whose radius is the side length of this equilateral triangle and which divides these arcs into three equal parts R3, S2, S3, T2, T respectively
3, R2 are arranged in advance, and each vertex R1, S1, T1 and each position S3, T2, T3, R2, R3, S2 on the arc facing the vertex
A total of 6-phase AC power is output so that each straight line connecting to and is used as an output voltage vector, and further, the output side of the main 3-phase full-wave rectifier circuit and the auxiliary 3-phase full-wave rectifier circuit and the A voltage generating means connected between the smoothing capacitor and capable of generating an arbitrary voltage waveform; and a control means for controlling the voltage generating means to compensate for the DC ripple component contained in the output of each rectifier circuit. A rectifying device characterized by being provided.
【請求項2】前記電圧発生手段は、 コンデンサ及び複数のスイッチング素子により構成され
これらスイッチング素子のPWMスイッチング動作によ
りコンデンサの出力電圧を可変する単相ブリッジ回路を
含んで成り、 前記制御手段は、 前記3相交流電源の線間電圧検出値、前記3相全波整流
回路から前記単相ブリッジ回路に流入する電流の検出
値、前記単相ブリッジ回路内コンデンサの電圧検出値を
入力し、前記スイッチング素子をPWM制御するための
スイッチング指令信号を出力する制御回路と、 前記スイッチング指令信号の入力に基づき前記スイッチ
ング素子に対してゲート信号を出力するゲート駆動回路
と、 を含んで成るものである、 ことを特徴とする請求項1記載の整流装置。
2. The voltage generating means includes a single-phase bridge circuit which is composed of a capacitor and a plurality of switching elements, and which varies the output voltage of the capacitor by PWM switching operation of these switching elements, and the control means comprises: The detected value of the line voltage of the three-phase AC power supply, the detected value of the current flowing into the single-phase bridge circuit from the three-phase full-wave rectifier circuit, and the detected voltage value of the capacitor in the single-phase bridge circuit are input, and the switching element is input. And a gate drive circuit that outputs a gate signal to the switching element based on the input of the switching command signal. The rectifying device according to claim 1, which is characterized in that.
【請求項3】前記制御回路は、 前記3相交流電源の線間電圧検出値及び指令値間の偏差
に基づきリップル補償パターン信号を出力するリップル
補償パターン発生部と、 前記3相全波整流回路から前記単相ブリッジ回路に流入
する電流の検出値及び指令値間の偏差に基づき電流制御
信号を出力する電流制御部と、 前記単相ブリッジ回路内コンデンサの電圧検出値及び指
令値間の偏差に基づきコンデンサ電圧制御信号を出力す
るコンデンサ電圧制御部と、 前記リップル補償パターン発生部、電流制御部、及びコ
ンデンサ電圧制御部からの各出力信号の加算値を入力
し、前記各スイッチング素子に対するスイッチング指令
信号を出力するPWM制御部と、 を含んで成るものである、 ことを特徴とする請求項2記載の整流装置。
3. The control circuit includes a ripple compensation pattern generator that outputs a ripple compensation pattern signal based on a deviation between a line voltage detection value and a command value of the three-phase AC power supply, and the three-phase full-wave rectification circuit. From the current control unit that outputs a current control signal based on the deviation between the detected value of the current flowing into the single-phase bridge circuit and the command value, and the deviation between the voltage detection value and the command value of the capacitor in the single-phase bridge circuit A capacitor voltage control unit which outputs a capacitor voltage control signal based on the ripple compensation pattern generation unit, the current control unit, and the added value of each output signal from the capacitor voltage control unit is input, and a switching command signal for each switching element. The rectifying device according to claim 2, further comprising: a PWM control unit that outputs
【請求項4】前記電圧発生手段は、前記スイッチング素
子のPWMスイッチング動作時に発生する高調波を除去
又は低減するためのLCフィルタ用小形リアクトル、L
Cフィルタ用コンデンサ、及び減衰抵抗のうちの少なく
ともいずれか一つを含んで成るものである、 ことを特徴とする請求項2又は3記載の整流装置。
4. A small reactor for an LC filter, L for removing or reducing harmonics generated during PWM switching operation of said switching element, said voltage generating means, L.
The rectifier according to claim 2 or 3, comprising at least one of a C filter capacitor and an attenuation resistor.
【請求項5】前記制御回路は、前記3相全波整流回路か
ら前記単相ブリッジ回路に流入する電流の検出値が、予
め設定してある過電流閾値を超えた場合に、前記単相ブ
リッジ回路の上下アームのうちのいずれか一方のアーム
を常時オン状態にすると共に他方のアームを常時オフ状
態にする過電流保護部を有するものである、 ことを特徴とする請求項2乃至4のいずれかに記載の整
流装置。
5. The single-phase bridge circuit when the detected value of the current flowing from the three-phase full-wave rectifier circuit into the single-phase bridge circuit exceeds a preset overcurrent threshold value. 5. An overcurrent protection unit that always turns on one of the upper and lower arms of the circuit and always turns off the other arm of the circuit. The rectifying device according to claim 1.
【請求項6】前記単相ブリッジ回路の上下アームのうち
常時オン状態となるいずれか一方のアームは、並列接続
された複数のスイッチング素子により形成されるもので
ある、 ことを特徴とする請求項5記載の整流装置。
6. One of the upper and lower arms of the single-phase bridge circuit, which is always on, is formed by a plurality of switching elements connected in parallel. 5. The rectifying device according to 5.
【請求項7】前記平滑コンデンサに一定レベル以上の電
流が流れるのを抑制するための過電流抑制手段と、 前記平滑コンデンサに流れる電流を検出する電流検出器
と、 前記電流検出器からの検出値に基づき前記過電流抑制手
段の抑制動作を制御する過電流抑制制御部と、 を備えたことを特徴とする請求項1乃至6のいずれかに
記載の整流装置。
7. An overcurrent suppressing means for suppressing an electric current of a certain level or more flowing through the smoothing capacitor, a current detector for detecting a current flowing through the smoothing capacitor, and a detection value from the current detector. 7. The rectifier according to any one of claims 1 to 6, further comprising: an overcurrent suppression control unit that controls the suppression operation of the overcurrent suppression unit based on the above.
【請求項8】前記過電流抑制手段は、前記平滑コンデン
サに直列接続されたスイッチング素子と、このスイッチ
ング素子に並列接続された抵抗体とから成り、 前記過電流抑制制御部は、前記電流検出器からの検出値
が予め設定された閾値を超えたときに前記スイッチング
素子をオフ状態とするものである、 ことを特徴とする請求項7記載の整流装置。
8. The overcurrent suppressing means includes a switching element connected in series with the smoothing capacitor and a resistor connected in parallel with the switching element, and the overcurrent suppressing control section includes the current detector. The rectifying device according to claim 7, wherein the switching element is turned off when a detection value from the sensor exceeds a preset threshold value.
JP2001270630A 2001-09-06 2001-09-06 Rectifier Pending JP2003088124A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001270630A JP2003088124A (en) 2001-09-06 2001-09-06 Rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001270630A JP2003088124A (en) 2001-09-06 2001-09-06 Rectifier

Publications (1)

Publication Number Publication Date
JP2003088124A true JP2003088124A (en) 2003-03-20

Family

ID=19096258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001270630A Pending JP2003088124A (en) 2001-09-06 2001-09-06 Rectifier

Country Status (1)

Country Link
JP (1) JP2003088124A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005204429A (en) * 2004-01-16 2005-07-28 Toshiba Corp High-frequency restraint and control device
WO2007069556A1 (en) * 2005-12-12 2007-06-21 Chiyoda Co., Ltd. High-frequency modulation/demodulation multiphase rectifying device
JP2007236088A (en) * 2006-02-28 2007-09-13 Toshiba Corp Three-phase rectifier
JP2010239736A (en) * 2009-03-31 2010-10-21 Mitsubishi Electric Corp Power conversion apparatus
JP2012222999A (en) * 2011-04-12 2012-11-12 Hitachi Ltd Power conversion device and power conversion device group system
CN106026726A (en) * 2016-05-30 2016-10-12 中车永济电机有限公司 Inverter side secondary ripple suppression method applied to single-phase rectifier power supply system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005204429A (en) * 2004-01-16 2005-07-28 Toshiba Corp High-frequency restraint and control device
WO2007069556A1 (en) * 2005-12-12 2007-06-21 Chiyoda Co., Ltd. High-frequency modulation/demodulation multiphase rectifying device
JP4808221B2 (en) * 2005-12-12 2011-11-02 株式会社千代田 High frequency modulation / demodulation multiphase rectifier
CN101331671B (en) * 2005-12-12 2012-06-06 株式会社千代田 High-frequency modulation/demodulation multiphase rectifying device
JP2007236088A (en) * 2006-02-28 2007-09-13 Toshiba Corp Three-phase rectifier
JP2010239736A (en) * 2009-03-31 2010-10-21 Mitsubishi Electric Corp Power conversion apparatus
JP2012222999A (en) * 2011-04-12 2012-11-12 Hitachi Ltd Power conversion device and power conversion device group system
CN106026726A (en) * 2016-05-30 2016-10-12 中车永济电机有限公司 Inverter side secondary ripple suppression method applied to single-phase rectifier power supply system
CN106026726B (en) * 2016-05-30 2018-05-04 中车永济电机有限公司 A kind of secondary pulsation suppressing method of inverter side applied to single-phase rectifier electric power system

Similar Documents

Publication Publication Date Title
EP1833154B1 (en) Multi-phase current supplying circuit, driving apparatus, compressor, and air conditioner
EP1835609B1 (en) Multi-phase current supplying circuit, driving apparatus, compressor, and air conditioner
JP5866770B2 (en) Power supply
KR100806774B1 (en) Ac-to-dc converter and method for converting ac to dc using the same
JPH07250471A (en) Three-phase sine-wave input switching power circuit
JPH01283063A (en) Power unit by pwm control
JP3530359B2 (en) Three-phase power factor improving converter
JP5427957B2 (en) Power converter
JP2003088124A (en) Rectifier
JP2011147325A (en) Three-phase power factor improving circuit
EP2221953B1 (en) Power supply device
JP2004248430A (en) Control device of ac-ac power converter
JP3763745B2 (en) DC reactor device and high-frequency suppression control device
JP4506949B2 (en) Matrix converter device
KR20110135126A (en) Rush current prevention apparatus for cascade multi level high voltage inverter
JP2005006455A (en) Rectification device
JPH0884476A (en) Multiplex rectifier
JP2013048503A (en) Multiple matrix converter device and control method thereof
JP2003244960A (en) Pwm cycloconverter
JPH1132435A (en) Power converter
JP4797389B2 (en) Rectifier circuit
Fukuda et al. An auxiliary-supply-assisted twelve-pulse diode rectifier with reduced input current harmonics
JP3402031B2 (en) DC power supply
JP3399288B2 (en) Thyristor converter
JP2022080081A (en) Switching power source apparatus, and control device and control method therefor