JP2002287682A - Display panel and method for driving the same - Google Patents
Display panel and method for driving the sameInfo
- Publication number
- JP2002287682A JP2002287682A JP2001084716A JP2001084716A JP2002287682A JP 2002287682 A JP2002287682 A JP 2002287682A JP 2001084716 A JP2001084716 A JP 2001084716A JP 2001084716 A JP2001084716 A JP 2001084716A JP 2002287682 A JP2002287682 A JP 2002287682A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- light emitting
- switch means
- emitting element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、有機及び無機エレ
クトロルミネッセンス（以下、「ＥＬ」と記す）素子や
発光ダイオード（以下、「ＬＥＤ」と記す）素子といっ
た、自発光型発光素子を用いたアクティブマトリクス型
の表示パネルとその駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active element using a self-luminous light emitting element such as an organic and inorganic electroluminescent (hereinafter, referred to as "EL") element or a light emitting diode (hereinafter, referred to as "LED") element. The present invention relates to a matrix type display panel and a driving method thereof.
【０００２】[0002]
【従来の技術】従来、有機及び無機ＥＬ素子、或いはＬ
ＥＤ素子等のような自発光型の発光素子をアレイ状に組
み合わせ、ドットマトリクスにより表示を行うディスプ
レイは、テレビや携帯端末等に広く利用されている。こ
れら自発光型の発光素子を用いたディスプレイは、液晶
ディスプレイとは異なり、照明のためのバックライトを
必要とせず、視野角が広いといった特徴を有し、注目を
集めている。2. Description of the Related Art Conventionally, organic and inorganic EL devices,
2. Description of the Related Art Displays that combine self-luminous light-emitting elements such as ED elements in an array and perform display using a dot matrix are widely used in televisions, portable terminals, and the like. A display using these self-luminous light-emitting elements, unlike a liquid crystal display, does not require a backlight for illumination and has features such as a wide viewing angle, and is attracting attention.
【０００３】中でも、トランジスタ等スイッチング素子
とこれら発光素子とを組み合わせてスタティック駆動を
行うアクティブマトリクス型と呼ばれるディスプレイ
は、ダイナミック駆動を行う単純マトリクス型のディス
プレイと比較して、高輝度、高コントラスト、高精細等
の優位性を持っており、近年注目されている。[0003] Above all, an active matrix type display which performs static driving by combining a switching element such as a transistor with these light emitting elements has a higher luminance, a higher contrast and a higher contrast than a simple matrix type display which performs dynamic driving. It has advantages such as definition and has been attracting attention in recent years.
【０００４】この種のディスプレイの従来例として、図
８に、Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏ
ｎ Ｄｉｓｐｌａｙ発行の、１９９０年秋季大会予稿集
「Ｅｕｒｏｄｉｓｐｌａｙ’９０」の第２１６〜２１９
頁の発表から引用した、ＥＬ素子を使用したアクティブ
マトリクス型ディスプレイの駆動回路の１画素構成を示
す。図中、１０１、１０７はトランジスタ、１０２は走
査線、１０３はデータ線、１０４はコンデンサ、１０５
は電源線、１０６はＥＬ素子、１０８は共通電極、１０
９は電流制御回路である。[0004] As a conventional example of this type of display, FIG. 8 shows Society for Information.
216-219 of "Eurodisplay '90", a collection of abstracts of the 1990 Fall Meeting, published by nDisplay
1 shows a one-pixel configuration of a driving circuit of an active matrix display using an EL element, which is cited from a page announcement. In the figure, 101 and 107 are transistors, 102 is a scanning line, 103 is a data line, 104 is a capacitor, 105
Is a power supply line, 106 is an EL element, 108 is a common electrode, 10
9 is a current control circuit.
【０００５】図８の構成において、走査線１０２が選択
されて選択信号が印加されると、トランジスタ１０１が
オンとなり、トランジスタ１０１を介してデータ線１０
３からデータ信号がコンデンサ１０４に書き込まれる。
コンデンサ１０４に書き込まれたデータ信号は、トラン
ジスタ１０７のゲート・ソース電極間電圧を決定する。In the configuration of FIG. 8, when the scanning line 102 is selected and a selection signal is applied, the transistor 101 is turned on, and the data line 10 is turned on through the transistor 101.
From 3, a data signal is written to the capacitor 104.
The data signal written to the capacitor 104 determines the gate-source electrode voltage of the transistor 107.
【０００６】次いで、当該走査線１０２が非選択とな
り、トランジスタ１０１がオフすると、コンデンサ１０
４の両端間の電圧は次の走査で当該走査線１０２が選択
されるまで保持される。そして、コンデンサ１０４の両
端間の電圧に応じて、電源線１０５→ＥＬ素子１０６→
トランジスタ１０７のドレイン→共通電極１０８という
経路に沿って電流が流れ、この電流によりＥＬ素子１０
６が発光する。Next, when the scanning line 102 is deselected and the transistor 101 is turned off, the capacitor 10
The voltage across the terminals 4 is held until the scan line 102 is selected in the next scan. Then, according to the voltage between both ends of the capacitor 104, the power supply line 105 → the EL element 106 →
A current flows along the path from the drain of the transistor 107 to the common electrode 108, and this current causes the EL element 10
6 emits light.
【０００７】一般的に、コンピュータの端末、パーソナ
ルコンピュータのモニタ、テレビ等の動画表示を行うた
めには、各画素の輝度が変化する階調表示ができること
が望ましい。画像に階調性を出すためには、従来、アナ
ログ階調方式、面積階調方式、時間階調方式が用いられ
ていた。Generally, in order to display a moving image on a computer terminal, a personal computer monitor, a television, or the like, it is desirable to be able to perform gradation display in which the luminance of each pixel changes. Conventionally, an analog gray scale method, an area gray scale method, and a time gray scale method have been used to give gradation to an image.
【０００８】アナログ階調方式では、発光素子に電流を
供給するトランジスタのゲート電極電位を、ビデオ信号
に応じて制御する。即ち、トランジスタのコンダクタを
制御する必要がある。この場合、発光素子の輝度−電圧
特性に応じてビデオ信号を変化させる必要がある。一般
的にＥＬ素子やＬＥＤ素子の電圧−電流特性は非線形の
ダイオード特性を示すため、電圧−輝度特性もダイオー
ド特性を示す。従って、ビデオ信号電圧にガンマ補正を
施す必要があり、システムが複雑になる。また、トラン
ジスタ、特にディスプレイで広く用いられている薄膜ト
ランジスタ（以下、「ＴＦＴ」と記す）は特性にバラツ
キがあるため、画素に入力されるビデオ信号電圧が均一
であっても、表示にムラを生じてしまう。In the analog gray scale method, the potential of the gate electrode of a transistor for supplying a current to a light emitting element is controlled according to a video signal. That is, it is necessary to control the conductor of the transistor. In this case, it is necessary to change the video signal according to the luminance-voltage characteristics of the light emitting element. In general, the voltage-current characteristics of an EL element or an LED element show nonlinear diode characteristics, so that the voltage-luminance characteristics also show diode characteristics. Therefore, it is necessary to perform gamma correction on the video signal voltage, which complicates the system. Further, since characteristics of transistors, particularly thin film transistors (hereinafter, referred to as “TFTs”) widely used in displays vary, even if a video signal voltage input to a pixel is uniform, display unevenness occurs. Would.
【０００９】図８の駆動回路において、アナログ階調表
示を行うためには、トランジスタ１０７のゲート・ソー
ス電極間にしきい値電圧（Ｖth）付近の電圧を印加する
必要がある。しかしながら、トランジスタ１０７のゲー
ト電圧・ソース電流特性に、図９に示すようなバラツキ
があると、例えば図８のトランジスタ１０７のゲート電
極にゲート電圧ＶAを印加した場合、トランジスタ１０
７に流れる電流はＩA（実線で示す曲線とＶAとの交点）
とＩB（破線で示す曲線とＶAとの交点）のように異なる
ため、ＥＬ素子１０６に流れる電流も変わり、本来なら
ば同じ輝度であるはずの領域の輝度が異なり、輝度ムラ
等の画質劣化が生じることになる。In the drive circuit of FIG. 8, in order to perform analog gray scale display, it is necessary to apply a voltage near the threshold voltage (V th ) between the gate and source electrodes of the transistor 107. However, if the gate voltage-source current characteristics of the transistor 107 vary as shown in FIG. 9, for example, when the gate voltage VA is applied to the gate electrode of the transistor 107 in FIG.
Current flowing to 7 I A (the intersection of the curve and the V A shown by a solid line)
Since different as I B (the intersection between the curve shown by a broken line and V A), also vary the current flowing through the EL element 106, different brightness regions should be the same brightness would otherwise, image quality such as brightness unevenness Deterioration will occur.
【００１０】上述のようなトランジスタ特性のバラツキ
の影響を受けにくい回路も提案されている。ＩＤＲＣ
（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｒｅ
ｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ）２０００、Ｄｉ
ｇｅｓｔ ｐ．３５８〜３６１には、カレントミラー回
路をＥＬ素子を用いたディスプレイの駆動回路に適用し
た形態が提案されている。図１０は、当該駆動回路の１
画素構成を示す図であり、図中、１２０はカレントミラ
ー回路、１２１〜１２４はＴＦＴ、１２５は保持容量、
１２６は有機ＥＬ素子、１２７は走査線、１２８は信号
線、１２９は電源線、１３０は定電流回路である。[0010] A circuit which is not easily affected by the variation in transistor characteristics as described above has also been proposed. IDRC
(International Display Re
search Conference) 2000, Di
gest p. 358 to 361 propose an embodiment in which a current mirror circuit is applied to a drive circuit of a display using an EL element. FIG. 10 shows one of the driving circuits.
It is a figure which shows a pixel structure, In the figure, 120 is a current mirror circuit, 121-124 are TFT, 125 is a storage capacity,
126 is an organic EL element, 127 is a scanning line, 128 is a signal line, 129 is a power supply line, and 130 is a constant current circuit.
【００１１】図１０の構成において、走査線１２７に印
加された選択信号によって、トランジスタ１２３と１２
４がオンすると、定電流回路１３０からの定電流がトラ
ンジスタ１２４を介してトランジスタ１２１に供給さ
れ、さらに、ＴＦＴ１２３を介して保持容量１２５とＴ
ＦＴ１２２のゲート電極に供給される。ＴＦＴ１２１と
ＴＦＴ１２２はカレントミラーを構成しており、同一電
流が流れる。ＴＦＴ１２３とＴＦＴ１２４がオフして
も、保持容量１２５によってＴＦＴ１２２のゲート電極
電位は固定されているため、ＴＦＴ１２２はオン状態を
保持して定電流を流し続ける。この状態で、定電流値を
制御することで、有機ＥＬ素子１２６が発光・非発光を
行うことになる。In the configuration of FIG. 10, the selection signals applied to the scanning lines 127 cause the transistors 123 and 12
4 is turned on, the constant current from the constant current circuit 130 is supplied to the transistor 121 via the transistor 124, and the storage capacitor 125 and the T
It is supplied to the gate electrode of FT122. The TFT 121 and the TFT 122 constitute a current mirror, and the same current flows. Even when the TFT 123 and the TFT 124 are turned off, the gate electrode potential of the TFT 122 is fixed by the storage capacitor 125, so that the TFT 122 keeps on and keeps flowing a constant current. By controlling the constant current value in this state, the organic EL element 126 emits light and emits no light.
【００１２】カレントミラー回路１２０は、供給された
電流を、ＴＦＴのしきい値電圧に関わらず負荷に供給す
ることが可能であるため、本質的にＴＦＴのバラツキに
関係なく、負荷、即ち有機ＥＬ素子１２６に定電流を供
給することが可能となる。また、ここで使用される保持
容量１２５は、ドライブＴＦＴ１２２のゲート電圧を保
持するために必要最小限の大きさでよい。The current mirror circuit 120 can supply the supplied current to the load irrespective of the threshold voltage of the TFT. A constant current can be supplied to the element 126. Further, the storage capacitor 125 used here may have a minimum necessary size to hold the gate voltage of the drive TFT 122.
【００１３】また、面積階調方式としては、文献「ＡＭ
−ＬＣＤ２０００、ＡＭ３−１」に提案されている方式
が挙げられる。この方式は、一つの画素を複数の副画素
に分割し、各副画素をオン・オフして、オンしている副
画素の総面積によって当該画素の階調を出すものであ
る。しかしながらこの方式では、開口率を上げるのが困
難なため、発光素子への駆動電流密度を上げざるを得
ず、駆動電圧の上昇、素子の寿命低下といった問題があ
る。The area gradation method is described in the document "AM
-LCD2000, AM3-1 ". In this method, one pixel is divided into a plurality of sub-pixels, each sub-pixel is turned on / off, and the gradation of the pixel is obtained based on the total area of the turned-on sub-pixels. However, in this method, since it is difficult to increase the aperture ratio, the driving current density to the light emitting element must be increased, and there is a problem that the driving voltage increases and the life of the element decreases.
【００１４】また、時間階調方式は、上述のアナログ階
調方式や面積階調方式における問題点を解決するため
に、発光素子の発光時間を変調して階調を出す方式であ
り、例えば、ＳＩＤ２０００ ＤＩＧＥＳＴ ３６．１
（ｐ．９１２〜９１５）で報告されている。The time gray scale method is a method in which the light emission time of a light emitting element is modulated to generate a gray scale in order to solve the problems in the analog gray scale method and the area gray scale method. SID2000 DIgest 36.1
(P. 912-915).
【００１５】しかしながら、当該方式においても、回路
構成に用いたトランジスタのバラツキの影響を小さくす
るため、発光素子の定電流駆動のためのトランジスタを
線形領域で動作させる必要があり、このため、電源電
圧、消費電力の上昇といった問題がある。However, also in this method, it is necessary to operate the transistor for driving the light emitting element at a constant current in the linear region in order to reduce the influence of the variation of the transistor used in the circuit configuration. However, there is a problem that power consumption increases.
【００１６】また、この方式では、上記報告内にもある
ように、複数の発光期間の選択により１フィールド期間
内でのトータルな発光時間を変調する。例えば、８ビッ
ト（２５６階調）を表示しようとした場合、発光時間と
しては、１フィールド期間を１：２：４：８：１６：３
２：６４：１２８の８つのサブフィールド期間を選択す
ることになる。そして、各サブフィールド期間の直前
に、そのサブフィールド期間での発光・非発光を選択す
るため、全画素のアドレッシング期間が必要となる。こ
のアドレッシング期間は、基本的には全画素非表示であ
り、１フィールド内での有効発光期間は、Ｎビット階調
表示を行う場合、有効発光期間＝（１フィールド期間）
−（１画面アドレッシング期間×Ｎ）となり、発光輝度
が低下する。そのため、１サブフィールド当たりの発光
輝度を上げて、フィールド全体での発光輝度を補う必要
が生じる。また、通常の液晶ディスプレイ（ＬＣＤ）で
は、１フィールド当たり１回のアドレスですむところ
を、階調ビット回数分だけアドレスする必要があるた
め、より高速のアドレッシング回路が必要になる。In this method, as described in the above report, the total light emission time within one field period is modulated by selecting a plurality of light emission periods. For example, when 8 bits (256 gradations) are to be displayed, one field period is 1: 2: 4: 8: 16: 3 as the light emission time.
Eight subfield periods of 2: 64: 128 will be selected. Immediately before each subfield period, an addressing period for all pixels is required to select light emission / non-light emission in the subfield period. This addressing period is basically non-display of all pixels, and the effective light emitting period in one field is effective light emitting period = (one field period) when performing N-bit gradation display.
− (One screen addressing period × N), and the light emission luminance decreases. Therefore, it is necessary to increase the light emission luminance per subfield to compensate for the light emission luminance in the entire field. Further, in a normal liquid crystal display (LCD), since it is necessary to address only one address per field by the number of gradation bits, a higher-speed addressing circuit is required.
【００１７】[0017]
【発明が解決しようとする課題】本発明の課題は、上記
時間階調方式で階調表示を行う場合の問題点を解決し、
トランジスタの特性バラツキの影響を受けず、高輝度で
発光素子を発光させることができる表示パネルとその駆
動方法を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problem in the case of performing the gray scale display by the time gray scale method.
It is an object of the present invention to provide a display panel capable of causing a light-emitting element to emit light with high luminance without being affected by variation in characteristics of a transistor, and a driving method thereof.
【００１８】[0018]
【課題を解決するための手段】本発明の第一は、複数行
の走査線と複数列の信号線を基板上にマトリクス配置
し、該走査線と信号線の交点を画素として、画素毎に、
素子に流れる電流に応じて輝度が変化する電流制御型発
光素子を備えたアクティブマトリクス型の表示パネルで
あって、各画素において、少なくとも、上記走査線より
入力された選択信号によって、画素行毎に共通にオン
し、信号線より駆動信号が入力される第１スイッチ手段
と、上記第１スイッチ手段を介して駆動信号が入力さ
れ、該駆動信号に応じて発光素子への電流の供給をメモ
リする電流メモリ部と、上記電流メモリ部と発光素子と
の間に接続され、電流メモリ部から発光素子への電流の
供給を制御する第２スイッチ手段と、を備えたことを特
徴とする。According to the first aspect of the present invention, a plurality of rows of scanning lines and a plurality of columns of signal lines are arranged in a matrix on a substrate, and an intersection of the scanning lines and the signal lines is defined as a pixel. ,
An active matrix type display panel including a current control type light emitting element whose luminance changes in accordance with a current flowing through the element, wherein each pixel has at least a selection signal input from the scanning line, for each pixel row. A first switch means that is commonly turned on and receives a drive signal from a signal line, and a drive signal is input via the first switch means, and stores a current supply to the light emitting element in accordance with the drive signal. A current memory unit; and a second switch unit connected between the current memory unit and the light emitting element for controlling supply of current from the current memory unit to the light emitting element.
【００１９】上記本発明の表示パネルにおいては、下記
の構成を好ましい態様として含むものである。The display panel of the present invention includes the following configuration as a preferred embodiment.
【００２０】上記第２スイッチ手段が２入力のマルチプ
レクサで構成されている。The second switch means comprises a two-input multiplexer.
【００２１】上記第１スイッチ手段が第１乃至第３トラ
ンジスタで構成され、電流メモリ部が保持容量と第４ト
ランジスタで構成され、第１トランジスタのゲート電極
が画素行毎に共通に走査線に接続され、第１主電極が画
素列毎に共通に信号線に接続され、第２主電極が第２ト
ランジスタの第１主電極、ゲート電極、及び第３トラン
ジスタの第１主電極に接続され、第２トランジスタの第
２主電極が第１の電源線に接続され、第３トランジスタ
のゲート電極が画素行毎に共通に走査線に接続され、第
２主電極が保持容量の第１電極及び第４トランジスタの
ゲート電極に接続され、保持容量の第２電極が第１の電
源線に接続され、第４トランジスタの第１主電極が第１
の電源線に接続され、第２主電極が第２スイッチ手段を
介して発光素子の第１電極に接続され、発光素子の第２
電極が第２の電源線に接続されている。The first switch means is constituted by first to third transistors, the current memory section is constituted by a storage capacitor and a fourth transistor, and a gate electrode of the first transistor is commonly connected to a scanning line for each pixel row. The first main electrode is connected to the signal line in common for each pixel column, the second main electrode is connected to the first main electrode and the gate electrode of the second transistor, and the first main electrode of the third transistor. The second main electrode of the two transistors is connected to the first power supply line, the gate electrode of the third transistor is commonly connected to the scanning line for each pixel row, and the second main electrode is connected to the first electrode of the storage capacitor and the fourth electrode. A second electrode of the storage capacitor is connected to the first power supply line; a first main electrode of the fourth transistor is connected to the first electrode;
The second main electrode is connected to the first electrode of the light emitting element via the second switch means, and the second main electrode is connected to the second power supply line of the light emitting element.
The electrode is connected to the second power supply line.
【００２２】上記トランジスタが薄膜トランジスタであ
る。The above transistor is a thin film transistor.
【００２３】上記第２スイッチ手段が第５トランジスタ
と第６トランジスタを直列に接続してなり、第５トラン
ジスタの第１主電極が前記第４トランジスタの第２主電
極に、第６トランジスタの第２主電極が発光素子の第１
電極に接続され、両トランジスタのゲート電極を２入力
とするマルチプレクサを構成してなる。The second switch means connects a fifth transistor and a sixth transistor in series, and a first main electrode of the fifth transistor is connected to a second main electrode of the fourth transistor and a second main electrode of the sixth transistor. The main electrode is the first of the light emitting elements
A multiplexer connected to the electrodes and having the gate electrodes of both transistors as two inputs is configured.
【００２４】上記第２スイッチ手段が第５トランジスタ
で構成され、第１主電極が前記第４トランジスタの第２
主電極に、第２主電極が発光素子の第１電極に接続さ
れ、当該トランジスタのゲート電極と発光素子の第２電
極とを２入力とするマルチプレクサが構成されている。The second switch means is constituted by a fifth transistor, and the first main electrode is connected to the second transistor of the fourth transistor.
A second main electrode is connected to the first electrode of the light emitting element, and a multiplexer having two inputs of the gate electrode of the transistor and the second electrode of the light emitting element is formed.
【００２５】上記第３トランジスタの第２主電極に第１
主電極を、第１電源線に第２主電極を、ゲート電極を第
２のパルス信号線に接続したリセット用のトランジスタ
を有する。The first main electrode of the third transistor is connected to the first main electrode.
A reset transistor has a main electrode, a second main electrode connected to a first power supply line, and a gate electrode connected to a second pulse signal line.
【００２６】本発明の第二は、上記本発明の表示パネル
の駆動方法であって、走査線に順次選択信号を印加し
て、画素行毎に共通に第１スイッチ手段をオンし、上記
第１スイッチ手段のオン期間に同期して、当該画素の発
光素子の発光・非発光情報を有する駆動信号を各信号線
及び第１スイッチ手段を介して電流メモリ部に印加し、
該駆動信号の情報に応じて電流メモリ部に発光素子への
電流の供給をメモリし、電流メモリ部より発光素子への
電流の供給を第２スイッチ手段のオン・オフによって制
御することを特徴とする。The second aspect of the present invention is the above-described method of driving a display panel according to the present invention, wherein a selection signal is sequentially applied to the scanning lines to turn on the first switch means commonly for each pixel row. In synchronization with the ON period of one switch, a drive signal having light emission / non-light emission information of the light emitting element of the pixel is applied to the current memory unit via each signal line and the first switch,
The current supply to the light emitting element is stored in the current memory section in accordance with the information of the drive signal, and the current supply to the light emitting element from the current memory section is controlled by turning on / off the second switch means. I do.
【００２７】上記本発明の駆動方法においては、下記の
構成を好ましい態様として含むものである。In the driving method of the present invention, the following configuration is included as a preferred embodiment.
【００２８】上記第２スイッチ手段のオン期間を変調す
ることによって、発光素子の発光時間を変調する。The light emission time of the light emitting element is modulated by modulating the on time of the second switch means.
【００２９】上記第２スイッチ手段が２入力のマルチプ
レクサで構成され、該第２スイッチ手段のオン期間の変
調を、上記マルチプレクサの入力信号によって制御す
る。The second switch means is constituted by a two-input multiplexer, and the modulation of the ON period of the second switch means is controlled by an input signal of the multiplexer.
【００３０】上記第２スイッチ手段がトランジスタを２
個直列に接続してなり、両トランジスタのゲート電極を
２入力としてマルチプレクス駆動する。The second switch means sets the transistor to 2
The transistors are connected in series, and multiplex driving is performed using the gate electrodes of both transistors as two inputs.
【００３１】上記第２スイッチ手段が１個のトランジス
タで構成され、該トランジスタのゲート電極と発光素子
の該トランジスタが接続されていない側の電極とを２入
力としてマルチプレクス駆動し、発光素子の発光時間を
変調する。The second switch means is composed of a single transistor. The multiplex driving is performed by using the gate electrode of the transistor and the electrode of the light emitting element to which the transistor is not connected as two inputs, and the light emitting element emits light. Modulate time.
【００３２】上記第１スイッチ手段と電流メモリ部との
間にリセット用のトランジスタを有し、全画素の信号保
持部に駆動信号が保持された後、該トランジスタをオン
して先に電流メモリ部に転送されていた駆動信号をリセ
ットする。A reset transistor is provided between the first switch means and the current memory section. After the drive signal is held in the signal holding sections of all pixels, the transistor is turned on and the current memory section is turned on first. Is reset.
【００３３】[0033]
【発明の実施の形態】本発明の表示パネルは、基本構成
として複数行の走査線と複数列の信号線とを基板上にマ
トリクス状に配置し、その交点を画素として、画素毎に
発光素子を配置したアクティブマトリクス型の表示パネ
ルである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A display panel according to the present invention has a basic configuration in which a plurality of rows of scanning lines and a plurality of columns of signal lines are arranged in a matrix on a substrate, and intersections thereof are defined as pixels, and light emitting elements are provided for each pixel. Is an active matrix type display panel on which is disposed.
【００３４】本発明においては、上記各画素において、
画素を選択する第１スイッチ手段と該第１スイッチ手段
を介して書き込まれた信号によって発光素子に供給する
電流をメモリする電流メモリ部と発光素子とを回路上シ
リアルに接続し、且つ、電流メモリ部と発光素子との間
に第２スイッチ手段を介在させたことを特徴とする。さ
らに、本発明の駆動方法は、上記表示パネルにおいて、
線順次で走査される第１スイッチ手段に入力された、発
光素子の発光・非発光情報を有する駆動信号の該情報に
応じて、電流メモリ部に発光素子への電流の供給をメモ
リし、さらに、電流メモリ部から発光素子への電流の供
給を第２スイッチ手段によって制御することを特徴とす
る。In the present invention, in each of the above pixels,
A first switch means for selecting a pixel, a current memory section for storing a current supplied to the light emitting element by a signal written through the first switch means, and a light emitting element serially connected on a circuit; A second switch means is interposed between the unit and the light emitting element. Further, the driving method according to the present invention, in the display panel,
According to the information of the drive signal having the light emission / non-light emission information of the light emitting element input to the first switch means scanned line-sequentially, the current memory section stores the supply of current to the light emitting element, The current supply from the current memory unit to the light emitting element is controlled by the second switch means.
【００３５】よって、本発明の表示パネルにおいては、
第２スイッチ手段のオン期間を変調する、或いは、第２
スイッチ手段のオン期間と発光素子の第２電極電位を制
御することで、発光素子に電流が流れる期間、即ち発光
時間を変調し、時間変調による階調表示を行うことがで
きる。本発明では、画素のアドレッシング期間は、第１
スイッチ手段を選択して電流メモリ部に発光素子への電
流の供給をメモリする期間のみであり、１フィールドに
つき１回のアドレスで良いため、発光素子の発光期間を
従来の時間階調方式に比べて長くすることができ、その
結果、従来よりも高輝度表示を行うことができる。Therefore, in the display panel of the present invention,
Modulate the on-period of the second switch means, or
By controlling the ON period of the switch means and the second electrode potential of the light emitting element, a period during which a current flows through the light emitting element, that is, a light emitting time can be modulated, and a gray scale display by time modulation can be performed. According to the present invention, the addressing period of the pixel is the first period.
Only during the period when the switch means is selected to store the current supply to the light emitting element in the current memory unit, and only one address is required for one field, the light emitting period of the light emitting element is shorter than that of the conventional time gray scale method. As a result, a higher-luminance display than before can be performed.
【００３６】図１に、本発明の表示パネルの１画素の回
路構成を模式的に示す。図中１は第１スイッチ手段（ア
ドレッシング部）、２は電流メモリ部、３は第２スイッ
チ手段、４は発光素子である。FIG. 1 schematically shows a circuit configuration of one pixel of the display panel of the present invention. In the figure, 1 is a first switch means (addressing unit), 2 is a current memory unit, 3 is a second switch means, and 4 is a light emitting element.
【００３７】本発明においては、第１スイッチ手段１を
オンすることにより当該画素を選択（アドレス）し、さ
らに該第１スイッチ手段１に、当該画素の発光素子４を
発光させるか、非発光かの情報を有する駆動信号を印加
し、該駆動信号の情報に応じて、電流メモリ部２に発光
素子４への電流の供給をメモリする。電流メモリ部にメ
モリされた情報は、アドレスが終了して第１スイッチ手
段１がオフした後でも保持される。これにより、電流メ
モリ部３から発光素子４に電流が供給されるが、この
時、直列に配置した第２スイッチ手段３のオン期間を制
御することにより、該電流の供給を制御し、発光素子４
の発光期間を変調して、結果として階調表示を行うこと
ができる。In the present invention, the pixel is selected (addressed) by turning on the first switch means 1, and the first switch means 1 is caused to emit light from the light emitting element 4 of the pixel or not to emit light. And supplying the current to the light emitting element 4 in the current memory unit 2 in accordance with the information of the drive signal. The information stored in the current memory unit is retained even after the address ends and the first switch unit 1 is turned off. As a result, a current is supplied from the current memory unit 3 to the light emitting element 4. At this time, the supply of the current is controlled by controlling the on-period of the second switch means 3 arranged in series. 4
Is modulated, and as a result, gradation display can be performed.
【００３８】図２は、上記第２スイッチ手段のオン期間
を制御する態様として、２入力のマルチプレクサ５を構
成した回路を模式的に示す図である。FIG. 2 is a diagram schematically showing a circuit constituting a two-input multiplexer 5 as a mode for controlling the ON period of the second switch means.
【００３９】図３に、図１、２の第２スイッチ手段のオ
ン期間を制御して時間変調により階調表示を行うタイミ
ングチャートを示す。図３中（ａ）はアドレッシング期
間（ｔa）を、（ｂ）は表示期間（ｔd）を示す。図３に
は階調数として５ビット階調を表示する場合を例示し
た。図３に示したように、本発明においては、各画素を
線順次走査によって選択して、全画素の電流メモリ部２
に電流をメモリし（ｔa）、その後、表示期間（ｔd）を
５つのサブフィールド（ｔ1〜ｔ5）に分割して各フィー
ルドにおいて発光・非発光を制御して、合計の発光時間
の違いにより階調表示を行う。尚、図３においては、各
サブフィールドｔ1〜ｔ5を順次連続して示したが、本発
明においては、発光素子４の発光時間が表示期間内にお
いてトータルで所定の時間になれば良く、そのタイミン
グや連続発光時間、複数の発光時間の間の長さについて
は特に限定されない。FIG. 3 is a timing chart for controlling the ON period of the second switch means shown in FIGS. 1 and 2 to perform gradation display by time modulation. 3A shows an addressing period (t a ), and FIG. 3B shows a display period (t d ). FIG. 3 illustrates a case where a 5-bit gray scale is displayed as the number of gray scales. As shown in FIG. 3, in the present invention, each pixel is selected by line-sequential scanning, and the current memory unit 2 of all pixels is selected.
(T a ), and thereafter, the display period (t d ) is divided into five subfields (t 1 to t 5 ), and light emission / non-light emission is controlled in each field. The gradation display is performed by the difference. In FIG. 3, but shown by successive respective sub-fields t 1 ~t 5, in the present invention, if a predetermined time in total within the light emitting time of the light emitting element 4 display period well, The timing, the continuous light emission time, and the length between the plurality of light emission times are not particularly limited.
【００４０】本発明によれば、時間階調方式において、
駆動信号の各画素への書き込み（アドレス）は１フィー
ルドにおいて１回で済み、従来のように階調ビット数分
の書き込みは必要ない。例えば、フルカラー表示を行う
８ビット階調を考えた場合、フィールド周波数が６０Ｈ
ｚ、走査線数２４０本、１走査線のアドレッシング周期
として２５０ｋＨｚ必要であると仮定すると、 従来の発光時間（１００％白表示）＝（１／６０）−
（１／２５０×１０3）×８×２４０＝９．０ｍｓｅｃ 本発明の発光時間（１００％白表示）＝（１／６０）−
（１／２５０×１０3）×２４０＝１５．７ｍｓｅｃ となり、本発明の方が１．７倍発光時間を長く取ること
ができる。このことは、言いかえると、同じ発光輝度を
得るのに、従来よりも発光素子に流す電流を１／１．７
に低減できることを意味する（例えば、有機ＥＬ素子の
場合、電流量と発光輝度はほぼリニヤに変化する）。こ
れは携帯機器のディスプレイのように、バッテリ駆動を
前提とした用途には非常に重要である。According to the present invention, in the time gray scale method,
Writing (address) of the drive signal to each pixel only needs to be performed once in one field, and writing for the number of gradation bits is not necessary unlike the related art. For example, when considering an 8-bit gradation for performing full-color display, the field frequency is 60H.
Assuming that z, the number of scanning lines is 240, and the addressing cycle of one scanning line is 250 kHz, the conventional light emission time (100% white display) = (1/60) −
(1/250 × 10 3 ) × 8 × 240 = 9.0 msec Emission time (100% white display) of the present invention = (1/60) −
(1/250 × 10 3 ) × 240 = 15.7 msec, and the present invention can take 1.7 times longer emission time. In other words, in order to obtain the same light emission luminance, the current flowing through the light emitting element is 1/1.
(For example, in the case of an organic EL element, the current amount and the emission luminance change almost linearly). This is very important for applications that require battery operation, such as displays for portable devices.
【００４１】図４は、図２の回路構成の画素を２×２と
して構成した本発明の表示パネルのアクティブマトリク
ス回路を模式的に示す。図中、１１は走査ドライバ、１
２は信号ドライバ、１３、１４は制御信号ドライバ、１
５は電源線、１６は走査線、１７は信号線、１８、１９
は制御信号線であり、図１、図２と同じ部材には同じ符
号を付した。FIG. 4 schematically shows an active matrix circuit of the display panel of the present invention in which the pixels having the circuit configuration of FIG. 2 are configured as 2 × 2. In the figure, 11 is a scanning driver, 1
2 is a signal driver, 13 and 14 are control signal drivers, 1
5 is a power supply line, 16 is a scanning line, 17 is a signal line, 18, 19
Denotes a control signal line, and the same members as those in FIGS. 1 and 2 are denoted by the same reference numerals.
【００４２】図４の構成において、走査ドライバ１１に
より走査線１６が順次選択され、これと同期して、信号
ドライバ１２より信号線１７に、選択された走査線１６
に接続された画素の発光・非発光情報を有する駆動信号
が印加され、信号線１７を介して各画素の第１スイッチ
手段に該駆動信号が印加され、さらに、該第１スイッチ
手段を介して電流メモリ部２に該駆動信号が入力され
る。電流メモリ部２では、入力された駆動信号の情報が
発光である画素の発光素子４には電流が電流メモリ部２
より第２スイッチ手段３を介して供給される。第２スイ
ッチ手段３のオン・オフは、マトリクス配置された制御
信号線１８、１９を介して制御信号ドライバ１３、１４
よりマルチプレクサ７に印加される制御信号の組み合わ
せにより制御される。マルチプレクサ７を駆動する制御
信号ドライバ１３、１４は、例えば従来の液晶表示パネ
ル用のドライバ技術をそのまま用いることが可能であ
る。In the configuration shown in FIG. 4, the scanning lines 16 are sequentially selected by the scanning driver 11, and in synchronization with this, the selected scanning lines 16 are supplied to the signal lines 17 by the signal driver 12.
A drive signal having light emission / non-light emission information of the pixel connected to the pixel is applied, the drive signal is applied to the first switch means of each pixel via the signal line 17, and further, via the first switch means. The drive signal is input to the current memory unit 2. In the current memory unit 2, the current is supplied to the light emitting element 4 of the pixel whose input drive signal information is light emission.
It is supplied via the second switch means 3. The on / off of the second switch means 3 is controlled by control signal drivers 13 and 14 via control signal lines 18 and 19 arranged in a matrix.
It is controlled by a combination of control signals applied to the multiplexer 7. As the control signal drivers 13 and 14 for driving the multiplexer 7, for example, a conventional driver technology for a liquid crystal display panel can be used as it is.
【００４３】次に、本発明の具体的な回路構成について
説明する。本発明において好ましい基本構成は、上記第
１スイッチ手段１が第１乃至第３トランジスタで構成さ
れ、電流メモリ部２が保持容量と第４トランジスタで構
成され、第１トランジスタのゲート電極が画素行毎に共
通に走査線に接続され、第１主電極が画素列毎に共通に
信号線に接続され、第２主電極が第２トランジスタの第
１主電極、ゲート電極、及び第３トランジスタの第１主
電極に接続され、第２トランジスタの第２主電極が第１
の電源線に接続され、第３トランジスタのゲート電極が
画素行毎に共通に走査線に接続され、第２主電極が保持
容量の第１電極及び第４トランジスタのゲート電極に接
続され、保持容量の第２電極が第１の電源線に接続さ
れ、第４トランジスタの第１主電極が第１の電源線に接
続され、第２主電極が第２スイッチ手段３を介して発光
素子４の第１電極に接続され、発光素子４の第２電極が
第２の電源線に接続されてい構成である。Next, a specific circuit configuration of the present invention will be described. In a preferred basic configuration of the present invention, the first switch means 1 includes first to third transistors, the current memory unit 2 includes a storage capacitor and a fourth transistor, and the gate electrode of the first transistor is provided for each pixel row. , A first main electrode is commonly connected to a signal line for each pixel column, a second main electrode is a first main electrode of a second transistor, a gate electrode, and a first transistor of a third transistor. Connected to the main electrode and the second main electrode of the second transistor is connected to the first
, The gate electrode of the third transistor is commonly connected to the scanning line for each pixel row, the second main electrode is connected to the first electrode of the storage capacitor and the gate electrode of the fourth transistor, Is connected to the first power supply line, the first main electrode of the fourth transistor is connected to the first power supply line, and the second main electrode is connected to the first power supply line of the light emitting element 4 via the second switch means 3. The light emitting element 4 is connected to one electrode and the second electrode of the light emitting element 4 is connected to a second power supply line.
【００４４】図５に、上記基本構成の一実施形態の回路
図を示す。本実施形態は、上記好ましい基本構成におけ
る第１〜第４トランジスタをＴＦＴで構成し、発光素子
として有機ＥＬ素子を用いた形態である。図中、５１〜
５５はＴＦＴ、５６は保持容量、５７は＋電源線、５８
は−電源線、５９はパルス信号線、６０は有機ＥＬ素子
であり、図４と同じ部材には同じ符号を付した。FIG. 5 shows a circuit diagram of an embodiment of the above basic configuration. This embodiment is an embodiment in which the first to fourth transistors in the above preferred basic configuration are configured by TFTs, and organic EL elements are used as light emitting elements. In the figure, 51-
55 is a TFT, 56 is a storage capacitor, 57 is a + power supply line, 58
Is a power supply line, 59 is a pulse signal line, 60 is an organic EL element, and the same members as those in FIG.
【００４５】図５の回路において、走査線１６が選択さ
れてＴＦＴ５１、５３がオンすると、当該画素の発光・
非発光情報を有する駆動信号が信号線１７からＴＦＴ５
１を介してＴＦＴ５２に供給され、さらにＴＦＴ５３を
介して保持容量５６とＴＦＴ５４のゲート電極に入力さ
れる。ＴＦＴ５２とＴＦＴ５４とはカレントミラーを構
成しており、同一の電流が流れる。ＴＦＴ５１とＴＦＴ
５３がオフしても、ＴＦＴ５４のゲート電極電位は保持
容量５６にメモリされた駆動信号によって固定されてい
る（メモリされている）ため、該駆動信号によるＴＦＴ
５４のオン・オフ状態はメモリされる。即ち、該駆動信
号が発光情報を有する場合には、ＴＦＴ５４はオン、非
発光情報を有する場合にはＴＦＴ５４はオフとなるよう
に、駆動信号が設定され、駆動信号が発光情報を有する
場合、ＴＦＴ５１、５３がオフとなってもＴＦＴ５４は
オン状態を保持し、＋電源線５７より有機ＥＬ素子６０
に定電流を供給する。ＴＦＴ５４を介して供給された定
電流は、最終的にパルス信号線５９より入力されるオン
信号によってＴＦＴ５５がオンした期間のみ該ＴＦＴ５
５を介して有機ＥＬ素子６０に供給される。即ち、ＴＦ
Ｔ５５のオン期間の制御によって時間階調を得ることが
できる。In the circuit of FIG. 5, when the scanning line 16 is selected and the TFTs 51 and 53 are turned on, the light emission and light emission of the pixel
A drive signal having non-light emission information is sent from the signal line 17 to the TFT 5
1 and is supplied to the TFT 52 via the TFT 1 and further to the storage capacitor 56 and the gate electrode of the TFT 54 via the TFT 53. The TFT 52 and the TFT 54 constitute a current mirror, and the same current flows. TFT51 and TFT
Even when the switch 53 is turned off, the gate electrode potential of the TFT 54 is fixed (stored) by the drive signal stored in the storage capacitor 56.
The on / off state of 54 is stored. That is, the driving signal is set so that the TFT 54 is turned on when the driving signal has light-emitting information, and turned off when the driving signal has non-light-emitting information. , 53 are turned off, the TFT 54 remains on, and the organic EL element 60
Is supplied with a constant current. The constant current supplied through the TFT 54 is applied to the TFT 5 only during the period when the TFT 55 is turned on by the ON signal finally input from the pulse signal line 59.
5 to the organic EL element 60. That is, TF
A time gray scale can be obtained by controlling the ON period of T55.
【００４６】また、本実施形態においては、パルス信号
線５９を画素行毎に共通に接続し、有機ＥＬ素子６０の
カソード電極を画素列毎に共通に接続してマトリクス配
線し、パルス信号線５９、カソード電極を２入力として
マルチプレクス駆動することにより、有機ＥＬ素子６０
の発光時間を制御（ＴＦＴ５５がオン、有機ＥＬ素子６
０のカソード電極電位がｌｏｗレベルになる時間の制
御）することができる。In the present embodiment, the pulse signal lines 59 are commonly connected for each pixel row, the cathode electrodes of the organic EL elements 60 are commonly connected for each pixel column, and matrix wiring is performed. And the multiplex driving with the cathode electrode as two inputs, the organic EL element 60
Control of the light emission time of TFT (TFT 55 is on, organic EL element 6
Control of the time when the cathode electrode potential of 0 becomes the low level can be performed.
【００４７】図６は、本発明の表示パネルの他の実施形
態の１画素の回路図を示す。本実施形態は、先に示した
図５の構成において、第１スイッチ手段のＴＦＴ５３と
電流メモリ部の保持容量５６との間に、リセット用のＴ
ＦＴ６１を並列に接続した形態である。当該回路におい
ては、パルス信号線６２にオン信号を入力してＴＦＴ６
１をオンし、保持容量５６に保持された電荷を放電し
て、続いて行われる保持容量５６への駆動信号の転送時
における電荷の取りこぼしを防止し、正確な信号転送を
可能とする。FIG. 6 is a circuit diagram of one pixel of another embodiment of the display panel of the present invention. In the present embodiment, in the configuration shown in FIG. 5 described above, a reset T TFT is provided between the TFT 53 of the first switch unit and the storage capacitor 56 of the current memory unit.
This is a mode in which FTs 61 are connected in parallel. In this circuit, an ON signal is input to the pulse signal line 62 and the TFT 6
1 is turned on to discharge the charge held in the storage capacitor 56, thereby preventing the charge from being missed during the subsequent transfer of the drive signal to the storage capacitor 56, and enabling accurate signal transfer.
【００４８】また、ＴＦＴ５４をＰチャネル型とするこ
とで、ＴＦＴ５４をオフ状態にし、＋電源線５７から有
機ＥＬ素子６０への電流の供給を停止する。ＴＦＴ６１
をＮチャネル型とした場合には、＋電源線ではなく、例
えば−電源線に接続する。有機ＥＬ素子は、間欠発光に
比べて連続発光させると発光輝度が劣化する度合いが強
くなると言われているため、上記したように、一旦有機
ＥＬ素子６０の発光を停止することで、当該有機ＥＬ素
子６０の劣化を遅らせることができる。Further, by making the TFT 54 a P-channel type, the TFT 54 is turned off, and the supply of current from the + power supply line 57 to the organic EL element 60 is stopped. TFT61
Is an N-channel type, it is connected to, for example, a − power supply line instead of a + power supply line. It is said that the organic EL element emits light more continuously than the intermittent light emission, so that the luminance of the organic EL element deteriorates. Therefore, as described above, once the organic EL element 60 stops emitting light, the organic EL element stops emitting light. The deterioration of the element 60 can be delayed.
【００４９】また、このリセット動作は、基本的には、
各画素に駆動信号が転送される前に行われれば良い。そ
のタイミングとしては、例えば、各行毎に走査線が選択
される前（この場合は、パルス信号線６２は少なくとも
各行毎に共通接続される。）や、各フィールド毎（この
場合は、パルス信号線６２は、行毎、列毎、或いは、全
画素共通に接続される。）に少なくとも１回行えばよ
い。実際のタイミングとしては、映像信号の水平ブラン
キング期間や垂直ブランキング期間が充てられる。The reset operation is basically performed as follows.
It may be performed before the drive signal is transferred to each pixel. The timing may be, for example, before a scanning line is selected for each row (in this case, the pulse signal lines 62 are commonly connected at least for each row) or for each field (in this case, the pulse signal lines are used). 62 is connected at least once for each row, column, or common to all pixels. As the actual timing, a horizontal blanking period or a vertical blanking period of the video signal is used.
【００５０】図７は、本発明の表示パネルの他の実施形
態の１画素の回路図を示す。図中、７１、７２はＴＦ
Ｔ、７３、７４はパルス信号線である。本実施形態は、
図２、図４の構成に対応し、先に示した図５の構成にお
いて、第２スイッチ手段を２入力のマルチプレクサで構
成した形態であり、具体的には第５トランジスタと第６
トランジスタを直列に接続し、それぞれのゲート電極を
２入力としてマルチプレクス駆動するものである。即
ち、図４に示した制御信号ドライバ１３、１４により、
制御信号をパルス信号線７３、７４に入力し、その組み
合わせによってＴＦＴ７１、７２のオン・オフを制御
し、画素毎に有機ＥＬ素子６０に電流を供給する期間
（ＴＦＴ７１、７２が同時にオンする期間）を制御す
る。FIG. 7 is a circuit diagram of one pixel of another embodiment of the display panel of the present invention. In the figure, 71 and 72 are TF
T, 73 and 74 are pulse signal lines. In this embodiment,
5 corresponds to the configuration of FIG. 2 and FIG. 4 and has a configuration in which the second switch means is configured by a two-input multiplexer in the configuration of FIG.
Transistors are connected in series, and multiplex driving is performed using each gate electrode as two inputs. That is, the control signal drivers 13 and 14 shown in FIG.
A control signal is input to the pulse signal lines 73 and 74, and the ON / OFF of the TFTs 71 and 72 is controlled by a combination thereof, and a current is supplied to the organic EL element 60 for each pixel (a period in which the TFTs 71 and 72 are simultaneously turned on). Control.
【００５１】尚、上記実施形態においては、スイッチ手
段としてＴＦＴを、発光素子として有機ＥＬ素子を用い
た場合を例に説明したが、スイッチ手段としてはＴＦＴ
以外のトランジスタやアクティブ素子を用いても良く、
また、発光素子としては無機ＥＬ素子やＬＥＤ素子を好
ましく用いることができる。In the above embodiment, the case where a TFT is used as the switching means and an organic EL element is used as the light emitting element has been described as an example.
Other transistors and active elements may be used,
Further, as the light emitting element, an inorganic EL element or an LED element can be preferably used.
【００５２】[0052]
【発明の効果】以上説明したように、本発明によれば、
電流制御型の発光素子を用い、時間変調により階調表示
する表示パネルにおいて、表示期間を大幅に延長するこ
とができるため、従来よりも高輝度での表示、或いは、
発光素子に流れる電流を低減してパネル全体での消費電
力削減を図ることができる。よって、携帯機器などのバ
ッテリ駆動用途において、より長時間の駆動が可能にな
り、非常に有用である。As described above, according to the present invention,
In a display panel using a current control type light-emitting element and performing grayscale display by time modulation, a display period can be significantly extended, so that display with higher luminance than before, or
By reducing the current flowing through the light emitting element, power consumption of the entire panel can be reduced. Therefore, in a battery-powered application such as a portable device, driving for a longer time becomes possible, which is very useful.
【図１】本発明の本発明の表示パネルの１画素の回路構
成の模式図である。FIG. 1 is a schematic diagram of a circuit configuration of one pixel of a display panel of the present invention.
【図２】図１の回路構成において、第２スイッチ手段を
２入力のマルチプレクサで構成した場合の模式図であ
る。FIG. 2 is a schematic diagram when the second switch means is configured by a two-input multiplexer in the circuit configuration of FIG. 1;
【図３】図１の回路の駆動タイミングチャートである。FIG. 3 is a drive timing chart of the circuit of FIG. 1;
【図４】図２の回路構成の画素を用いて構成した本発明
の表示パネルのアクティブマトリクス回路の模式図であ
る。4 is a schematic diagram of an active matrix circuit of a display panel of the present invention configured using the pixels having the circuit configuration of FIG. 2;
【図５】本発明の表示パネルの一実施形態の１画素の回
路図である。FIG. 5 is a circuit diagram of one pixel of one embodiment of the display panel of the present invention.
【図６】本発明の表示パネルの他の実施形態の１画素の
回路図である。FIG. 6 is a circuit diagram of one pixel of another embodiment of the display panel of the present invention.
【図７】本発明の表示パネルの他の実施形態の１画素の
回路図である。FIG. 7 is a circuit diagram of one pixel of another embodiment of the display panel of the present invention.
【図８】トランジスタと発光素子とを用いたアクティブ
マトリクス型表示パネルの１画素の回路構成を示す図で
ある。FIG. 8 is a diagram showing a circuit configuration of one pixel of an active matrix display panel using a transistor and a light emitting element.
【図９】トランジスタのゲート電圧・ソース電流特性を
示す図である。FIG. 9 is a diagram showing gate voltage-source current characteristics of a transistor.
【図１０】カレントミラー回路とＥＬ素子を用いたディ
スプレイの駆動回路の１画素構成を示す図である。FIG. 10 is a diagram showing one pixel configuration of a drive circuit of a display using a current mirror circuit and an EL element.
１、３ スイッチ手段 ２ 電流メモリ部 ４ 発光素子 ５ マルチプレクサ １１ 走査ドライバ １２ 信号ドライバ １３、１４ 制御信号ドライバ １５ 電源線 １６ 走査線 １７ 信号線 １８、１９ 制御信号線 ５１〜５５ ＴＦＴ ５６ 保持容量 ５７ ＋電源線 ５８ −電源線 ５９ パルス信号線 ６０ 有機ＥＬ素子 ６１ ＴＦＴ ６２ パルス信号線 ７１、７２ ＴＦＴ ７３、７４ パルス信号線 １０１、１０７ トランジスタ １０２ 走査線 １０３ データ線 １０４ コンデンサ １０５ 電源電極 １０６ ＥＬ素子 １０８ 共通電極 １０９ 電流制御回路 １２０ カレントミラー回路 １２１〜１２４ ＴＦＴ １２５ 保持容量 １２６ 有機ＥＬ素子 １２７ 走査線 １２８ 信号線 １２９ 電源線 １３０ 定電流回路 1, 3 switch means 2 current memory unit 4 light emitting element 5 multiplexer 11 scan driver 12 signal driver 13, 14 control signal driver 15 power supply line 16 scan line 17 signal line 18, 19 control signal line 51-55 TFT 56 storage capacity 57+ Power supply line 58-Power supply line 59 Pulse signal line 60 Organic EL element 61 TFT 62 Pulse signal line 71, 72 TFT 73, 74 Pulse signal line 101, 107 Transistor 102 Scan line 103 Data line 104 Capacitor 105 Power supply electrode 106 EL element 108 Common Electrode 109 Current control circuit 120 Current mirror circuit 121 to 124 TFT 125 Storage capacitor 126 Organic EL element 127 Scanning line 128 Signal line 129 Power line 130 Constant current circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB03 AB05 BA06 CA03 DA02 EB00 EC00 GA00 5C080 AA06 AA07 BB05 DD02 DD26 EE01 EE17 FF11 GG02 GG08 HH10 HH14 JJ02 JJ03 JJ04 JJ05 KK02 KK07 KK43 5C094 AA22 BA03 BA27 CA19 DA13 EA04 EA05 EA07 EB05 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/14 H05B 33/14 A F term (Reference) 3K007 AB03 AB05 BA06 CA03 DA02 EB00 EC00 GA00 5C080 AA06 AA07 BB05 DD02 DD26 EE01 EE17 FF11 GG02 GG08 HH10 HH14 JJ02 JJ03 JJ04 JJ05 KK02 KK07 KK43 5C094 AA22 BA03 BA27 CA19 DA13 EA04 EA05 EA07 EB05
Claims (13)
上にマトリクス配置し、該走査線と信号線の交点を画素
として、画素毎に、素子に流れる電流に応じて輝度が変
化する電流制御型発光素子を備えたアクティブマトリク
ス型の表示パネルであって、各画素において、少なくと
も、上記走査線より入力された選択信号によって、画素
行毎に共通にオンし、信号線より駆動信号が入力される
第１スイッチ手段と、上記第１スイッチ手段を介して駆
動信号が入力され、該駆動信号に応じて発光素子への電
流の供給をメモリする電流メモリ部と、上記電流メモリ
部と発光素子との間に接続され、電流メモリ部から発光
素子への電流の供給を制御する第２スイッチ手段と、を
備えたことを特徴とする表示パネル。1. A plurality of rows of scanning lines and a plurality of columns of signal lines are arranged in a matrix on a substrate, and an intersection of the scanning lines and the signal lines is used as a pixel, and the luminance changes according to a current flowing through the element for each pixel. An active matrix type display panel provided with a current control type light emitting element which is turned on in common for each pixel row at least by a selection signal input from the scanning line, and a driving signal is transmitted from the signal line. A drive signal is input via the first switch means, and a current memory section for storing a current supply to the light emitting element in accordance with the drive signal; And a second switch means connected between the light emitting element and the current memory unit for controlling supply of current from the current memory unit to the light emitting element.
プレクサで構成されている請求項１に記載の表示パネ
ル。2. The display panel according to claim 1, wherein said second switch means comprises a two-input multiplexer.
ランジスタで構成され、電流メモリ部が保持容量と第４
トランジスタで構成され、第１トランジスタのゲート電
極が画素行毎に共通に走査線に接続され、第１主電極が
画素列毎に共通に信号線に接続され、第２主電極が第２
トランジスタの第１主電極、ゲート電極、及び第３トラ
ンジスタの第１主電極に接続され、第２トランジスタの
第２主電極が第１の電源線に接続され、第３トランジス
タのゲート電極が画素行毎に共通に走査線に接続され、
第２主電極が保持容量の第１電極及び第４トランジスタ
のゲート電極に接続され、保持容量の第２電極が第１の
電源線に接続され、第４トランジスタの第１主電極が第
１の電源線に接続され、第２主電極が第２スイッチ手段
を介して発光素子の第１電極に接続され、発光素子の第
２電極が第２の電源線に接続されている請求項１または
２に記載の表示パネル。3. The first switch means includes first to third transistors, and the current memory unit includes a storage capacitor and a fourth transistor.
A gate electrode of the first transistor is commonly connected to a scanning line for each pixel row, a first main electrode is commonly connected to a signal line for each pixel column, and a second main electrode is
The first main electrode and the gate electrode of the transistor are connected to the first main electrode of the third transistor, the second main electrode of the second transistor is connected to the first power supply line, and the gate electrode of the third transistor is connected to the pixel row. Is connected to the scanning line in common every time,
The second main electrode is connected to the first electrode of the storage capacitor and the gate electrode of the fourth transistor, the second electrode of the storage capacitor is connected to the first power supply line, and the first main electrode of the fourth transistor is connected to the first transistor. 3. The power supply line, wherein the second main electrode is connected to the first electrode of the light emitting element via the second switch means, and the second electrode of the light emitting element is connected to the second power supply line. Display panel described in.
ある請求項３に記載の表示パネル。4. The display panel according to claim 3, wherein the transistor is a thin film transistor.
タと第６トランジスタを直列に接続してなり、第５トラ
ンジスタの第１主電極が前記第４トランジスタの第２主
電極に、第６トランジスタの第２主電極が発光素子の第
１電極に接続され、両トランジスタのゲート電極を２入
力とするマルチプレクサを構成してなる請求項３または
４に記載の表示パネル。5. The second switch means comprises a fifth transistor and a sixth transistor connected in series, the first main electrode of the fifth transistor being connected to the second main electrode of the fourth transistor, and the fifth transistor being connected to the sixth transistor. 5. The display panel according to claim 3, wherein the second main electrode is connected to the first electrode of the light-emitting element, and the multiplexer comprises two gate electrodes of both transistors.
タで構成され、第１主電極が前記第４トランジスタの第
２主電極に、第２主電極が発光素子の第１電極に接続さ
れ、当該トランジスタのゲート電極と発光素子の第２電
極とを２入力とするマルチプレクサが構成されている請
求項３または４に記載の表示パネル。6. The second switch means comprises a fifth transistor, a first main electrode is connected to a second main electrode of the fourth transistor, and a second main electrode is connected to a first electrode of a light emitting element. 5. The display panel according to claim 3, wherein a multiplexer having two inputs of a gate electrode of the transistor and a second electrode of the light emitting element is configured.
１主電極を、第１電源線に第２主電極を、ゲート電極を
第２のパルス信号線に接続したリセット用のトランジス
タを有する請求項３〜６のいずれかに記載の表示パネ
ル。7. A reset transistor having a first main electrode connected to a second main electrode of the third transistor, a second main electrode connected to a first power supply line, and a gate electrode connected to a second pulse signal line. The display panel according to claim 3.
ネルの駆動方法であって、走査線に順次選択信号を印加
して、画素行毎に共通に第１スイッチ手段をオンし、上
記第１スイッチ手段のオン期間に同期して、当該画素の
発光素子の発光・非発光情報を有する駆動信号を各信号
線及び第１スイッチ手段を介して電流メモリ部に印加
し、該駆動信号の情報に応じて電流メモリ部に発光素子
への電流の供給をメモリし、電流メモリ部より発光素子
への電流の供給を第２スイッチ手段のオン・オフによっ
て制御することを特徴とする表示パネルの駆動方法。8. The method for driving a display panel according to claim 1, wherein a selection signal is sequentially applied to the scanning lines to turn on the first switch means commonly for each pixel row. In synchronization with the ON period of the first switch means, a drive signal having light emission / non-light emission information of the light emitting element of the pixel is applied to the current memory unit via each signal line and the first switch means. A current memory unit for storing a current supply to the light emitting element in accordance with the information of (a), and controlling the current supply from the current memory unit to the light emitting element by turning on / off a second switch means. Drive method.
することによって、発光素子の発光時間を変調する請求
項８に記載の表示パネルの駆動方法。9. The display panel driving method according to claim 8, wherein the light emission time of the light emitting element is modulated by modulating the ON period of the second switch means.
チプレクサで構成され、該第２スイッチ手段のオン期間
の変調を、上記マルチプレクサの入力信号によって制御
する請求項９に記載の表示パネルの駆動方法。10. The display panel driving method according to claim 9, wherein said second switch means is constituted by a two-input multiplexer, and modulation of an ON period of said second switch means is controlled by an input signal of said multiplexer. .
を２個直列に接続してなり、両トランジスタのゲート電
極を２入力としてマルチプレクス駆動する請求項１０に
記載の表示パネルの駆動方法。11. The method of driving a display panel according to claim 10, wherein said second switch means comprises two transistors connected in series, and performs multiplex driving by using the gate electrodes of both transistors as two inputs.
ジスタで構成され、該トランジスタのゲート電極と発光
素子の該トランジスタが接続されていない側の電極とを
２入力としてマルチプレクス駆動し、発光素子の発光時
間を変調する請求項８記載の表示パネルの駆動方法。12. The light emitting device according to claim 1, wherein the second switch means comprises a single transistor, and performs multiplex driving by using two inputs of a gate electrode of the transistor and an electrode of the light emitting device to which the transistor is not connected. 9. The method of driving a display panel according to claim 8, wherein the light emission time is modulated.
との間にリセット用のトランジスタを有し、全画素の信
号保持部に駆動信号が保持された後、該トランジスタを
オンして先に電流メモリ部に転送されていた駆動信号を
リセットする請求項８〜１２のいずれかに記載の表示パ
ネルの駆動方法。13. A reset transistor is provided between the first switch means and the current memory section. After the drive signal is held in the signal holding sections of all pixels, the transistor is turned on and the current is turned on first. 13. The method of driving a display panel according to claim 8, wherein the drive signal transferred to the memory unit is reset.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084716A JP2002287682A (en) | 2001-03-23 | 2001-03-23 | Display panel and method for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084716A JP2002287682A (en) | 2001-03-23 | 2001-03-23 | Display panel and method for driving the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002287682A true JP2002287682A (en) | 2002-10-04 |
Family
ID=18940345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084716A Withdrawn JP2002287682A (en) | 2001-03-23 | 2001-03-23 | Display panel and method for driving the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002287682A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003023750A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display panel, its driving method, and el display apparatus |
| JP2005037725A (en) * | 2003-07-16 | 2005-02-10 | Sony Corp | Display device and display reader |
| US7777698B2 (en) | 2002-04-26 | 2010-08-17 | Toshiba Matsushita Display Technology, Co., Ltd. | Drive method of EL display panel |
| US7817149B2 (en) | 2002-04-26 | 2010-10-19 | Toshiba Matsushita Display Technology Co., Ltd. | Semiconductor circuits for driving current-driven display and display |
| JP2013238868A (en) * | 2001-09-21 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US11302253B2 (en) | 2001-09-07 | 2022-04-12 | Joled Inc. | El display apparatus |
-
2001
- 2001-03-23 JP JP2001084716A patent/JP2002287682A/en not_active Withdrawn
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10453395B2 (en) | 2001-09-07 | 2019-10-22 | Joled Inc. | EL display apparatus |
| US10553158B2 (en) | 2001-09-07 | 2020-02-04 | Joled Inc. | EL display apparatus |
| US9959809B2 (en) | 2001-09-07 | 2018-05-01 | Joled Inc. | EL display apparatus |
| US11302253B2 (en) | 2001-09-07 | 2022-04-12 | Joled Inc. | El display apparatus |
| US9997108B1 (en) | 2001-09-07 | 2018-06-12 | Joled Inc. | EL display apparatus |
| US10923030B2 (en) | 2001-09-07 | 2021-02-16 | Joled Inc. | EL display apparatus |
| US10818235B2 (en) | 2001-09-07 | 2020-10-27 | Joled Inc. | EL display apparatus |
| US10134336B2 (en) | 2001-09-07 | 2018-11-20 | Joled Inc. | EL display apparatus |
| US10699639B2 (en) | 2001-09-07 | 2020-06-30 | Joled Inc. | EL display apparatus |
| US9728130B2 (en) | 2001-09-07 | 2017-08-08 | Joled Inc. | EL display apparatus |
| US9892683B2 (en) | 2001-09-07 | 2018-02-13 | Joled Inc. | EL display apparatus |
| US9922597B2 (en) | 2001-09-07 | 2018-03-20 | Joled Inc. | EL display apparatus |
| WO2003023750A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display panel, its driving method, and el display apparatus |
| US10347183B2 (en) | 2001-09-07 | 2019-07-09 | Joled Inc. | EL display apparatus |
| US8823606B2 (en) | 2001-09-07 | 2014-09-02 | Panasonic Corporation | EL display panel, its driving method, and EL display apparatus |
| US10198992B2 (en) | 2001-09-07 | 2019-02-05 | Joled Inc. | EL display apparatus |
| US10198993B2 (en) | 2001-09-07 | 2019-02-05 | Joled Inc. | EL display apparatus |
| JP2015129956A (en) * | 2001-09-21 | 2015-07-16 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2013238868A (en) * | 2001-09-21 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2021002060A (en) * | 2001-09-21 | 2021-01-07 | 株式会社半導体エネルギー研究所 | Display device |
| US7932880B2 (en) | 2002-04-26 | 2011-04-26 | Toshiba Matsushita Display Technology Co., Ltd. | EL display panel driving method |
| US7777698B2 (en) | 2002-04-26 | 2010-08-17 | Toshiba Matsushita Display Technology, Co., Ltd. | Drive method of EL display panel |
| US7817149B2 (en) | 2002-04-26 | 2010-10-19 | Toshiba Matsushita Display Technology Co., Ltd. | Semiconductor circuits for driving current-driven display and display |
| JP2005037725A (en) * | 2003-07-16 | 2005-02-10 | Sony Corp | Display device and display reader |
| JP4706168B2 (en) * | 2003-07-16 | 2011-06-22 | ソニー株式会社 | Display device and display reading device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8125473B2 (en) | Electro-luminescence display device | |
| KR101143009B1 (en) | Display device and driving method thereof | |
| JP5844525B2 (en) | Pixel, organic light emitting display device and driving method thereof | |
| KR101760090B1 (en) | Pixel and Organic Light Emitting Display Device Using the same | |
| JP3938050B2 (en) | Driving circuit for active matrix light emitting device | |
| US7463224B2 (en) | Light emitting device and display device | |
| US20030231152A1 (en) | Image display apparatus and drive method | |
| JP2005099712A (en) | Driving circuit of display device, and display device | |
| KR101534627B1 (en) | Organic Electroluminescent Display Device And Method Of Driving The Same | |
| JPWO2002077958A1 (en) | Driver circuit for active matrix light emitting device | |
| US20070120868A1 (en) | Method and apparatus for displaying an image | |
| JP2002278497A (en) | Display panel and driving method therefor | |
| JP2002236469A (en) | Organo-electroluminescence circuit | |
| US8154482B2 (en) | Organic light emitting display and method for driving the same | |
| EP1575019B1 (en) | Driving method for light emitting device, and electronic equipment | |
| JP2002287664A (en) | Display panel and its driving method | |
| JP2002287683A (en) | Display panel and method for driving the same | |
| JP2002287682A (en) | Display panel and method for driving the same | |
| JP4595300B2 (en) | Electro-optical device and electronic apparatus | |
| JP2010276783A (en) | Active matrix type display | |
| JP4628688B2 (en) | Display device and drive circuit thereof | |
| JP2004309844A (en) | Electrooptic device, method and circuit for driving electrooptic device, and electronic equipment | |
| KR20080060897A (en) | Organic light emitting display and method for driving the same | |
| JP2006023402A (en) | Display apparatus and driving method thereof | |
| JP2007025544A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |