JP2001209445A - Inverter controller for system interconnection - Google Patents

Inverter controller for system interconnection

Info

Publication number
JP2001209445A
JP2001209445A JP2000019802A JP2000019802A JP2001209445A JP 2001209445 A JP2001209445 A JP 2001209445A JP 2000019802 A JP2000019802 A JP 2000019802A JP 2000019802 A JP2000019802 A JP 2000019802A JP 2001209445 A JP2001209445 A JP 2001209445A
Authority
JP
Japan
Prior art keywords
command value
input voltage
hysteresis width
reactor current
system interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000019802A
Other languages
Japanese (ja)
Other versions
JP4622021B2 (en
Inventor
Shinichiro Sumiyoshi
眞一郎 住吉
Takeshi Kitaizumi
武 北泉
Takaaki Okude
隆昭 奥出
Hideki Omori
英樹 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000019802A priority Critical patent/JP4622021B2/en
Publication of JP2001209445A publication Critical patent/JP2001209445A/en
Application granted granted Critical
Publication of JP4622021B2 publication Critical patent/JP4622021B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/56Power conversion systems, e.g. maximum power point trackers

Abstract

PROBLEM TO BE SOLVED: To provide an inverter controller for system interconnection, which can prevent its step-up voltage converter from making a noise and losing more power keeping constantly an operating frequency of the converter event though a direct current voltage of an input power supply varies. SOLUTION: The inverter controller 15 for system interconnection controls a direct current reactor current generated by a direct reactor 6 a system interconnection inverter that has a step-up voltage converter 3 that steps up an input voltage Vin of an input power 1. The inverter controller 15 has a command value adder 11 and a command value subtractor 12, which adds and subtracts the command value for a direct reactor current, which is generated by a value generator 9 for the direct reactor current, a hysteresis value generated by a hysteresis width generator 10, then, the controller generates an upper limit command value and a lower limit command value for the direct reactor current so that the hysteresis width is variable against the input voltage Vin. The controller also has a method to change continuously the hysteresis width with corrections obtained by multiplying the hysteresis value with the input voltage Vin.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、太陽電池や燃料電
池などの直流電力を、交流の系統に連系して交流電力に
変換して供給する系統連系インバータ制御装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system interconnection inverter control device for converting DC power from a solar cell, a fuel cell, or the like to an AC system, converting the DC power into AC power, and supplying the AC power.

【0002】[0002]

【従来の技術】以下、従来の系統連系インバータ制御装
置について図面を参照しながら説明する。図3は、従来
から使用されている系統連系インバータの一例の構成を
示すブロック図である。系統連系インバータは、直流の
入力電源1を入力として系統2に50/60Hzの商用
周波数で交流電力を供給している。
2. Description of the Related Art A conventional system interconnection inverter control device will be described below with reference to the drawings. FIG. 3 is a block diagram showing a configuration of an example of a conventional grid-connected inverter. The system interconnection inverter supplies AC power to the system 2 at a commercial frequency of 50/60 Hz using a DC input power supply 1 as an input.

【0003】図3において、系統連系インバータは、入
力電源1からの入力電圧Vinを系統電圧VACより高い電
圧に昇圧する昇圧コンバータ3と、昇圧された電圧にお
ける高周波成分を除去する数百μF程度以下の中間段コ
ンデンサ4と、出力電流Ioを正弦波に波形成形するフ
ルブリッジインバータ5とで構成され、系統2に接続さ
れている。昇圧コンバータ3は、入力電圧Vinを平滑す
る数千μF程度の入力コンデンサとエネルギー蓄積用の
直流リアクトル6と2個のスイッチング素子QB および
スイッチング素子QF とで構成され、また、フルブリッ
ジインバータ5で発生される出力電流の高周波成分を除
去するために出力リアクトル7と出力コンデンサ8とが
配置されている。
In FIG. 3, a system interconnection inverter includes a boost converter 3 for boosting an input voltage Vin from an input power supply 1 to a voltage higher than a system voltage VAC, and a voltage of about several hundred μF for removing a high-frequency component in the boosted voltage. It is composed of the following intermediate-stage capacitor 4 and a full-bridge inverter 5 for shaping the output current Io into a sine wave, and is connected to the system 2. The boost converter 3 is composed of an input capacitor of about several thousand μF for smoothing the input voltage Vin, a DC reactor 6 for storing energy, two switching elements QB and a switching element QF. An output reactor 7 and an output capacitor 8 are arranged to remove a high frequency component of the output current.

【0004】上記構成における動作について説明する。
入力電圧Vinが系統電圧VACに対して小さい期間では、
フルブリッジインバータ5は昇圧コンバータ3により昇
圧された出力を低周波で切り換える動作であるため、直
流リアクトル6の電流、すなわち直流リアクトル電流の
低周波成分が出力電流Io を形成する。ここで、系統電
圧VACが正弦波、入力電圧Vinが一定であるから、直流
リアクトル電流の平均値が正弦波2乗状になるように制
御すれば、出力電流Io として正弦波が得られることに
なる。
The operation of the above configuration will be described.
During the period when the input voltage Vin is smaller than the system voltage VAC,
Since the full-bridge inverter 5 switches the output boosted by the boost converter 3 at a low frequency, the current of the DC reactor 6, that is, the low-frequency component of the DC reactor current forms the output current Io. Here, since the system voltage VAC is a sine wave and the input voltage Vin is constant, if the average value of the DC reactor current is controlled to be a sine wave square, a sine wave can be obtained as the output current Io. Become.

【0005】そこで、直流リアクトル電流指令値発生手
段9により発生した正弦波2乗状の直流リアクトル電流
指令値とヒステリシス幅発生手段10で発生したヒステ
リシス幅とを指令値加算手段11と指令値減算手段12
とで加減算して得られる直流リアクトル電流指令値の上
限指令値と下限指令値と、直流リアクトル電流検出手段
13で検出した直流リアクトル電流の上限と下限とを、
ヒステリシスコンパレータ14により逐次比較し、その
結果により昇圧コンバータ3を構成する2個のスイッチ
ング素子QB とスイッチング素子QF とによるパルス幅
を決定している。上記の直流リアクトル電流指令値発生
手段9ないし直流リアクトル電流検出手段13は、系統
連系インバータ制御装置15を構成している。
Therefore, the command value adding means 11 and the command value subtracting means 11 combine the sine-wave squared DC reactor current command value generated by the DC reactor current command value generating means 9 and the hysteresis width generated by the hysteresis width generating means 10. 12
The upper and lower limit command values of the DC reactor current command value obtained by adding and subtracting with the above, and the upper and lower limit of the DC reactor current detected by the DC reactor current detection means 13,
The hysteresis comparator 14 performs successive comparisons, and based on the result, the pulse width of the two switching elements QB and QF constituting the boost converter 3 is determined. The DC reactor current command value generation means 9 to the DC reactor current detection means 13 constitute a system interconnection inverter control device 15.

【0006】[0006]

【発明が解決しようとする課題】このような従来の系統
連系インバータにおいて、昇圧コンバータ3の制御にヒ
ステリシスコンパレータ14を用いた場合、動作周波数
はヒステリシス幅と、入力電圧Vinと、中間段電圧VM
と、直流リアクトル6のインダクタンスとで決定され
る。系統連系インバータは、入力電源1が太陽電池や燃
料電池であるため、入力電圧Vinが大幅に変動し、動作
周波数が低くなると可聴域での動作による騒音が増大
し、逆に動作周波数が高くなると損失が増大すると言っ
た課題を有していた。
In such a conventional system interconnection inverter, when the hysteresis comparator 14 is used to control the boost converter 3, the operating frequency is the hysteresis width, the input voltage Vin, and the intermediate stage voltage VM.
And the inductance of the DC reactor 6. In the grid-connected inverter, since the input power source 1 is a solar cell or a fuel cell, the input voltage Vin fluctuates greatly, and when the operating frequency is lowered, noise due to operation in the audible range increases, and conversely, the operating frequency increases. The problem was that the loss would increase.

【0007】本発明は上記の課題を解決するもので、入
力電源の入力電圧の大幅な変動に対して騒音や損失の増
大を緩和できる系統連系インバータ制御装置を提供する
ことを目的とする。
An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to provide a grid-connected inverter control device capable of alleviating an increase in noise and loss with respect to a large change in input voltage of an input power supply.

【0008】[0008]

【課題を解決するための手段】請求項1に係わる本発明
は、直流リアクトルと2個のスイッチング素子とを備え
て直流の入力電源からの入力電圧を昇圧する昇圧コンバ
ータを備えた系統連系インバータにおいて、前記直流リ
アクトルの直流リアクトル電流を制御する系統連系イン
バータ制御装置は、直流リアクトル電流指令値にヒステ
リシス幅を加減算して直流リアクトル電流指令値の上限
指令値と下限指令値とを発生するとき、前記ヒステリシ
ス幅を前記入力電圧に対応して可変とした系統連系イン
バータ制御装置である。
According to a first aspect of the present invention, there is provided a grid-connected inverter including a DC reactor and two switching elements, and a boost converter for boosting an input voltage from a DC input power supply. Wherein the grid-connected inverter control device for controlling the DC reactor current of the DC reactor generates an upper limit command value and a lower limit command value of the DC reactor current command value by adding and subtracting a hysteresis width to the DC reactor current command value. And a system interconnection inverter control device in which the hysteresis width is variable in accordance with the input voltage.

【0009】本発明により、入力電圧が変化しても動作
周波数を概ね一定に維持することができる。
According to the present invention, the operating frequency can be maintained substantially constant even when the input voltage changes.

【0010】請求項2に係わる本発明は、固定のヒステ
リシス幅に入力電圧を乗じた値を補正ヒステリシス幅と
して直流リアクトル電流指令値の上限指令値と下限指令
値とを発生するようにした請求項1に係わる系統連系イ
ンバータ制御装置である。
According to a second aspect of the present invention, an upper limit command value and a lower limit command value of a DC reactor current command value are generated as a correction hysteresis width using a value obtained by multiplying a fixed hysteresis width by an input voltage. 1 is a system interconnection inverter control device related to 1.

【0011】本発明により、ヒステリシス幅を無段階に
変化させて入力電圧が変化しても動作周波数を概ね一定
に維持することができる。
According to the present invention, the operating frequency can be maintained substantially constant even when the input voltage changes by changing the hysteresis width steplessly.

【0012】[0012]

【発明の実施の形態】請求項1に係わる本発明におい
て、系統連系インバータ制御装置は、正弦波2乗状の直
流リアクトル電流指令値を発生する直流リアクトル電流
指令値発生手段と、昇圧コンバータにおいて2つのスイ
ッチング素子を交互にオンまたはオフとするためのヒス
テリシス幅を発生するヒステリシス幅発生手段と、前記
直流リアクトル電流指令値に前記ヒステリシス幅を加算
して直流リアクトル電流指令値の上限指令値を発生する
指令値加算手段と、前記直流リアクトル電流指令値から
前記ヒステリシス幅を減算して直流リアクトル電流指令
値の下限指令値を発生する指令値減算手段と、直流リア
クトルの電流を検出する直流リアクトル電流検出手段
と、ヒステリシスコンパレータとを備えるとともに、入
力電源からの入力電圧を検出する入力電圧検出手段を備
え、検出した入力電圧に基づいて前記ヒステリシス幅を
可変とする。
1 is a block diagram showing a configuration of a step-up converter according to a first embodiment of the present invention; Hysteresis width generating means for generating a hysteresis width for alternately turning on or off two switching elements; and generating an upper limit command value of the DC reactor current command value by adding the hysteresis width to the DC reactor current command value. Command value adding means, a command value subtracting means for subtracting the hysteresis width from the DC reactor current command value to generate a lower limit command value of the DC reactor current command value, and a DC reactor current detection for detecting a current of the DC reactor Means, a hysteresis comparator, and an input voltage from an input power supply. An input voltage detection means detect, and varies the hysteresis width on the basis of the detected input voltage.

【0013】請求項2に係わる本発明において、系統連
系インバータ制御装置は、補正ヒステリシス幅発生手段
を備え、前記補正ヒステリシス幅発生手段は、入力電圧
検出手段により検出した入力電圧を固定のヒステリシス
幅に乗じて補正した補正ヒステリシス幅を発生し、その
補正ヒステリシス幅を直流リアクトル電流指令値に加減
算して上限指令値と下限指令値とを設定する。このと
き、補正ヒステリシス幅は入力電圧に対して無段階に変
えられる。
In the invention according to claim 2, the system interconnection inverter control device includes a correction hysteresis width generating means, wherein the correction hysteresis width generating means fixes the input voltage detected by the input voltage detecting means to a fixed hysteresis width. , A corrected hysteresis width is generated, and the corrected hysteresis width is added to or subtracted from the DC reactor current command value to set an upper limit command value and a lower limit command value. At this time, the correction hysteresis width is steplessly changed with respect to the input voltage.

【0014】以下、本発明の実施例について説明する。Hereinafter, embodiments of the present invention will be described.

【0015】[0015]

【実施例】(実施例1)以下、本発明の系統連系インバ
ータ制御装置の実施例1について図面を参照しながら説
明する。本実施例は請求項1に係わる。
(Embodiment 1) Hereinafter, Embodiment 1 of a system interconnection inverter control device of the present invention will be described with reference to the drawings. This embodiment relates to claim 1.

【0016】図1は本実施例の構成を示すブロック図で
ある。なお、従来例と同じ構成要素には同一符号を付与
している。本実施例が従来例と異なる点は、系統連系イ
ンバータ制御装置15において、入力電源1からの入力
電圧Vinを検出する入力電圧検出手段16を備えたこと
にある。
FIG. 1 is a block diagram showing the configuration of this embodiment. The same components as those in the conventional example are denoted by the same reference numerals. This embodiment is different from the conventional example in that the grid-connected inverter control device 15 includes an input voltage detecting means 16 for detecting an input voltage Vin from the input power supply 1.

【0017】系統連系インバータは、従来例と同様に、
直流の入力電源1を入力として系統2に50/60Hz
の商用周波数で交流電力を供給している。系統連系イン
バータは、大きく分けて、入力電圧Vinを系統電圧VAC
より高い電圧に昇圧する昇圧コンバータ3と、昇圧され
た電圧の高周波成分を除去する数百μF程度以下の中間
段コンデンサ4と、中間段コンデンサ4の電圧を制御し
て出力電流を発生するフルブリッジインバータ5とから
なり、昇圧コンバータ3は、入力電源1の電圧を平滑す
る入力コンデンサとエネルギーの蓄積および放出用の直
流リアクトル6と2石のスイッチング素子QB およびQ
F で構成されている。また、フルブリッジインバータ5
は、4石構成で、出力電流Io を平滑する出力リアクト
ル7と出力コンデンサ8とからなっている。
The grid-connected inverter is similar to the conventional example,
50/60 Hz to system 2 with DC input power 1 as input
AC power is supplied at commercial frequencies. The grid-connected inverter roughly divides the input voltage Vin into the system voltage VAC.
A boost converter 3 for boosting to a higher voltage, an intermediate-stage capacitor 4 of several hundred μF or less for removing high-frequency components of the boosted voltage, and a full-bridge for controlling the voltage of the intermediate-stage capacitor 4 to generate an output current The step-up converter 3 comprises an input capacitor for smoothing the voltage of the input power supply 1, a DC reactor 6 for storing and releasing energy, and two switching elements QB and Q
Consists of F In addition, full bridge inverter 5
Has a four-element configuration and comprises an output reactor 7 for smoothing the output current Io and an output capacitor 8.

【0018】系統連系インバータ制御装置15は、従来
例と同様に、直流リアクトル電流指令値発生手段9と、
ヒステリシス幅発生手段10と、指令値加算手段11
と、指令値減算手段12と、直流リアクトル電流検出手
段13と、ヒステリシスコンパレータ14とを備えると
ともに、入力電源1からの入力電圧Vinを検出する入力
電圧検出手段16を備えている。
The system interconnection inverter control device 15 includes a DC reactor current command value generating means 9 as in the prior art.
Hysteresis width generating means 10 and command value adding means 11
, A command value subtracting unit 12, a DC reactor current detecting unit 13, and a hysteresis comparator 14, and an input voltage detecting unit 16 for detecting an input voltage Vin from the input power supply 1.

【0019】上記構成における動作について説明する。
中間段コンデンサ4の電圧、すなわち中間段電圧VM
は、系統2に交流電力を注入するために系統電圧VACよ
り少なくとも数十V程度は高くなければならないため、
たとえば入力電圧VinがDC200Vで系統電圧VACが
AC200Vの場合、系統電圧VACのピークを中心に4
〜5msの期間は入力電圧Vinを昇圧し、それ以外の系
統電圧VACの絶対値が入力電圧Vinよりも十分小さい期
間では昇圧を行わない。さらに、中間段コンデンサ4の
容量が小さいことから、低周波的には平滑されないた
め、オン時間を変調して系統電圧VACとの差を数十V程
度以内に維持している。
The operation of the above configuration will be described.
The voltage of the intermediate stage capacitor 4, that is, the intermediate stage voltage VM
Must be at least several tens of volts higher than the system voltage VAC to inject AC power into the system 2.
For example, when the input voltage Vin is DC 200V and the system voltage VAC is AC 200V, the peak of the system voltage VAC becomes 4
The input voltage Vin is boosted during a period of up to 5 ms, and is not boosted during a period in which the absolute value of the other system voltage VAC is sufficiently smaller than the input voltage Vin. Further, since the capacitance of the intermediate-stage capacitor 4 is small, it is not smoothed at a low frequency. Therefore, the ON time is modulated to maintain the difference from the system voltage VAC within about several tens of volts.

【0020】このとき、系統連系インバータ制御装置1
5は、直流リアクトル電流検出手段13により直流リア
クトル電流を検出するとともに、入力電圧検出手段16
により入力電圧Vinを検出し、入力電圧Vinが、たとえ
ばDC100V程度まで下がった場合、直流リアクトル
電流指令値は変化させずに、ヒステリシス幅発生手段1
0から出力するヒステリシス幅を小さくして上限指令値
と下限指令値の差を小さくすることにより、動作周波数
の減少を最小にする。
At this time, the system interconnection inverter control device 1
5 is a DC reactor current detecting means 13 for detecting a DC reactor current and an input voltage detecting means 16
, The input voltage Vin is reduced to, for example, about 100 V DC, the DC reactor current command value is not changed, and the hysteresis width generation means 1 is not changed.
By reducing the hysteresis width outputted from 0 to reduce the difference between the upper limit command value and the lower limit command value, the decrease in the operating frequency is minimized.

【0021】以上のように本実施例によれば、入力電圧
の変化に対してヒステリシス幅を変化させることによ
り、動作周波数の変動が抑えられ、入力電圧の減少に伴
う可聴域での動作による騒音増大や、逆に動作周波数が
高くなって損失が増大すると言う現象を緩和できる系統
連系インバータ制御装置を提供することができる。
As described above, according to this embodiment, by changing the hysteresis width with respect to the change of the input voltage, the fluctuation of the operating frequency is suppressed, and the noise caused by the operation in the audible range due to the decrease of the input voltage. It is possible to provide a grid-connected inverter control device that can mitigate the phenomenon that the loss increases due to an increase in the operating frequency and conversely.

【0022】(実施例2)以下、本発明の系統連系イン
バータ制御装置の実施例2について図面を参照しながら
説明する。本実施例は請求項2に係わる。
(Embodiment 2) Hereinafter, Embodiment 2 of a system interconnection inverter control device of the present invention will be described with reference to the drawings. This embodiment relates to claim 2.

【0023】図2は本実施例の構成を示すブロック図で
ある。なお、実施例1と同じ構成要素には同一符号を付
与して詳細な説明を省略する。本実施例が実施例1と異
なる点は、系統連系インバータ制御装置15において、
補正ヒステリシス幅発生手段17を備え、ヒステリシス
幅に対して入力電圧Vinを乗じることによって無段階に
可変な補正ヒステリシス幅を発生していることにある。
FIG. 2 is a block diagram showing the configuration of this embodiment. The same components as those in the first embodiment are denoted by the same reference numerals, and a detailed description thereof will be omitted. This embodiment is different from the first embodiment in that the system interconnection inverter control device 15
The correction hysteresis width generating means 17 is provided, and the hysteresis width is multiplied by the input voltage Vin to generate a stepless variable correction hysteresis width.

【0024】上記構成における動作について説明する。
入力電圧検出手段16によって検出された入力電圧Vin
とヒステリシス幅発生手段10で発生されたヒステリシ
ス幅とが補正ヒステリシス幅発生手段17によって乗算
されて補正ヒステリシス幅が発生され、指令値加算手段
11と指令値減算手段12とによって直流リアクトル電
流指令値に前記補正ヒステリシス幅が加減算されて上限
指令値と下限指令値とが発生され、直流リアクトル電流
検出手段13によって検出された直流リアクトル電流は
ヒステリシスコンパレータ14によって前記上限指令値
および下限指令値と比較され、昇圧コンバータ3の2個
のスイッチング素子QB とQF とが交互にスイッチング
を行う。この補正ヒステリシス幅は入力電圧Vinが大き
いときは大となり、小さいときは小となることにより、
入力電圧Vinの変動に対して無段階で動作周波数がほぼ
一定となるように補正される。
The operation of the above configuration will be described.
The input voltage Vin detected by the input voltage detecting means 16
And the hysteresis width generated by the hysteresis width generating means 10 are multiplied by the corrected hysteresis width generating means 17 to generate a corrected hysteresis width, and the command value adding means 11 and the command value subtracting means 12 convert the DC reactor current command value into An upper limit command value and a lower limit command value are generated by adding and subtracting the correction hysteresis width, and the DC reactor current detected by the DC reactor current detection means 13 is compared with the upper limit command value and the lower limit command value by a hysteresis comparator 14, The two switching elements QB and QF of the boost converter 3 perform switching alternately. This correction hysteresis width is large when the input voltage Vin is large and small when the input voltage Vin is small.
The correction is performed so that the operating frequency is substantially constant with respect to the fluctuation of the input voltage Vin.

【0025】以上のように本実施例によれば、入力電圧
の変動に対して無段階にヒステリシス幅を補正すること
により昇圧コンバータの動作周波数の変化を常時小さく
することができるので、騒音や損失の増大を最小限にで
きる系統連系インバータ制御装置を提供することができ
る。
As described above, according to this embodiment, the change in the operating frequency of the boost converter can be constantly reduced by correcting the hysteresis width steplessly with respect to the change in the input voltage, so that noise and loss can be reduced. It is possible to provide a grid-connected inverter control device capable of minimizing the increase in the power supply.

【0026】[0026]

【発明の効果】請求項1に係わる本発明は、直流リアク
トルと2個のスイッチング素子とを備えて直流の入力電
源からの入力電圧を昇圧する昇圧コンバータを備えた系
統連系インバータにおいて、前記直流リアクトルの直流
リアクトル電流を制御する系統連系インバータ制御装置
は、直流リアクトル電流指令値にヒステリシス幅を加減
算して直流リアクトル電流指令値の上限指令値と下限指
令値とを発生するとき、前記ヒステリシス幅を前記入力
電圧に対応して可変とした系統連系インバータ制御装置
とすることにより、動作周波数の変動を抑えて概ね一定
に維持でき、入力電圧の減少に伴う可聴域での動作によ
る騒音増大や、逆に動作周波数が高くなって損失が増大
すると言った現象を緩和することができる。
According to a first aspect of the present invention, there is provided a grid-connected inverter including a DC reactor and two switching elements, and a boost converter for boosting an input voltage from a DC input power supply. The system interconnection inverter control device for controlling the DC reactor current of the reactor adds or subtracts a hysteresis width to / from the DC reactor current command value to generate an upper limit command value and a lower limit command value of the DC reactor current command value. Is variable in accordance with the input voltage, by controlling the system interconnection inverter control device, it is possible to suppress fluctuations in the operating frequency and to maintain the operating frequency substantially constant, and to increase noise due to operation in the audible range due to the decrease in the input voltage. On the contrary, it is possible to alleviate the phenomenon that the operating frequency increases and the loss increases.

【0027】請求項2に係わる本発明は、固定のヒステ
リシス幅に入力電圧を乗じた値を補正ヒステリシス幅と
して直流リアクトル電流指令値の上限指令値と下限指令
値とを発生するようにした請求項1に係わる系統連系イ
ンバータ制御装置とすることにより、ヒステリシス幅を
無段階に変化させて動作周波数を常時一定とする方向に
無段階に補正でき、騒音や損失の増大を最小限にする設
計が可能となる。
According to a second aspect of the present invention, an upper limit command value and a lower limit command value of a DC reactor current command value are generated as a correction hysteresis width using a value obtained by multiplying a fixed hysteresis width by an input voltage. The system interconnection inverter control device according to item 1 allows the hysteresis width to be steplessly changed and the operation frequency to be steplessly corrected in the direction in which the operating frequency is always constant, and a design that minimizes noise and loss increases. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の系統連系インバータ制御装置の実施例
1の構成を示すブロック図
FIG. 1 is a block diagram illustrating a configuration of a system interconnection inverter control device according to a first embodiment of the present invention;

【図2】本発明の系統連系インバータ制御装置の実施例
2の構成を示すブロック図
FIG. 2 is a block diagram illustrating a configuration of a system interconnection inverter control device according to a second embodiment of the present invention;

【図3】従来の系統連系インバータ制御装置の構成を示
すブロック図
FIG. 3 is a block diagram showing a configuration of a conventional grid-connected inverter control device.

【符号の説明】[Explanation of symbols]

1 入力電源 2 系統 3 昇圧コンバータ 4 中間段コンデンサ 5 フルブリッジインバータ 6 直流リアクトル 7 出力リアクトル 8 出力コンデンサ 9 直流リアクトル電流指令値発生手段 10 ヒステリシス幅発生手段 11 指令値加算手段 12 指令値減算手段 13 直流リアクトル電流検出手段 14 ヒステリシスコンパレータ 15 系統連系インバータ制御装置 16 入力電圧検出手段 17 補正ヒステリシス幅発生手段 QB、QF スイッチング素子 Vin 入力電圧 VAC 系統電圧 VM 中間段電圧 Io 出力電流 DESCRIPTION OF SYMBOLS 1 Input power supply 2 system 3 Boost converter 4 Intermediate stage capacitor 5 Full bridge inverter 6 DC reactor 7 Output reactor 8 Output capacitor 9 DC reactor current command value generating means 10 Hysteresis width generating means 11 Command value adding means 12 Command value subtracting means 13 DC Reactor current detection means 14 Hysteresis comparator 15 Grid-connected inverter control device 16 Input voltage detection means 17 Correction hysteresis width generation means QB, QF Switching element Vin Input voltage VAC System voltage VM Intermediate stage voltage Io Output current

フロントページの続き (72)発明者 奥出 隆昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大森 英樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5G066 HA30 HB05 5H007 AA01 AA08 AA17 BB07 CA01 CB04 CB05 CC03 CC12 DB01 DC02 DC05 5H420 BB13 CC03 DD03 EA11 EA45 EB01 EB16 EB39 FF03 FF04 FF22 Continuing from the front page (72) Inventor Takaaki Okude 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. Reference) 5G066 HA30 HB05 5H007 AA01 AA08 AA17 BB07 CA01 CB04 CB05 CC03 CC12 DB01 DC02 DC05 5H420 BB13 CC03 DD03 EA11 EA45 EB01 EB16 EB39 FF03 FF04 FF22

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 直流リアクトルと2個のスイッチング素
子とを備えて直流の入力電源からの入力電圧を昇圧する
昇圧コンバータを備えた系統連系インバータにおいて、
前記直流リアクトルの直流リアクトル電流を制御する系
統連系インバータ制御装置は、直流リアクトル電流指令
値にヒステリシス幅を加減算して直流リアクトル電流指
令値の上限指令値と下限指令値とを発生するとき、前記
ヒステリシス幅を前記入力電圧に対応して可変とした系
統連系インバータ制御装置。
1. A system interconnection inverter having a boost converter that includes a DC reactor and two switching elements and boosts an input voltage from a DC input power supply.
The system interconnection inverter control device for controlling the DC reactor current of the DC reactor, when generating an upper limit command value and a lower limit command value of the DC reactor current command value by adding and subtracting a hysteresis width to the DC reactor current command value, A system interconnection inverter control device in which a hysteresis width is variable according to the input voltage.
【請求項2】 固定のヒステリシス幅に入力電圧を乗じ
た値を補正ヒステリシス幅として直流リアクトル電流指
令値の上限指令値と下限指令値とを発生するようにした
請求項1記載の系統連系インバータ制御装置。
2. The system interconnection inverter according to claim 1, wherein an upper limit command value and a lower limit command value of a DC reactor current command value are generated as a correction hysteresis width using a value obtained by multiplying a fixed hysteresis width by an input voltage. Control device.
JP2000019802A 2000-01-28 2000-01-28 Grid-connected inverter controller Expired - Fee Related JP4622021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000019802A JP4622021B2 (en) 2000-01-28 2000-01-28 Grid-connected inverter controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000019802A JP4622021B2 (en) 2000-01-28 2000-01-28 Grid-connected inverter controller

Publications (2)

Publication Number Publication Date
JP2001209445A true JP2001209445A (en) 2001-08-03
JP4622021B2 JP4622021B2 (en) 2011-02-02

Family

ID=18546448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000019802A Expired - Fee Related JP4622021B2 (en) 2000-01-28 2000-01-28 Grid-connected inverter controller

Country Status (1)

Country Link
JP (1) JP4622021B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101841156A (en) * 2010-05-24 2010-09-22 山东山大华天科技股份有限公司 Interlaced hysteresis loop tracking and compensating current generator and control method thereof
JP2010252596A (en) * 2009-04-20 2010-11-04 Panasonic Corp System linkage inverter device
JP2013099226A (en) * 2011-11-07 2013-05-20 Toshiba Corp Semiconductor power-conversion device
EP3062433A1 (en) 2015-02-27 2016-08-31 Hitachi, Ltd. Power conversion apparatus
EP3098956A1 (en) 2015-05-26 2016-11-30 Hitachi, Ltd. Power conversion device and power conversion control method for the same
CN110957755A (en) * 2019-10-29 2020-04-03 国网江苏省电力有限公司盐城供电分公司 Photovoltaic power generation inverter control system and method based on current control

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117669B (en) * 2013-03-11 2014-12-10 山东华天电气有限公司 Three-level hysteresis current tracking inverter and control method of three-level hysteresis current tracking inverter
JP5618023B1 (en) 2013-06-11 2014-11-05 住友電気工業株式会社 Inverter device
JP5618022B1 (en) 2013-06-11 2014-11-05 住友電気工業株式会社 Inverter device
JP6327106B2 (en) 2014-01-10 2018-05-23 住友電気工業株式会社 Conversion device
JP6303970B2 (en) 2014-10-17 2018-04-04 住友電気工業株式会社 Conversion device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066978A (en) * 1992-06-17 1994-01-14 Meidensha Corp Power converter
JPH06332554A (en) * 1993-05-24 1994-12-02 Sanyo Electric Co Ltd Controlling method for photovoltaic system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066978A (en) * 1992-06-17 1994-01-14 Meidensha Corp Power converter
JPH06332554A (en) * 1993-05-24 1994-12-02 Sanyo Electric Co Ltd Controlling method for photovoltaic system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010252596A (en) * 2009-04-20 2010-11-04 Panasonic Corp System linkage inverter device
CN101841156A (en) * 2010-05-24 2010-09-22 山东山大华天科技股份有限公司 Interlaced hysteresis loop tracking and compensating current generator and control method thereof
JP2013099226A (en) * 2011-11-07 2013-05-20 Toshiba Corp Semiconductor power-conversion device
EP3062433A1 (en) 2015-02-27 2016-08-31 Hitachi, Ltd. Power conversion apparatus
US9887638B2 (en) 2015-02-27 2018-02-06 Hitachi, Ltd. Power conversion apparatus with frequency operation change based on input voltage
EP3098956A1 (en) 2015-05-26 2016-11-30 Hitachi, Ltd. Power conversion device and power conversion control method for the same
US9806622B2 (en) 2015-05-26 2017-10-31 Hitachi, Ltd. Power conversion device and power conversion control method for the same
CN110957755A (en) * 2019-10-29 2020-04-03 国网江苏省电力有限公司盐城供电分公司 Photovoltaic power generation inverter control system and method based on current control

Also Published As

Publication number Publication date
JP4622021B2 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
US8879285B2 (en) Power converter for outputting power to a system
US6058035A (en) Method and apparatus for supplying AC power to commercial power line by using sunlight
JP4096423B2 (en) Grid-connected inverter device
CN101202517A (en) Inverter apparatus
JP2001209445A (en) Inverter controller for system interconnection
JP2010124557A (en) Uninterruptible power supply device
JP2000152647A (en) System interconnection inverter
JP6183190B2 (en) Power converter
KR101870749B1 (en) Control apparatus for grid connected type single stage forward-flyback inverter
CN112104248B (en) Control method of three-level NPC converter
TWI734762B (en) Power apparatus, and control method of power apparatus
JP2002369388A (en) System interconnection inverter
JP2008015899A (en) System interconnection power conditioner
JP2002369544A (en) System linkage inverter
JP6106568B2 (en) Power converter
JPH09135571A (en) Power converter for photovoltaic power generation
JP3541887B2 (en) Power converter
JP2001169567A (en) System linkage inverter
JP2000152652A (en) System interconnection inverter controller
JP4210840B2 (en) Inverter device
US9680394B2 (en) Energy voltage regulator and control method applicable thereto
JP2001169567A5 (en)
JP2005045856A (en) Uninterruptible power system
CN110943620A (en) Phase-shifting sliding mode control method and system of LLC resonant DC converter
JP2005006383A (en) System interconnection inverter apparatus and its controlling method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees