JP2001052891A - Separate excitation type inverter - Google Patents

Separate excitation type inverter

Info

Publication number
JP2001052891A
JP2001052891A JP22458199A JP22458199A JP2001052891A JP 2001052891 A JP2001052891 A JP 2001052891A JP 22458199 A JP22458199 A JP 22458199A JP 22458199 A JP22458199 A JP 22458199A JP 2001052891 A JP2001052891 A JP 2001052891A
Authority
JP
Japan
Prior art keywords
clock signal
inverter
separately
signal generation
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22458199A
Other languages
Japanese (ja)
Other versions
JP4058530B2 (en
JP2001052891A5 (en
Inventor
Hisaharu Oura
久治 大浦
Masanori Kageyama
正則 景山
Nobuyuki Ichinomiya
伸行 一宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Mitsubishi Electric Corp
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Advanced Display Inc
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd, Advanced Display Inc, Mitsubishi Electric Corp filed Critical Alps Electric Co Ltd
Priority to JP22458199A priority Critical patent/JP4058530B2/en
Publication of JP2001052891A publication Critical patent/JP2001052891A/en
Publication of JP2001052891A5 publication Critical patent/JP2001052891A5/en
Application granted granted Critical
Publication of JP4058530B2 publication Critical patent/JP4058530B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the generation of flicker in plural cold cathode-ray tubes, and to enable the separate dimming by providing an inverter transformer provided with a primary coil having the push-pull structure, two switching elements for controlling ON-OFF of both ends of the primary coil, and a clock signal generating circuit for supplying the clock signal having a different phase to these switching elements. SOLUTION: A single clock signal (i), a clock signal e1 having an opposite phase, and a PWM signal (g) to be generated by a PWM signal generating circuit 6 are input to an AND gate 9, and the single clock signal (i), an in-phase clock signal f1, and the PWM signal (g) are input to an AND gate 10. During the time when the signal (g) is High, switching elements 11, 12 are driven for push-pull by the signal output from the gates 9, 10 so as to perform the PAM dimming of the driving signal Z1 of a cold cathode tube 16 (a cold cathode-ray tube 17 is similarly dimmed). Similar operation is performed to AND gates 19, 20 except for the input of a clock signal f2 having the same phase with the single clock signal (i) to the later.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、他励式インバータ
に関し、とくに冷陰極管などに用いられて容易に調光が
可能な他励式インバータ並びに多灯冷陰極管などに用い
られる並列出力インバータおよび独立に出力調整の可能
な並列出力インバータに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a separately-excited inverter, and more particularly to a separately-excited inverter used for a cold-cathode tube and the like and capable of easily dimming, a parallel output inverter used for a multi-light cold-cathode tube and the like, and an independent inverter. And a parallel output inverter whose output can be adjusted.

【0002】[0002]

【従来の技術】一般に、液晶表示パネル(LCD)には
光源としてバックライトが用いられ、高輝度を必要とす
る場合には、複数の冷陰極管が用いられる。
2. Description of the Related Art Generally, a backlight is used as a light source in a liquid crystal display panel (LCD), and a plurality of cold cathode tubes are used when high luminance is required.

【0003】複数の冷陰極管を点灯する場合、各冷陰極
管相互での点灯周波数の相違によりビートが発生し、各
点灯周波数が近接している場合には、チラツキとして視
認される。このようなチラツキを防止するため、各冷陰
極管での点灯周波数の同期をとる必要があり、従来の多
灯冷陰極管用インバータでは、同期を取る方法として図
3に示すような、自励式インバータ101のトランスの
出力を複数にする方法やインバータトランスの1次側の
発振回路を共通化する方法を採用していた。また、図4
に示すような他励式インバータ102では、駆動パルス
発生回路で駆動パルスを発生し、1次巻線の一端に接続
されたスイッチング素子をON/OFFさせる方法がと
られていた。
When a plurality of CCFLs are turned on, a beat is generated due to a difference in the lighting frequency between the CCFLs. When the lighting frequencies are close to each other, they are visually recognized as flickering. In order to prevent such flickering, it is necessary to synchronize the lighting frequency of each cold-cathode tube. In a conventional inverter for a multi-light cold-cathode tube, a self-excited inverter as shown in FIG. A method of using a plurality of outputs of the transformer 101 and a method of using a common oscillation circuit on the primary side of the inverter transformer have been adopted. FIG.
In the separately-excited inverter 102, a driving pulse is generated by a driving pulse generating circuit, and a switching element connected to one end of a primary winding is turned on / off.

【0004】一般に、1次側電源の変動による冷陰極管
の輝度が変動することを防止するために、DC/DCコ
ンバータが用いられる。DC/DCコンバータの発振周
波数は、インバータトランスとの干渉によるチラツキを
防止するため、通常、インバータトランスの発信周波数
である60kHz程度の周波数の、3〜4倍以上の周波
数が用いられる。
Generally, a DC / DC converter is used in order to prevent the luminance of the cold-cathode tube from fluctuating due to fluctuations in the primary-side power supply. The oscillation frequency of the DC / DC converter is usually three to four times the frequency of about 60 kHz, which is the oscillation frequency of the inverter transformer, in order to prevent flicker due to interference with the inverter transformer.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来の冷陰極
管用インバータでは、つぎのような問題があった。すな
わち、自励式インバータでは、発振周波数が部品の特性
によりばらつき、照光されているLCDの輝度にビート
が発生するおそれがある。また、複数の冷陰極管を点灯
させるために自励式インバータトランスの出力を複数に
する方法では、インバータトランスの出力容量により、
冷陰極管の本数に制限があるという問題があった。ま
た、インバータトランスの1次側の発振回路を共通化す
る方法では、スイッチング素子、たとえばトランジス
タ、の電力容量が大きくなり、スイッチング素子が大型
になるという問題があった。
However, the conventional cold-cathode tube inverter has the following problems. In other words, in the self-excited inverter, the oscillation frequency may fluctuate due to the characteristics of the components, and a beat may occur in the brightness of the illuminated LCD. In addition, in a method in which a plurality of outputs of the self-excited inverter transformer are used to light a plurality of cold cathode tubes, the output capacity of the inverter transformer
There is a problem that the number of cold cathode tubes is limited. Further, in the method of sharing the oscillation circuit on the primary side of the inverter transformer, there is a problem that the power capacity of the switching element, for example, the transistor increases, and the switching element becomes large.

【0006】また、各冷陰極管の点灯周波数の同期を取
り、チラツキを防止するための上記の方法では、各冷陰
極管それぞれを独立に調光することができない。また、
駆動パルスによる他励式インバータでは、インバータト
ランスの1次巻線の片方のみにスイッチング素子が接続
されている構成であるため、インバータトランスの1次
側と2次側の巻線比を大きくしないと充分な2次側の出
力電圧が得られず、インバータトランスが高価になると
いう不都合があった。また、図4に示した他励式インバ
ータ102では、冷陰極管を点灯しようとした場合、イ
ンバータトランスの共振周波数と駆動パルス周波数が部
品のバラツキによりズレて、出力、たとえば管電流が変
動したり、電力変換効率が低下するという問題があっ
た。
Further, in the above-described method for synchronizing the lighting frequencies of the respective cold-cathode tubes and preventing flicker, it is not possible to independently control the light of each of the cold-cathode tubes. Also,
In a separately-excited inverter driven by a driving pulse, the switching element is connected to only one of the primary windings of the inverter transformer. Therefore, it is sufficient if the winding ratio between the primary side and the secondary side of the inverter transformer is not increased. There is a disadvantage that an output voltage on the secondary side cannot be obtained and the inverter transformer becomes expensive. In addition, in the separately-excited inverter 102 shown in FIG. 4, when the cold-cathode tube is turned on, the resonance frequency and the driving pulse frequency of the inverter transformer are shifted due to the variation of the components, and the output, for example, the tube current fluctuates. There is a problem that the power conversion efficiency is reduced.

【0007】また、インバータに用いられるDC/DC
コンバータの発振周波数を200kHz〜300kHz
と高くするため、DC/DCコンバータでのスイッチン
グロスが大きい。また、DC/DCコンバータの発振周
波数を下げるとインバータトランスの発振周波数との干
渉により、ビートが発生し、冷陰極管がチラツクという
問題があった。
[0007] DC / DC used in the inverter
The oscillation frequency of the converter is 200 kHz to 300 kHz
Switching loss in the DC / DC converter is large. Further, when the oscillation frequency of the DC / DC converter is lowered, a beat is generated due to interference with the oscillation frequency of the inverter transformer, and there is a problem that the cold cathode fluorescent lamp flickers.

【0008】本発明は、このような従来技術に存在する
課題の少なくとも1つを解決したものであり、低コスト
化が可能で、負荷となる冷陰極管の調光を簡素な構成で
行なうことのできる他励式インバータ並びに、複数の冷
陰極管の点灯周波数の同期を行なってチラツキ防止を行
ないながら、各冷陰極管それぞれを独立に調光すること
ができる多灯冷陰極管用インバータ、および、DC/D
Cコンバータの周波数を下げた高効率のインバータの提
供を目的とする。
The present invention has been made to solve at least one of the problems existing in the prior art, and is capable of reducing the cost and performing dimming of a cold cathode tube as a load with a simple configuration. A separately-excited inverter and a multi-lamp cold-cathode tube inverter capable of dimming each cold-cathode tube independently while synchronizing the lighting frequencies of a plurality of cold-cathode tubes to prevent flicker, and DC / D
It is an object of the present invention to provide a highly efficient inverter in which the frequency of a C converter is reduced.

【0009】[0009]

【課題を解決するための手段】本発明にかかわる第1の
他例式インバータは、1次巻線がプッシュプル構成であ
るインバータトランスと、前記1次巻線の両端をON−
OFF制御する2つのスイッチング素子と、前記2つの
スイッチング素子に互いに逆位相のクロック信号を供給
するためのクロック信号発生回路とを有するものであ
る。
A first other example of the inverter according to the present invention comprises an inverter transformer having a primary winding of a push-pull configuration, and both ends of the primary winding are turned on.
It has two switching elements to be turned off, and a clock signal generating circuit for supplying clock signals of opposite phases to the two switching elements.

【0010】また、1次巻線がプッシュプル構成である
インバータトランスと、前記1次巻線の両端をON−O
FF制御する2つのスイッチング素子と、前記2つのス
イッチング素子に互いに逆位相のクロック信号を供給す
るためのクロック信号発生回路とを有する他励式インバ
ータを複数備え、各他励式インバータは、前記クロック
信号発生回路のクロック信号を共用するようにしたもの
である。
An inverter transformer having a primary winding of a push-pull configuration, and both ends of the primary winding are ON-O
A plurality of separately-excited inverters each including two switching elements for performing FF control and a clock signal generation circuit for supplying clock signals having phases opposite to each other to the two switching elements are provided. The clock signal of the circuit is shared.

【0011】また、前記他励式インバータに1つのPW
M信号発生回路と2つのANDゲートを備え、前記他励
式インバータの2つのスイッチング素子を、前記クロッ
ク信号発生回路のクロック信号と前記PWM信号発生回
路のPWM信号とのアンド出力で制御するように接続さ
れたものである。
In addition, one PW is connected to the separately-excited inverter.
An M signal generating circuit and two AND gates are provided, and two switching elements of the separately-excited inverter are connected so as to be controlled by an AND output of a clock signal of the clock signal generating circuit and a PWM signal of the PWM signal generating circuit. It was done.

【0012】また、前記各他励式インバータのそれぞれ
に1つのPWM信号発生回路と2つのANDゲートを備
え、前記各他励式インバータの各スイッチング素子を、
前記クロック信号発生回路のクロック信号と前記PWM
信号発生回路のPWM信号とのアンド出力で制御するよ
うに接続されたものである。
Each of the separately-excited inverters is provided with one PWM signal generating circuit and two AND gates.
The clock signal of the clock signal generation circuit and the PWM signal
It is connected so as to be controlled by AND output with a PWM signal of a signal generation circuit.

【0013】また、前記インバータトランスの前記1次
巻線に供給される入力電源として、DC/DCコンバー
タの出力電圧を用い、このDC/DCコンバータと前記
クロック信号発生回路の発振周波数とを同期させたもの
である。
Further, an output voltage of a DC / DC converter is used as an input power supply supplied to the primary winding of the inverter transformer, and the DC / DC converter is synchronized with an oscillation frequency of the clock signal generation circuit. It is a thing.

【0014】また、電源ONの後、前記のクロック信号
発生回路の出力発信が安定するまでのあいだ前記DC/
DCコンバータの出力を遅延させる遅延回路を備えたも
のである。
Further, after the power is turned on, the DC / DC signal is output until the output transmission of the clock signal generation circuit is stabilized.
It has a delay circuit for delaying the output of the DC converter.

【0015】[0015]

【発明の実施の形態】実施の形態1 図1は本発明の実施例の冷陰極管用インバータ回路であ
る。以下、図面を参照して本発明の一実施例を説明す
る。14、15、24、25はインバータトランス、1
1、12、21、22はインバータトランスをプッシュ
プル駆動するFETからなるスイッチング素子である。
周波数の調整が可能なクロック信号発生回路4により生
成される単一クロック信号iは、スイッチング素子1
1、12、21、22をプッシュプル駆動するため、一
方はインバータゲート8を介してANDゲート9へ送ら
れ他方は直接ANDゲート10へ送られる。インバータ
ゲート18、ANDゲート19、20についても同様で
ある。クロック信号発生回路4が逆位相出力を有する場
合はインバータゲート8、18は省略できる。スイッチ
ング素子11、12、21、22をPWM制御し、冷陰
極管16、17、26、27を調光制御するPWM信号
は、PWM信号発生回路5、6により生成され、AND
ゲート9、10、19、20へ送られる。各インバータ
トランスの中点へは、コイル13、23、DC/DCコ
ンバータ3、および、電源スイッチ2を介して1次電源
1が接続される。その他の電子回路への電源供給線は省
略されているが、電源スイッチ2に連動して電源電圧が
印可される。DC/DCコンバータ3へは、クロック信
号発生回路4、および、遅延回路7が接続される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 shows an inverter circuit for a cold cathode fluorescent lamp according to an embodiment of the present invention. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. 14, 15, 24 and 25 are inverter transformers, 1
Reference numerals 1, 12, 21, and 22 are switching elements formed of FETs that push-pull drive the inverter transformer.
The single clock signal i generated by the clock signal generation circuit 4 whose frequency can be adjusted is
One is sent to the AND gate 9 via the inverter gate 8 and the other is sent directly to the AND gate 10 in order to push-pull drive 1, 12, 21, 22. The same applies to the inverter gate 18 and AND gates 19 and 20. When the clock signal generation circuit 4 has the opposite phase output, the inverter gates 8 and 18 can be omitted. PWM signals for controlling the switching elements 11, 12, 21, and 22 and controlling the dimming of the cold-cathode tubes 16, 17, 26, and 27 are generated by the PWM signal generation circuits 5 and 6, and
It is sent to gates 9, 10, 19 and 20. The primary power supply 1 is connected to the middle point of each inverter transformer via the coils 13 and 23, the DC / DC converter 3, and the power switch 2. Although power supply lines to other electronic circuits are omitted, a power supply voltage is applied in conjunction with the power switch 2. Clock signal generating circuit 4 and delay circuit 7 are connected to DC / DC converter 3.

【0016】上記のような構成にあって、ANDゲート
9には、単一クロック信号iと逆相のクロック信号e
(el)とPWM信号発生回路5により生成されるPW
M信号gが入力される。ANDゲート10には、単一ク
ロック信号iと同相のクロック信号f(f1)とPWM
信号発生回路5により生成されるPWM信号gが入力さ
れる。
In the above configuration, the AND gate 9 has a clock signal e having a phase opposite to that of the single clock signal i.
(El) and PWM generated by the PWM signal generation circuit 5
The M signal g is input. The AND gate 10 has a clock signal f (f1) in phase with the single clock signal i and a PWM signal.
The PWM signal g generated by the signal generation circuit 5 is input.

【0017】そのため、PWM信号gがHighの間、
インバータトランス14の1次側巻線の両端にそれぞれ
接続されるスイッチング素子11、12をANDゲート
9、10によりそれぞれ出力される信号a、bによりプ
ッシュプル駆動し、図2に示すように、冷陰極管16の
駆動信号Z1はPWM調光される。冷陰極管17も、1
次巻線を共有するインバータトランス15により同様に
PWM調光される。
Therefore, while the PWM signal g is High,
The switching elements 11 and 12 connected to both ends of the primary winding of the inverter transformer 14 are push-pull driven by the signals a and b output from the AND gates 9 and 10, respectively, and as shown in FIG. The drive signal Z1 of the cathode tube 16 is subjected to PWM dimming. The cold cathode tube 17 is also 1
PWM dimming is similarly performed by the inverter transformer 15 sharing the next winding.

【0018】ANDゲート19には、単一クロック信号
iと逆相のクロック信号e(e2)とPWM信号発生回
路6により生成されるPWM信号hが入力される。AN
Dゲート20には、単一クロック信号iと同相のクロッ
ク信号f(f2)とPWM信号発生回路6により生成さ
れるPWM信号hが入力される。
The AND gate 19 receives the clock signal e (e2) having a phase opposite to that of the single clock signal i and the PWM signal h generated by the PWM signal generating circuit 6. AN
The D gate 20 receives the clock signal f (f2) having the same phase as the single clock signal i and the PWM signal h generated by the PWM signal generation circuit 6.

【0019】そのため、PWM信号hがHighの間、
インバータトランス24の1次側巻線の両端にそれぞれ
接続されるスイッチング素子21、22をANDゲート
19、20よりそれぞれ出力される信号c、dによりプ
ッシュプル駆動し、図2に示すように、冷陰極管26の
駆動信号Z3はPWM調光される。冷陰極管27も同様
にPWM調光される。
Therefore, while the PWM signal h is High,
The switching elements 21 and 22 connected to both ends of the primary winding of the inverter transformer 24 are push-pull driven by the signals c and d output from the AND gates 19 and 20, respectively, and as shown in FIG. The drive signal Z3 of the cathode tube 26 is subjected to PWM dimming. The cold-cathode tube 27 is similarly PWM-dimmed.

【0020】ここで、PWM信号発生回路5と6とは独
立にPWM変調を行なうが、両者のパルスくり返し周波
数は、一方をマスタ、他方をスレーブとして同期させる
か、またはクロック信号発生回路4のクロック信号をカ
ウントした共通のクロック信号により同期させることが
望ましい。これによって、PWM信号gとhとの干渉に
よるチラツキが防止できる。
Here, the PWM signal generation circuits 5 and 6 perform PWM modulation independently of each other. The pulse repetition frequency of both of them is synchronized with one as a master and the other as a slave, or the clock of the clock signal generation circuit 4 is controlled. It is desirable to synchronize the signals with a common clock signal that counts the signals. This can prevent flicker due to interference between the PWM signals g and h.

【0021】上記により、図2に示すように、冷陰極管
16の駆動信号Z1と、冷陰極管26の駆動信号Z3
は、単一クロック信号に同期して動作するため、それぞ
れも同期して動作する。また、冷陰極管16と26は別
々のPWM信号により調光されるため、それぞれが、独
立に調光される。また、単一クロック信号の周波数は、
管電流計28、38により管電流をモニタし、クロック
信号発生回路4に接続された可変抵抗もしくは、可変容
量により所定の周波数に調整される。これにより、単一
クロック信号の周波数とインバータトランスの共振周波
数のズレによる出力の変動、電力変換効率の低下を防止
することができる。
As described above, as shown in FIG. 2, the drive signal Z1 for the cold cathode tube 16 and the drive signal Z3 for the cold cathode tube 26
Operate in synchronization with a single clock signal, and therefore also operate in synchronization with each other. Further, since the cold-cathode tubes 16 and 26 are dimmed by different PWM signals, each of them is independently dimmed. Also, the frequency of a single clock signal is
The tube current is monitored by the tube ammeters 28 and 38, and is adjusted to a predetermined frequency by a variable resistor or a variable capacitor connected to the clock signal generation circuit 4. As a result, it is possible to prevent a change in output and a decrease in power conversion efficiency due to a difference between the frequency of the single clock signal and the resonance frequency of the inverter transformer.

【0022】以上に述べたように、本発明によれば、イ
ンバータトランスの1次巻線をプッシュプル構成として
いるので、1次巻線と2次巻線の巻線比をプッシュプル
構成でないものに比べて小さく設定することができる。
また、その調光手段として、クロック信号e(またはク
ロック信号f)とPWM信号とのAND出力を用いる構
成としているので、簡単に冷陰極管の調光が可能とな
る。さらに、複数の冷陰極管の動作を同期させてチラツ
キを防止したままま、それぞれを独立に調光することが
でき、部品のバラツキによる、インバータトランスの共
振周波数と単一クロック信号の周波数のズレによる出力
の変動、電力変換効率の低下を防止できる。
As described above, according to the present invention, since the primary winding of the inverter transformer has the push-pull configuration, the winding ratio of the primary winding to the secondary winding is not the push-pull configuration. Can be set smaller than.
Further, since the dimming means uses an AND output of the clock signal e (or the clock signal f) and the PWM signal, dimming of the cold-cathode tube can be easily performed. Furthermore, the operation of a plurality of cold-cathode tubes can be synchronized to prevent dimming while preventing flickering, and the difference between the resonant frequency of the inverter transformer and the frequency of a single clock signal due to the variation in parts can be found. Output fluctuations and a decrease in power conversion efficiency.

【0023】実施の形態2 図1のDC/DCコンバータ3は、電源電圧が変動して
も、インバータトランス14、15、24、25に一定
のDC電圧を供給し、冷陰極管16、17、26、27
の輝度が安定するように、設けられたものである。すな
わち、DC/DCコンバータ3の入力端が電源スイッチ
2を介して電源1に接続されており、出力端がコイル1
3、23を介して各インバータトランスの1次巻線の各
中点に接続されている。DC/DCコンバータ3の発振
を制御するクロック信号は、クロック信号発生回路4か
らの接続線により供給されている。DC/DCコンバー
タ3の発振用として、スイッチング素子11、12、2
1、22を駆動するクロック信号発生回路4で生成され
る単一クロック信号と同じクロック信号を用いることに
より、インバータトランスとDC/DCコンバータ3は
同期動作をし、ビートが発生せず、冷陰極管のチラツキ
が発生しない。ここで、DC/DCコンバータ3とイン
バータ回路との同期を取るためのクロック信号は、イン
バータ回路のクロック信号発生回路4からDC/DCコ
ンバータへ供給したが、DC/DCコンバータからイン
バータ回路へ供給してもよい。
Embodiment 2 The DC / DC converter 3 shown in FIG. 1 supplies a constant DC voltage to the inverter transformers 14, 15, 24, 25 even if the power supply voltage fluctuates, so that the cold cathode tubes 16, 17, 26, 27
Are provided so that the luminance of the image is stable. That is, the input end of the DC / DC converter 3 is connected to the power supply 1 via the power switch 2, and the output end is connected to the coil 1.
The inverters 3 and 23 are connected to the respective middle points of the primary windings of the respective inverter transformers. A clock signal for controlling the oscillation of the DC / DC converter 3 is supplied from a connection line from a clock signal generation circuit 4. For the oscillation of the DC / DC converter 3, switching elements 11, 12, 2
By using the same clock signal as the single clock signal generated by the clock signal generating circuit 4 for driving the inverters 1 and 22, the inverter transformer and the DC / DC converter 3 operate synchronously, and no beat is generated. Tube flicker does not occur. Here, the clock signal for synchronizing the DC / DC converter 3 and the inverter circuit is supplied from the clock signal generation circuit 4 of the inverter circuit to the DC / DC converter, but is supplied from the DC / DC converter to the inverter circuit. You may.

【0024】以上に述べたように、本発明によれば、イ
ンバータトランスと同じ低周波数でDC/DCコンバー
タ3を発振させたので、ビートが発生せず、冷陰極管1
6、17、26、27のチラツキをなくすことができ
る。
As described above, according to the present invention, since the DC / DC converter 3 oscillates at the same low frequency as the inverter transformer, no beat occurs and the cold cathode fluorescent lamp 1
The flickers of 6, 17, 26 and 27 can be eliminated.

【0025】実施の形態3 図1の遅延回路7は、抵抗と容量を用いた積分回路やク
ロック信号を一定数計数するプリセットカウンタで構成
することができ、DC/DCコンバータ3のON/OF
F制御端子に接続される。遅延回路7は、電源スイッチ
2がONとなってから一定時間だけDC/DCコンバー
タ3の出力を遅らせて出力させる。ここで、クロック信
号発生回路4、インバータゲート8、18、ANDゲー
ト9、10、19、20およびPWM信号発生回路5、
6には、DC/DCコンバータ3を介さずに、電源スイ
ッチ2に連動して電源が供給されている。電源スイッチ
2がONし、クロック信号発生回路4が安定発振し、A
NDゲート9、10、19、20の出力が電源ON後、
安定となるまでの間、DC/DCコンバータの出力を遅
延させ、安定発振後、DC/DCコンバータの出力をラ
ンプ状に徐々に立ち上げる。
Embodiment 3 The delay circuit 7 shown in FIG. 1 can be constituted by an integrator circuit using a resistor and a capacitor or a preset counter for counting a fixed number of clock signals.
Connected to F control terminal. The delay circuit 7 delays the output of the DC / DC converter 3 for a fixed time after the power switch 2 is turned on, and outputs the output. Here, the clock signal generation circuit 4, the inverter gates 8, 18, the AND gates 9, 10, 19, 20 and the PWM signal generation circuit 5,
6 is supplied with power in conjunction with the power switch 2 without passing through the DC / DC converter 3. The power switch 2 is turned on, the clock signal generation circuit 4 oscillates stably, and A
After the outputs of the ND gates 9, 10, 19 and 20 are turned on,
Until the output becomes stable, the output of the DC / DC converter is delayed. After stable oscillation, the output of the DC / DC converter gradually rises in a ramp shape.

【0026】以上に述べたように、ANDゲート9、1
0、19、20が電源ON直後の出力不定時にすべて出
力Highとなり、インバータトランスの1次側巻線に
接続されるスイッチング素子11、12、21、22が
連続ONとなった場合にも、過電流が流れることを防止
し、スイッチング素子の出力をランプ状に立ち上げるこ
とにより、突入電流を防止することができる。
As described above, the AND gates 9, 1
0, 19, and 20 all become High when the output is indeterminate immediately after the power is turned on, and even if the switching elements 11, 12, 21, and 22 connected to the primary winding of the inverter transformer are continuously turned on, the output is excessive. Inrush current can be prevented by preventing current from flowing and raising the output of the switching element in a ramp shape.

【0027】[0027]

【発明の効果】本発明の請求項1にかかわる他励式イン
バータは、1次巻線がプッシュプル構成であるインバー
タトランスと、前記1次巻線の両端をON−OFF制御
する2つのスイッチング素子と、前記2つのスイッチン
グ素子に互いに逆位相のクロック信号を供給するための
クロック信号発生回路とを有するので、発振周波数をイ
ンバータトランスの共振周波数に束縛されることなく、
自由に設定できる。また、インバータトランスの1次巻
線をプッシュプル構成としたので、1次巻線と2次巻線
の巻線比を小さくすることができ、インバータの低コス
ト化を図ることができる。
The separately excited inverter according to claim 1 of the present invention comprises an inverter transformer having a primary winding of a push-pull configuration, and two switching elements for controlling both ends of the primary winding on and off. And a clock signal generating circuit for supplying clock signals of opposite phases to the two switching elements, so that the oscillation frequency is not restricted by the resonance frequency of the inverter transformer.
Can be set freely. Further, since the primary winding of the inverter transformer has a push-pull configuration, the winding ratio of the primary winding to the secondary winding can be reduced, and the cost of the inverter can be reduced.

【0028】本発明の請求項2にかかわる他励式インバ
ータは、1次巻線がプッシュプル構成であるインバータ
トランスと、前記1次巻線の両端をON−OFF制御す
る2つのスイッチング素子と、前記2つのスイッチング
素子に互いに逆位相のクロック信号を供給するためのク
ロック信号発生回路とを有する他励式インバータを複数
備え、各他励式インバータは、前記クロック信号発生回
路のクロック信号を共用するようにしたので、すべての
他励式インバータが同期して動作し、複数の冷陰極管の
チラツキが防止できる。また、インバータトランスの1
次巻線をプッシュプル構成としているので、インバータ
の低コスト化ができる。
A separately excited inverter according to a second aspect of the present invention includes an inverter transformer having a primary winding of a push-pull configuration, two switching elements for controlling both ends of the primary winding on and off, A plurality of separately-excited inverters having a clock signal generation circuit for supplying clock signals of opposite phases to the two switching elements are provided, and each separately-excited inverter shares the clock signal of the clock signal generation circuit. Therefore, all the separately-excited inverters operate synchronously, and flickering of a plurality of cold cathode tubes can be prevented. In addition, one of the inverter transformers
Since the next winding has a push-pull configuration, the cost of the inverter can be reduced.

【0029】本発明の請求項3にかかわる他励式インバ
ータは、前記他励式インバータに1つのPWM信号発生
回路と2つのANDゲートを備え、前記他励式インバー
タの2つのスイッチング素子を、前記クロック信号発生
回路のクロック信号と前記PWM信号発生回路のPWM
信号とのアンド出力で制御するように接続されたので、
発振周波数と出力の調整をそれぞれ独立に自由に行なう
ことができる。
According to a third aspect of the present invention, the separately-excited inverter includes one PWM signal generation circuit and two AND gates, and the two switching elements of the separately-excited inverter are connected to the clock signal generation circuit. Circuit clock signal and PWM of said PWM signal generating circuit
Because it was connected to control by signal and AND output,
The oscillation frequency and the output can be adjusted independently and freely.

【0030】本発明の請求項4にかかわる他励式インバ
ータは、クロック信号とPWM信号をANDゲートを介
して、インバータトランスの1次側巻線に接続されるス
イッチング素子へ送って、スイッチング素子を駆動する
ことにより、簡単な構成で冷陰極管の調光など出力の調
整が可能であるとともに、複数の冷陰極管の駆動信号の
同期を取りチラツキを防止しながら、それぞれの冷陰極
管を独立に調光することができる。
A separately excited inverter according to claim 4 of the present invention drives a switching element by sending a clock signal and a PWM signal to a switching element connected to a primary winding of an inverter transformer via an AND gate. With this configuration, it is possible to adjust the output such as dimming of the CCFL with a simple configuration, and independently control each CCFL while synchronizing the drive signals of multiple CCFLs to prevent flicker. Can be dimmed.

【0031】本発明の請求項5にかかわる他励式インバ
ータは、前記インバータトランスの前記1次巻線に供給
される入力電源として、DC/DCコンバータの出力電
圧を用い、このDC/DCコンバータと前記クロック信
号発生回路の発振周波数とを同期させたので、ビートの
発生を防止しつつ、DC/DCコンバータの発振周波数
をインバータトランスと同じ、低周波数とすることによ
り、DC/DCコンバータのスイッチングロスを小さく
することができる。
A separately excited inverter according to claim 5 of the present invention uses an output voltage of a DC / DC converter as an input power supply supplied to the primary winding of the inverter transformer. Since the oscillation frequency of the clock signal generation circuit is synchronized, the oscillation frequency of the DC / DC converter is set to the same low frequency as the inverter transformer while preventing the occurrence of beat, thereby reducing the switching loss of the DC / DC converter. Can be smaller.

【0032】本発明の請求項6にかかわる他励式インバ
ータは、他励式冷陰極管用インバータにおいて、電源O
N時にインバータトランスの1次巻線に接続されるスイ
ッチング素子が連続ONとなった場合でも、過電流を防
止することができ、ソフトスタートにより突入電流を防
止することができる。
A separately excited inverter according to a sixth aspect of the present invention is an inverter for separately excited cold cathode tubes, wherein
Even when the switching element connected to the primary winding of the inverter transformer is continuously ON at N, overcurrent can be prevented, and inrush current can be prevented by soft start.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態にかかわる回路構成を示す
回路図である。
FIG. 1 is a circuit diagram showing a circuit configuration according to an embodiment of the present invention.

【図2】図1の各部の信号波形を示す図である。FIG. 2 is a diagram showing signal waveforms at various parts in FIG.

【図3】従来の冷陰極管用の自励式インバータの回路構
成を示す回路図である。
FIG. 3 is a circuit diagram showing a circuit configuration of a conventional self-excited inverter for a cold cathode tube.

【図4】従来の他励式インバータの回路構成を示す回路
図である。
FIG. 4 is a circuit diagram showing a circuit configuration of a conventional separately-excited inverter.

【符号の説明】[Explanation of symbols]

1 電源 2 電源スイッチ 3 DC/DCコンバータ 4 クロック信号発生回路 5、6 PWM信号発生回路 7 遅延回路 8、18 インバータゲート 9、10、19、20 ANDゲート 11、12、21、22 スイッチング素子 13、23 インダクタ 14、15、24、25 インバータトランス 16、17、26、27 冷陰極管 28、38 管電流計 Reference Signs List 1 power supply 2 power switch 3 DC / DC converter 4 clock signal generation circuit 5, 6 PWM signal generation circuit 7 delay circuit 8, 18 inverter gate 9, 10, 19, 20 AND gate 11, 12, 21, 22 switching element 13, 23 Inductor 14, 15, 24, 25 Inverter transformer 16, 17, 26, 27 Cold cathode tube 28, 38 Tube ammeter

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大浦 久治 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 (72)発明者 景山 正則 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 一宮 伸行 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 Fターム(参考) 3K072 AA01 AA19 AB01 BA05 BC03 CB04 DA02 GA02 GB14 GC04 HA03 HA06 HA10 3K098 CC23 CC41 CC62 DD22 DD37 EE14 EE31  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hisaharu Oura 997 Miyoshi, Nishigoshi-cho, Kikuchi-gun, Kumamoto Prefecture Inside Advanced Display Co., Ltd. (72) Inventor Masanori Kageyama 2-3-2 Marunouchi 2-chome, Chiyoda-ku, Tokyo Inside Electric Co., Ltd. (72) Inventor Nobuyuki Ichinomiya 1-7 Yukitani Otsuka-cho, Ota-ku, Tokyo Alps Electric Co., Ltd. F-term (reference) 3K072 AA01 AA19 AB01 BA05 BC03 CB04 DA02 GA02 GB14 GC04 HA03 HA06 HA10 3K098 CC23 CC41 CC62 DD22 DD37 EE14 EE31

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 1次巻線がプッシュプル構成であるイン
バータトランスと、前記1次巻線の両端をON−OFF
制御する2つのスイッチング素子と、前記2つのスイッ
チング素子に互いに逆位相のクロック信号を供給するた
めのクロック信号発生回路とを有する他励式インバー
タ。
1. An inverter transformer having a primary winding having a push-pull configuration, and both ends of said primary winding being ON-OFF.
A separately-excited inverter having two switching elements to be controlled and a clock signal generating circuit for supplying clock signals having opposite phases to the two switching elements.
【請求項2】 1次巻線がプッシュプル構成であるイン
バータトランスと、前記1次巻線の両端をON−OFF
制御する2つのスイッチング素子と、前記2つのスイッ
チング素子に互いに逆位相のクロック信号を供給するた
めのクロック信号発生回路とを有する他励式インバータ
を複数備え、各他励式インバータは、前記クロック信号
発生回路のクロック信号を共用する他励式インバータ。
2. An inverter transformer having a primary winding having a push-pull configuration, and both ends of said primary winding being ON-OFF.
A plurality of separately-excited inverters each including two switching elements to be controlled and a clock signal generation circuit for supplying clock signals having phases opposite to each other to the two switching elements, wherein each separately-excited inverter includes the clock signal generation circuit. Separately-excited inverter sharing the same clock signal.
【請求項3】 前記他励式インバータに1つのPWM信
号発生回路と2つのANDゲートを備え、前記他励式イ
ンバータの2つのスイッチング素子を、前記クロック信
号発生回路のクロック信号と前記PWM信号発生回路の
PWM信号とのアンド出力で制御するように接続された
請求項1記載の他励式インバータ。
3. The externally-excited inverter includes one PWM signal generation circuit and two AND gates, and two switching elements of the externally-excited inverter are connected to the clock signal of the clock signal generation circuit and the PWM signal generation circuit. 2. The self-excited inverter according to claim 1, wherein the inverter is connected so as to be controlled by an AND output with a PWM signal.
【請求項4】 前記各他励式インバータのそれぞれに1
つのPWM信号発生回路と2つのANDゲートを備え、
前記各他励式インバータの各スイッチング素子を、前記
クロック信号発生回路のクロック信号と前記PWM信号
発生回路のPWM信号とのアンド出力で制御するように
接続された請求項2記載の他励式インバータ。
4. Each of the separately-excited inverters has one
Comprising two PWM signal generation circuits and two AND gates,
3. The separately-excited inverter according to claim 2, wherein each of the switching elements of the separately-excited inverter is connected to be controlled by an AND output of a clock signal of the clock signal generation circuit and a PWM signal of the PWM signal generation circuit.
【請求項5】 前記インバータトランスの前記1次巻線
に供給される入力電源として、DC/DCコンバータの
出力電圧を用い、このDC/DCコンバータと前記クロ
ック信号発生回路の発振周波数とを同期させた請求項
1、2、3または4記載の他励式インバータ。
5. An output voltage of a DC / DC converter is used as an input power supplied to the primary winding of the inverter transformer, and the DC / DC converter is synchronized with an oscillation frequency of the clock signal generation circuit. 5. The separately-excited inverter according to claim 1, 2, 3, or 4.
【請求項6】 電源ONの後、前記のクロック信号発生
回路の出力発信が安定するまでのあいだ前記DC/DC
コンバータの出力を遅延させる遅延回路を備えた請求項
5記載の他励式インバータ。
6. The DC / DC converter until the output transmission of the clock signal generation circuit is stabilized after the power is turned on.
6. The separately-excited inverter according to claim 5, further comprising a delay circuit for delaying an output of the converter.
JP22458199A 1999-08-06 1999-08-06 Separately excited inverter for backlight of liquid crystal display Expired - Fee Related JP4058530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22458199A JP4058530B2 (en) 1999-08-06 1999-08-06 Separately excited inverter for backlight of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22458199A JP4058530B2 (en) 1999-08-06 1999-08-06 Separately excited inverter for backlight of liquid crystal display

Publications (3)

Publication Number Publication Date
JP2001052891A true JP2001052891A (en) 2001-02-23
JP2001052891A5 JP2001052891A5 (en) 2006-01-26
JP4058530B2 JP4058530B2 (en) 2008-03-12

Family

ID=16815987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22458199A Expired - Fee Related JP4058530B2 (en) 1999-08-06 1999-08-06 Separately excited inverter for backlight of liquid crystal display

Country Status (1)

Country Link
JP (1) JP4058530B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222489A (en) * 2002-12-25 2004-08-05 Rohm Co Ltd Parallel operating system of ac-dc converter and its controller ic
JP2006059608A (en) * 2004-08-18 2006-03-02 Lecip Corp Discharge lamp control device
KR100629925B1 (en) * 2004-09-14 2006-09-28 이광현 Control circuit for lamp
JP2008506245A (en) * 2004-07-12 2008-02-28 インターナショナル レクティファイアー コーポレイション Fluorescent ballast control IC
US7459865B2 (en) 2005-08-23 2008-12-02 Nec Lcd Technologies, Ltd. Cold cathode tube lighting device, tube current detecting circuit used in cold cathode tube lighting device, tube current controlling method and integrated circuit
JP2009277642A (en) * 2008-05-16 2009-11-26 Ampower Technology Co Ltd Lamp control system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222489A (en) * 2002-12-25 2004-08-05 Rohm Co Ltd Parallel operating system of ac-dc converter and its controller ic
JP4573520B2 (en) * 2002-12-25 2010-11-04 ローム株式会社 DC-AC converter parallel operation system and its controller IC
JP2008506245A (en) * 2004-07-12 2008-02-28 インターナショナル レクティファイアー コーポレイション Fluorescent ballast control IC
JP2006059608A (en) * 2004-08-18 2006-03-02 Lecip Corp Discharge lamp control device
KR100629925B1 (en) * 2004-09-14 2006-09-28 이광현 Control circuit for lamp
US7459865B2 (en) 2005-08-23 2008-12-02 Nec Lcd Technologies, Ltd. Cold cathode tube lighting device, tube current detecting circuit used in cold cathode tube lighting device, tube current controlling method and integrated circuit
JP2009277642A (en) * 2008-05-16 2009-11-26 Ampower Technology Co Ltd Lamp control system

Also Published As

Publication number Publication date
JP4058530B2 (en) 2008-03-12

Similar Documents

Publication Publication Date Title
USRE42182E1 (en) Back-light control circuit of multi-lamps liquid crystal display
US7187139B2 (en) Split phase inverters for CCFL backlight system
US7550928B2 (en) Driving circuit for multiple cold cathode fluorescent lamps backlight applications
KR100513318B1 (en) Back-light inverter for lcd panel of asynchronous pwm driving type
US7291991B2 (en) Matrix inverter for driving multiple discharge lamps
JP2002175891A (en) Multi-lamp type inverter for backlight
KR20100007997A (en) Ac power supply apparatus
US7619371B2 (en) Inverter for driving backlight devices in a large LCD panel
US6784867B1 (en) Voltage-fed push LLC resonant LCD backlighting inverter circuit
JP2001052891A (en) Separate excitation type inverter
KR100696409B1 (en) Discharge lamp lighting apparatus
JP4025300B2 (en) Controller and driving method of power supply circuit, electric circuit for supplying energy, and display device including the electric circuit
JP2006278180A (en) Cold-cathode tube lighting circuit
JP2005011681A (en) Cold-cathode tube driving device
JP2893870B2 (en) Dimmable fluorescent tube lighting system
JP2001126888A (en) Discharge lamp lighting fixture
JP3513583B2 (en) Discharge lamp lighting device for backlight
JP2000231998A (en) Power source circuit for lighting discharge tube
JP2004328951A (en) Inverter transformer
KR20050000656A (en) Apparatus and method for driving of lamp
KR20040058071A (en) Dielectric barrier discharge lamp lighting apparatus
JP2004342485A (en) Cold cathode tube lighting circuit
JP2000268986A (en) Discharge lamp lighting device
JP2009300613A (en) Liquid crystal backlight device
JP2005267941A (en) Inverter circuit system for display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070427

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees