JP2000354383A - Three level inverter - Google Patents
Three level inverterInfo
- Publication number
- JP2000354383A JP2000354383A JP11161674A JP16167499A JP2000354383A JP 2000354383 A JP2000354383 A JP 2000354383A JP 11161674 A JP11161674 A JP 11161674A JP 16167499 A JP16167499 A JP 16167499A JP 2000354383 A JP2000354383 A JP 2000354383A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching elements
- level
- switching
- level inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、入力された３レベ
ルの直流電圧をスイッチングにより交流電圧に変換する
３レベルインバータの改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a three-level inverter for converting an input three-level DC voltage into an AC voltage by switching.
【０００２】[0002]
【従来の技術】図７は、従来の３レベルインバータの１
相分の構成を示したブロック図である。この３レベルイ
ンバータは、Ｐ，Ｃ，Ｎの各直流電圧が与えられるケー
ブルＰＣ，ＣＣ，ＮＣと、ケーブルＰＣに正極が、ケー
ブルＣＣに負極がそれぞれ接続された平滑コンデンサＣ
Ｐ１と、ケーブルＣＣに正極が、ケーブルＮＣに負極が
それぞれ接続された平滑コンデンサＣＮ１と、ケーブル
ＰＣ，ＮＣ間に直列接続された放電抵抗ＤＩＳＲ及び放
電用スイッチＤＩＳＳと、ケーブルＰＣ，ＮＣ間に直列
接続されたスイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４と
を備えている。2. Description of the Related Art FIG. 7 shows a conventional three-level inverter.
FIG. 3 is a block diagram showing a configuration of a phase component. The three-level inverter includes cables PC, CC, and NC to which P, C, and N DC voltages are applied, and a smoothing capacitor C having a positive terminal connected to the cable PC and a negative terminal connected to the cable CC.
P1, a smoothing capacitor CN1 having a positive pole connected to the cable CC and a negative pole connected to the cable NC, a discharge resistor DISR and a discharge switch DISS connected in series between the cables PC and NC, and a series connection between the cables PC and NC. And switching elements V1, V2, V3, and V4 connected thereto.
【０００３】この３レベルインバータは、また、スイッ
チング素子Ｖ１，Ｖ２間にカソードが、ケーブルＣＣに
アノードが接続された中間電圧クランプダイオードＤＰ
１と、スイッチング素子Ｖ３，Ｖ４間にアノードが、ケ
ーブルＣＣにカソードが接続された中間電圧クランプダ
イオードＤＮ１と、ケーブルＰＣに流れる電流を検出す
る電流センサＣＴ１と、ケーブルＮＣに流れる電流を検
出する電流センサＣＴ２と、スイッチング素子Ｖ２，Ｖ
３間に設けられた出力端子Ｏから１相分の交流電圧を出
力すべく、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４を
オン／オフ制御し、電流センサＣＴ１，ＣＴ２が短絡電
流を検出したときは、スイッチング素子Ｖ１，Ｖ２，Ｖ
３，Ｖ４をオフにする制御部１とを備えている。スイッ
チング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４及び中間電圧クラン
プダイオードＤＰ１，ＤＮ１は各相毎に備えている。This three-level inverter has an intermediate voltage clamp diode DP having a cathode connected between switching elements V1 and V2 and an anode connected to cable CC.
1, an intermediate voltage clamp diode DN1 having an anode connected between the switching elements V3 and V4, a cathode connected to the cable CC, a current sensor CT1 for detecting a current flowing in the cable PC, and a current for detecting a current flowing in the cable NC. Sensor CT2 and switching elements V2, V
When the switching elements V1, V2, V3, and V4 are turned on / off so as to output an AC voltage for one phase from the output terminal O provided between the three terminals, when the current sensors CT1 and CT2 detect a short-circuit current, , Switching elements V1, V2, V
3, a control unit 1 for turning off V4. The switching elements V1, V2, V3, V4 and the intermediate voltage clamp diodes DP1, DN1 are provided for each phase.
【０００４】このような構成の３レベルインバータの１
相分は、制御部１のオン／オフ制御により、スイッチン
グ素子Ｖ１，Ｖ２，Ｖ３，Ｖ４は、例えば図８に示すよ
うなスイッチングパターンでスイッチングを行う。即
ち、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４の内、必
ず２つがオン、残りがオフとなる。しかし、制御不調又
はミス・ゲートによって、同時に３つ以上のスイッチン
グ素子がオンになったとき、図６（ａ）（ｂ）（ｃ）の
矢符に示すような短絡電流が流れる。電流センサＣＴ
１，ＣＴ２が、このような短絡電流を検出したときは、
制御部１が、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４
をオフにし保護を行う。One of the three-level inverters having such a configuration is described below.
The switching elements V1, V2, V3, and V4 perform switching in a switching pattern such as that shown in FIG. That is, two of the switching elements V1, V2, V3, and V4 are always on and the rest are off. However, when three or more switching elements are turned on at the same time due to a control failure or a mis-gate, a short-circuit current flows as indicated by arrows in FIGS. 6A, 6B, and 6C. Current sensor CT
1, when CT2 detects such a short-circuit current,
The control unit 1 controls the switching elements V1, V2, V3, V4
Turn off the protection.
【０００５】[0005]
【発明が解決しようとする課題】ところで、平滑コンデ
ンサＣＰ１，ＣＮ１及びスイッチング素子Ｖ１，Ｖ２，
Ｖ３，Ｖ４間のインダクタンスが大きいと、スイッチン
グ素子Ｖ１，Ｖ２，Ｖ３，Ｖ４のターン・オフ時のサー
ジ電圧が過大となり、素子破損にいたったり、スイッチ
ングロスが増加して変換効率が悪くなる場合がある。そ
の為、平滑コンデンサＣＰ１，ＣＮ１及びスイッチング
素子Ｖ１，Ｖ２，Ｖ３，Ｖ４間を可能な限り短くした
り、ケーブルＰＣ，ＣＣ，ＮＣを積層するなどにより、
インダクタンスが減少するように、回路を構成してお
り、電流センサＣＴ１，ＣＴ２を取り付けるのが困難に
なっている。The smoothing capacitors CP1, CN1 and the switching elements V1, V2,
If the inductance between V3 and V4 is large, the surge voltage when the switching elements V1, V2, V3, and V4 are turned off becomes excessive, which may result in damage to the elements or increase the switching loss and deteriorate the conversion efficiency. is there. Therefore, the distance between the smoothing capacitors CP1 and CN1 and the switching elements V1, V2, V3, and V4 is made as short as possible, and the cables PC, CC, and NC are laminated.
The circuit is configured so that the inductance is reduced, and it is difficult to attach the current sensors CT1 and CT2.
【０００６】また、平滑コンデンサＣＰ１，ＣＮ１のリ
ップル電流が常に流れている為、電流センサＣＴ１，Ｃ
Ｔ２が過熱し易い等の発熱の問題もある。また、スイッ
チング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４として、ＩＧＢＴ
（Insulated Gate Bipolar Transistor ）素子を使用し
た場合、短絡電流発生後、約１０μｓｅｃ以内にゲート
遮断を行わないと、素子を保護することが出来ない。そ
の為、短絡電流は１０μｓｅｃ以内に検出する必要があ
るが、電流センサには、通常、電流応答（ｄｉ／ｄｔ）
に制限があり、過大な短絡電流を高速に検出処理出来な
い場合がある。Further, since the ripple current of the smoothing capacitors CP1 and CN1 is always flowing, the current sensors CT1 and C1
There is also a problem of heat generation such as T2 easily overheating. IGBTs are used as switching elements V1, V2, V3, and V4.
(Insulated Gate Bipolar Transistor) When an element is used, the element cannot be protected unless the gate is cut off within about 10 μsec after the occurrence of a short-circuit current. Therefore, it is necessary to detect the short-circuit current within 10 μsec, but the current sensor usually has a current response (di / dt).
There is a case where an excessive short-circuit current cannot be detected at high speed in some cases.
【０００７】また、３レベルインバータは、一般的にそ
の制御原理により、入力の中間電圧（Ｃ電圧）が変動す
る（入力のＰ−Ｃ間電圧とＣ−Ｎ間電圧とに偏差が生じ
る）こと、また、スイッチング素子Ｖ１，Ｖ２，Ｖ３，
Ｖ４の内、必ず２つがオフしている為、この２つで入力
のＰ−Ｎ間電圧を分担することになるが、その電圧分担
が不平衡になることが問題となる。In general, a three-level inverter fluctuates the input intermediate voltage (C voltage) due to its control principle (a deviation occurs between the input PC voltage and the CN voltage). , And switching elements V1, V2, V3,
Since two of the V4 are always off, the two share the input PN voltage, but there is a problem that the voltage sharing becomes unbalanced.
【０００８】尚、以上と類似の問題を解決する為の技術
が、特開平９−１８２４６１号公報、特開平５−１７６
５５６号公報、特開平７−１９４１３７号公報及び特開
平６−３２７２６２号公報等に開示されている。本発明
は、上述したような事情に鑑みてなされたものであり、
第１発明では、短絡電流を高速に検出してスイッチング
素子を保護出来ると共に、３レベルインバータ特有の問
題である中間電圧の変動抑制が可能な３レベルインバー
タを提供することを目的とする。Incidentally, techniques for solving similar problems as described above are disclosed in JP-A-9-182461 and JP-A-5-176.
No. 556, JP-A-7-194137 and JP-A-6-327262. The present invention has been made in view of the circumstances described above,
SUMMARY OF THE INVENTION It is an object of the first invention to provide a three-level inverter capable of protecting a switching element by detecting a short-circuit current at a high speed and suppressing fluctuation of an intermediate voltage which is a problem peculiar to a three-level inverter.
【０００９】第２発明では、短絡電流を高速に検出して
スイッチング素子を保護出来ると共に、３レベルインバ
ータ特有の問題であるオフ期間中の２つのスイッチング
素子の電圧分担の不平衡抑制が可能な３レベルインバー
タを提供することを目的とする。第３発明では、短絡電
流を高速に検出してスイッチング素子を保護出来ると共
に、３レベルインバータ特有の問題である中間電圧の変
動抑制が可能な３相の３レベルインバータを提供するこ
とを目的とする。第４発明では、短絡電流を高速に検出
してスイッチング素子を保護出来ると共に、３レベルイ
ンバータ特有の問題であるオフ期間中の２つのスイッチ
ング素子の電圧分担の不平衡抑制が可能な３相の３レベ
ルインバータを提供することを目的とする。According to the second aspect of the invention, the switching element can be protected by detecting the short-circuit current at high speed, and the unbalance of the voltage sharing of the two switching elements during the off period, which is a problem peculiar to the three-level inverter, can be suppressed. It is intended to provide a level inverter. A third aspect of the present invention is to provide a three-phase three-level inverter capable of protecting a switching element by detecting a short-circuit current at a high speed and suppressing fluctuation of an intermediate voltage which is a problem peculiar to the three-level inverter. . According to the fourth aspect of the invention, the short-circuit current can be detected at high speed to protect the switching element, and the three-phase three-phase inverter capable of suppressing the unbalance of the voltage sharing of the two switching elements during the off period, which is a problem unique to the three-level inverter. It is intended to provide a level inverter.
【００１０】[0010]
【課題を解決するための手段】第１発明に係る３レベル
インバータは、入力された３レベルの直流電圧を平滑す
る複数の平滑コンデンサと、該複数の平滑コンデンサに
それぞれ並列接続された複数の分圧回路と、該複数の分
圧回路がそれぞれ分圧した電圧と所定電圧との高低をそ
れぞれ比較する複数の比較器と、該複数の比較器の比較
結果の少なくとも１つが、分圧した電圧の方が低いとき
に、交流電圧を作成する為に前記３レベルの直流電圧を
それぞれスイッチングする全てのスイッチング素子をオ
フにする制御手段とを備えることを特徴とする。A three-level inverter according to a first aspect of the present invention includes a plurality of smoothing capacitors for smoothing an input three-level DC voltage, and a plurality of parallel capacitors respectively connected to the plurality of smoothing capacitors. A voltage circuit, a plurality of comparators respectively comparing the levels of the voltage divided by the plurality of voltage divider circuits and the predetermined voltage, and at least one of the comparison results of the plurality of comparators is a voltage divided voltage. Control means for turning off all the switching elements that respectively switch the three levels of DC voltage to generate an AC voltage when the voltage is lower.
【００１１】第２発明に係る３レベルインバータは、交
流電圧を作成する為に、入力された３レベルの直流電圧
をそれぞれスイッチングする複数のスイッチング素子
と、該複数のスイッチング素子にそれぞれ並列接続され
た複数の分圧回路と、該複数の分圧回路がそれぞれ分圧
した電圧と所定電圧との高低をそれぞれ比較する複数の
比較器と、該比較器の比較結果が、分圧した電圧の方が
高いときに、当該スイッチング素子がオンであるか否か
を判定するそれぞれの判定回路と、該判定回路の少なく
とも１つがオンであると判定したときに、前記複数のス
イッチング素子をオフにする制御手段とを備えることを
特徴とする。A three-level inverter according to a second aspect of the present invention includes a plurality of switching elements for respectively switching input three-level DC voltages in order to generate an AC voltage, and a plurality of switching elements respectively connected in parallel to the plurality of switching elements. A plurality of voltage divider circuits, a plurality of comparators each comparing the level of a voltage divided by the plurality of voltage divider circuits with a predetermined voltage, and a comparison result of the comparator, the divided voltage is better. A determination circuit for determining whether or not the switching element is on when it is high, and control means for turning off the plurality of switching elements when it is determined that at least one of the determination circuits is on And characterized in that:
【００１２】第３発明に係る３レベルインバータは、入
力された３レベルの直流電圧を平滑する複数の平滑コン
デンサと、該複数の平滑コンデンサにそれぞれ並列接続
された複数の分圧回路と、該複数の分圧回路がそれぞれ
分圧した電圧と所定電圧との高低をそれぞれ比較する複
数の比較器と、該複数の比較器の比較結果の少なくとも
１つが、分圧した電圧の方が低いときに、３相交流電圧
を作成する為に前記３レベルの直流電圧をそれぞれスイ
ッチングする全てのスイッチング素子をオフにする制御
手段とを備えることを特徴とする。A three-level inverter according to a third aspect of the present invention includes a plurality of smoothing capacitors for smoothing an input three-level DC voltage, a plurality of voltage dividing circuits respectively connected in parallel to the plurality of smoothing capacitors, A plurality of comparators, each of which compares the level of the divided voltage with a predetermined voltage, and at least one of the comparison results of the plurality of comparators, when the divided voltage is lower, Control means for turning off all the switching elements for switching the three-level DC voltage to generate the three-phase AC voltage.
【００１３】第４発明に係る３レベルインバータは、３
相交流電圧を作成する為に、入力された３レベルの直流
電圧をそれぞれスイッチングする各相毎の複数のスイッ
チング素子と、該複数のスイッチング素子にそれぞれ並
列接続された複数の分圧回路と、該複数の分圧回路がそ
れぞれ分圧した電圧と所定電圧との高低をそれぞれ比較
する複数の比較器と、該比較器の比較結果が、分圧した
電圧の方が高いときに、当該スイッチング素子がオンで
あるか否かを判定するそれぞれの判定回路と、該判定回
路の少なくとも１つがオンであると判定したときに、当
該相の全てのスイッチング素子をオフにする制御手段と
を備えることを特徴とする。The three-level inverter according to the fourth invention has three
A plurality of switching elements for each phase for switching the input three-level DC voltage, a plurality of voltage dividing circuits respectively connected in parallel to the plurality of switching elements, and A plurality of comparators each comparing the level of the voltage divided by the plurality of voltage divider circuits with a predetermined voltage, and a comparison result of the comparator, when the divided voltage is higher, the switching element is A determination circuit for determining whether or not the switch is on; and control means for turning off all switching elements of the phase when at least one of the determination circuits is determined to be on. And
【００１４】[0014]
【発明の実施の形態】以下に、本発明を、その実施の形
態を示す図面に基づき説明する。 実施の形態１．図１は、本発明に係る３レベルインバー
タの実施の形態１の１相分の構成を示すブロック図であ
る。この３レベルインバータは、Ｐ，Ｃ，Ｎの各直流電
圧が与えられるケーブルＰＣ，ＣＣ，ＮＣと、ケーブル
ＰＣに正極が、ケーブルＣＣに負極がそれぞれ接続され
た平滑コンデンサＣＰ１と、ケーブルＣＣに正極が、ケ
ーブルＮＣに負極がそれぞれ接続された平滑コンデンサ
ＣＮ１と、平滑コンデンサＣＰ１に並列接続され、抵抗
ＲＰ１，ＲＰ２からなる分圧回路と、平滑コンデンサＣ
Ｎ１に並列接続され、抵抗ＲＮ１，ＲＮ２からなる分圧
回路とを備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings showing an embodiment. Embodiment 1 FIG. FIG. 1 is a block diagram showing a configuration for one phase of a first embodiment of a three-level inverter according to the present invention. The three-level inverter includes cables PC, CC, and NC to which P, C, and N DC voltages are applied, a smoothing capacitor CP1 having a positive pole connected to the cable PC, a negative pole connected to the cable CC, and a positive pole connected to the cable CC. Are connected in parallel to the smoothing capacitor CP1, the voltage dividing circuit including the resistors RP1 and RP2, and the smoothing capacitor C1.
A voltage dividing circuit connected in parallel with N1 and including resistors RN1 and RN2.
【００１５】この３レベルインバータは、また、抵抗Ｒ
Ｐ２の両端電圧（分圧した電圧）と所定電圧との高低を
比較する比較器ＣＭＰ１と、抵抗ＲＮ１の両端電圧と所
定電圧との高低を比較する比較器ＣＭＮ１と、ケーブル
ＰＣ，ＮＣ間に直列接続されたスイッチング素子Ｖ１，
Ｖ２，Ｖ３，Ｖ４と、スイッチング素子Ｖ１，Ｖ２間に
カソードが、ケーブルＣＣにアノードが接続された中間
電圧クランプダイオードＤＰ１と、スイッチング素子Ｖ
３，Ｖ４間にアノードが、ケーブルＣＣにカソードが接
続された中間電圧クランプダイオードＤＮ１とを備えて
いる。This three-level inverter has a resistor R
A comparator CMP1 for comparing the level between the voltage (divided voltage) across P2 and a predetermined voltage, a comparator CMN1 for comparing the level between the voltage between both ends of the resistor RN1 and a predetermined voltage, and a series between the cables PC and NC. The connected switching elements V1,
V2, V3, V4, an intermediate voltage clamp diode DP1 having a cathode connected between the switching elements V1 and V2, an anode connected to the cable CC, and a switching element V2.
3, an intermediate voltage clamp diode DN1 having an anode connected between V4 and a cathode connected to the cable CC.
【００１６】この３レベルインバータは、また、スイッ
チング素子Ｖ２，Ｖ３間に設けられた出力端子Ｏから１
相分の交流電圧を出力すべく、スイッチング素子Ｖ１，
Ｖ２，Ｖ３，Ｖ４をオン／オフ制御し、比較器ＣＭＰ
１，ＣＭＮ１の比較結果の少なくとも一つが、両端電圧
の方が低いときは、スイッチング素子Ｖ１，Ｖ２，Ｖ
３，Ｖ４をオフにする制御部１ａとを備えている。スイ
ッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４及び中間電圧クラ
ンプダイオードＤＰ１，ＤＮ１は３相の各相毎に備えて
いる。This three-level inverter is connected to an output terminal O provided between switching elements V2 and V3.
The switching elements V1,
V2, V3, and V4 are on / off controlled, and the comparator CMP
1, at least one of the comparison results of CMN1 indicates that the switching element V1, V2, V
3, a control unit 1a for turning off V4. The switching elements V1, V2, V3, V4 and the intermediate voltage clamp diodes DP1, DN1 are provided for each of the three phases.
【００１７】図２は、比較器ＣＭＰ１，ＣＭＮ１の構成
例を示すブロック図である。比較器２（ＣＭＰ１，ＣＭ
Ｎ１）は、所定の電圧設定値ＶPNと分圧抵抗ＲＰ２，Ｒ
Ｎ１からの電圧帰還値（分圧した電圧）とを比較し、電
圧帰還値が電圧設定値ＶPNより低くなったときに、スイ
ッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフにする為の
信号を、制御部１ａへ出力する。FIG. 2 is a block diagram showing a configuration example of the comparators CMP1 and CMN1. Comparator 2 (CMP1, CM
N1) is predetermined voltage setting value V PN voltage dividing resistors RP2, R
Voltage feedback value from N1 compares the (divided voltage) and, when the voltage feedback value becomes lower than the voltage setting value V PN, a signal for turning off the switching elements V1, V2, V3, V4 , To the control unit 1a.
【００１８】このような構成の３レベルインバータの１
相分は、制御部１ａのオン／オフ制御により、スイッチ
ング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４は、例えば図８に示す
ようなスイッチングパターンでスイッチングを行う。即
ち、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４の内、必
ず２つがオン、残りがオフとなる。One of the three-level inverters having such a configuration is described below.
The switching elements V1, V2, V3, and V4 perform switching in a switching pattern as shown in FIG. 8, for example, by the on / off control of the control unit 1a. That is, two of the switching elements V1, V2, V3, and V4 are always on and the rest are off.
【００１９】制御不調又はミス・ゲートによって、例え
ば、図６（ａ）の矢符に示すように、平滑コンデンサＣ
Ｐ１の正極→スイッチング素子Ｖ１，Ｖ２，Ｖ３→ダイ
オードＤＮ１→平滑コンデンサＣＰ１の負極の経路で短
絡電流が流れたとき、平滑コンデンサＣＰ１の両端電圧
が急激に低下する為、分圧抵抗ＲＰ２の帰還値（分圧し
た電圧）が電圧設定値ＶPNよりも低くなる。その為、比
較器ＣＭＰ１は、スイッチング素子Ｖ１，Ｖ２，Ｖ３，
Ｖ４をオフにする為の信号を、制御部１ａへ出力し、制
御部１ａは、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４
をオフにする。Due to a control malfunction or a mis-gate, for example, as shown by the arrow in FIG.
When a short-circuit current flows through the path of the positive electrode of P1, the switching elements V1, V2, V3, the diode DN1, and the negative electrode of the smoothing capacitor CP1, the voltage across the smoothing capacitor CP1 sharply drops. (Divided voltage) becomes lower than the voltage set value VPN . Therefore, the comparator CMP1 includes the switching elements V1, V2, V3,
A signal for turning off V4 is output to the control unit 1a, and the control unit 1a outputs the switching elements V1, V2, V3, and V4.
Turn off.
【００２０】例えば、図６（ｂ）の矢符に示すように、
平滑コンデンサＣＮ１の正極→ダイオードＤＰ１→スイ
ッチング素子Ｖ２，Ｖ３，Ｖ４→平滑コンデンサＣＮ１
の負極の経路で短絡電流が流れたとき、平滑コンデンサ
ＣＮ１の両端電圧が急激に低下する為、分圧抵抗ＲＮ１
の帰還値（分圧した電圧）が電圧設定値ＶPNよりも低く
なる。その為、比較器ＣＭＮ１は、スイッチング素子Ｖ
１，Ｖ２，Ｖ３，Ｖ４をオフにする為の信号を、制御部
１ａへ出力し、制御部１ａは、スイッチング素子Ｖ１，
Ｖ２，Ｖ３，Ｖ４をオフにする。For example, as shown by the arrow in FIG.
Positive electrode of smoothing capacitor CN1 → diode DP1 → switching elements V2, V3, V4 → smoothing capacitor CN1
When a short-circuit current flows through the negative electrode path, the voltage across the smoothing capacitor CN1 drops sharply.
Feedback value (divided voltage) becomes lower than the voltage set value VPN . Therefore, the comparator CMN1 has the switching element V
1, a signal for turning off V2, V3, and V4 is output to the control unit 1a.
V2, V3 and V4 are turned off.
【００２１】例えば、図６（ｃ）の矢符に示すように、
平滑コンデンサＣＰ１の正極→スイッチング素子Ｖ１，
Ｖ２，Ｖ３，Ｖ４→平滑コンデンサＣＮ１の負極の経路
で短絡電流が流れたとき、平滑コンデンサＣＰ１，ＣＮ
１の両端電圧が急激に低下する為、分圧抵抗ＲＰ２，Ｒ
Ｎ１の帰還値（分圧した電圧）がそれぞれ電圧設定値Ｖ
PNよりも低くなる。その為、比較器ＣＭＰ１，ＣＭＮ１
は、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフに
する為の信号を、制御部１ａへ出力し、制御部１ａは、
スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフにす
る。For example, as shown by an arrow in FIG.
Positive electrode of smoothing capacitor CP1 → switching element V1,
V2, V3, V4 → When a short-circuit current flows through the path of the negative electrode of the smoothing capacitor CN1, the smoothing capacitors CP1, CN
1 rapidly drops, the voltage dividing resistors RP2 and R
The feedback value of N1 (the divided voltage) is the voltage set value V
Lower than PN . Therefore, the comparators CMP1 and CMN1
Outputs a signal for turning off the switching elements V1, V2, V3, V4 to the control unit 1a, and the control unit 1a
The switching elements V1, V2, V3, and V4 are turned off.
【００２２】尚、分圧抵抗ＲＰ１，ＲＰ２，ＲＮ１，Ｒ
Ｎ２は、ケーブルＰＣ，ＣＣ間の直流電圧及びケーブル
ＣＣ，ＮＣ間の直流電圧をそれぞれ安定させ、中間電圧
の変動を抑制する。また、分圧抵抗ＲＰ１，ＲＰ２，Ｒ
Ｎ１，ＲＮ２は、各抵抗値を小さくし、各抵抗値での消
費電力を十分に取れば、平滑コンデンサＣＰ１，ＣＮ１
の放電用抵抗としても使用出来るので、放電回路を別に
設ける必要がない。スイッチング素子Ｖ１，Ｖ２，Ｖ
３，Ｖ４及び中間電圧クランプダイオードＤＰ１，ＤＮ
１の動作は３相の各相共に同様である（但し、位相は互
いに１２０°異なる）。以上により、短絡電流を高速に
検出してスイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４を保
護出来ると共に、中間電圧の変動抑制が可能となる。The voltage dividing resistors RP1, RP2, RN1, R
N2 stabilizes the DC voltage between the cables PC and CC and the DC voltage between the cables CC and NC, respectively, and suppresses the fluctuation of the intermediate voltage. Further, the voltage dividing resistors RP1, RP2, R
N1 and RN2 reduce the respective resistance values, and if the power consumption at each resistance value is sufficient, the smoothing capacitors CP1 and CN1
, It is not necessary to provide a separate discharge circuit. Switching elements V1, V2, V
3, V4 and intermediate voltage clamp diodes DP1, DN
The operation 1 is the same for each of the three phases (however, the phases are different from each other by 120 °). As described above, the switching elements V1, V2, V3, and V4 can be protected by detecting the short-circuit current at high speed, and the fluctuation of the intermediate voltage can be suppressed.
【００２３】実施の形態２．図３は、本発明に係る３レ
ベルインバータの実施の形態２の１相分の構成を示すブ
ロック図である。この３レベルインバータは、Ｐ，Ｃ，
Ｎの各直流電圧が与えられるケーブルＰＣ，ＣＣ，ＮＣ
と、ケーブルＰＣに正極が、ケーブルＣＣに負極がそれ
ぞれ接続された平滑コンデンサＣＰ１と、ケーブルＣＣ
に正極が、ケーブルＮＣに負極がそれぞれ接続された平
滑コンデンサＣＮ１とを備えている。Embodiment 2 FIG. FIG. 3 is a block diagram showing a configuration for one phase of a three-level inverter according to a second embodiment of the present invention. This three-level inverter has P, C,
Cables PC, CC, NC to which each DC voltage of N is applied
And a smoothing capacitor CP1 in which a positive electrode is connected to the cable PC and a negative electrode is connected to the cable CC.
And a smoothing capacitor CN1 having a negative electrode connected to the cable NC.
【００２４】この３レベルインバータは、また、ケーブ
ルＰＣ，ＮＣ間に直列接続されたスイッチング素子Ｖ
１，Ｖ２，Ｖ３，Ｖ４と、スイッチング素子Ｖ１，Ｖ２
間にカソードが、ケーブルＣＣにアノードが接続された
中間電圧クランプダイオードＤＰ１と、スイッチング素
子Ｖ３，Ｖ４間にアノードが、ケーブルＣＣにカソード
が接続された中間電圧クランプダイオードＤＮ１と、ス
イッチング素子Ｖ１に並列接続され、抵抗ＲＶ１１，Ｒ
Ｖ１２からなる分圧回路と、スイッチング素子Ｖ２に並
列接続され、抵抗ＲＶ２１，ＲＶ２２からなる分圧回路
と、スイッチング素子Ｖ３に並列接続され、抵抗ＲＶ３
１，ＲＶ３２からなる分圧回路と、スイッチング素子Ｖ
４に並列接続され、抵抗ＲＶ４１，ＲＶ４２からなる分
圧回路とを備えている。This three-level inverter also includes a switching element V connected in series between cables PC and NC.
1, V2, V3, V4 and switching elements V1, V2
An intermediate voltage clamp diode DP1 having an anode connected to the cable CC, an intermediate voltage clamp diode DN1 having a cathode connected to the cable CC, and an switching element V3 between the switching elements V3 and V4. Connected, resistors RV11, RV
V12, a voltage dividing circuit connected in parallel to the switching element V2, resistors RV21 and RV22, and a voltage dividing circuit connected in parallel to the switching element V3, and a resistor RV3.
1, a voltage dividing circuit composed of RV32 and a switching element V
4 and a voltage dividing circuit composed of resistors RV41 and RV42.
【００２５】この３レベルインバータは、また、抵抗Ｒ
Ｖ１２の両端電圧（分圧した電圧）と所定電圧との高低
を比較し、所定の判定を行う判定回路ＣＭＶ１と、抵抗
ＲＶ２２の両端電圧と所定電圧との高低を比較し、所定
の判定を行う判定回路ＣＭＶ２と、抵抗ＲＶ３２の両端
電圧と所定電圧との高低を比較し、所定の判定を行う判
定回路ＣＭＶ３と、抵抗ＲＶ４２の両端電圧と所定電圧
との高低を比較し、所定の判定を行う判定回路ＣＭＶ４
とを備えている。This three-level inverter also includes a resistor R
A determination circuit CMV1 that compares a voltage between both ends (divided voltage) of V12 and a predetermined voltage and performs a predetermined determination, and compares a level between the voltage between both ends of the resistor RV22 and a predetermined voltage to perform a predetermined determination. The judgment circuit CMV2 compares the voltage between both ends of the resistor RV32 with a predetermined voltage to make a predetermined judgment, and the judgment circuit CMV3 compares the voltage between both ends of the resistor RV42 and the predetermined voltage to make a predetermined judgment. Judgment circuit CMV4
And
【００２６】この３レベルインバータは、また、スイッ
チング素子Ｖ２，Ｖ３間に設けられた出力端子Ｏから１
相分の交流電圧を出力すべく、スイッチング素子Ｖ１，
Ｖ２，Ｖ３，Ｖ４をオン／オフ制御し、判定回路ＣＭＶ
１〜ＣＭＶ４の少なくとも１つが所定の判定結果を出力
したときは、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４
をオフにする制御部１ｂとを備えている。スイッチング
素子Ｖ１，Ｖ２，Ｖ３，Ｖ４、抵抗ＲＶ１１，ＲＶ１
２，ＲＶ２１，ＲＶ２２，ＲＶ３１，ＲＶ３２，ＲＶ４
１，ＲＶ４２、判定回路ＣＭＶ１〜ＣＭＶ４及び中間電
圧クランプダイオードＤＰ１，ＤＮ１は３相の各相毎に
備えている。This three-level inverter is connected to an output terminal O provided between switching elements V2 and V3.
The switching elements V1,
V2, V3, and V4 are turned on / off, and a determination circuit CMV
When at least one of 1 to CMV4 outputs a predetermined determination result, the switching elements V1, V2, V3, V4
And a control unit 1b for turning off. Switching elements V1, V2, V3, V4, resistors RV11, RV1
2, RV21, RV22, RV31, RV32, RV4
1, RV42, determination circuits CMV1 to CMV4, and intermediate voltage clamp diodes DP1 and DN1 are provided for each of the three phases.
【００２７】図４は、判定回路ＣＭＶ１〜ＣＭＶ４の構
成例を示すブロック図である。判定回路ＣＭＶ１〜ＣＭ
Ｖ４は、所定の電圧設定値ＶV と分圧抵抗ＲＶ１２，Ｒ
Ｖ２２，ＲＶ３２，ＲＶ４２からの電圧帰還値（分圧し
た電圧）とを比較し、電圧帰還値が電圧設定値ＶV より
高くなったときにオン信号を出力する比較器３と、比較
器３からオン信号が入力され、また、制御部１ｂから与
えられた当該スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４
のオン／オフ制御信号がオン信号であるときに、スイッ
チング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフにする為の信
号を、制御部１ｂへ出力するＡＮＤゲート４を備えてい
る。FIG. 4 is a block diagram showing a configuration example of the determination circuits CMV1 to CMV4. Judgment circuits CMV1 to CM
V4 is a predetermined voltage set value VV and voltage dividing resistors RV12, RV12.
V22, RV32, compares the voltage feedback value from RV42 (divided voltage), a comparator 3 which outputs an ON signal when a voltage feedback value is higher than the voltage setting value V V, the comparator 3 An ON signal is input, and the switching elements V1, V2, V3, V4
When the ON / OFF control signal is an ON signal, the AND gate 4 outputs a signal for turning off the switching elements V1, V2, V3, and V4 to the control unit 1b.
【００２８】このような構成の３レベルインバータの１
相分は、制御部１ｂのオン／オフ制御により、スイッチ
ング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４は、例えば図８に示す
ようなスイッチングパターンでスイッチングを行う。即
ち、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４の内、必
ず２つがオン、残りがオフとなる。One of the three-level inverters having such a configuration is described below.
The switching elements V1, V2, V3, and V4 perform switching in a switching pattern as shown in FIG. 8, for example, by the on / off control of the control unit 1b. That is, two of the switching elements V1, V2, V3, and V4 are always on and the rest are off.
【００２９】制御不調又はミス・ゲートによって、例え
ば、図６（ａ）の矢符に示すように、平滑コンデンサＣ
Ｐ１の正極→スイッチング素子Ｖ１，Ｖ２，Ｖ３→ダイ
オードＤＮ１→平滑コンデンサＣＰ１の負極の経路で短
絡電流が流れたとき、例えば、スイッチング素子Ｖ１が
一番最後にオンしたとすると、スイッチング素子Ｖ１の
両端電圧が上昇する為、分圧抵抗ＲＶ１２の帰還値（分
圧した電圧）が電圧設定値ＶV よりも高くなる。その
為、判定回路ＣＭＶ１は、比較器３からオン信号が入力
され、また、制御部１ｂからオン信号が与えられたと判
定し、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフ
にする為の信号を、制御部１ｂへ出力する。制御部１ｂ
はスイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフにす
る。Due to a control malfunction or a mis-gate, for example, as shown by the arrow in FIG.
If a short-circuit current flows through the path of the positive electrode of P1, the switching elements V1, V2, V3, the diode DN1, and the negative electrode of the smoothing capacitor CP1, for example, if the switching element V1 is turned on last, both ends of the switching element V1 since the voltage is increased, the feedback value of the voltage dividing resistors RV12 (divided voltage) is higher than the voltage setting value V V. Therefore, the determination circuit CMV1 determines that the ON signal is input from the comparator 3 and that the ON signal is given from the control unit 1b, and outputs a signal for turning off the switching elements V1, V2, V3, and V4. , To the control unit 1b. Control unit 1b
Turns off the switching elements V1, V2, V3, V4.
【００３０】例えば、図６（ｂ）の矢符に示すように、
平滑コンデンサＣＮ１の正極→ダイオードＤＰ１→スイ
ッチング素子Ｖ２，Ｖ３，Ｖ４→平滑コンデンサＣＮ１
の負極の経路で短絡電流が流れたとき、判定回路ＣＭＶ
２〜ＣＭＶ４の少なくとも１つが上述したように判定
し、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフに
する為の信号を、制御部１ｂへ出力する。制御部１ｂは
スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフにす
る。For example, as shown by the arrow in FIG.
Positive electrode of smoothing capacitor CN1 → diode DP1 → switching elements V2, V3, V4 → smoothing capacitor CN1
When a short-circuit current flows through the path of the negative electrode of
At least one of 2 to CMV4 determines as described above, and outputs a signal for turning off the switching elements V1, V2, V3, and V4 to the control unit 1b. The control unit 1b turns off the switching elements V1, V2, V3, and V4.
【００３１】例えば、図６（ｃ）の矢符に示すように、
平滑コンデンサＣＰ１の正極→スイッチング素子Ｖ１，
Ｖ２，Ｖ３，Ｖ４→平滑コンデンサＣＮ１の負極の経路
で短絡電流が流れたとき、判定回路ＣＭＶ１〜ＣＭＶ４
の少なくとも１つが上述したように判定し、スイッチン
グ素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフにする為の信号
を、制御部１ｂへ出力する。制御部１ｂはスイッチング
素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフにする。For example, as shown by the arrow in FIG.
Positive electrode of smoothing capacitor CP1 → switching element V1,
V2, V3, V4 → When a short-circuit current flows through the negative path of the smoothing capacitor CN1, the judgment circuits CMV1 to CMV4
Determines as described above, and outputs a signal for turning off the switching elements V1, V2, V3, and V4 to the control unit 1b. The control unit 1b turns off the switching elements V1, V2, V3, and V4.
【００３２】尚、分圧抵抗ＲＶ１１，ＲＶ１２，ＲＶ２
１，ＲＶ２２，ＲＶ３１，ＲＶ３２，ＲＶ４１，ＲＶ４
２は、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４の内、
オフしている２つのスイッチング素子の、ケーブルＰＣ
−ＮＣ間電圧の電圧分担の不平衡を抑制する。また、分
圧抵抗ＲＶ１１，ＲＶ１２，ＲＶ２１，ＲＶ２２，ＲＶ
３１，ＲＶ３２，ＲＶ４１，ＲＶ４２は、各抵抗値を小
さくし、各抵抗値での消費電力を十分に取れば、平滑コ
ンデンサＣＰ１，ＣＮ１の放電用抵抗としても使用出来
るので、放電回路を別に設ける必要がない。The voltage dividing resistors RV11, RV12, RV2
1, RV22, RV31, RV32, RV41, RV4
2 is one of the switching elements V1, V2, V3, V4,
Cable PC with two switching elements off
-Suppresses unbalance in voltage sharing of the voltage between -NC. Also, the voltage dividing resistors RV11, RV12, RV21, RV22, RV
31, RV32, RV41, and RV42 can be used as discharging resistors of the smoothing capacitors CP1 and CN1 if the resistance values are reduced and sufficient power consumption is obtained at each resistance value. There is no.
【００３３】スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ
４、中間電圧クランプダイオードＤＰ１，ＤＮ１、分圧
抵抗ＲＶ１１，ＲＶ１２，ＲＶ２１，ＲＶ２２，ＲＶ３
１，ＲＶ３２，ＲＶ４１，ＲＶ４２及び判定回路ＣＭＶ
１〜ＣＭＶ４の動作は３相の各相共に同様である（但
し、位相は互いに１２０°異なる）。以上により、短絡
電流を高速に検出してスイッチング素子Ｖ１，Ｖ２，Ｖ
３，Ｖ４を保護出来ると共に、オフ期間中の２つのスイ
ッチング素子の電圧分担の不平衡を抑制出来る。Switching elements V1, V2, V3, V
4. Intermediate voltage clamp diodes DP1, DN1, voltage dividing resistors RV11, RV12, RV21, RV22, RV3
1, RV32, RV41, RV42 and determination circuit CMV
The operations of 1 to CMV4 are the same for each of the three phases (however, the phases differ from each other by 120 °). As described above, the switching elements V1, V2, V
3, V4 can be protected, and the unbalance of the voltage sharing of the two switching elements during the off period can be suppressed.
【００３４】実施の形態３．図５は、本発明に係る３レ
ベルインバータの実施の形態３の１相分の構成を示すブ
ロック図である。この３レベルインバータは、Ｐ，Ｃ，
Ｎの各直流電圧が与えられるケーブルＰＣ，ＣＣ，ＮＣ
と、ケーブルＰＣに正極が、ケーブルＣＣに負極がそれ
ぞれ接続された平滑コンデンサＣＰ１と、ケーブルＣＣ
に正極が、ケーブルＮＣに負極がそれぞれ接続された平
滑コンデンサＣＮ１と、平滑コンデンサＣＰ１に並列接
続され、抵抗ＲＰ１，ＲＰ２からなる分圧回路と、平滑
コンデンサＣＮ１に並列接続され、抵抗ＲＮ１，ＲＮ２
からなる分圧回路とを備えている。Embodiment 3 FIG. 5 is a block diagram showing a configuration for one phase of a three-level inverter according to a third embodiment of the present invention. This three-level inverter has P, C,
Cables PC, CC, NC to which each DC voltage of N is applied
And a smoothing capacitor CP1 in which a positive electrode is connected to the cable PC and a negative electrode is connected to the cable CC.
, A smoothing capacitor CN1 having a negative electrode connected to the cable NC, a voltage dividing circuit including resistors RP1 and RP2 connected in parallel to the smoothing capacitor CP1, and resistors RN1 and RN2 connected in parallel to the smoothing capacitor CN1.
And a voltage dividing circuit comprising:
【００３５】この３レベルインバータは、また、抵抗Ｒ
Ｐ２の両端電圧（分圧した電圧）と所定電圧との高低を
比較する比較器ＣＭＰ１と、抵抗ＲＮ１の両端電圧と所
定電圧との高低を比較する比較器ＣＭＮ１と、ケーブル
ＰＣ，ＮＣ間に直列接続されたスイッチング素子Ｖ１，
Ｖ２，Ｖ３，Ｖ４と、スイッチング素子Ｖ１，Ｖ２間に
カソードが、ケーブルＣＣにアノードが接続された中間
電圧クランプダイオードＤＰ１と、スイッチング素子Ｖ
３，Ｖ４間にアノードが、ケーブルＣＣにカソードが接
続された中間電圧クランプダイオードＤＮ１とを備えて
いる。This three-level inverter has a resistor R
A comparator CMP1 for comparing the level between the voltage (divided voltage) across P2 and a predetermined voltage, a comparator CMN1 for comparing the level between the voltage between both ends of the resistor RN1 and a predetermined voltage, and a series between the cables PC and NC. The connected switching elements V1,
V2, V3, and V4, an intermediate voltage clamp diode DP1 having a cathode connected between the switching elements V1 and V2, an anode connected to the cable CC, and a switching element V
3, an intermediate voltage clamp diode DN1 having an anode connected between V4 and a cathode connected to the cable CC.
【００３６】この３レベルインバータは、また、スイッ
チング素子Ｖ１に並列接続され、抵抗ＲＶ１１，ＲＶ１
２からなる分圧回路と、スイッチング素子Ｖ２に並列接
続され、抵抗ＲＶ２１，ＲＶ２２からなる分圧回路と、
スイッチング素子Ｖ３に並列接続され、抵抗ＲＶ３１，
ＲＶ３２からなる分圧回路と、スイッチング素子Ｖ４に
並列接続され、抵抗ＲＶ４１，ＲＶ４２からなる分圧回
路とを備えている。The three-level inverter is connected in parallel with the switching element V1 and includes resistors RV11 and RV1.
A voltage dividing circuit composed of resistors RV21 and RV22, connected in parallel with the switching element V2;
The resistor RV31,
A voltage dividing circuit composed of RV32 and a voltage dividing circuit connected in parallel with the switching element V4 and composed of resistors RV41 and RV42 are provided.
【００３７】この３レベルインバータは、また、抵抗Ｒ
Ｖ１２の両端電圧（分圧した電圧）と所定電圧との高低
を比較し、所定の判定を行う判定回路ＣＭＶ１と、抵抗
ＲＶ２２の両端電圧と所定電圧との高低を比較し、所定
の判定を行う判定回路ＣＭＶ２と、抵抗ＲＶ３２の両端
電圧と所定電圧との高低を比較し、所定の判定を行う判
定回路ＣＭＶ３と、抵抗ＲＶ４２の両端電圧と所定電圧
との高低を比較し、所定の判定を行う判定回路ＣＭＶ４
とを備えている。This three-level inverter has a resistor R
A determination circuit CMV1 that compares a voltage between both ends (divided voltage) of V12 and a predetermined voltage and performs a predetermined determination, and compares a level between the voltage between both ends of the resistor RV22 and a predetermined voltage to perform a predetermined determination. The judgment circuit CMV2 compares the voltage between both ends of the resistor RV32 with a predetermined voltage to make a predetermined judgment, and the judgment circuit CMV3 compares the voltage between both ends of the resistor RV42 and the predetermined voltage to make a predetermined judgment. Judgment circuit CMV4
And
【００３８】この３レベルインバータは、また、スイッ
チング素子Ｖ２，Ｖ３間に設けられた出力端子Ｏから１
相分の交流電圧を出力すべく、スイッチング素子Ｖ１，
Ｖ２，Ｖ３，Ｖ４をオン／オフ制御し、比較器ＣＭＰ
１，ＣＭＮ１の比較結果の少なくとも一つが、両端電圧
の方が低いとき、又は判定回路ＣＭＶ１〜ＣＭＶ４の少
なくとも１つが所定の判定結果を出力したときは、スイ
ッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４をオフにする制御
部１ｃとを備えている。スイッチング素子Ｖ１，Ｖ２，
Ｖ３，Ｖ４、抵抗ＲＶ１１，ＲＶ１２，ＲＶ２１，ＲＶ
２２，ＲＶ３１，ＲＶ３２，ＲＶ４１，ＲＶ４２、判定
回路ＣＭＶ１〜ＣＭＶ４及び中間電圧クランプダイオー
ドＤＰ１，ＤＮ１は３相の各相毎に備えている。その他
の構成は、上述した実施の形態１，２と同様であるの
で、説明を省略する。This three-level inverter is connected to an output terminal O provided between switching elements V2 and V3.
The switching elements V1,
V2, V3, and V4 are on / off controlled, and the comparator CMP
When at least one of the comparison results of CMN1 and CMN1 has a lower voltage, or when at least one of the determination circuits CMV1 to CMV4 outputs a predetermined determination result, the switching elements V1, V2, V3, and V4 are turned off. And a control unit 1c. Switching elements V1, V2,
V3, V4, resistors RV11, RV12, RV21, RV
22, RV31, RV32, RV41, RV42, determination circuits CMV1 to CMV4, and intermediate voltage clamp diodes DP1, DN1 are provided for each of the three phases. Other configurations are the same as those in the first and second embodiments, and thus description thereof is omitted.
【００３９】このような構成の３レベルインバータの１
相分は、制御部１ｃのオン／オフ制御により、スイッチ
ング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４は、例えば図８に示す
ようなスイッチングパターンでスイッチングを行う。即
ち、スイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４の内、必
ず２つがオン、残りがオフとなる。その他の比較器ＣＭ
Ｐ１，ＣＭＮ１、判定回路ＣＭＶ１〜ＣＭＶ４及び制御
部１ｃの動作は、上述した実施の形態１，２と同様であ
るので、説明を省略する。以上により、短絡電流を高速
に検出してスイッチング素子Ｖ１，Ｖ２，Ｖ３，Ｖ４を
保護出来ると共に、中間電圧の変動抑制が可能となり、
オフ期間中の２つのスイッチング素子の電圧分担の不平
衡を抑制出来る。One of the three-level inverters having such a configuration is described below.
The switching elements V1, V2, V3, and V4 perform switching in a switching pattern as shown in FIG. 8, for example, by the on / off control of the control unit 1c. That is, two of the switching elements V1, V2, V3, and V4 are always on and the rest are off. Other comparator CM
The operations of P1, CMN1, the determination circuits CMV1 to CMV4, and the control unit 1c are the same as those in the first and second embodiments, and thus the description is omitted. As described above, the switching elements V1, V2, V3, and V4 can be protected by detecting the short-circuit current at high speed, and the fluctuation of the intermediate voltage can be suppressed.
It is possible to suppress the unbalance of the voltage sharing of the two switching elements during the off period.
【００４０】[0040]
【発明の効果】第１発明に係る３レベルインバータで
は、複数の分圧回路が、複数の平滑コンデンサにそれぞ
れ並列接続されている。複数の比較器は、複数の分圧回
路がそれぞれ分圧した電圧と所定電圧との高低をそれぞ
れ比較し、比較器の比較結果の少なくとも１つが、分圧
した電圧の方が低いときに、制御手段が、全てのスイッ
チング素子をオフにする。これにより、短絡電流を高速
に検出してスイッチング素子を保護出来ると共に、中間
電圧の変動抑制が可能な３レベルインバータを実現する
ことが出来る。In the three-level inverter according to the first invention, a plurality of voltage dividing circuits are connected in parallel to a plurality of smoothing capacitors, respectively. The plurality of comparators compare the level of the voltage divided by the plurality of voltage divider circuits with the predetermined voltage, and when at least one of the comparison results of the comparators indicates that the divided voltage is lower, the control is performed. Means turn off all switching elements. As a result, a three-level inverter capable of detecting the short-circuit current at a high speed to protect the switching element and suppressing the fluctuation of the intermediate voltage can be realized.
【００４１】第２発明に係る３レベルインバータでは、
複数のスイッチング素子が、交流電圧を作成する為に、
入力された３レベルの直流電圧をそれぞれスイッチング
する。複数の比較器は、複数の分圧回路がそれぞれ分圧
した電圧と所定電圧との高低をそれぞれ比較し、その比
較結果が、分圧した電圧の方が高いときに、判定回路
が、当該スイッチング素子がオンであるか否かを判定
し、判定回路の少なくとも１つがオンであると判定した
ときに、制御手段が、全てのスイッチング素子をオフに
する。これにより、短絡電流を高速に検出してスイッチ
ング素子を保護出来ると共に、オフ期間中の２つのスイ
ッチング素子の電圧分担の不平衡抑制が可能な３レベル
インバータを実現することが出来る。In the three-level inverter according to the second invention,
In order for multiple switching elements to create an AC voltage,
Each of the input three-level DC voltages is switched. The plurality of comparators compare the level of the voltage divided by the plurality of voltage dividing circuits with the level of the predetermined voltage, and when the comparison result indicates that the divided voltage is higher, the determination circuit performs the switching. It is determined whether or not the elements are on, and when it is determined that at least one of the determination circuits is on, the control unit turns off all the switching elements. As a result, a three-level inverter that can detect the short-circuit current at high speed and protect the switching element and can suppress the unbalance of the voltage sharing of the two switching elements during the off period can be realized.
【００４２】第３発明に係る３レベルインバータでは、
複数の分圧回路が、複数の平滑コンデンサにそれぞれ並
列接続されている。複数の比較器は、複数の分圧回路が
それぞれ分圧した電圧と所定電圧との高低をそれぞれ比
較し、それらの比較結果の少なくとも１つが、分圧した
電圧の方が低いときに、制御手段が、３相交流電圧を作
成する為に３レベルの直流電圧をそれぞれスイッチング
する全てのスイッチング素子をオフにする。これによ
り、短絡電流を高速に検出してスイッチング素子を保護
出来ると共に、中間電圧の変動抑制が可能な３相の３レ
ベルインバータを実現することが出来る。In the three-level inverter according to the third invention,
A plurality of voltage dividing circuits are respectively connected in parallel to the plurality of smoothing capacitors. The plurality of comparators compare the level of the voltage divided by the plurality of voltage dividing circuits with the level of the predetermined voltage, respectively, and when at least one of the comparison results indicates that the divided voltage is lower, the control means However, all the switching elements that respectively switch the three-level DC voltage to generate the three-phase AC voltage are turned off. As a result, a short-circuit current can be detected at high speed to protect the switching element, and a three-phase three-level inverter capable of suppressing fluctuation of the intermediate voltage can be realized.
【００４３】第４発明に係る３レベルインバータでは、
各相毎の複数のスイッチング素子が、３相交流電圧を作
成する為に、入力された３レベルの直流電圧をそれぞれ
スイッチングする。複数の比較器は、複数の分圧回路が
それぞれ分圧した電圧と所定電圧との高低をそれぞれ比
較し、その結果が、分圧の方が高いときに、判定回路
が、当該スイッチング素子がオンであるか否かを判定
し、判定回路の少なくとも１つがオンであると判定した
ときに、制御手段が、当該相の全てのスイッチング素子
をオフにする。これにより、短絡電流を高速に検出して
スイッチング素子を保護出来ると共に、オフ期間中の２
つのスイッチング素子の電圧分担の不平衡抑制が可能な
３相の３レベルインバータを実現することが出来る。In the three-level inverter according to the fourth invention,
A plurality of switching elements for each phase respectively switch the input three-level DC voltage in order to generate a three-phase AC voltage. The plurality of comparators compare the level of the voltage divided by the plurality of voltage divider circuits with the predetermined voltage, and when the result indicates that the divided voltage is higher, the determination circuit turns on the switching element. Is determined, and when it is determined that at least one of the determination circuits is on, the control unit turns off all the switching elements of the phase. As a result, the switching element can be protected by detecting the short-circuit current at a high speed, and the short-circuit current can be detected during the off period.
It is possible to realize a three-phase three-level inverter capable of suppressing the unbalance of the voltage sharing of one switching element.
【図１】 本発明に係る３レベルインバータの実施の形
態１の１相分の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration for one phase of a three-level inverter according to a first embodiment of the present invention.
【図２】 比較器の構成例を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration example of a comparator.
【図３】 本発明に係る３レベルインバータの実施の形
態２の１相分の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration for one phase of a three-level inverter according to a second embodiment of the present invention;
【図４】 判定回路の構成例を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration example of a determination circuit.
【図５】 本発明に係る３レベルインバータの実施の形
態３の１相分の構成を示すブロック図である。FIG. 5 is a block diagram showing a configuration for one phase of a three-level inverter according to a third embodiment of the present invention;
【図６】 ３レベルインバータの短絡電流を説明する為
の説明図である。FIG. 6 is an explanatory diagram for explaining a short-circuit current of a three-level inverter.
【図７】 従来の３レベルインバータの１相分の構成を
示したブロック図である。FIG. 7 is a block diagram showing a configuration of one phase of a conventional three-level inverter.
【図８】 スイッチング素子のスイッチングパターンを
説明する為の説明図である。FIG. 8 is an explanatory diagram for explaining a switching pattern of a switching element.
１ａ，１ｂ，１ｃ 制御部（制御手段）、ＣＭＰ１，Ｃ
ＭＮ１ 比較器、ＣＰ１，ＣＮ１ 平滑コンデンサ、Ｃ
Ｃ，ＮＣ，ＰＣ ケーブル、ＣＭＶ１〜ＣＭＶ４ 判定
回路、ＲＰ１，ＲＰ２，ＲＮ１，ＲＮ２，ＲＶ１１，Ｒ
Ｖ１２，ＲＶ２１，ＲＶ２２，ＲＶ３１，ＲＶ３２，Ｒ
Ｖ４１，ＲＶ４２ 分圧抵抗（抵抗、分圧回路）、Ｖ１
〜Ｖ４ スイッチング素子。1a, 1b, 1c Control unit (control means), CMP1, C
MN1 comparator, CP1, CN1 smoothing capacitor, C
C, NC, PC cable, CMV1 to CMV4 determination circuit, RP1, RP2, RN1, RN2, RV11, R
V12, RV21, RV22, RV31, RV32, R
V41, RV42 Voltage dividing resistor (resistance, voltage dividing circuit), V1
To V4 switching element.
Claims (4)
る複数の平滑コンデンサと、該複数の平滑コンデンサに
それぞれ並列接続された複数の分圧回路と、該複数の分
圧回路がそれぞれ分圧した電圧と所定電圧との高低をそ
れぞれ比較する複数の比較器と、該複数の比較器の比較
結果の少なくとも１つが、分圧した電圧の方が低いとき
に、交流電圧を作成する為に前記３レベルの直流電圧を
それぞれスイッチングする全てのスイッチング素子をオ
フにする制御手段とを備えることを特徴とする３レベル
インバータ。1. A plurality of smoothing capacitors for smoothing input three-level DC voltage, a plurality of voltage dividing circuits respectively connected in parallel to the plurality of smoothing capacitors, and each of the plurality of voltage dividing circuits A plurality of comparators each comparing the level of the obtained voltage with a predetermined voltage, and at least one of the comparison results of the plurality of comparators is used to generate an AC voltage when the divided voltage is lower. Control means for turning off all switching elements that respectively switch the three levels of DC voltage.
レベルの直流電圧をそれぞれスイッチングする複数のス
イッチング素子と、該複数のスイッチング素子にそれぞ
れ並列接続された複数の分圧回路と、該複数の分圧回路
がそれぞれ分圧した電圧と所定電圧との高低をそれぞれ
比較する複数の比較器と、該比較器の比較結果が、分圧
した電圧の方が高いときに、当該スイッチング素子がオ
ンであるか否かを判定するそれぞれの判定回路と、該判
定回路の少なくとも１つがオンであると判定したとき
に、前記複数のスイッチング素子をオフにする制御手段
とを備えることを特徴とする３レベルインバータ。2. An input 3 for generating an AC voltage.
A plurality of switching elements for switching the DC voltage of each level, a plurality of voltage dividing circuits respectively connected in parallel to the plurality of switching elements, and a high / low of a voltage divided by each of the plurality of voltage dividing circuits and a predetermined voltage. A plurality of comparators respectively comparing the respective comparators, and a determination circuit for determining whether the switching element is on when the divided voltage is higher than the comparison result of the comparators; and Control means for turning off the plurality of switching elements when it is determined that at least one of the circuits is on, a three-level inverter.
る複数の平滑コンデンサと、該複数の平滑コンデンサに
それぞれ並列接続された複数の分圧回路と、該複数の分
圧回路がそれぞれ分圧した電圧と所定電圧との高低をそ
れぞれ比較する複数の比較器と、該複数の比較器の比較
結果の少なくとも１つが、分圧した電圧の方が低いとき
に、３相交流電圧を作成する為に前記３レベルの直流電
圧をそれぞれスイッチングする全てのスイッチング素子
をオフにする制御手段とを備えることを特徴とする３相
の３レベルインバータ。3. A plurality of smoothing capacitors for smoothing the input three-level DC voltage, a plurality of voltage dividing circuits respectively connected in parallel to the plurality of smoothing capacitors, and each of the plurality of voltage dividing circuits includes a voltage dividing circuit. A plurality of comparators for comparing the level of the divided voltage with a predetermined voltage, and at least one of the comparison results of the plurality of comparators is used to create a three-phase AC voltage when the divided voltage is lower. And control means for turning off all switching elements for switching the three levels of DC voltage, respectively.
た３レベルの直流電圧をそれぞれスイッチングする各相
毎の複数のスイッチング素子と、該複数のスイッチング
素子にそれぞれ並列接続された複数の分圧回路と、該複
数の分圧回路がそれぞれ分圧した電圧と所定電圧との高
低をそれぞれ比較する複数の比較器と、該比較器の比較
結果が、分圧した電圧の方が高いときに、当該スイッチ
ング素子がオンであるか否かを判定するそれぞれの判定
回路と、該判定回路の少なくとも１つがオンであると判
定したときに、当該相の全てのスイッチング素子をオフ
にする制御手段とを備えることを特徴とする３相の３レ
ベルインバータ。4. In order to generate a three-phase AC voltage, a plurality of switching elements for each phase for respectively switching the input three-level DC voltage, and a plurality of switching elements connected in parallel to the plurality of switching elements, respectively. A voltage dividing circuit, a plurality of comparators each comparing the level of a voltage divided by the plurality of voltage dividing circuits with a predetermined voltage, and a comparison result of the comparator, wherein the divided voltage is higher. A determination circuit for determining whether the switching element is on, and control means for turning off all switching elements of the phase when it is determined that at least one of the determination circuits is on. And a three-phase three-level inverter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16167499A JP3722649B2 (en) | 1999-06-08 | 1999-06-08 | 3-level inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16167499A JP3722649B2 (en) | 1999-06-08 | 1999-06-08 | 3-level inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000354383A true JP2000354383A (en) | 2000-12-19 |
| JP3722649B2 JP3722649B2 (en) | 2005-11-30 |
Family
ID=15739695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16167499A Expired - Fee Related JP3722649B2 (en) | 1999-06-08 | 1999-06-08 | 3-level inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3722649B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007185064A (en) * | 2006-01-10 | 2007-07-19 | Toshiba Mitsubishi-Electric Industrial System Corp | Multi-level power conversion device |
| CN100342634C (en) * | 2001-09-27 | 2007-10-10 | Abb瑞士有限公司 | Converter circuit configuration and method for matching variable DC votlage |
| JP2012170318A (en) * | 2011-02-10 | 2012-09-06 | General Electric Co <Ge> | Power converter and method of operation |
| JP2012210150A (en) * | 2012-08-02 | 2012-10-25 | Toshiba Mitsubishi-Electric Industrial System Corp | Multilevel power conversion device |
| CN111193245A (en) * | 2018-11-15 | 2020-05-22 | 通用电气公司 | Method for switching off an active neutral point clamped converter |
-
1999
- 1999-06-08 JP JP16167499A patent/JP3722649B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342634C (en) * | 2001-09-27 | 2007-10-10 | Abb瑞士有限公司 | Converter circuit configuration and method for matching variable DC votlage |
| JP2007185064A (en) * | 2006-01-10 | 2007-07-19 | Toshiba Mitsubishi-Electric Industrial System Corp | Multi-level power conversion device |
| US7489487B2 (en) | 2006-01-10 | 2009-02-10 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Multi-level power converter |
| JP2012170318A (en) * | 2011-02-10 | 2012-09-06 | General Electric Co <Ge> | Power converter and method of operation |
| US9369035B2 (en) | 2011-02-10 | 2016-06-14 | General Electric Company | Power converter and method of operation |
| JP2012210150A (en) * | 2012-08-02 | 2012-10-25 | Toshiba Mitsubishi-Electric Industrial System Corp | Multilevel power conversion device |
| CN111193245A (en) * | 2018-11-15 | 2020-05-22 | 通用电气公司 | Method for switching off an active neutral point clamped converter |
| CN111193245B (en) * | 2018-11-15 | 2022-06-17 | 通用电气公司 | Method for switching off an active neutral point clamped converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3722649B2 (en) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI383575B (en) | Winding switch of AC motor and its winding switching system | |
| EP2814161B1 (en) | Power stage precharging and dynamic braking apparatus for multilevel inverter | |
| JP4942169B2 (en) | 3-level inverter | |
| JP6838170B2 (en) | Power conversion system | |
| JP2006254671A (en) | Three-phase voltage type inverter system | |
| CN108336942B (en) | Three-phase motor drive circuit | |
| US6720675B2 (en) | Power converter | |
| JP2000350465A (en) | Three-level inverter | |
| JP5362657B2 (en) | Power converter | |
| JP2003189633A (en) | Power converter | |
| JP2000354383A (en) | Three level inverter | |
| JP4662022B2 (en) | Matrix converter | |
| JP2006340410A (en) | Ac direct converter unit | |
| USRE39109E1 (en) | Inverter circuit | |
| US20140285126A1 (en) | Method and control circuit for controlling a brushless electric motor | |
| JP4423949B2 (en) | Control device for AC / AC direct conversion device | |
| JPH1132426A (en) | Protection equipment for inverter | |
| JP2007252020A (en) | Power conversion equipment | |
| JPH11316249A (en) | Current detecting circuit and excess current protecting circuit | |
| JP6879188B2 (en) | Drive device abnormality judgment device | |
| WO1998001940A1 (en) | Power converter | |
| JP2001037244A (en) | Power converter | |
| JPH07194137A (en) | Power converter | |
| JP2018133849A (en) | Parallel inverter device | |
| KR20170009344A (en) | A power conversion device with short circuit protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040312 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |