JP2000209866A - Power supply - Google Patents

Power supply

Info

Publication number
JP2000209866A
JP2000209866A JP11008536A JP853699A JP2000209866A JP 2000209866 A JP2000209866 A JP 2000209866A JP 11008536 A JP11008536 A JP 11008536A JP 853699 A JP853699 A JP 853699A JP 2000209866 A JP2000209866 A JP 2000209866A
Authority
JP
Japan
Prior art keywords
power supply
average value
voltage
current
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11008536A
Other languages
Japanese (ja)
Inventor
Kazutaka Hori
和宇 堀
Takashi Kanda
隆司 神田
Masahito Onishi
雅人 大西
Kazuo Yoshida
和雄 吉田
Masahiro Naruo
誠浩 鳴尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP11008536A priority Critical patent/JP2000209866A/en
Publication of JP2000209866A publication Critical patent/JP2000209866A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress the DC component and the even order harmonics of an input current from an AC power supply without increasing the cost and without requiring an intricate adjustment. SOLUTION: A power supply comprises means 10 for detecting the average value of the voltage Vc1 across a smoothing capacitor C1 and outputting a first detection voltage Vk proportional to the average value, and means 11 for detecting the average value of the voltage across a second switching element Q2 and outputting a second detection voltage Vj proportional to the average value. An on/off control section 1 controls the on period of first through fourth switching elements Q1-Q4 to be equalized depending on the first and second detection voltage Vk, Vj. According to the circuitry, the DC component and, the even order harmonics of an input current Is can be suppressed without causing cost increase incident to extra reactance for chopper or extra insulating transformer and without requiring an intricate adjustment.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流電源の出力を
高周波に変換して負荷回路に供給する電源装置に関し、
特に交流電源からの入力電流に含まれる直流成分並びに
偶数次高調波成分を抑制するようにした電源装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for converting the output of an AC power supply to a high frequency and supplying it to a load circuit.
In particular, the present invention relates to a power supply device that suppresses a DC component and an even-order harmonic component included in an input current from an AC power supply.

【0002】[0002]

【従来の技術】図29に従来例1の電源装置の回路構成
を示す。この電源装置は、逆方向の電流を阻止しない第
1及び第2のスイッチ要素の直列回路と、逆方向の電流
を阻止しない第3及び第4のスイッチ要素の直列回路
と、これら2つの直列回路が両端間に並列に接続された
平滑コンデンサC1と、平滑コンデンサC1の両端間に
逆並列に接続された2つのダイオードD5,D6の直列
回路と、第1及び第2のスイッチ要素の接続点に一端が
接続された交流電源Vsと、この交流電源Vsの他端と
2つのダイオードD5,D6の接続点との間に挿入され
た第1のリアクトルL1と、第1及び第2のスイッチ要
素の接続点と第3及び第4のスイッチ要素の接続点との
間に挿入される負荷回路Zとを備えている。但し、第1
〜第4のスイッチ要素は、電界効果トランジスタから成
るスイッチング素子Q1〜Q4にダイオードD1〜D4
をそれぞれ逆並列に接続して構成される。なお、ダイオ
ードD1〜D4にはそれぞれ第1〜第4のスイッチング
素子Q1〜Q4の寄生ダイオードを用いる。
2. Description of the Related Art FIG. 29 shows a circuit configuration of a power supply device of a first conventional example. This power supply device includes a series circuit of first and second switch elements that does not block current in the reverse direction, a series circuit of third and fourth switch elements that does not block current in the reverse direction, and a circuit of these two series. Are connected in parallel between both ends of the smoothing capacitor C1, a series circuit of two diodes D5 and D6 connected in anti-parallel between both ends of the smoothing capacitor C1, and a connection point of the first and second switch elements. An AC power supply Vs having one end connected thereto, a first reactor L1 inserted between the other end of the AC power supply Vs and a connection point of the two diodes D5 and D6, and an AC power supply Vs connected to the first and second switch elements. A load circuit Z inserted between the connection point and the connection points of the third and fourth switch elements. However, the first
To fourth switching elements are switching elements Q1 to Q4 each formed of a field effect transistor, and diodes D1 to D4.
Are connected in antiparallel, respectively. Note that parasitic diodes of the first to fourth switching elements Q1 to Q4 are used as the diodes D1 to D4, respectively.

【0003】負荷回路Zは、負荷である放電灯FLの一
方のフィラメントの一端を第1及び第2のスイッチング
素子Q1,Q2の接続点に接続し、他方のフィラメント
の一端をインダクタL2の一端に接続するとともにこの
インダクタL2の他端を第3及び第4のスイッチング素
子Q3,Q4の接続点に接続し且つインダクタL2と共
振回路を形成するコンデンサC2を放電灯FLの両方の
フィラメントの他端間に接続して構成される。すなわ
ち、この電源装置は放電灯点灯装置を構成している。
The load circuit Z connects one end of one filament of a discharge lamp FL as a load to a connection point of the first and second switching elements Q1 and Q2, and connects one end of the other filament to one end of an inductor L2. The other end of the inductor L2 is connected to the connection point of the third and fourth switching elements Q3 and Q4, and the capacitor C2 forming a resonance circuit with the inductor L2 is connected between the other ends of both filaments of the discharge lamp FL. Connected to. That is, this power supply device constitutes a discharge lamp lighting device.

【0004】第1〜第4のスイッチング素子Q1〜Q4
は制御回路40からの制御信号S1〜S4によってオン
オフされる。ここで、平滑コンデンサC1の低電位側を
グランドとしていることから、各直列回路における高電
位側の第1及び第3のスイッチング素子Q1,Q3のゲ
ート・ソース間にトランスの2次巻線を接続し、制御回
路40からの制御信号S1,S3がトランスを介して第
1及び第3のスイッチング素子Q1,Q3のゲート・ソ
ース間に与えるようにしてある。
[0004] First to fourth switching elements Q1 to Q4
Are turned on and off by control signals S1 to S4 from the control circuit 40. Here, since the low potential side of the smoothing capacitor C1 is grounded, the secondary winding of the transformer is connected between the gate and source of the first and third switching elements Q1, Q3 on the high potential side in each series circuit. The control signals S1 and S3 from the control circuit 40 are applied between the gate and source of the first and third switching elements Q1 and Q3 via a transformer.

【0005】而して、制御回路40は直列接続された第
1及び第2のスイッチング素子Q1,Q2を交流電源V
sの電源周波数よりも高い周波数(あるいは電源周期よ
りも短い周期)で交互にオンオフするような制御信号S
1,S2を出力するとともに制御信号S1に同期した制
御信号S4並びに制御信号S2に同期した制御信号S3
を出力して、負荷回路Zに対して第1のスイッチング素
子Q1の対角辺位置にある第4のスイッチング素子Q4
を第1のスイッチング素子Q1に同期してオンオフする
とともに、負荷回路Zに対して第2のスイッチング素子
Q2の対角辺位置にある第3のスイッチング素子Q3を
第2のスイッチング素子Q2に同期してオンオフする。
これにより、負荷回路Zには高周波の交流電圧が印加さ
れて放電灯FLが高周波で点灯することになる。
The control circuit 40 connects the first and second switching elements Q1 and Q2 connected in series to the AC power supply V.
The control signal S is turned on and off alternately at a frequency higher than the power supply frequency of s (or a cycle shorter than the power supply cycle).
1, S2 and a control signal S4 synchronized with the control signal S1 and a control signal S3 synchronized with the control signal S2.
And the fourth switching element Q4 at the diagonal side of the first switching element Q1 with respect to the load circuit Z.
Is turned on and off in synchronization with the first switching element Q1, and the third switching element Q3 at the diagonal side of the second switching element Q2 with respect to the load circuit Z is synchronized with the second switching element Q2. On and off.
As a result, a high-frequency AC voltage is applied to the load circuit Z, and the discharge lamp FL is lit at a high frequency.

【0006】ここで、上記回路構成においては、第1〜
第4のスイッチング素子Q1〜Q4によって所謂フルブ
リッジ形のインバータ回路が構成されるとともに、第1
及び第2のスイッチング素子Q1,Q2、第1のリアク
トルL1、ダイオードD5,D6、平滑コンデンサC1
等によって昇圧チョッパ回路が構成されている。つま
り、この昇圧チョッパ回路のはたらきによって平滑コン
デンサC1の両端電圧Vc1のレベルによらずに交流電源
Vsからの入力電流Isを電源電圧周期の全域で流すこ
とができるから、入力電流Isに休止期間が生じること
がなくなって高調波成分を抑制することができるもので
ある。
Here, in the above circuit configuration, first to first
The fourth switching elements Q1 to Q4 form a so-called full-bridge type inverter circuit,
And second switching elements Q1, Q2, first reactor L1, diodes D5, D6, smoothing capacitor C1
The step-up chopper circuit is constituted by the above. In other words, the operation of the boost chopper circuit allows the input current Is from the AC power supply Vs to flow in the entire power supply voltage cycle regardless of the level of the voltage Vc1 across the smoothing capacitor C1. No longer occurs, and harmonic components can be suppressed.

【0007】上記昇圧チョッパ回路の動作について簡単
に説明する。
The operation of the step-up chopper circuit will be briefly described.

【0008】交流電源Vsの第1のリアクトルL1との
接続点d側が第1及び第2のスイッチング素子Q1,Q
2との接続点e側よりも高電位のとき(以下、このとき
の交流電源Vsの極性を正とする)には、第1のスイッ
チング素子Q1がオンの期間に交流電源Vs→第1のリ
アクトルL1→ダイオードD5→第1のスイッチング素
子Q1の閉回路が構成されて第1のリアクトルL1にエ
ネルギが蓄えられる。そして、第1のスイッチング素子
Q1がオフすると第1のリアクトルL1に蓄えられたエ
ネルギが第1のリアクトルL1→ダイオードD5→平滑
コンデンサC1→ダイオードD2→交流電源Vsの閉回
路で放出されて平滑コンデンサC1を充電する昇圧チョ
ッパ動作が行われる。
The connection point d of the AC power supply Vs with the first reactor L1 is connected to the first and second switching elements Q1, Q
When the potential of the AC power supply Vs is higher than that of the connection point e with the second switching element Q (hereinafter, the polarity of the AC power supply Vs at this time is positive), the AC power supply Vs → the first A closed circuit of the reactor L1 → the diode D5 → the first switching element Q1 is formed, and energy is stored in the first reactor L1. Then, when the first switching element Q1 is turned off, the energy stored in the first reactor L1 is released in a closed circuit of the first reactor L1, the diode D5, the smoothing capacitor C1, the diode D2, and the AC power supply Vs, and is smoothed. A boost chopper operation for charging C1 is performed.

【0009】一方、接続点d側が接続点e側よりも低電
位のとき(以下、このときの交流電源Vsの極性を負と
する)には、第2のスイッチング素子Q2がオンの期間
に交流電源Vs→第2のスイッチング素子Q2→ダイオ
ードD6→第1のリアクトルの閉回路が構成されて第1
のリアクトルL1にエネルギが蓄えられる。そして、第
2のスイッチング素子Q2がオフすると第1のリアクト
ルL1に蓄えられたエネルギが第1のリアクトルL1→
交流電源Vs→ダイオードD1→平滑コンデンサC1→
ダイオードD6→第1のリアクトルL1の閉回路で放出
されて平滑コンデンサC1を充電する昇圧チョッパ動作
が行われる。なお、昇圧チョッパ動作によって取り込む
電流は第1及び第2のスイッチング素子Q1,Q2のオ
ン期間の長さによって決まる。
On the other hand, when the potential at the connection point d is lower than the potential at the connection point e (hereinafter, the polarity of the AC power supply Vs at this time is assumed to be negative), the AC power is supplied while the second switching element Q2 is on. Power supply Vs → second switching element Q2 → diode D6 → first reactor closed circuit is configured
Energy is stored in the reactor L1. When the second switching element Q2 is turned off, the energy stored in the first reactor L1 is changed to the first reactor L1 →
AC power supply Vs → diode D1 → smoothing capacitor C1 →
A boost chopper operation is performed in which the diode D6 is discharged in a closed circuit of the first reactor L1 to charge the smoothing capacitor C1. The current taken in by the boost chopper operation is determined by the length of the ON period of the first and second switching elements Q1 and Q2.

【0010】ここで、図30に示すように第1及び第2
のスイッチング素子Q1,Q2のオン期間が等しく、交
流電源Vsの正の半周期と負の半周期において昇圧チョ
ッパ動作によって取り込まれる電流が等しい場合、交流
電源Vsからの入力電流の包絡線Isは略正弦波となる
(以下、特に断らない限りは入力電流の包絡線を「入力
電流Is」と表記する)。
[0010] Here, as shown in FIG.
Of the switching elements Q1 and Q2 are equal and the currents taken in by the boost chopper operation in the positive half cycle and the negative half cycle of the AC power supply Vs are equal, the envelope Is of the input current from the AC power supply Vs is substantially It becomes a sine wave (hereinafter, the envelope of the input current is referred to as “input current Is” unless otherwise specified).

【0011】ところが、図31に示すように、例えば第
1のスイッチング素子Q1のオン期間が第2のスイッチ
ング素子Q2のオン期間よりも短いと、第1のリアクト
ルL1に流れる電流IL1は、交流電源Vsが正極性のと
きに取り込まれる量が負極性のときに取り込まれる量よ
りも減少する。従って、入力電流Isは正負の大きさが
異なり、直流成分と偶数次高調波成分を含むことにな
る。また、第2のスイッチング素子Q2のオン期間が第
1のスイッチング素子Q1のオン期間よりも短い場合に
も同様に入力電流Isが直流成分と偶数次高調波成分を
含むことになる。偶数次高調波成分は電力系統に高調波
障害を引き起こす原因となっており、入力電流Isに対
して上記のような偶数次高調波成分が発生することは好
ましくない。
However, as shown in FIG. 31, for example, when the ON period of the first switching element Q1 is shorter than the ON period of the second switching element Q2, the current I L1 flowing through the first reactor L1 becomes The amount taken in when the power supply Vs has a positive polarity is smaller than the amount taken in when the power supply Vs has a negative polarity. Therefore, the input current Is is different in the magnitude of the positive and negative, and includes a DC component and an even harmonic component. Also, when the on-period of the second switching element Q2 is shorter than the on-period of the first switching element Q1, the input current Is also includes a DC component and an even harmonic component. The even-order harmonic component causes harmonic interference in the power system, and it is not preferable that the above-mentioned even-order harmonic component is generated with respect to the input current Is.

【0012】図32は特開昭60−139178号公報
に記載されている従来例2の回路図である。この従来例
2は、チョッパ回路の構成が従来例1と異なっている。
すなわち、交流電源Vsを全波整流するダイオードブリ
ッジDBの脈流出力端の低電位側が第2のスイッチング
素子Q2のソースに接続され、ダイオードブリッジDB
の脈流出力端の高電位側が、リアクトルL11及びアノー
ドがリアクトルL11に接続されたダイオードD5を介し
て第1及び第2のスイッチング素子Q1,Q2の接続点
に接続されるとともにリアクトルL12及びアノードがリ
アクトルL12に接続されたダイオードD6を介して第3
及び第4のスイッチング素子Q3,Q4の接続点に接続
されている。なお、チョッパ回路を除くインバータ回路
や負荷回路Zの構成及び動作は従来例1の場合と共通で
ある。
FIG. 32 is a circuit diagram of a second conventional example described in Japanese Patent Application Laid-Open No. 60-139178. The second conventional example is different from the first conventional example in the configuration of the chopper circuit.
That is, the low potential side of the pulsating current output terminal of the diode bridge DB for full-wave rectifying the AC power supply Vs is connected to the source of the second switching element Q2, and the diode bridge DB
Is connected to the connection point of the first and second switching elements Q1 and Q2 via a diode L5 whose reactor L11 and anode are connected to the reactor L11. The third through the diode D6 connected to the reactor L12
And the fourth switching element Q3, Q4. The configuration and operation of the inverter circuit and the load circuit Z excluding the chopper circuit are common to those of the first conventional example.

【0013】ここで、従来例2におけるチョッパ回路の
動作を説明する。
Here, the operation of the chopper circuit in Conventional Example 2 will be described.

【0014】第2のスイッチング素子Q2がオンのと
き、交流電源Vs→ダイオードブリッジDB→リアクト
ルL11→ダイオードD5→第2のスイッチング素子Q2
の閉回路によってリアクトルL11にエネルギが蓄えら
れ、第2のスイッチング素子Q2がオフするとリアクト
ルL11に蓄えられたエネルギがリアクトルL11→ダイオ
ードD5→ダイオードD1→平滑コンデンサC1→ダイ
オードブリッジDB→交流電源Vs→リアクトルL11の
閉回路によって放出され平滑コンデンサC1が充電され
る。
When the second switching element Q2 is on, the AC power supply Vs → diode bridge DB → reactor L11 → diode D5 → second switching element Q2
When the second switching element Q2 is turned off, the energy stored in the reactor L11 is stored in the reactor L11 → the diode D5 → the diode D1 → the smoothing capacitor C1 → the diode bridge DB → the AC power supply Vs →. The discharged smoothing capacitor C1 is charged by the closed circuit of the reactor L11.

【0015】本従来例では、図33に示すように交流電
源Vsが正極性の時にリアクトルL11で取り込む電流と
負極性の時にリアクトルL12で取り込む電流の和が入力
電流Isとなる。従って、チョッパ動作を行う第2のス
イッチング素子Q2のオン期間と第4のスイッチング素
子Q4のオン期間の長さが異なっても入力電流Isが正
負で非対称になることがなく、直流成分や偶数次高調波
成分が生じない。しかしながら、チョッパ回路に2つの
リアクトルL11,L12が必要となって従来例1に比較し
てコストが増加するという問題がある。
In this conventional example, as shown in FIG. 33, the input current Is is the sum of the current taken by the reactor L11 when the AC power supply Vs has a positive polarity and the current taken by the reactor L12 when the AC power supply Vs has a negative polarity. Therefore, even if the on-period of the second switching element Q2 for performing the chopper operation and the on-period of the fourth switching element Q4 are different in length, the input current Is does not become positive or negative and asymmetrical. No harmonic components are generated. However, there is a problem that two reactors L11 and L12 are required for the chopper circuit, and the cost is increased as compared with the conventional example 1.

【0016】図34は従来例3の回路図である。この従
来例3は、従来例1の回路構成において、平滑コンデン
サC1の両端電圧Vc1を検出する電圧検出回路42と、
この電圧検出回路42の検出値に応じて平滑コンデンサ
C1の両端電圧Vc1が一定となるように第1〜第4のス
イッチング素子Q1〜Q4をPWM制御するPWM制御
部41とを付加したものである。電圧検出回路42は、
交流電源Vsが正極性の時にダイオードD7を介して充
電されるコンデンサC3の両端電圧を抵抗R1,R2で
分圧することにより両端電圧Vc1に比例した電圧Vjを
検出する回路と、交流電源Vsが負極性の時にダイオー
ドD8を介して充電されるコンデンサC4の両端電圧を
可変抵抗R3,R4で分圧することにより両端電圧Vc1
に比例した電圧Vkを検出する回路と、これら2種類の
検出電圧Vj,Vkを切り換えてPWM制御部41に出
力するスイッチSW1とで構成される。尚、他の構成は
従来例1と共通であるから説明は省略する。
FIG. 34 is a circuit diagram of the third conventional example. In the third conventional example, a voltage detection circuit 42 for detecting the voltage Vc1 across the smoothing capacitor C1 in the circuit configuration of the first conventional example,
A PWM control unit 41 that performs PWM control on the first to fourth switching elements Q1 to Q4 so that the voltage Vc1 across the smoothing capacitor C1 becomes constant according to the detection value of the voltage detection circuit 42 is added. . The voltage detection circuit 42
A circuit for detecting a voltage Vj proportional to the both-ends voltage Vc1 by dividing the voltage across the capacitor C3 charged via the diode D7 by the resistors R1 and R2 when the AC power supply Vs has a positive polarity; By dividing the voltage across the capacitor C4 charged via the diode D8 when the voltage is high by the variable resistors R3 and R4, the voltage Vc1
And a switch SW1 that switches between these two types of detection voltages Vj and Vk and outputs the same to the PWM control unit 41. The other configuration is the same as that of the first conventional example, and the description is omitted.

【0017】ところで、この従来例3においては第1及
び第2のスイッチング素子Q1,Q2の接続点をPWM
制御部41のグランドにしており、第2のスイッチング
素子Q2のゲート・ソース間がグランドから浮いた構成
となっている。そこで、絶縁手段を用いて第2のスイッ
チング素子Q2のゲート・ソース間に制御信号S2を伝
達する必要があり、絶縁手段としてトランスを用いてい
る。すなわち、第2のスイッチング素子Q2のゲート・
ソース間にトランスの2次側を接続し、トランスの1次
側に制御信号S2を与えているのである。ここで、PW
M制御部41から出力される方形波の制御信号S2をト
ランスを介して第2のスイッチング素子Q2のゲート・
ソース間に伝達すると、図35に示すように第2のスイ
ッチング素子Q2のゲート・ソース間に印加される電圧
波形はなまってしまう。この場合、第2のスイッチング
素子Q2がオンするスレッショルド電圧Vthを越える期
間が、制御信号S2のハイレベルの期間つまりトランス
の1次側の入力電圧がハイレベルとなる期間よりも短く
なる。その結果、第2のスイッチング素子Q2のオン期
間が第1のスイッチング素子Q1のオン期間よりも短く
なってしまう。
In the third conventional example, the connection point between the first and second switching elements Q1 and Q2 is PWM.
The control section 41 is grounded, and the gate and source of the second switching element Q2 are floating above the ground. Therefore, it is necessary to transmit the control signal S2 between the gate and the source of the second switching element Q2 using an insulating means, and a transformer is used as the insulating means. That is, the gate of the second switching element Q2
The secondary side of the transformer is connected between the sources, and the control signal S2 is applied to the primary side of the transformer. Where PW
The control signal S2 of the square wave output from the M control unit 41 is supplied to the gate of the second switching element Q2 via a transformer.
When transmitted between the sources, the voltage waveform applied between the gate and the source of the second switching element Q2 is distorted as shown in FIG. In this case, the period exceeding the threshold voltage Vth at which the second switching element Q2 is turned on is shorter than the period when the control signal S2 is at the high level, that is, the period when the input voltage on the primary side of the transformer is at the high level. As a result, the ON period of the second switching element Q2 is shorter than the ON period of the first switching element Q1.

【0018】次に本従来例の動作を簡単に説明する。交
流電源Vsが正極性の時には第1のスイッチング素子Q
1がチョッパ動作をする。ここで、第1のスイッチング
素子Q1のオン期間の長さは上記検出値Vjに応じて検
出値Vjが一定となるように決定される。また、交流電
源Vsが負極性の時には第2のスイッチング素子Q2が
チョッパ動作を行い、第2のスイッチング素子Q2のオ
ン期間の長さは上記検出値Vkに応じて検出値Vkが一
定となるように決定される。
Next, the operation of the conventional example will be briefly described. When the AC power supply Vs has a positive polarity, the first switching element Q
1 performs a chopper operation. Here, the length of the ON period of the first switching element Q1 is determined according to the detection value Vj so that the detection value Vj is constant. When the AC power supply Vs has a negative polarity, the second switching element Q2 performs a chopper operation, and the length of the ON period of the second switching element Q2 is such that the detection value Vk is constant according to the detection value Vk. Is determined.

【0019】ここで、抵抗R1,R2の分圧比(=R2
/(R1+R2))よりも可変抵抗R3,R4の分圧比
(=R3/(R3+R4))が小さくなるように可変抵
抗R3,R4の抵抗値を調整しておくと、図36に示す
ように平滑コンデンサC1の両端電圧Vc1に対してVj
>Vkとなる。従って、PWM制御部41は、検出電圧
Vkが低い交流電源Vsの負極性の時の第2のスイッチ
ング素子Q2のオン期間を、交流電源Vsが正極性の時
の第1のスイッチング素子Q1のオン期間よりも長くな
るように制御信号S1,S2のオン幅(オン期間)を設
定して出力する。これにより、PWM制御部41からト
ランスを介して制御信号S2が伝達される第2のスイッ
チング素子Q2のゲート・ソース間電圧は、図37に示
すようにトランスによって信号波形がなまったとしても
第2のスイッチング素子Q2のスレッショルド電圧Vth
を越える期間が第1のスイッチング素子Q1のオン期間
に等しくなる。よって、交流電源Vsが正極性のときと
負極性のときとで入力電流Isが等しくなり、偶数次高
調波成分が生じないものである。
Here, the voltage dividing ratio of the resistors R1 and R2 (= R2
If the resistance values of the variable resistors R3 and R4 are adjusted so that the voltage division ratio (= R3 / (R3 + R4)) of the variable resistors R3 and R4 becomes smaller than / (R1 + R2)), smoothing as shown in FIG. Vj with respect to the voltage Vc1 across the capacitor C1
> Vk. Therefore, the PWM control unit 41 sets the ON period of the second switching element Q2 when the detection voltage Vk is low in the negative polarity of the AC power supply Vs and the ON period of the first switching element Q1 when the AC power supply Vs is in the positive polarity. The ON widths (ON periods) of the control signals S1 and S2 are set and output so as to be longer than the period. Thereby, the gate-source voltage of the second switching element Q2 to which the control signal S2 is transmitted from the PWM control unit 41 via the transformer becomes the second voltage even if the signal waveform is distorted by the transformer as shown in FIG. Threshold voltage Vth of switching element Q2
Is equal to the ON period of the first switching element Q1. Therefore, the input current Is becomes equal between when the AC power supply Vs has the positive polarity and when the AC power supply Vs has the negative polarity, and no even-order harmonic component is generated.

【0020】しかしながら、第2のスイッチング素子Q
2のスレッショルド電圧Vthがばらつくと上記可変抵抗
R3,R4の分圧比をその都度調整しなければならな
い。また、周囲温度によってトランスのコア材のフェラ
イトの特性が変化して制御信号S2の波形のなまり方が
変わっても、上記可変抵抗R3,R4の分圧比をその都
度調整しなければならない。さらに、スイッチング素子
Q2…に制御信号S2…を伝達するための絶縁手段(ト
ランス)が少なくとも3個必要である。
However, the second switching element Q
When the threshold voltage Vth of 2 varies, the division ratio of the variable resistors R3 and R4 must be adjusted each time. Further, even if the characteristic of the ferrite of the core material of the transformer changes due to the ambient temperature and the waveform of the control signal S2 changes, the voltage division ratio of the variable resistors R3 and R4 must be adjusted each time. Further, at least three insulating means (transformers) for transmitting the control signals S2 to the switching elements Q2 are required.

【0021】[0021]

【発明が解決しようとする課題】上記従来例1では、チ
ョッパ動作する第1及び第2のスイッチング素子Q1,
Q2のオン期間の長さが異なると、入力電流Isの波形
が交流電源Vsの極性によって変化してしまい、その結
果、入力電流Isに電力系統に有害な直流成分と偶数次
高調波成分が生じるという問題がある。
In the above-mentioned conventional example 1, the first and second switching elements Q1,
If the length of the ON period of Q2 is different, the waveform of the input current Is changes depending on the polarity of the AC power supply Vs, and as a result, a harmful DC component and even-order harmonic components are generated in the input current Is in the power system. There is a problem.

【0022】また、上記従来例2では、従来例1と違っ
てチョッパ動作する第1及び第2のスイッチング素子Q
1,Q2のオン期間の長さが異なっても入力電流Isに
直流成分や偶数次高調波成分が生じないものの、従来例
1の回路構成にダイオードブリッジDBとリアクトルL
11,L12とを追加しなければならず、コストの増加を招
くという問題がある。
In the second conventional example, unlike the first conventional example, the first and second switching elements Q that perform the chopper operation are different.
Although no DC component or even-order harmonic component is generated in the input current Is even if the lengths of the ON periods of the Q1 and Q2 are different, the diode bridge DB and the reactor L
11 and L12 must be added, which causes a problem of increasing the cost.

【0023】さらに、上記従来例3では、チョッパ動作
をする第1及び第2のスイッチング素子Q1,Q2の制
御信号S1,S2を補正することで入力電流Isに直流
成分や偶数次高調波成分が生じないようにできるが、ス
イッチング素子の特性がばらついたり、特性が変化した
り、あるいは使用条件が変わるたびに補正手段(可変抵
抗R3,R4)の再調整が必要であることから工業製品
には不向きであった。
Further, in the above-mentioned conventional example 3, by correcting the control signals S1 and S2 of the first and second switching elements Q1 and Q2 performing the chopper operation, a DC component and an even harmonic component are added to the input current Is. Although it can be prevented from occurring, it is necessary to readjust the correction means (variable resistors R3 and R4) every time the characteristics of the switching element vary, the characteristics change, or the use conditions change. It was not suitable.

【0024】本発明は上記問題に鑑みて為されたもので
あり、その目的とするところは、コストアップを招くこ
となく且つ煩雑な調整をせずに交流電源からの入力電流
に含まれる直流成分と偶数次高調波成分を抑制すること
ができる電源装置を提供することにある。
The present invention has been made in view of the above problems, and has as its object to reduce the DC component included in the input current from the AC power supply without increasing the cost and without performing complicated adjustments. And a power supply device capable of suppressing even-order harmonic components.

【0025】[0025]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、逆方向の電流を阻止しない第1
及び第2のスイッチ要素の直列回路と、逆方向の電流を
阻止しない第3及び第4のスイッチ要素の直列回路と、
これら2つの直列回路が両端間に並列に接続された平滑
コンデンサと、平滑コンデンサの両端間に逆並列に接続
された2つのダイオードの直列回路と、第1及び第2の
スイッチ要素の接続点に一端が接続された交流電源と、
この交流電源の他端と2つのダイオードの接続点との間
に挿入された第1のリアクトルと、第1及び第2のスイ
ッチ要素の接続点と第3及び第4のスイッチ要素の接続
点との間に挿入される負荷回路とを備え、第1及び第2
のスイッチ要素を交流電源の電源周波数よりも高い周波
数で交互にオンオフさせるとともに、第3及び第4のス
イッチ要素をそれぞれ対角辺の位置にある第2及び第1
のスイッチ要素に同期してオンオフさせて負荷回路に高
周波電力を供給する電源装置において、交流電源からの
入力電流に含まれる直流成分並びに偶数次高調波成分を
抑制するように第1〜第4のスイッチ要素のオンオフを
フィードバック制御する制御手段を備えたことを特徴と
し、コストアップを招くことなく且つ煩雑な調整をせず
に交流電源からの入力電流に含まれる直流成分と偶数次
高調波成分を抑制することができる。
According to a first aspect of the present invention, there is provided a power supply system comprising:
And a series circuit of second and third switch elements, and a third and fourth series of switch elements that do not block current in the reverse direction;
These two series circuits are connected in parallel between both ends of a smoothing capacitor, a series circuit of two diodes connected in anti-parallel between both ends of the smoothing capacitor, and a connection point of the first and second switch elements. An AC power supply with one end connected,
A first reactor inserted between the other end of the AC power supply and a connection point of the two diodes, a connection point of the first and second switch elements, and a connection point of the third and fourth switch elements; And a load circuit inserted between the first and second
Are alternately turned on and off at a frequency higher than the power supply frequency of the AC power supply, and the third and fourth switch elements are respectively turned to the second and first positions at diagonal sides.
In a power supply device that supplies high-frequency power to a load circuit by turning on and off in synchronization with a switch element, the first to fourth harmonic components are controlled so as to suppress a DC component and an even harmonic component included in an input current from an AC power supply. It is characterized by comprising a control means for feedback-controlling the on / off of the switch element, and reduces the DC component and even-order harmonic components contained in the input current from the AC power supply without increasing the cost and without complicated adjustment. Can be suppressed.

【0026】請求項2の発明は、請求項1の発明におい
て、制御手段が、平滑コンデンサの両端電圧の平均値を
検出する第1の平均値検出手段と、低電位側の第2のス
イッチ要素の両端間電圧の平均値を検出する第2の平均
値検出手段と、第2の平均値検出手段で検出した第2の
平均値が第1の平均値検出手段で検出した第1の平均値
の略半分よりも大きい場合には第1のスイッチ要素と第
2のスイッチ要素の各オン期間の和に対する第2のスイ
ッチ要素のオン期間を長くするとともに第2の平均値が
第1の平均値の略半分よりも小さい場合には第1のスイ
ッチ要素と第2のスイッチ要素の各オン期間の和に対す
る第1のスイッチ要素のオン期間を長くするように第1
〜第4のスイッチ要素をオンオフするオンオフ制御手段
とを具備することを特徴とし、請求項1の発明の作用に
加えて、入力電流を検出することなしに交流電源からの
入力電流に含まれる直流成分と偶数次高調波成分を抑制
することができる。
According to a second aspect of the present invention, in the first aspect of the present invention, the control means detects the first average value detecting means for detecting the average value of the voltage across the smoothing capacitor, and the second switch element on the low potential side. Second average value detecting means for detecting the average value of the voltage between both ends of the first and second average values, and the second average value detected by the second average value detecting means is the first average value detected by the first average value detecting means. Is larger than approximately half of the ON time of the second switch element with respect to the sum of the ON periods of the first switch element and the second switch element, and the second average value is equal to the first average value. Is smaller than substantially half of the first switch element, the first switch element is turned on so that the on-period of the first switch element is made longer with respect to the sum of the on-periods of the first switch element and the second switch element.
And an on / off control means for turning on and off the fourth switch element. In addition to the function of the invention according to claim 1, a DC included in the input current from the AC power supply without detecting the input current can be provided. Components and even-order harmonic components can be suppressed.

【0027】請求項3の発明は、請求項1の発明におい
て、制御手段が、低電位側の第2のスイッチ要素の両端
間電圧の平均値を検出する第1の平均値検出手段と、低
電位側の第4のスイッチ要素の両端間電圧の平均値を検
出する第2の平均値検出手段と、第1の平均値検出手段
で検出した第1の平均値が第2の平均値検出手段で検出
した第2の平均値よりも大きい場合には第2のスイッチ
要素のオン期間を長くするとともに第4のスイッチ要素
のオン期間を短くし第1の平均値が第2の平均値よりも
小さい場合には第2のスイッチ要素のオン期間を短くす
るとともに第4のスイッチ要素のオン期間を長くするよ
うに第1〜第4のスイッチ要素をオンオフするオンオフ
制御手段とを具備することを特徴とし、請求項1の発明
の作用に加えて、簡単な回路構成で直流成分と偶数次高
調波成分を抑制することができる。
According to a third aspect of the present invention, in the first aspect of the present invention, the control means includes a first average value detecting means for detecting an average value of the voltage between both ends of the second switch element on the low potential side; Second average value detection means for detecting the average value of the voltage between both ends of the fourth switch element on the potential side, and the first average value detected by the first average value detection means is used as second average value detection means If the second average value is larger than the second average value, the ON period of the second switch element is lengthened and the ON period of the fourth switch element is shortened so that the first average value is larger than the second average value. On the other hand, it is characterized by comprising on-off control means for turning on and off the first to fourth switch elements so as to shorten the on-period of the second switch element and prolong the on-period of the fourth switch element when it is smaller. And in addition to the function of the invention of claim 1, It is possible to suppress the DC component and even harmonic components in a single circuit configuration.

【0028】請求項4の発明は、請求項1の発明におい
て、制御手段が、平滑コンデンサの高電位側と交流電源
の第1のリアクトルとの接続点との間の電位差の平均値
を求める第1の平均値検出手段と、平滑コンデンサの低
電位側と交流電源の第1のリアクトルとの接続点との間
の電位差の平均値を求める第2の平均値検出手段と、第
1の平均値検出手段で検出した第1の平均値が第2の平
均値検出手段で検出した第2の平均値よりも大きい場合
には第1のスイッチ要素のオン期間を短くするとともに
第2のスイッチ要素のオン期間を長くし第1の平均値が
第2の平均値よりも小さい場合には第1のスイッチ要素
のオン期間を長くするとともに第2のスイッチ要素のオ
ン期間を短くするように第1〜第4のスイッチ要素をオ
ンオフするオンオフ制御手段とを具備することを特徴と
し、請求項1の発明の作用に加えて、簡単な回路構成で
直流成分と偶数次高調波成分を抑制することができる。
According to a fourth aspect of the present invention, in the first aspect, the control means determines an average value of a potential difference between a high potential side of the smoothing capacitor and a connection point between the first reactor of the AC power supply. (1) an average value detecting means, a second average value detecting means for obtaining an average value of a potential difference between a low potential side of the smoothing capacitor and a connection point between the first reactor of the AC power supply, and a first average value. When the first average value detected by the detection means is larger than the second average value detected by the second average value detection means, the ON period of the first switch element is shortened and the second switch element is turned off. When the ON period is lengthened and the first average value is smaller than the second average value, the first to the third switch elements are set so as to lengthen the ON period of the first switch element and shorten the ON period of the second switch element. ON / OFF for turning on / off the fourth switch element Characterized by comprising a control means, in addition to the effect of the invention of claim 1, to suppress the DC component and even harmonic components with a simple circuit configuration.

【0029】請求項5の発明は、請求項1の発明におい
て、制御手段が、平滑コンデンサの両端電圧のピーク値
を検出する第1及び第2のピーク値検出手段と、交流電
源の極性に応じて平滑コンデンサの両端電圧を第1及び
第2のピーク値検出手段に切り換えて入力する切換手段
と、第1及び第2のピーク値検出手段の検出値同士を比
較する比較手段とを具備し、比較手段の比較結果に応じ
て交流電源からの入力電流に含まれる直流成分並びに偶
数次高調波成分を抑制するように第1〜第4のスイッチ
要素をオンオフすることを特徴とし、請求項1の発明の
作用に加えて、簡単な回路構成で直流成分と偶数次高調
波成分を抑制することができる。
According to a fifth aspect of the present invention, in the first aspect of the present invention, the control means includes a first and a second peak value detecting means for detecting a peak value of a voltage between both ends of the smoothing capacitor; Switching means for switching and inputting the voltage between both ends of the smoothing capacitor to the first and second peak value detecting means, and comparing means for comparing the detection values of the first and second peak value detecting means with each other; The first to fourth switch elements are turned on and off so as to suppress a DC component and an even-order harmonic component included in an input current from an AC power supply according to a comparison result of the comparing means. In addition to the effects of the invention, the DC component and the even harmonic components can be suppressed with a simple circuit configuration.

【0030】請求項6の発明は、請求項1の発明におい
て、第1及び第2のスイッチ要素の接続点に一端が接続
された第1のインダクタ、第3及び第4のスイッチ要素
の接続点に一端が接続された第2のインダクタ、第1及
び第2のインダクタの他端間に接続された放電灯及び共
振用のコンデンサの並列回路で負荷回路を構成し、制御
手段は、第1のインダクタと放電灯との接続点の電圧を
検出する第1の電圧検出手段と、第2のインダクタと放
電灯との接続点の電圧を検出する第2の電圧検出手段と
を備え、第1及び第2の電圧検出手段の検出値に応じて
交流電源からの入力電流に含まれる直流成分並びに偶数
次高調波成分を抑制するように第1〜第4のスイッチ要
素をオンオフすることを特徴とし、請求項1の発明の作
用に加えて、入力電流を検出することなしに交流電源か
らの入力電流に含まれる直流成分と偶数次高調波成分を
抑制することができる。
According to a sixth aspect of the present invention, in the first aspect of the present invention, a first inductor, one end of which is connected to a connection point of the first and second switch elements, and a connection point of the third and fourth switch elements. A load circuit is configured by a parallel circuit of a second inductor having one end connected to the other end, a discharge lamp connected between the other ends of the first and second inductors, and a capacitor for resonance. A first voltage detecting means for detecting a voltage at a connection point between the inductor and the discharge lamp, and a second voltage detecting means for detecting a voltage at a connection point between the second inductor and the discharge lamp; Characterized in that the first to fourth switch elements are turned on and off so as to suppress the DC component and the even-order harmonic component included in the input current from the AC power supply according to the detection value of the second voltage detection means, In addition to the operation of the invention of claim 1, input It is possible to suppress the DC component and even harmonic components in the input current from the AC power supply without detecting the flow.

【0031】請求項7の発明は、請求項1の発明におい
て、制御手段が、交流電源の極性に応じて第1のリアク
トルに流れる電流の平均値を検出する第1及び第2の電
流平均値検出手段と、第1及び第2の電流平均値検出手
段の検出値同士を比較する比較手段とを具備し、比較手
段の比較結果に応じて交流電源からの入力電流に含まれ
る直流成分並びに偶数次高調波成分を抑制するように第
1〜第4のスイッチ要素をオンオフすることを特徴と
し、請求項1の発明と同様の作用を奏する。
According to a seventh aspect of the present invention, in the first aspect of the present invention, the control means detects the average value of the current flowing through the first reactor according to the polarity of the AC power supply. Detecting means, and comparing means for comparing the detection values of the first and second current average value detecting means with each other, wherein a DC component contained in an input current from an AC power supply and an even number The first to fourth switch elements are turned on and off so as to suppress the next harmonic component, and the same operation as the invention of claim 1 is achieved.

【0032】請求項8の発明は、請求項1の発明におい
て、制御手段が、平滑コンデンサを充電する充電電流の
ピーク値を検出する第1及び第2の電流ピーク値検出手
段と、交流電源の極性に応じて平滑コンデンサの両端電
圧を第1及び第2の電流ピーク値検出手段に切り換えて
入力する切換手段と、第1及び第2の電流ピーク値検出
手段の検出値同士を比較する比較手段とを具備し、比較
手段の比較結果に応じて交流電源からの入力電流に含ま
れる直流成分並びに偶数次高調波成分を抑制するように
第1〜第4のスイッチ要素をオンオフすることを特徴と
し、請求項1の発明と同様の作用を奏する。
According to an eighth aspect of the present invention, in the first aspect, the control means includes first and second current peak value detecting means for detecting a peak value of a charging current for charging the smoothing capacitor; Switching means for switching and inputting the voltage between both ends of the smoothing capacitor to the first and second current peak value detecting means according to the polarity, and comparing means for comparing the detection values of the first and second current peak value detecting means with each other And turning on and off the first to fourth switch elements so as to suppress a DC component and an even-order harmonic component included in the input current from the AC power supply according to a comparison result of the comparison means. The same operation as that of the first aspect is achieved.

【0033】請求項9の発明は、請求項1の発明におい
て、制御手段が、第1及び第2のスイッチ要素に流れる
電流をそれぞれ検出する第1及び第2の電流検出手段
と、これら第1及び第2の電流検出手段の検出値を比較
する比較手段とを具備し、比較手段の比較結果に応じて
交流電源からの入力電流に含まれる直流成分並びに偶数
次高調波成分を抑制するように第1〜第4のスイッチ要
素をオンオフすることを特徴とし、請求項1の発明の作
用に加えて、交流電源の電源電圧変動等による入力電流
変動を第1及び第2のスイッチ要素に流れる電流から検
出し、第1〜第4のスイッチ要素をフィードフォワード
制御することで入力電流に含まれる直流成分と偶数次高
調波成分を抑制することができる。
According to a ninth aspect of the present invention, in the first aspect of the present invention, the control means detects first and second current detecting means for detecting currents flowing through the first and second switch elements, respectively. And a comparing means for comparing the detection value of the second current detecting means, so as to suppress a DC component and an even-order harmonic component contained in the input current from the AC power supply according to the comparison result of the comparing means. The first to fourth switch elements are turned on and off, and in addition to the function of the invention of claim 1, a current flowing through the first and second switch elements due to an input current fluctuation due to a power supply voltage fluctuation of an AC power supply or the like. The DC component and the even-order harmonic component contained in the input current can be suppressed by performing the feedforward control on the first to fourth switch elements.

【0034】請求項10の発明は、請求項1の発明にお
いて、放電灯、放電灯に並列接続されたコンデンサ、放
電灯に直列接続されてコンデンサと共振回路を形成する
インダクタで負荷回路を構成し、制御手段は、交流電源
の極性に応じて負荷回路のインダクタに流れる電流のピ
ーク値をそれぞれ検出する第1及び第2のピーク値検出
手段と、第1及び第2のピーク値検出手段の検出値同士
を比較する比較手段とを具備し、比較手段の比較結果に
応じて交流電源からの入力電流に含まれる直流成分並び
に偶数次高調波成分を抑制するように第1〜第4のスイ
ッチ要素をオンオフすることを特徴とし、請求項1の発
明と同様の作用を奏する。
According to a tenth aspect of the present invention, in the first aspect of the invention, a load circuit is constituted by a discharge lamp, a capacitor connected in parallel to the discharge lamp, and an inductor connected in series with the discharge lamp to form a resonance circuit with the capacitor. The control means detects first and second peak value detecting means for respectively detecting a peak value of a current flowing through the inductor of the load circuit in accordance with the polarity of the AC power supply, and detecting the first and second peak value detecting means. And a first to fourth switch element for suppressing a DC component and an even-order harmonic component included in the input current from the AC power supply according to a comparison result of the comparison means. Are turned on and off, and have the same effect as the first aspect of the invention.

【0035】[0035]

【発明の実施の形態】(実施形態1)図1に実施形態1
の回路図を示す。本実施形態は、図29に示した従来例
1の回路構成において、平滑コンデンサC1の両端電圧
Vc1の平均値を検出する第1の平均値検出手段10と、
低電位側の第2のスイッチング素子Q2の両端間電圧の
平均値を検出する第2の平均値検出手段11と、第2の
平均値検出手段11で検出した第2の平均値が第1の平
均値検出手段10で検出した第1の平均値の半分よりも
大きい場合には第1のスイッチング素子Q1と第2のス
イッチング素子Q2の各オン期間の和に対する第2のス
イッチング素子Q2のオン期間(=オンデューティ)を
長くするとともに第2の平均値が第1の平均値の略半分
よりも小さい場合には第1のスイッチング素子Q1のオ
ン期間を長くするように第1〜第4のスイッチング素子
Q1〜Q4をオンオフするオンオフ制御部1とを具備し
ている点が異なり、その他の構成並びに基本的な動作に
ついては従来例1と共通であるから、共通する部分には
同一の符号を付して説明を省略する。
(Embodiment 1) FIG. 1 shows Embodiment 1 of the present invention.
FIG. In the present embodiment, in the circuit configuration of the first conventional example shown in FIG.
A second average value detecting means 11 for detecting an average value of the voltage between both ends of the second switching element Q2 on the low potential side, and a second average value detected by the second average value detecting means 11 is a first average value. When the average value is larger than half of the first average value detected by the average value detection means 10, the ON period of the second switching element Q2 with respect to the sum of the ON periods of the first switching element Q1 and the second switching element Q2. When the second average value is smaller than approximately half of the first average value, the first to fourth switching operations are performed so as to lengthen the ON period of the first switching element Q1. A different point is that it has an on / off control unit 1 for turning on / off the elements Q1 to Q4, and other configurations and basic operations are the same as those of the conventional example 1. Therefore, common parts are denoted by the same reference numerals. I Description thereof will be omitted.

【0036】第1の平均値検出手段10は、平滑コンデ
ンサC1の両端間に直列接続した分圧抵抗R4,R5か
ら成り、平滑コンデンサC1の両端電圧Vc1を分圧抵抗
R4,R5で分圧した電圧(=Vc1×R5/(R4+R
5))であって上記第1の平均値に比例する電圧Vk
(以下、「第1の検出電圧」という)を出力するもので
ある。なお、平滑コンデンサC1の容量は十分に大き
く、両端電圧Vc1は略一定の直流電圧となる。
The first average value detecting means 10 comprises voltage dividing resistors R4 and R5 connected in series between both ends of the smoothing capacitor C1. The voltage Vc1 across the smoothing capacitor C1 is divided by the voltage dividing resistors R4 and R5. Voltage (= Vc1 × R5 / (R4 + R
5)) a voltage Vk proportional to the first average value;
(Hereinafter, referred to as “first detection voltage”). Note that the capacity of the smoothing capacitor C1 is sufficiently large, and the voltage Vc1 between both ends is a substantially constant DC voltage.

【0037】また、第2の平均値検出手段11は、第1
及び第2のスイッチング素子Q1,Q2の接続点aとグ
ランドとの間に挿入した抵抗R1及びコンデンサC4の
直列回路と、このコンデンサC4の両端電圧Vc4を分圧
する分圧抵抗R2,R3とから成る。ここで、抵抗R1
とコンデンサC4の時定数を第1及び第2のスイッチン
グ素子Q1,Q2のオンオフ周期よりも充分大きく設定
してあるから、コンデンサC4の両端電圧Vc4が接続点
aの電位Va、すなわち第2のスイッチング素子Q2の
両端間電圧の平均値(第2の平均値)となる。而して、
第2の平均値検出手段11は、両端電圧Vc4を分圧した
電圧(=Vc4×R3/(R2+R3))であって上記第
2の平均値に比例する電圧Vj(以下、「第2の検出電
圧」という)を出力する。ここで、R3/(R2+R
3)=2×R5/(R4+R5)となるように抵抗R2
〜R5の各抵抗値を設定している。このように設定する
と、第1のスイッチング素子Q1のオン期間の長さと第
2のスイッチング素子Q2のオン期間の長さが等しいと
きに、第1の検出電圧Vkと第2の検出電圧Vjとが等
しくなる。
Further, the second average value detection means 11
And a series circuit of a resistor R1 and a capacitor C4 inserted between the connection point a of the second switching elements Q1 and Q2 and the ground, and voltage dividing resistors R2 and R3 for dividing a voltage Vc4 across the capacitor C4. . Here, the resistance R1
And the time constant of the capacitor C4 is set to be sufficiently larger than the on / off cycle of the first and second switching elements Q1 and Q2. The average value (second average value) of the voltage between both ends of the element Q2 is obtained. Thus,
The second average value detecting means 11 is a voltage Vj (= Vc4 × R3 / (R2 + R3)) obtained by dividing the voltage Vc4 at both ends and proportional to the second average value. Voltage). Here, R3 / (R2 + R
3) The resistor R2 is set so that = 2 × R5 / (R4 + R5).
To R5 are set. With this setting, when the length of the ON period of the first switching element Q1 is equal to the length of the ON period of the second switching element Q2, the first detection voltage Vk and the second detection voltage Vj become equal to each other. Become equal.

【0038】オンオフ制御部1は、第1及び第2の検出
電圧Vk,Vjの差分(=Vk−Vj)を比例積分する
比例積分器2と、鋸波電圧を発生する鋸波発生器3と、
比例積分器2の出力と鋸波電圧とを比較するコンパレー
タCP1と、コンパレータCP1の出力端を制御電圧V
ccにプルアップするプルアップ抵抗Rupと、コンパレー
タCP1の出力を反転するインバータ5とを備え、第1
及び第4のスイッチング素子Q1,Q4に対してはコン
パレータCP1の出力を反転せずに方形波の制御信号S
1,S4を出力するとともに、第2及び第3のスイッチ
ング素子Q2,Q3に対してはコンパレータCP1の出
力をインバータ5で反転した方形波の制御信号S2,S
3を出力する。而して、オンオフ制御部1から出力する
制御信号S1〜S4によって、従来例1で説明したよう
に第1のスイッチング素子Q1と第2のスイッチング素
子Q2とを交互にオンオフするとともに、第1のスイッ
チング素子Q4を第1のスイッチング素子Q1に同期し
てオンオフし、且つ第2のスイッチング素子Q2に同期
して第3のスイッチング素子Q3をオンオフする。な
お、図示はしないが比例積分器2とコンパレータCP1
との間には比例積分器2の出力の上限を鋸波電圧の最大
値よりも小さい値にクランプする上限クランプ回路と、
比例積分器2の出力の下限を鋸波電圧の最小値よりも大
きい値にクランプする下限クランプ回路とが設けてあ
り、さらにコンパレータCP1の出力端には第1〜第4
のスイッチング素子Q1〜Q4が同時にオンすることが
ないように、例えば制御信号S1〜S4を遅延させるこ
とでデッドタイムを生成するデッドタイム生成回路が設
けてある。
The on / off control unit 1 includes a proportional integrator 2 for proportionally integrating a difference (= Vk−Vj) between the first and second detection voltages Vk and Vj, and a sawtooth wave generator 3 for generating a sawtooth voltage. ,
A comparator CP1 for comparing the output of the proportional integrator 2 with the sawtooth voltage, and a control voltage V
a pull-up resistor Rup that pulls up to cc; and an inverter 5 that inverts the output of the comparator CP1.
And for the fourth switching elements Q1 and Q4, the output of the comparator CP1 is not inverted and the square wave control signal S
1, S4, and control signals S2, S of the square wave obtained by inverting the output of the comparator CP1 with the inverter 5 for the second and third switching elements Q2, Q3.
3 is output. Thus, the first switching element Q1 and the second switching element Q2 are alternately turned on and off by the control signals S1 to S4 output from the on / off control section 1 as described in the conventional example 1, and the first switching element Q2 is turned on and off. The switching element Q4 is turned on / off in synchronization with the first switching element Q1, and the third switching element Q3 is turned on / off in synchronization with the second switching element Q2. Although not shown, the proportional integrator 2 and the comparator CP1
An upper limit clamp circuit that clamps the upper limit of the output of the proportional integrator 2 to a value smaller than the maximum value of the sawtooth voltage;
There is provided a lower limit clamp circuit for clamping the lower limit of the output of the proportional integrator 2 to a value larger than the minimum value of the sawtooth wave voltage.
For example, a dead time generation circuit that generates a dead time by delaying the control signals S1 to S4 is provided so that the switching elements Q1 to Q4 do not turn on at the same time.

【0039】次に本実施形態の動作について説明する。Next, the operation of this embodiment will be described.

【0040】図2に示すように、第1及び第4のスイッ
チング素子Q1,Q4のオン期間T1が第2及び第3の
スイッチング素子Q2,Q3のオン期間T2よりも短い
場合(T1<T2の場合)、接続点aの電位Va(第2
のスイッチング素子Q2の両端間電圧)が平滑コンデン
サC1の両端電圧Vc1に等しくなる(Va=Vc1とな
る)期間が短くなるため、第2の検出電圧Vjは第1の
検出電圧Vkよりも低くなる。故に、第1及び第2の検
出電圧Vk、Vjの差分(=Vk−Vj)が正の値とな
り、この差分を比例積分器2にて比例積分した値は増加
傾向となる。ここで、比例積分器2の出力をコンパレー
タCP1の非反転側に入力し、コンパレータCP1の反
転側に入力した鋸波電圧と比較しているから、コンパレ
ータCP1の出力がハイレベルの期間が長く、ローレベ
ルの期間が短くなる方向に変化する。従って、第1及び
第4のスイッチング素子Q1,Q4をオンオフする制御
信号S1,S4のオン期間T1は長く、第2及び第3の
スイッチング素子Q2,Q3をオンオフする制御信号S
2,S3のオン期間T2が短くなる方向に変化する。制
御信号S1,S4のオン期間T1が長くなれば接続点a
の電位Vaが平滑コンデンサC1の両端電圧Vc1と等し
くなる期間が長くなるため、第2の検出電圧Vjが上昇
する。
As shown in FIG. 2, when the ON period T1 of the first and fourth switching elements Q1 and Q4 is shorter than the ON period T2 of the second and third switching elements Q2 and Q3 (when T1 <T2). Case), the potential Va at the connection point a (second
(The voltage across the switching element Q2) becomes equal to the voltage Vc1 across the smoothing capacitor C1 (where Va = Vc1), so that the second detection voltage Vj becomes lower than the first detection voltage Vk. . Therefore, the difference (= Vk−Vj) between the first and second detection voltages Vk and Vj becomes a positive value, and the value obtained by proportionally integrating the difference by the proportional integrator 2 tends to increase. Here, since the output of the proportional integrator 2 is input to the non-inverting side of the comparator CP1 and compared with the sawtooth voltage input to the inverting side of the comparator CP1, the period during which the output of the comparator CP1 is at a high level is long, It changes in such a way that the low level period becomes shorter. Therefore, the ON period T1 of the control signals S1 and S4 for turning on and off the first and fourth switching elements Q1 and Q4 is long, and the control signal S for turning on and off the second and third switching elements Q2 and Q3.
2, the on-period T2 of S3 decreases. If the ON period T1 of the control signals S1 and S4 becomes longer, the connection point a
Is longer than the voltage Vc1 across the smoothing capacitor C1, the second detection voltage Vj increases.

【0041】ここで、比例積分器2は入力が零となった
場合に鋸波電圧のオンデューティが略50%となるよう
な値の電圧を出力するように構成してあるから、第2の
検出電圧Vjが上昇して第1の検出電圧Vkと等しくな
ると比例積分器2の入力が零となり、コンパレータCP
1の出力のオンデューティも略50%となって安定状態
となる。
Here, the proportional integrator 2 is configured to output a voltage having a value such that the on-duty of the sawtooth voltage becomes approximately 50% when the input becomes zero. When the detection voltage Vj rises and becomes equal to the first detection voltage Vk, the input of the proportional integrator 2 becomes zero and the comparator CP
The on-duty of the output of No. 1 is also approximately 50%, and is in a stable state.

【0042】すなわち、図3に示すように第1及び第2
の検出電圧Vk,Vjが等しいときに接続点aの電位V
aの平均値が平滑コンデンサC1の両端電圧Vc1の略2
分の1に等しく、つまり第1及び第4のスイッチング素
子Q1,Q4のオン期間T1と第2及び第3のスイッチ
ング素子Q2,Q3のオン期間T2が等しくなって動作
が安定する。このような安定状態では、交流電源Vsか
らの入力電流Isの正負の大きさが略同一となり、入力
電流Isには直流成分並びに偶数次高調波成分が生じな
くなる。
That is, as shown in FIG.
When the detection voltages Vk and Vj are equal to each other, the potential V
The average value of a is approximately 2 of the voltage Vc1 across the smoothing capacitor C1.
That is, the ON period T1 of the first and fourth switching elements Q1 and Q4 is equal to the ON period T2 of the second and third switching elements Q2 and Q3, and the operation is stabilized. In such a stable state, the positive and negative magnitudes of the input current Is from the AC power supply Vs are substantially the same, and the input current Is does not include a DC component and an even-order harmonic component.

【0043】上述のように本実施形態では、平滑コンデ
ンサC1の両端電圧Vc1の平均値と第2のスイッチング
素子Q2の両端間電圧の平均値とを検出し、これらの平
均値に比例した第1及び第2の検出電圧Vk,Vjに応
じて第1〜第4のスイッチング素子Q1〜Q4のオン期
間を制御することにより、従来例2のようにチョッパ用
のリアクタンスの追加によるコストアップや従来例3の
ように絶縁用のトランスの追加によるコストアップを招
くことなく且つ従来例3のように煩雑な調整をせずに入
力電流Isの直流成分及び偶数次高調波成分の発生を抑
制することができる。
As described above, in this embodiment, the average value of the voltage Vc1 across the smoothing capacitor C1 and the average value of the voltage across the second switching element Q2 are detected, and the first value proportional to the average value is detected. By controlling the on-periods of the first to fourth switching elements Q1 to Q4 according to the second detection voltages Vk and Vj, the cost increases due to the addition of the reactance for the chopper as in the conventional example 2 and the conventional example. 3, it is possible to suppress the generation of the DC component and the even-order harmonic component of the input current Is without increasing the cost due to the addition of the insulating transformer and without performing the complicated adjustment as in the conventional example 3. it can.

【0044】なお、放電灯FLは、例えば定格ランプ電
圧が略229V、定格ランプ電流が略0.43A、定格
ランプ電力が略97Wの環形蛍光灯や、定格ランプ電圧
が略160V、定格ランプ電流が略0.43A、定格ラ
ンプ電力が略68Wの環形蛍光灯、あるいは光路長が略
1400〜2500mm、管径が略18〜29mmのも
のが望ましい。また、本実施形態ではインバータ回路を
第1〜第4のスイッチング素子Q1〜Q4のフルブリッ
ジ式としているが、これは所謂ハーフブリッジ式に比較
して同じ直流電圧でも2倍の交流電圧を負荷回路に印加
できるので、特に細管を二重管にしたような高電圧放電
灯を高周波点灯するのに適している。
The discharge lamp FL has, for example, a ring-shaped fluorescent lamp having a rated lamp voltage of approximately 229 V, a rated lamp current of approximately 0.43 A, and a rated lamp power of approximately 97 W, a rated lamp voltage of approximately 160 V, and a rated lamp current of approximately 0.9 W. A ring-shaped fluorescent lamp having a power of approximately 0.43 A and a rated lamp power of approximately 68 W, or a lamp having an optical path length of approximately 1400 to 2500 mm and a tube diameter of approximately 18 to 29 mm is desirable. Further, in the present embodiment, the inverter circuit is a full-bridge type of the first to fourth switching elements Q1 to Q4. It is particularly suitable for high-frequency lighting of a high-voltage discharge lamp in which a thin tube is a double tube.

【0045】(実施形態2)図4に実施形態2の回路図
を示す。本実施形態は、第2のスイッチング素子Q2の
両端間電圧の平均値を検出する第1の平均値検出手段1
2と、第4のスイッチング素子Q4の両端間電圧の平均
値を検出する第2の平均値検出手段13とを備え、オン
オフ制御部1が、第1の平均値検出手段12で検出した
第1の平均値Viが第2の平均値検出手段13で検出し
た第2の平均値Vjよりも大きい場合には第2のスイッ
チング素子Q2のオン期間を長くするとともに第4のス
イッチング素子Q4のオン期間を短くし第1の平均値V
iが第2の平均値Vjよりも小さい場合には第2のスイ
ッチング素子Q2のオン期間を短くするとともに第4の
スイッチング素子Q4のオン期間を長くするように第1
〜第4のスイッチング素子Q1〜Q4をオンオフするも
のである。なお、その他の構成及び基本的な動作は従来
例1並びに実施形態1と共通するから、共通する部分に
は同一の符号を付して説明を省略する。
(Embodiment 2) FIG. 4 shows a circuit diagram of Embodiment 2. In this embodiment, the first average value detecting means 1 detects the average value of the voltage between both ends of the second switching element Q2.
2 and a second average value detecting means 13 for detecting an average value of the voltage between both ends of the fourth switching element Q4, and the on / off control unit 1 detects the first average value detected by the first average value detecting means 12. Is longer than the second average value Vj detected by the second average value detecting means 13, the ON period of the second switching element Q2 is extended and the ON period of the fourth switching element Q4 is increased. And the first average value V
When i is smaller than the second average value Vj, the first period is set so as to shorten the ON period of the second switching element Q2 and lengthen the ON period of the fourth switching element Q4.
To turn on and off the fourth switching elements Q1 to Q4. Since other configurations and basic operations are common to the first conventional example and the first embodiment, the common parts are denoted by the same reference numerals and description thereof is omitted.

【0046】第1の平均値検出手段12は、第1及び第
2のスイッチング素子Q1,Q2の接続点aとグランド
との間に挿入された分圧抵抗R1,R2と、抵抗R2の
両端間に接続したコンデンサC10とから成り、第2のス
イッチング素子Q2の両端間電圧に比例した抵抗R2の
電圧降下をコンデンサC10で平均化して得た第1の検出
電圧Viを出力する。
The first average value detection means 12 includes a voltage dividing resistor R1, R2 inserted between the connection point a of the first and second switching elements Q1, Q2 and the ground, and a voltage dividing resistor R2. And outputs a first detection voltage Vi obtained by averaging the voltage drop of the resistor R2 proportional to the voltage between both ends of the second switching element Q2 by the capacitor C10.

【0047】また、第2の平均値検出手段13は、第3
及び第4のスイッチング素子Q3,Q4の接続点cとグ
ランドとの間に挿入された分圧抵抗R3,R4と、抵抗
R4の両端間に接続したコンデンサC11とから成り、第
4のスイッチング素子Q4の両端間電圧に比例した抵抗
R4の電圧降下をコンデンサC11で平均化して得た第2
の検出電圧Vjを出力する。ここで、抵抗R1とR3並
びにR2とR4はそれぞれ抵抗値を等しくしてある(R
3=R1,R4=R2)。
Further, the second average value detecting means 13
A voltage dividing resistor R3, R4 inserted between the connection point c of the fourth switching element Q3, Q4 and the ground, and a capacitor C11 connected between both ends of the resistor R4, and the fourth switching element Q4 Obtained by averaging the voltage drop of the resistor R4 proportional to the voltage between both ends of the resistor R4 with the capacitor C11.
Is output. Here, the resistors R1 and R3 and the resistors R2 and R4 have the same resistance value (R
3 = R1, R4 = R2).

【0048】オンオフ制御部1は、第1及び第2の検出
電圧Vi,Vjを比較するコンパレータCP2と、コン
パレータCP2の出力に応じて第1〜第4のスイッチン
グ素子Q1〜Q4に対する制御信号S1〜S4を作成し
て出力する制御回路7とを具備する。
The on / off control unit 1 includes a comparator CP2 for comparing the first and second detection voltages Vi and Vj, and control signals S1 to S4 for the first to fourth switching elements Q1 to Q4 according to the output of the comparator CP2. And a control circuit 7 for generating and outputting S4.

【0049】ここで、制御回路7は、コンパレータCP
2の比較結果に応じて第1の検出電圧Viが第2の検出
電圧Vjよりも低いとき(Vi<Vj)は第1及び第4
のスイッチング素子Q1,Q4のオン期間を長くすると
ともに第2及び第3のスイッチング素子Q2,Q3のオ
ン期間を短くするように制御信号S1〜S4を出力す
る。反対に、第1の検出電圧Viが第2の検出電圧Vj
よりも高いとき(Vi>Vj)は第1及び第4のスイッ
チング素子Q1,Q4のオン期間を短くするとともに第
2及び第3のスイッチング素子Q2,Q3のオン期間を
長くするように制御信号S1〜S4を出力する。そし
て、第1及び第2の検出電圧Vi,Vjが等しいときに
第1及び第4のスイッチング素子Q1,Q4のオン期間
と第2及び第3のスイッチング素子Q2,Q3のオン期
間とが等しくなって、動作が安定する。この安定状態で
は交流電源Vsからの入力電流Isの正負の大きさが略
同一となり、入力電流Isには直流成分並びに偶数次高
調波成分が生じなくなる。
Here, the control circuit 7 includes a comparator CP
When the first detection voltage Vi is lower than the second detection voltage Vj (Vi <Vj) according to the comparison result of No. 2 and the first and fourth detection voltages,
The control signals S1 to S4 are output so as to lengthen the on-periods of the switching elements Q1 and Q4 and shorten the on-periods of the second and third switching elements Q2 and Q3. Conversely, the first detection voltage Vi changes to the second detection voltage Vj.
If it is higher (Vi> Vj), the control signal S1 is set so as to shorten the on-periods of the first and fourth switching elements Q1 and Q4 and prolong the on-period of the second and third switching elements Q2 and Q3. To S4. When the first and second detection voltages Vi and Vj are equal, the on-period of the first and fourth switching elements Q1 and Q4 becomes equal to the on-period of the second and third switching elements Q2 and Q3. Operation is stable. In this stable state, the positive and negative magnitudes of the input current Is from the AC power supply Vs are substantially the same, and no DC component and even harmonic components are generated in the input current Is.

【0050】本実施形態では、実施形態1に比較して簡
単な構成で入力電流Isの直流成分や偶数次高調波成分
の抑制が図れるという利点がある。
The present embodiment has an advantage that the DC component and the even-order harmonic component of the input current Is can be suppressed with a simple configuration as compared with the first embodiment.

【0051】(実施形態3)図5に実施形態3の回路図
を示す。なお、その他の構成及び基本的な動作は従来例
1並びに実施形態1と共通するから、共通する部分には
同一の符号を付して説明を省略する。
(Third Embodiment) FIG. 5 shows a circuit diagram of a third embodiment. Since other configurations and basic operations are common to the first conventional example and the first embodiment, the common parts are denoted by the same reference numerals and description thereof is omitted.

【0052】図5に示すように、平滑コンデンサC1の
高電位側と第1のスイッチング素子Q1の接続点gと交
流電源Vsの第1のリアクトルL1との接続点dとの間
には、分圧抵抗R1,R2の直列回路及び抵抗R2に並
列接続されて抵抗R2の電圧降下を平均化するコンデン
サC10が接続してある。そして、コンデンサC10の両端
電圧Vhと接続点dの電圧Vdとを各々レベルシフト回
路LS1,LS2を介して差動増幅する差動増幅器OP
1と、上記分圧抵抗R1,R2及びコンデンサC10とで
第1の平均値検出手段14が構成される。而して、差動
増幅器OP1からは接続点g−d間の電圧(=Vh−V
d)に比例した第1の検出電圧Vjが出力される。
As shown in FIG. 5, a point is connected between a connection point g between the high potential side of the smoothing capacitor C1 and the first switching element Q1 and a connection point d between the first reactor L1 of the AC power supply Vs. A series circuit of the piezoresistors R1 and R2 and a capacitor C10 connected in parallel with the resistor R2 and averaging the voltage drop of the resistor R2 are connected. A differential amplifier OP for differentially amplifying the voltage Vh across the capacitor C10 and the voltage Vd at the connection point d via the level shift circuits LS1 and LS2, respectively.
1 and the voltage dividing resistors R1 and R2 and the capacitor C10 constitute a first average value detecting means 14. Thus, the voltage between the connection points g and d (= Vh-V) is output from the differential amplifier OP1.
A first detection voltage Vj proportional to d) is output.

【0053】また、接続点dとグランドとの間には分圧
抵抗R3,R4の直列回路及び抵抗R4に並列接続され
て抵抗R4の電圧降下を平均化するコンデンサC11から
成る第2の平均値検出手段15が設けてあり、コンデン
サC11の両端間には接続点d−グランド間の電圧に比例
した第2の検出電圧Viが出力される。ここで、抵抗R
1とR3並びにR2とR4はそれぞれ抵抗値を等しくし
てある(R3=R1,R4=R2)。
A second average value comprising a series circuit of voltage dividing resistors R3 and R4 and a capacitor C11 connected in parallel with the resistor R4 and averaging the voltage drop of the resistor R4 is provided between the connection point d and the ground. A detection means 15 is provided, and a second detection voltage Vi proportional to the voltage between the connection point d and the ground is output between both ends of the capacitor C11. Where the resistance R
1 and R3 and R2 and R4 have the same resistance value (R3 = R1, R4 = R2).

【0054】オンオフ制御部1は、第1及び第2の検出
電圧Vj,Viを比較するコンパレータCP3と、コン
パレータCP3の出力に応じて第1〜第4のスイッチン
グ素子Q1〜Q4に対する制御信号S1〜S4を作成し
て出力する制御回路7とを具備する。
The on / off control section 1 includes a comparator CP3 for comparing the first and second detection voltages Vj and Vi, and control signals S1 to S4 for the first to fourth switching elements Q1 to Q4 according to the output of the comparator CP3. And a control circuit 7 for generating and outputting S4.

【0055】ここで、制御回路7は、コンパレータCP
2の比較結果に応じて第1の検出電圧Vjが第2の検出
電圧Viよりも高いとき(Vi<Vj)は第1及び第4
のスイッチング素子Q1,Q4のオン期間を長くすると
ともに第2及び第3のスイッチング素子Q2,Q3のオ
ン期間を短くするように制御信号S1〜S4を出力す
る。反対に、第1の検出電圧Vjが第2の検出電圧Vi
よりも低いとき(Vi>Vj)は第1及び第4のスイッ
チング素子Q1,Q4のオン期間を短くするとともに第
2及び第3のスイッチング素子Q2,Q3のオン期間を
長くするように制御信号S1〜S4を出力する。そし
て、第1及び第2の検出電圧Vj,Viが等しいときに
第1及び第4のスイッチング素子Q1,Q4のオン期間
と第2及び第3のスイッチング素子Q2,Q3のオン期
間とが等しくなって、動作が安定する。この安定状態で
は交流電源Vsからの入力電流Isの正負の大きさが略
同一となり、入力電流Isには直流成分並びに偶数次高
調波成分が生じなくなる。
Here, the control circuit 7 includes a comparator CP
When the first detection voltage Vj is higher than the second detection voltage Vi (Vi <Vj) according to the comparison result of No. 2, the first and fourth detection voltages are used.
The control signals S1 to S4 are output so as to lengthen the on-periods of the switching elements Q1 and Q4 and shorten the on-periods of the second and third switching elements Q2 and Q3. Conversely, the first detection voltage Vj is changed to the second detection voltage Vi.
When it is lower than (Vi> Vj), the control signal S1 is configured to shorten the on-periods of the first and fourth switching elements Q1 and Q4 and prolong the on-period of the second and third switching elements Q2 and Q3. To S4. When the first and second detection voltages Vj and Vi are equal, the on-period of the first and fourth switching elements Q1 and Q4 becomes equal to the on-period of the second and third switching elements Q2 and Q3. Operation is stable. In this stable state, the positive and negative magnitudes of the input current Is from the AC power supply Vs are substantially the same, and no DC component and even harmonic components are generated in the input current Is.

【0056】本実施形態では、実施形態1に比較して簡
単な構成で入力電流Isの直流成分や偶数次高調波成分
の抑制が図れるという利点がある。
The present embodiment has an advantage that the DC component and the even-order harmonic component of the input current Is can be suppressed with a simple configuration as compared with the first embodiment.

【0057】(実施形態4)図6に実施形態4の回路図
を示す。なお、本実施形態の基本的な構成及び動作は従
来例1並びに実施形態3と共通するから、共通する部分
には同一の符号を付して説明を省略する。
(Fourth Embodiment) FIG. 6 shows a circuit diagram of a fourth embodiment. Note that the basic configuration and operation of the present embodiment are common to those of the conventional example 1 and the third embodiment.

【0058】本実施形態は、接続点g−d間の電圧を検
出する代わりに、接続点g−グランド間の電圧(平滑コ
ンデンサC1の両端電圧Vc1)を検出する分圧抵抗R
1’,R2’から成る第1の平均値検出手段14’を設
けた点が実施形態3と異なる。但し、第1の平均値検出
手段14’の分圧比(=R2’/(R1’+R2’))
は第2の平均値検出手段15の分圧比(=R4/(R3
+R4))の2倍となるように抵抗R1’,R2’の抵
抗値を設定してある。
In this embodiment, instead of detecting the voltage between the connection points g and d, the voltage dividing resistor R for detecting the voltage between the connection point g and the ground (the voltage Vc1 across the smoothing capacitor C1) is used.
The third embodiment differs from the third embodiment in that a first average value detecting means 14 'including 1' and R2 'is provided. However, the partial pressure ratio of the first average value detecting means 14 '(= R2' / (R1 '+ R2'))
Is the partial pressure ratio of the second average value detecting means 15 (= R4 / (R3
+ R4)), the resistances of the resistors R1 'and R2' are set so as to be twice as large.

【0059】而して、オンオフ制御部1のコンパレータ
CP3では、第1の平均値検出手段14’で検出した第
1の検出電圧Vj(平滑コンデンサC1の両端電圧Vc1
に比例した電圧)と、接続点d−グランド間の電圧に比
例した第2の検出電圧Viとを比較しており、制御回路
7では第1及び第2の検出電圧Vj,Viが等しくなる
ように実施形態3と同様の制御を行う。そして、第1及
び第2の検出電圧Vi,Vjが等しいときに第1及び第
4のスイッチング素子Q1,Q4のオン期間と第2及び
第3のスイッチング素子Q2,Q3のオン期間とが等し
くなって、交流電源Vsからの入力電流Isの正負の大
きさが略同一となり、入力電流Isには直流成分並びに
偶数次高調波成分が生じなくなる。
In the comparator CP3 of the on / off control unit 1, the first detection voltage Vj (the voltage Vc1 across the smoothing capacitor C1) detected by the first average value detection means 14 'is used.
Is compared with the second detection voltage Vi proportional to the voltage between the connection point d and the ground, and the control circuit 7 makes the first and second detection voltages Vj and Vi equal. The same control as in the third embodiment is performed. When the first and second detection voltages Vi and Vj are equal, the on-period of the first and fourth switching elements Q1 and Q4 becomes equal to the on-period of the second and third switching elements Q2 and Q3. Thus, the magnitudes of the positive and negative of the input current Is from the AC power supply Vs are substantially the same, and no DC component and even-order harmonic components are generated in the input current Is.

【0060】(実施形態5)図7に実施形態5の回路図
を示す。本実施形態は、平滑コンデンサC1の両端電圧
Vc1のピーク値を検出する第1及び第2のピーク値検出
回路PK1,PK2と、交流電源Vsの極性に応じて平
滑コンデンサC1の両端電圧を第1及び第2のピーク値
検出回路PK1,PK2に切り換えて入力する切換手段
と、第1及び第2のピーク値検出回路PK1,PK2の
検出値同士を比較するコンパレータCP4とを具備し、
制御回路7がコンパレータCP4の出力に応じて第1及
び第4のスイッチング素子Q1,Q4のオン期間と第2
及び第3のスイッチング素子Q2,Q3のオン期間とが
等しくなるように第1〜第4のスイッチング素子Q1〜
Q4をオンオフする制御信号S1〜S4を作成して出力
するものである。なお、その他の構成及び基本的な動作
は従来例1並びに実施形態1と共通するから、共通する
部分には同一の符号を付して説明を省略する。
(Fifth Embodiment) FIG. 7 shows a circuit diagram of a fifth embodiment. In the present embodiment, first and second peak value detection circuits PK1 and PK2 for detecting the peak value of the voltage Vc1 across the smoothing capacitor C1, and the voltage across the smoothing capacitor C1 according to the polarity of the AC power supply Vs are set to the first and second peak values. Switching means for switching and inputting to the second peak value detection circuits PK1 and PK2, and a comparator CP4 for comparing the detection values of the first and second peak value detection circuits PK1 and PK2 with each other,
The control circuit 7 controls the ON period of the first and fourth switching elements Q1 and Q4 and the second period in response to the output of the comparator CP4.
And the first to fourth switching elements Q1 to Q4 such that the on-periods of the third switching elements Q2 and Q3 are equal.
It creates and outputs control signals S1 to S4 for turning on / off Q4. Since other configurations and basic operations are common to the first conventional example and the first embodiment, the common parts are denoted by the same reference numerals and description thereof is omitted.

【0061】平滑コンデンサC1の両端間には分圧抵抗
R1,R2が直列接続してあり、抵抗R1,R2の接続
点bがスイッチSW1の共通接点Pcに接続してある。
このスイッチSW1は交流電源Vsの極性を判別する極
性判別回路9によって切り換えられる一対の切換接点P
a,Pbを有しており、各切換接点Pa,Pbに第1及
び第2のピーク値検出回路PK1,PK2が接続してあ
る。而して、スイッチSW1と極性判別回路9で切換手
段を構成している。
Voltage dividing resistors R1 and R2 are connected in series between both ends of the smoothing capacitor C1, and a connection point b of the resistors R1 and R2 is connected to a common contact Pc of the switch SW1.
This switch SW1 has a pair of switching contacts P which are switched by a polarity determining circuit 9 for determining the polarity of the AC power supply Vs.
a and Pb, and first and second peak value detection circuits PK1 and PK2 are connected to the respective switching contacts Pa and Pb. Thus, the switch SW1 and the polarity discriminating circuit 9 constitute switching means.

【0062】極性判別回路9は、交流電源Vsが正極性
(第1及び第2のスイッチング素子Q1,Q2の接続点
a側が高電位となる極性)のときにスイッチSW1を切
換接点Paに切り換えて第1のピーク値検出回路PK1
を接続点bに接続し、交流電源Vsが負極性のときにス
イッチSW1を切換接点Pbに切り換えて第2のピーク
値検出回路PK2を接続点bに接続する。
The polarity determining circuit 9 switches the switch SW1 to the switching contact point Pa when the AC power supply Vs has a positive polarity (polarity at which the connection point a side of the first and second switching elements Q1 and Q2 has a high potential). First peak value detection circuit PK1
Is connected to the connection point b, and when the AC power supply Vs has the negative polarity, the switch SW1 is switched to the switching contact Pb to connect the second peak value detection circuit PK2 to the connection point b.

【0063】第1及び第2のピーク値検出回路PK1,
PK2は、平滑コンデンサC1の両端電圧Vc1を分圧抵
抗R1,R2で分圧した接続点bの電圧Vbのピーク値
を、交流電源Vsの電源周期よりも数倍以上長い時定数
で保持するものである。
The first and second peak value detection circuits PK1,
PK2 holds the peak value of the voltage Vb at the connection point b obtained by dividing the voltage Vc1 across the smoothing capacitor C1 by the voltage dividing resistors R1 and R2 with a time constant that is several times or more longer than the power supply cycle of the AC power supply Vs. It is.

【0064】ところで、図8(b)に示すように交流電
源Vsの極性に応じて入力電流Isに偏りが生じると、
平滑コンデンサC1の両端電圧Vc1に比例した電圧Vb
のピーク値にも交流電源Vsの極性に応じた偏りが発生
し、第1のピーク値検出回路PK1の検出電圧Vcと、
第2のピーク値検出回路PK2の検出電圧Vdとが異な
ることとなる。反対に交流電源Vsの極性によらず電圧
Vbのピーク値が一定であれば、第1及び第2の検出電
圧Vc,Vdは等しくなる。
By the way, as shown in FIG. 8B, when the input current Is is biased depending on the polarity of the AC power supply Vs,
The voltage Vb proportional to the voltage Vc1 across the smoothing capacitor C1
Of the first peak value detection circuit PK1 and the bias value of the first peak value detection circuit PK1,
The detection voltage Vd of the second peak value detection circuit PK2 will be different. Conversely, if the peak value of the voltage Vb is constant regardless of the polarity of the AC power supply Vs, the first and second detection voltages Vc and Vd become equal.

【0065】従って、コンパレータCP4の出力がハイ
レベル(第1の検出電圧Vc>第2の検出電圧Vd)の
ときには交流電源Vsが正極性のときに入力電流Isが
増加していることから、制御回路7は第1及び第4のス
イッチング素子Q1,Q4のオン期間を短くするととも
に第2及び第3のスイッチング素子Q2,Q3のオン期
間を長くするように制御信号S1〜S4を作成して出力
する。反対に、コンパレータCP4の出力がローレベル
(第1の検出電圧Vc<第2の検出電圧Vd)のときに
は交流電源Vsが負極性のときに入力電流Isが増加し
ていることから、制御回路7は第1及び第4のスイッチ
ング素子Q1,Q4のオン期間を長くするとともに第2
及び第3のスイッチング素子Q2,Q3のオン期間を短
くするように制御信号S1〜S4を作成して出力する。
すなわち、制御回路7では第1の検出電圧Vcと第2の
検出電圧Vdとが等しくなるように第1〜第4のスイッ
チング素子Q1〜Q4のオンオフを制御する制御信号S
1〜S4を作成して出力しているので、交流電源Vsの
極性に応じた入力電流Isの偏りがなくなり、入力電流
Isには直流成分並びに偶数次高調波成分が生じなくな
る。
Therefore, when the output of the comparator CP4 is at a high level (the first detection voltage Vc> the second detection voltage Vd), the input current Is increases when the AC power supply Vs has a positive polarity. The circuit 7 generates and outputs control signals S1 to S4 so as to shorten the on-period of the first and fourth switching elements Q1 and Q4 and prolong the on-period of the second and third switching elements Q2 and Q3. I do. Conversely, when the output of the comparator CP4 is at a low level (first detection voltage Vc <second detection voltage Vd), the input current Is increases when the AC power supply Vs has a negative polarity. Increases the on-period of the first and fourth switching elements Q1 and Q4 and
And generating and outputting control signals S1 to S4 so as to shorten the on-periods of the third switching elements Q2 and Q3.
That is, in the control circuit 7, the control signal S for controlling the on / off of the first to fourth switching elements Q1 to Q4 so that the first detection voltage Vc and the second detection voltage Vd become equal.
Since 1 to S4 are created and output, the bias of the input current Is according to the polarity of the AC power supply Vs is eliminated, and the input current Is does not include a DC component and an even harmonic component.

【0066】(実施形態6)図9に実施形態6の回路図
を示す。なお、本実施形態の基本的な構成及び動作は従
来例1並びに実施形態1と共通するから、共通する部分
には同一の符号を付して説明を省略する。
(Embodiment 6) FIG. 9 shows a circuit diagram of Embodiment 6. Note that the basic configuration and operation of the present embodiment are common to those of the first conventional example and the first embodiment, and therefore, the common parts are denoted by the same reference numerals and description thereof is omitted.

【0067】本実施形態では、第1及び第2のスイッチ
ング素子Q1,Q2の接続点に一端が接続された限流用
の第1のインダクタL21、第3及び第4のスイッチング
素子Q3,Q4の接続点に一端が接続された限流用の第
2のインダクタL22、第1及び第2のインダクタL21,
L22の他端間に接続された放電灯FL及び共振用のコン
デンサC2の並列回路で負荷回路Zを構成している。な
お、第1及び第2のインダクタL21,L22は別々のコア
に巻設しても、同一のコアに巻設しても何れでも良い。
In this embodiment, the first current-limiting inductor L21 having one end connected to the connection point of the first and second switching elements Q1 and Q2, and the connection of the third and fourth switching elements Q3 and Q4. A current limiting second inductor L22 having one end connected to a point, first and second inductors L21, L21,
A load circuit Z is constituted by a parallel circuit of the discharge lamp FL and the capacitor C2 for resonance connected between the other ends of L22. The first and second inductors L21 and L22 may be wound around separate cores or may be wound around the same core.

【0068】また、第1のインダクタL21と放電灯FL
の接続点b1のグランドに対する電圧Vb1の最大値を検
出する第1の電圧検出手段16と、第2のインダクタL
22と放電灯FLの接続点b2のグランドに対する電圧V
b2の最大値を検出する第2の電圧検出手段17とを備え
ており、これら第1及び第2の電圧検出手段16,17
の検出電圧Vj,Vkがオンオフ制御部1に入力されて
いる。
Also, the first inductor L21 and the discharge lamp FL
Voltage detecting means 16 for detecting the maximum value of the voltage Vb1 with respect to the ground at the connection point b1 of the first and second inductors L1 and L2.
22 and the voltage V with respect to the ground at the connection point b2 of the discharge lamp FL
and a second voltage detecting means 17 for detecting the maximum value of b2. These first and second voltage detecting means 16 and 17 are provided.
Are input to the on / off control unit 1.

【0069】第1及び第2の電圧検出手段16,17は
ほぼ同一の構成を有しているから、第1の電圧検出手段
16についてのみ説明する。第1の電圧検出手段16
は、接続点b1とグランドの間に挿入された分圧抵抗R
1,R2の接続点からダイオードD7を介して充電され
るコンデンサC4及び抵抗R3の並列回路を具備して成
り、コンデンサC4の両端に電圧b1の最大値に比例し
た電圧Vj(以下、「第1の検出電圧」という)が得ら
れる。ここで、放電灯FLの各フィラメントにそれぞれ
第1及び第2のインダクタL21,L22を接続しているの
で、接続点b1の電圧Vb1は、平滑コンデンサC1の両
端電圧Vc1の半分と放電灯FLのランプ電圧VLaの半分
の和でVb1=(Vc1+VLa)/2となる。また、接続点
b2の電圧Vb2は、平滑コンデンサC1の両端電圧Vc1
の半分と放電灯FLのランプ電圧VLaの半分の差でVb1
=(Vc1−VLa)/2となる。
Since the first and second voltage detecting means 16 and 17 have substantially the same configuration, only the first voltage detecting means 16 will be described. First voltage detecting means 16
Is a voltage dividing resistor R inserted between the connection point b1 and the ground.
1 and a parallel circuit of a capacitor C4 and a resistor R3 charged via a diode D7 from a connection point of R2, and a voltage Vj (hereinafter, referred to as a "first voltage") proportional to the maximum value of the voltage b1 is provided across the capacitor C4. Is referred to as “detection voltage”). Here, since the first and second inductors L21 and L22 are connected to the respective filaments of the discharge lamp FL, the voltage Vb1 at the connection point b1 is half of the voltage Vc1 across the smoothing capacitor C1 and the voltage Vc1 of the discharge lamp FL. Vb1 = (Vc1 + VLa) / 2, which is the sum of half the lamp voltage VLa. The voltage Vb2 at the connection point b2 is equal to the voltage Vc1 across the smoothing capacitor C1.
Vb1 is the difference between half of the discharge lamp FL and half of the lamp voltage VLa of the discharge lamp FL.
= (Vc1 -VLa) / 2.

【0070】次に本実施形態の動作について説明する。Next, the operation of this embodiment will be described.

【0071】図10に示すように、第1及び第4のスイ
ッチング素子Q1,Q4のオン期間T1が第2及び第3
のスイッチング素子Q2,Q3のオン期間T2よりも短
い場合(T1<T2の場合)、ランプ電圧VLaに負の直
流電圧が重畳されて正負のバランスが崩れてしまう。従
って、電圧Vb1とVb2の波形も異なり、第1の電圧検出
手段16で検出される電圧Vb1の最大値(第1の検出電
圧)Vjが第2の電圧検出手段17で検出される電圧V
b2の最大値(第2の検出電圧)Vkよりも低くなる。故
に、第1及び第2の検出電圧Vj,Vkの差分(=Vk
−Vj)が正の値となり、この差分を比例積分器2にて
比例積分した値は増加傾向となる。ここで、比例積分器
2の出力をコンパレータCP1の非反転側に入力し、コ
ンパレータCP1の反転側に入力した鋸波電圧と比較し
ているから、コンパレータCP1の出力がハイレベルの
期間が長く、ローレベルの期間が短くなる方向に変化す
る。従って、第1及び第4のスイッチング素子Q1,Q
4をオンオフする制御信号S1,S4のオン期間T1は
長く、第2及び第3のスイッチング素子Q2,Q3をオ
ンオフする制御信号S2,S3のオン期間T2が短くな
る方向に変化する。
As shown in FIG. 10, the ON periods T1 of the first and fourth switching elements Q1 and Q4 are the second and third switching elements Q1 and Q4.
Is shorter than the ON period T2 of the switching elements Q2 and Q3 (when T1 <T2), a negative DC voltage is superimposed on the lamp voltage VLa, and the positive / negative balance is lost. Therefore, the waveforms of the voltages Vb1 and Vb2 are also different, and the maximum value (first detection voltage) Vj of the voltage Vb1 detected by the first voltage detection means 16 is the voltage Vj detected by the second voltage detection means 17.
It becomes lower than the maximum value (second detection voltage) Vk of b2. Therefore, the difference between the first and second detection voltages Vj and Vk (= Vk
−Vj) becomes a positive value, and the value obtained by proportionally integrating the difference by the proportional integrator 2 tends to increase. Here, since the output of the proportional integrator 2 is input to the non-inverting side of the comparator CP1 and compared with the sawtooth voltage input to the inverting side of the comparator CP1, the period during which the output of the comparator CP1 is at a high level is long, It changes in such a way that the low level period becomes shorter. Therefore, the first and fourth switching elements Q1, Q
4, the on-period T1 of the control signals S1 and S4 for turning on and off the switching element 4 is long, and the on-period T2 of the control signals S2 and S3 for turning on and off the second and third switching elements Q2 and Q3 is shortened.

【0072】而して、図11に示すように第1及び第2
の検出電圧Vj,Vkが等しいときに電圧Vb1の最大値
が電圧Vb2の最大値に等しく、つまり第1及び第4のス
イッチング素子Q1,Q4のオン期間T1と第2及び第
3のスイッチング素子Q2,Q3のオン期間T2が等し
くなって動作が安定する。このような安定状態では、放
電灯FLのランプ電圧VLaに直流成分が重畳されず、交
流電源Vsからの入力電流Isの正負の大きさが略同一
となり、入力電流Isには直流成分並びに偶数次高調波
成分が生じなくなる。
Thus, as shown in FIG.
Are equal to the maximum value of the voltage Vb2 when the detection voltages Vj and Vk are equal, that is, the on-period T1 of the first and fourth switching elements Q1 and Q4 and the second and third switching elements Q2 , Q3 have the same ON period T2, and the operation is stabilized. In such a stable state, the DC component is not superimposed on the lamp voltage VLa of the discharge lamp FL, the magnitudes of the positive and negative of the input current Is from the AC power supply Vs are substantially the same, and the DC current and the even-order No harmonic components are generated.

【0073】(実施形態7)図12に実施形態7の回路
図を示す。本実施形態は、交流電源Vsの第1及び第2
のスイッチング素子Q1,Q2との接続点側が正極とな
るときに第1のリアクトルL1に流れる電流の平均値を
検出する第1の電流平均値検出手段18と、交流電源V
sの第1及び第2のスイッチング素子Q1,Q2との接
続点側が負極となるときに第1のリアクトルL1に流れ
る電流の平均値を検出する第2の電流平均値検出手段1
9と、第1及び第2の電流平均値検出手段18,19の
検出値同士を比較するコンパレータCP5とを具備し、
制御回路7がコンパレータCP5の出力に応じて第1及
び第4のスイッチング素子Q1,Q4のオン期間と第2
及び第3のスイッチング素子Q2,Q3のオン期間とが
等しくなるように第1〜第4のスイッチング素子Q1〜
Q4をオンオフする制御信号S1〜S4を作成して出力
するものである。なお、その他の構成及び基本的な動作
は従来例1と共通するから、共通する部分には同一の符
号を付して説明を省略する。
(Seventh Embodiment) FIG. 12 is a circuit diagram of a seventh embodiment. In the present embodiment, the first and second AC power sources Vs
Current average value detecting means 18 for detecting the average value of the current flowing through the first reactor L1 when the connection point between the switching element Q1 and the switching element Q2 becomes a positive electrode;
a second current average value detecting means 1 for detecting an average value of a current flowing through the first reactor L1 when a connection point between the first and second switching elements Q1 and Q2 is negative.
9 and a comparator CP5 for comparing the detection values of the first and second current average value detection means 18 and 19 with each other,
The control circuit 7 controls the ON period of the first and fourth switching elements Q1, Q4 and the second
And the first to fourth switching elements Q1 to Q4 such that the on-periods of the third switching elements Q2 and Q3 are equal.
It creates and outputs control signals S1 to S4 for turning on / off Q4. Since other configurations and basic operations are the same as those of the first conventional example, the same parts are denoted by the same reference numerals and the description thereof is omitted.

【0074】第1及び第2の電流平均値検出手段18,
19は、第1のリアクトルL1に設けた入力電流検出用
の2次巻線n2の両端にそれぞれダイオードD10,D11
を介して接続されている。なお、2次巻線n2は中央部
がグランドに接続されている。而して、第1の電流平均
値検出手段18では、交流電源Vsの電源周波数よりも
数倍以上長い時定数を有して交流電源Vsが正極性のと
きの検出電流の平均値に応じた第1の検出電圧Viを出
力し、第2の電流平均値検出手段19では、交流電源V
sの電源周波数よりも数倍以上長い時定数を有して交流
電源Vsが負極性のときの検出電流の平均値に応じた第
2の検出電圧Vjを出力する。
The first and second current average value detecting means 18,
Reference numeral 19 denotes diodes D10 and D11 at both ends of a secondary winding n2 for input current detection provided in the first reactor L1.
Connected through. The center of the secondary winding n2 is connected to the ground. Thus, the first current average value detecting means 18 has a time constant that is several times or more longer than the power supply frequency of the AC power supply Vs, and responds to the average value of the detected current when the AC power supply Vs has the positive polarity. The first detection voltage Vi is output, and the second current average value detection means 19 outputs the AC power supply V
A second detection voltage Vj having a time constant several times or more longer than the power supply frequency of s and corresponding to the average value of the detection current when the AC power supply Vs has a negative polarity is output.

【0075】ここで、制御回路7は、コンパレータCP
5の比較結果に応じて第1の検出電圧Viが第2の検出
電圧Vjよりも高いとき(Vi>Vj)は第1及び第4
のスイッチング素子Q1,Q4のオン期間を長くすると
ともに第2及び第3のスイッチング素子Q2,Q3のオ
ン期間を短くするように制御信号S1〜S4を出力す
る。反対に、第1の検出電圧Viが第2の検出電圧Vj
よりも低いとき(Vi<Vj)は第1及び第4のスイッ
チング素子Q1,Q4のオン期間を短くするとともに第
2及び第3のスイッチング素子Q2,Q3のオン期間を
長くするように制御信号S1〜S4を出力する。そし
て、第1及び第2の検出電圧Vi,Vjが等しいときに
第1及び第4のスイッチング素子Q1,Q4のオン期間
と第2及び第3のスイッチング素子Q2,Q3のオン期
間とが等しくなって、動作が安定する。この安定状態で
は交流電源Vsからの入力電流Isの正負の大きさが略
同一となり、入力電流Isには直流成分並びに偶数次高
調波成分が生じなくなる。
Here, the control circuit 7 includes a comparator CP
When the first detection voltage Vi is higher than the second detection voltage Vj (Vi> Vj) according to the comparison result of 5, the first and fourth detection voltages are used.
The control signals S1 to S4 are output so as to lengthen the on-periods of the switching elements Q1 and Q4 and shorten the on-periods of the second and third switching elements Q2 and Q3. Conversely, the first detection voltage Vi changes to the second detection voltage Vj.
When it is lower than (Vi <Vj), the control signal S1 is configured to shorten the on-periods of the first and fourth switching elements Q1 and Q4 and prolong the on-period of the second and third switching elements Q2 and Q3. To S4. When the first and second detection voltages Vi and Vj are equal, the on-period of the first and fourth switching elements Q1 and Q4 becomes equal to the on-period of the second and third switching elements Q2 and Q3. Operation is stable. In this stable state, the positive and negative magnitudes of the input current Is from the AC power supply Vs are substantially the same, and no DC component and even harmonic components are generated in the input current Is.

【0076】なお、図13に示すように、第3及び第4
のスイッチング素子Q3,Q4並びに平滑コンデンサC
1の代わりにコンデンサC20,C21の直列回路を第1及
び第2のスイッチング素子Q1,Q2と並列に接続する
ことにより、ハーフブリッジ式のインバータ回路を構成
しても上記と同様の作用・効果を奏する。
As shown in FIG. 13, the third and fourth
Switching elements Q3, Q4 and smoothing capacitor C
By connecting a series circuit of capacitors C20 and C21 in parallel with the first and second switching elements Q1 and Q2 instead of 1, even if a half-bridge type inverter circuit is configured, the same operation and effect as described above can be obtained. Play.

【0077】(実施形態8)図14に実施形態8の回路
図を示す。本実施形態は、平滑コンデンサC1を充電す
る充電電流のピーク値を検出する第1及び第2の電流ピ
ーク値検出回路PK1,PK2と、交流電源Vsの極性
に応じて平滑コンデンサC1の両端電圧を第1及び第2
の電流ピーク値検出回路PK1,PK2に切り換えて入
力する切換手段と、第1及び第2の電流ピーク値検出回
路PK1,PK2の検出値同士を比較するコンパレータ
CP4とを具備し、制御回路7がコンパレータCP4の
出力に応じて第1及び第4のスイッチング素子Q1,Q
4のオン期間と第2及び第3のスイッチング素子Q2,
Q3のオン期間とが等しくなるように第1〜第4のスイ
ッチング素子Q1〜Q4をオンオフする制御信号S1〜
S4を作成して出力するものである。なお、その他の構
成及び基本的な動作は従来例1並びに実施形態1と共通
するから、共通する部分には同一の符号を付して説明を
省略する。
(Eighth Embodiment) FIG. 14 shows a circuit diagram of the eighth embodiment. In the present embodiment, the first and second current peak value detection circuits PK1 and PK2 for detecting the peak value of the charging current for charging the smoothing capacitor C1, and the voltage across the smoothing capacitor C1 according to the polarity of the AC power supply Vs. First and second
And a comparator CP4 for comparing the detection values of the first and second current peak value detection circuits PK1 and PK2 with each other. The first and fourth switching elements Q1 and Q4 according to the output of the comparator CP4
4 and the second and third switching elements Q2,
Control signals S1 to S4 for turning on and off the first to fourth switching elements Q1 to Q4 so that the on-period of Q3 is equal.
S4 is created and output. Since other configurations and basic operations are common to the first conventional example and the first embodiment, the common parts are denoted by the same reference numerals and description thereof is omitted.

【0078】平滑コンデンサC1の高電位側にはカレン
トトランスCTの1次側が挿入され、このカレントトラ
ンスCTの2次側にはダイオードD10を介してシャント
抵抗R1と高周波パルスをフィルタリングするためのコ
ンデンサC10の並列回路が接続してあり、抵抗R1とダ
イオードD10のカソードの接続点bがスイッチSW1の
共通接点Pcに接続してある。このスイッチSW1は交
流電源Vsの極性を判別する極性判別回路9によって切
り換えられる一対の切換接点Pa,Pbを有しており、
各切換接点Pa,Pbに第1及び第2のピーク値検出回
路PK1,PK2が接続してある。而して、スイッチS
W1と極性判別回路9で切換手段を構成している。
The primary side of the current transformer CT is inserted on the high potential side of the smoothing capacitor C1, and the shunt resistor R1 and the capacitor C10 for filtering high-frequency pulses are provided on the secondary side of the current transformer CT via the diode D10. And a connection point b between the resistor R1 and the cathode of the diode D10 is connected to the common contact Pc of the switch SW1. The switch SW1 has a pair of switching contacts Pa and Pb that are switched by a polarity determination circuit 9 that determines the polarity of the AC power supply Vs.
First and second peak value detection circuits PK1 and PK2 are connected to the respective switching contacts Pa and Pb. Thus, the switch S
Switching means is constituted by W1 and the polarity determination circuit 9.

【0079】極性判別回路9は、交流電源Vsが正極性
(第1及び第2のスイッチング素子Q1,Q2の接続点
a側が高電位となる極性)のときにスイッチSW1を切
換接点Paに切り換えて第1のピーク値検出回路PK1
を接続点bに接続し、交流電源Vsが負極性のときにス
イッチSW1を切換接点Pbに切り換えて第2のピーク
値検出回路PK2を接続点bに接続する。
The polarity determining circuit 9 switches the switch SW1 to the switching contact point Pa when the AC power supply Vs has a positive polarity (polarity at which the connection point a side of the first and second switching elements Q1 and Q2 has a high potential). First peak value detection circuit PK1
Is connected to the connection point b, and when the AC power supply Vs has the negative polarity, the switch SW1 is switched to the switching contact Pb to connect the second peak value detection circuit PK2 to the connection point b.

【0080】第1及び第2のピーク値検出回路PK1,
PK2は、平滑コンデンサC1に流れ込む充電電流に応
じたカレントトランスCTの2次側電流による抵抗R1
の電圧降下、すなわち接続点bの電圧Vbのピーク値
を、交流電源Vsの電源周期よりも数倍以上長い時定数
で保持するものである。
The first and second peak value detection circuits PK1,
PK2 is a resistor R1 based on the secondary current of the current transformer CT corresponding to the charging current flowing into the smoothing capacitor C1.
, That is, the peak value of the voltage Vb at the connection point b is held at a time constant that is several times or more longer than the power supply cycle of the AC power supply Vs.

【0081】ところで、図15(b)に示すように交流
電源Vsの極性に応じて入力電流Isに偏りが生じる
と、平滑コンデンサC1の充電電流に比例した電圧Vb
のピーク値にも交流電源Vsの極性に応じた偏りが発生
し、第1のピーク値検出回路PK1の検出電圧Vcと、
第2のピーク値検出回路PK2の検出電圧Vdとが異な
ることとなる。反対に交流電源Vsの極性によらず電圧
Vbのピーク値が一定であれば、第1及び第2の検出電
圧Vc,Vdは等しくなる。
By the way, as shown in FIG. 15B, when the input current Is is biased according to the polarity of the AC power supply Vs, the voltage Vb is proportional to the charging current of the smoothing capacitor C1.
Of the first peak value detection circuit PK1 and the bias value of the first peak value detection circuit PK1,
The detection voltage Vd of the second peak value detection circuit PK2 will be different. Conversely, if the peak value of the voltage Vb is constant regardless of the polarity of the AC power supply Vs, the first and second detection voltages Vc and Vd become equal.

【0082】従って、コンパレータCP5の出力がハイ
レベル(第1の検出電圧Vc>第2の検出電圧Vb)の
ときには交流電源Vsが正極性のときに入力電流Isが
増加していることから、制御回路7は第1及び第4のス
イッチング素子Q1,Q4のオン期間を短くするととも
に第2及び第3のスイッチング素子Q2,Q3のオン期
間を長くするように制御信号S1〜S4を作成して出力
する。反対に、コンパレータCP4の出力がローレベル
(第1の検出電圧Vc<第2の検出電圧Vb)のときに
は交流電源Vsが負極性のときに入力電流Isが増加し
ていることから、制御回路7は第1及び第4のスイッチ
ング素子Q1,Q4のオン期間を長くするとともに第2
及び第3のスイッチング素子Q2,Q3のオン期間を短
くするように制御信号S1〜S4を作成して出力する。
すなわち、制御回路7では第1の検出電圧Vcと第2の
検出電圧Vdとが等しくなるように第1〜第4のスイッ
チング素子Q1〜Q4のオンオフを制御する制御信号S
1〜S4を作成して出力しているので、交流電源Vsの
極性に応じた入力電流Isの偏りがなくなり、入力電流
Isには直流成分並びに偶数次高調波成分が生じなくな
る。
Therefore, when the output of the comparator CP5 is at a high level (the first detection voltage Vc> the second detection voltage Vb), the input current Is increases when the AC power supply Vs has a positive polarity. The circuit 7 generates and outputs control signals S1 to S4 so as to shorten the on-period of the first and fourth switching elements Q1 and Q4 and prolong the on-period of the second and third switching elements Q2 and Q3. I do. Conversely, when the output of the comparator CP4 is at a low level (the first detection voltage Vc <the second detection voltage Vb), the input current Is increases when the AC power supply Vs has a negative polarity. Increases the on-period of the first and fourth switching elements Q1 and Q4 and
And generating and outputting control signals S1 to S4 so as to shorten the on-periods of the third switching elements Q2 and Q3.
That is, in the control circuit 7, the control signal S for controlling the on / off of the first to fourth switching elements Q1 to Q4 so that the first detection voltage Vc and the second detection voltage Vd become equal.
Since 1 to S4 are created and output, the bias of the input current Is according to the polarity of the AC power supply Vs is eliminated, and the input current Is does not include a DC component and an even harmonic component.

【0083】(実施形態9)図16に実施形態9の回路
図を示す。本実施形態は、チョッパ動作を行う第1及び
第2のスイッチング素子Q1,Q2に流れる電流(入力
電流Is)を各々検出する電流検出回路20と、電流検
出回路20の2つの検出値を比較する比較手段とを具備
し、比較手段の比較結果に応じて交流電源Vsからの入
力電流Isに含まれる直流成分並びに偶数次高調波成分
を抑制するように第1〜第4のスイッチ要素をオンオフ
するものである。
Ninth Embodiment FIG. 16 is a circuit diagram of a ninth embodiment. In the present embodiment, a current detection circuit 20 for detecting currents (input current Is) flowing through the first and second switching elements Q1 and Q2 performing the chopper operation is compared with two detection values of the current detection circuit 20. And a first to fourth switch element for suppressing a DC component and an even-order harmonic component included in the input current Is from the AC power supply Vs according to a comparison result of the comparison unit. Things.

【0084】電流検出回路20の具体回路構成を図17
に示す。交流電源Vsと第1及び第2のスイッチング素
子Q1,Q2の接続点との間には検出抵抗Rsが挿入し
てあり、この検出抵抗Rsの両端には、トランジスタQ
11,Q12及び抵抗R2から成り第1のスイッチング素
子Q1がオンするときに動作する第1のカレントミラー
部CM1と、トランジスタQ13,Q14及び抵抗R3か
ら成り第2のスイッチング素子Q2がオンするときに動
作する第2のカレントミラー部CM2とがそれぞれ接続
してある。また、第1及び第2のカレントミラー部CM
1,CM2の出力側には、トランジスタQ15,Q16か
ら成る第3のカレントミラー部CM3が抵抗R4を介し
て接続されている。さらに、この第3のカレントミラー
部CM3の出力側にはトランジスタQ17や抵抗R5等
から成る出力回路21が設けてある。
FIG. 17 shows a specific circuit configuration of the current detection circuit 20.
Shown in A detection resistor Rs is inserted between the AC power supply Vs and a connection point between the first and second switching elements Q1 and Q2.
When the first switching element Q1 is turned on when the first switching element Q1 is turned on, the first current mirror section CM1 includes the transistors Q13, Q14 and the resistor R3. The operating second current mirror unit CM2 is connected to each other. Also, the first and second current mirror units CM
A third current mirror unit CM3 including transistors Q15 and Q16 is connected to the output side of the first and CM2 via a resistor R4. Further, an output circuit 21 including a transistor Q17, a resistor R5, and the like is provided on the output side of the third current mirror unit CM3.

【0085】第3のカレントミラー部CM3の出力側の
トランジスタQ16のコレクタが、出力回路20のバイ
アス抵抗R5,R6の接続点に接続してある。このバイ
アス抵抗R5,R6は制御電源Vccを分圧してトランジ
スタQ17をバイアスするものである。この出力用のト
ランジスタQ17のコレクタが抵抗R8を介して制御電
源Vccに接続されており、コレクタ−エミッタ間に出力
用の抵抗R9が接続してある。而して、抵抗R9の両端
にはトランジスタQ17に流れる電流に応じた検出電圧
Voが出力される。
The collector of the transistor Q16 on the output side of the third current mirror unit CM3 is connected to the connection point of the bias resistors R5 and R6 of the output circuit 20. The bias resistors R5 and R6 divide the control power supply Vcc to bias the transistor Q17. The collector of the output transistor Q17 is connected to the control power supply Vcc via the resistor R8, and the output resistor R9 is connected between the collector and the emitter. Thus, a detection voltage Vo corresponding to the current flowing through the transistor Q17 is output to both ends of the resistor R9.

【0086】次に電流検出回路20の動作を説明する。
まず、第1のスイッチング素子Q1がオンすると、検出
抵抗Rsには入力電流Isが図17における左向き(正
方向)に流れるから、検出抵抗Rsに生じる電圧降下に
よってトランジスタQ11,Q12が動作して抵抗R2に
よって決まる電流が流れる。すなわち、第1のカレント
ミラー部CM1が動作して抵抗R4を介して第3のカレ
ントミラー部CM3に電流が供給される。ここで、第3
のカレントミラー部CM3の出力側には第1のカレント
ミラー部CM1の出力電流、すなわち検出抵抗Rsに流
れる入力電流Isに応じた電流が流れるから、出力回路
20におけるトランジスタQ17がオフ方向となり、抵
抗R9に流れる電流が増加する。その結果、出力回路2
0からは入力電流Isに応じたレベルの検出電圧Voが
出力される。
Next, the operation of the current detection circuit 20 will be described.
First, when the first switching element Q1 is turned on, the input current Is flows to the detection resistor Rs in the leftward direction (positive direction) in FIG. 17, so that the transistors Q11 and Q12 operate due to the voltage drop generated in the detection resistor Rs, and A current determined by R2 flows. That is, the first current mirror unit CM1 operates to supply a current to the third current mirror unit CM3 via the resistor R4. Here, the third
The current corresponding to the output current of the first current mirror unit CM1, that is, the current corresponding to the input current Is flowing to the detection resistor Rs, flows to the output side of the current mirror unit CM3, so that the transistor Q17 in the output circuit 20 is turned off, The current flowing through R9 increases. As a result, the output circuit 2
From 0, a detection voltage Vo of a level corresponding to the input current Is is output.

【0087】反対に第2のスイッチング素子Q2がオン
すると、検出抵抗Rsには入力電流Isが図17におけ
る右向き(負方向)に流れるから、検出抵抗Rsに生じ
る電圧降下によってトランジスタQ13,Q14が動作し
て抵抗R3によって決まる電流が流れる。すなわち、第
2のカレントミラー部CM2が動作して抵抗R4を介し
て第3のカレントミラー部CM3に電流が供給される。
その結果、上述のように出力回路20からは入力電流I
sに応じたレベルの検出電圧Voが出力される。
Conversely, when the second switching element Q2 is turned on, the input current Is flows to the detection resistor Rs in the right direction (negative direction) in FIG. Then, a current determined by the resistor R3 flows. That is, the second current mirror unit CM2 operates to supply a current to the third current mirror unit CM3 via the resistor R4.
As a result, as described above, the input current I
A detection voltage Vo of a level corresponding to s is output.

【0088】ここで、図示しないオンオフ制御部では、
制御信号S1,S2に同期して第1のスイッチング素子
Q1のオン期間における検出電圧Voと第2のスイッチ
ング素子Q2のオン期間における検出電圧Voとを比較
し、例えば第1のスイッチング素子Q1のオン期間にお
ける検出電圧Voが、第2のスイッチング素子Q2のオ
ン期間における検出電圧Voよりも大きければ制御信号
S1,S4のオンデューティを小さくして第1及び第4
のスイッチング素子Q1,Q4のオン期間を短くすると
ともに制御信号S2,S3のオンデューティを大きくし
て第2及び第3のスイッチング素子Q2,Q3のオン期
間を長くすることにより、上記2種類の検出電圧Voが
等しくなるように第1〜第4のスイッチング素子Q1〜
Q4のオン期間を制御している。これにより、交流電源
Vsの極性による入力電流Isのばらつきが少なくな
り、しいては入力電流Isの直流成分や偶数次高調波成
分を抑制することができる。また、第1及び第2のスイ
ッチング素子Q1,Q2に対して正負2方向に流れる電
流を簡単に検出することができ、偶数次高調波成分を安
定して抑制することができるという利点がある。
Here, an on / off control unit (not shown)
The detection voltage Vo during the on-period of the first switching element Q1 is compared with the detection voltage Vo during the on-period of the second switching element Q2 in synchronization with the control signals S1 and S2, and for example, the on-state of the first switching element Q1 is turned on. If the detection voltage Vo in the period is higher than the detection voltage Vo in the ON period of the second switching element Q2, the on-duty of the control signals S1 and S4 is reduced to make the first and fourth control signals S1 and S4 smaller.
By shortening the on-periods of the switching elements Q1 and Q4 and increasing the on-duty of the control signals S2 and S3 to prolong the on-periods of the second and third switching elements Q2 and Q3, the above two types of detection can be performed. The first to fourth switching elements Q1 to Q4 are set so that the voltages Vo are equal.
The ON period of Q4 is controlled. Thus, the variation of the input current Is due to the polarity of the AC power supply Vs is reduced, and the DC component and even-order harmonic components of the input current Is can be suppressed. Further, there is an advantage that a current flowing in the positive and negative two directions with respect to the first and second switching elements Q1 and Q2 can be easily detected, and even-order harmonic components can be stably suppressed.

【0089】(実施形態10)図18に実施形態10に
おける検出回路20の具体回路図を示す。なお、検出回
路20以外の他の回路構成及び動作は実施形態9と共通
であるから図示及び説明を省略する。
(Embodiment 10) FIG. 18 shows a specific circuit diagram of the detection circuit 20 in Embodiment 10. The circuit configuration and operation other than the detection circuit 20 are the same as those of the ninth embodiment, so that illustration and description are omitted.

【0090】本実施形態の検出回路20は、実施形態9
の検出回路20における第1及び第2のカレントミラー
部CM1,CM2の代わりに第4のカレントミラー部C
M4を検出抵抗Rsの両端間に接続した点に特徴があ
る。この第4のカレントミラー部CM4は、互いのベー
ス同士が接続されたトランジスタQ11,Q12と、トラ
ンジスタQ12のエミッタにカソードが接続されるとと
もに検出抵抗Rsの両端にそれぞれアノードが接続され
たダイオードD10,D11と、トランジスタQ11のコレ
クタに抵抗R2を介してアノードが接続されるとともに
検出抵抗Rsの両端にそれぞれカソードが接続されたダ
イオードD12,D13とで構成される。
The detection circuit 20 of the present embodiment is similar to the detection circuit of the ninth embodiment.
Of the first and second current mirror units CM1 and CM2 in the detection circuit 20 of FIG.
The feature is that M4 is connected between both ends of the detection resistor Rs. The fourth current mirror unit CM4 includes transistors Q11 and Q12 whose bases are connected to each other, a diode D10 having a cathode connected to the emitter of the transistor Q12, and an anode connected to both ends of the detection resistor Rs. It comprises D11 and diodes D12 and D13 whose anodes are connected to the collector of the transistor Q11 via a resistor R2 and whose cathodes are connected to both ends of the detection resistor Rs.

【0091】而して、第1のスイッチング素子Q1がオ
ンすると、検出抵抗Rsに正方向の入力電流Isが流
れ、検出抵抗Rsに生じる電圧降下によってトランジス
タQ11,Q12が動作し、ダイオードD11を介して抵抗
R2によって決まる電流がトランジスタQ10,Q11及
びダイオードD12を介して流れ、抵抗R4を介して第3
のカレントミラー部CM3に電流が供給される。反対に
第2のスイッチング素子Q2がオンすると、検出抵抗R
sに負方向の入力電流Isが流れ、検出抵抗Rsに生じ
る電圧降下によってトランジスタQ11,Q12が動作し、
ダイオードD10を介して抵抗R2によって決まる電流が
トランジスタQ11,Q12及びダイオードD13を介して流
れ、抵抗R4を介して第3のカレントミラー部CM3に
電流が供給される。その結果、実施形態9で説明したよ
うに出力回路20からは入力電流Isに応じたレベルの
検出電圧Voがそれぞれ出力される。
When the first switching element Q1 is turned on, the input current Is flows in the positive direction through the detection resistor Rs, and the transistors Q11 and Q12 operate due to the voltage drop generated in the detection resistor Rs, and the transistors Q11 and Q12 operate via the diode D11. The current determined by the resistor R2 flows through the transistors Q10 and Q11 and the diode D12, and the third current flows through the resistor R4.
The current is supplied to the current mirror unit CM3. Conversely, when the second switching element Q2 turns on, the detection resistor R
s, the input current Is flows in the negative direction, and the transistors Q11 and Q12 operate due to the voltage drop across the detection resistor Rs.
A current determined by the resistor R2 flows through the transistor D11 and Q12 and the diode D13 via the diode D10, and the current is supplied to the third current mirror unit CM3 via the resistor R4. As a result, as described in the ninth embodiment, the output circuit 20 outputs the detection voltage Vo at a level corresponding to the input current Is.

【0092】そして、図示しないオンオフ制御部によっ
て、制御信号S1,S2に同期して第1のスイッチング
素子Q1のオン期間における検出電圧Voと第2のスイ
ッチング素子Q2のオン期間における検出電圧Voとを
比較し、上記2種類の検出電圧Voが等しくなるように
第1〜第4のスイッチング素子Q1〜Q4のオン期間を
制御することで交流電源Vsの極性による入力電流Is
のばらつきが少なくなり、しいては入力電流Isの直流
成分や偶数次高調波成分を抑制することができる。
Then, a detection voltage Vo during the on-period of the first switching element Q1 and a detection voltage Vo during the on-period of the second switching element Q2 are synchronized by an on / off control unit (not shown) in synchronization with the control signals S1 and S2. By comparing the on-periods of the first to fourth switching elements Q1 to Q4 so that the two types of detection voltages Vo become equal, the input current Is depending on the polarity of the AC power supply Vs is obtained.
And the DC component and the even harmonic component of the input current Is can be suppressed.

【0093】上述のように本実施形態では、実施形態9
に比較して回路構成を簡素化してコストダウンが図れる
とともに、安定して入力電流Isの偶数次高調波成分が
抑制できるという利点がある。
As described above, in the present embodiment, the ninth embodiment is used.
As compared with the above, there is an advantage that the circuit configuration can be simplified and the cost can be reduced, and the even harmonic component of the input current Is can be suppressed stably.

【0094】(実施形態11)図19に実施形態11に
おける検出回路20の具体回路図を示す。なお、検出回
路20以外の他の回路構成及び動作は実施形態9と共通
であるから図示及び説明を省略する。
(Embodiment 11) FIG. 19 shows a specific circuit diagram of the detection circuit 20 in Embodiment 11. The circuit configuration and operation other than the detection circuit 20 are the same as those of the ninth embodiment, so that illustration and description are omitted.

【0095】本実施形態の検出回路20が実施形態9の
検出回路20と異なる点は、第2のカレントミラー部C
M2を省略している点と出力回路22の回路構成であ
る。出力回路22は、実施形態9における出力回路21
の構成に対して、抵抗R9の高電位側の一端にダイオー
ドD15のアノードを接続し、ダイオードD15のカソード
と抵抗R9の低電位側の一端とに出力用の抵抗R10を接
続するとともに、検出抵抗Rsと抵抗R2との接続点
と、ダイオードD15と抵抗R10との接続点との間に抵抗
R11及びダイオードD14が直列に接続して構成される。
The difference between the detection circuit 20 of the present embodiment and the detection circuit 20 of the ninth embodiment is that the second current mirror section C
This is the point that M2 is omitted and the circuit configuration of the output circuit 22. The output circuit 22 is the output circuit 21 according to the ninth embodiment.
In contrast to the configuration of (1), the anode of the diode D15 is connected to one end of the resistor R9 on the high potential side, and the output resistor R10 is connected to the cathode of the diode D15 and one end of the low potential side of the resistor R9. A resistor R11 and a diode D14 are connected in series between a connection point between Rs and the resistor R2 and a connection point between the diode D15 and the resistor R10.

【0096】而して、第1のスイッチング素子Q1がオ
ンすると、検出抵抗Rsに正方向の入力電流Isが流
れ、検出抵抗Rsに生じる電圧降下によってトランジス
タQ11,Q12が動作し、抵抗R2によって決まる電流
がトランジスタQ11,Q12に流れ、抵抗R4を介して第
3のカレントミラー部CM3に電流が供給される。する
と、出力回路22におけるトランジスタQ17がオフ方
向となってダイオードD15を介して抵抗R10に流れる電
流が増加する。その結果、出力回路22からは入力電流
Isに応じたレベルの検出電圧(抵抗R10の両端電圧)
Voが出力される。
When the first switching element Q1 is turned on, a positive input current Is flows through the detection resistor Rs, and the transistors Q11 and Q12 operate due to a voltage drop across the detection resistor Rs, and are determined by the resistor R2. The current flows through the transistors Q11 and Q12, and the current is supplied to the third current mirror unit CM3 via the resistor R4. Then, the transistor Q17 in the output circuit 22 turns off, and the current flowing through the resistor R10 via the diode D15 increases. As a result, a detection voltage (a voltage across the resistor R10) of a level corresponding to the input current Is is output from the output circuit 22.
Vo is output.

【0097】一方、第2のスイッチング素子Q2がオン
すると、検出抵抗Rsの一端が第2のスイッチング素子
Q2を介して基準点(グランド)に接続されることか
ら、出力回路22においては抵抗R11及びダイオードD
14を介して抵抗R10に入力電流Isが流れ込むから、出
力回路22からは入力電流Isに応じたレベルの検出電
圧Voが出力される。
On the other hand, when the second switching element Q2 is turned on, one end of the detection resistor Rs is connected to the reference point (ground) via the second switching element Q2. Diode D
Since the input current Is flows into the resistor R10 via the resistor 14, the output circuit 22 outputs a detection voltage Vo having a level corresponding to the input current Is.

【0098】そして、図示しないオンオフ制御部によっ
て、制御信号S1,S2に同期して第1のスイッチング
素子Q1のオン期間における検出電圧Voと第2のスイ
ッチング素子Q2のオン期間における検出電圧Voとを
比較し、上記2種類の検出電圧Voが等しくなるように
第1〜第4のスイッチング素子Q1〜Q4のオン期間を
制御することで交流電源Vsの極性による入力電流Is
のばらつきが少なくなり、しいては入力電流Isの直流
成分や偶数次高調波成分を抑制することができる。
Then, a detection voltage Vo during the ON period of the first switching element Q1 and a detection voltage Vo during the ON period of the second switching element Q2 are synchronized with the control signals S1 and S2 by an on / off control unit (not shown). By comparing the on-periods of the first to fourth switching elements Q1 to Q4 so that the two types of detection voltages Vo become equal, the input current Is depending on the polarity of the AC power supply Vs is obtained.
And the DC component and the even harmonic component of the input current Is can be suppressed.

【0099】上述のように本実施形態では、実施形態9
に比較して回路構成を簡素化してコストダウンが図れる
とともに、安定して入力電流Isの偶数次高調波成分が
抑制できるという利点がある。
As described above, in the present embodiment, the ninth embodiment is used.
As compared with the above, there is an advantage that the circuit configuration can be simplified and the cost can be reduced, and the even harmonic component of the input current Is can be suppressed stably.

【0100】(実施形態12)図20に実施形態12の
回路図を示す。本実施形態は、チョッパ動作を行う第1
及び第2のスイッチング素子Q1,Q2に流れる電流
(入力電流Is)を各々検出する電流検出回路23と、
電流検出回路23の2つの検出値を比較する比較手段と
を具備し、比較手段の比較結果に応じて交流電源Vsか
らの入力電流Isに含まれる直流成分並びに偶数次高調
波成分を抑制するように第1〜第4のスイッチ要素をオ
ンオフするものである。
(Twelfth Embodiment) FIG. 20 is a circuit diagram of a twelfth embodiment. In this embodiment, a first chopper operation is performed.
A current detection circuit 23 for detecting a current (input current Is) flowing through the second switching elements Q1 and Q2,
Comparing means for comparing the two detection values of the current detection circuit 23, wherein a DC component and an even harmonic component contained in the input current Is from the AC power supply Vs are suppressed in accordance with the comparison result of the comparing means. First, the first to fourth switch elements are turned on and off.

【0101】電流検出回路23の具体回路構成を図21
に示す。第2のスイッチング素子Q2のソースとダイオ
ードD6のアノードとの間に検出抵抗Rsが挿入してあ
り、この検出抵抗Rsの両端間に第1及び第2の出力回
路24,25の入力端が互いに並列に接続してあり、こ
れら第1及び第2の出力回路24,25の出力端間には
出力用の抵抗Roが共通接続してある。
The specific circuit configuration of the current detection circuit 23 is shown in FIG.
Shown in A detection resistor Rs is inserted between the source of the second switching element Q2 and the anode of the diode D6. Output resistors Ro are connected in common between the output terminals of the first and second output circuits 24 and 25 in parallel.

【0102】第1の出力回路24は、トランジスタQ21
〜Q23、制御電源Vcc、バイアス用の抵抗、ダイオード
D16,D17並びにコンデンサC21等で構成され、検出抵
抗Rsの両端電圧に応じたレベルの電流を出力用の抵抗
Roに流すことで入力電流Isに応じた検出電圧Voを
出力するものである。また、第2の出力回路25は、ト
ランジスタQ24〜Q27、制御電源Vcc、バイアス用の抵
抗、ダイオードD18,D19並びにコンデンサC22等で構
成され、検出抵抗Rsの両端電圧に応じたレベルの電流
を出力用の抵抗Roに流すことで入力電流Isに応じた
検出電圧Voを出力するものである。
The first output circuit 24 includes a transistor Q21
Q23, a control power supply Vcc, a resistor for bias, diodes D16 and D17, a capacitor C21, and the like. A current having a level corresponding to the voltage between both ends of the detection resistor Rs is caused to flow through the output resistor Ro, so that the input current Is It outputs a corresponding detection voltage Vo. The second output circuit 25 includes transistors Q24 to Q27, a control power supply Vcc, a resistor for bias, diodes D18 and D19, a capacitor C22 and the like, and outputs a current having a level corresponding to the voltage across the detection resistor Rs. And outputs a detection voltage Vo corresponding to the input current Is by flowing the current through the resistor Ro.

【0103】次に電流検出回路23の動作を説明する。
まず、第2のスイッチング素子Q2がオンすると、入力
電流Isの一部Is1が図21における下向きに検出抵抗
Rsに流れて電圧降下が生じ、この電圧降下によって第
2の出力回路25におけるトランジスタQ24のバイアス
電圧が上昇する。その結果、トランジスタQ24がオン方
向、トランジスタQ25がオフ方向となり、抵抗R48を介
してコンデンサC22に電荷が蓄えられながらトランジス
タQ26がオン方向、トランジスタQ27がオフ方向となっ
てダイオードD18を介して出力用の抵抗Roに流れる電
流が増加する。すなわち、抵抗Roの両端間には入力電
流Isに応じたレベルの検出電圧Voが出力される。
Next, the operation of the current detection circuit 23 will be described.
First, when the second switching element Q2 is turned on, a portion Is1 of the input current Is flows downward through the detection resistor Rs in FIG. 21 to cause a voltage drop. This voltage drop causes the transistor Q24 in the second output circuit 25 to turn on. The bias voltage increases. As a result, the transistor Q24 is turned on and the transistor Q25 is turned off. The transistor Q26 is turned on and the transistor Q27 is turned off while the electric charge is stored in the capacitor C22 via the resistor R48. The current flowing through the resistor Ro increases. That is, the detection voltage Vo having a level corresponding to the input current Is is output between both ends of the resistor Ro.

【0104】反対に第1のスイッチング素子Q1がオン
すると、入力電流Isの一部Is1が逆向き(図21にお
ける上向き)に検出抵抗Rsに流れて電圧降下が生じ、
この電圧降下によって第1の出力回路24におけるトラ
ンジスタQ21のバイアス電圧が低下する。その結果、ト
ランジスタQ21がオフ方向となり、抵抗R26を介してコ
ンデンサC21に電荷が蓄えられながらトランジスタQ22
がオン方向、トランジスタQ23がオフ方向となってダイ
オードD16を介して出力用の抵抗Roに流れる電流が増
加する。すなわち、抵抗Roの両端間には入力電流Is
に応じたレベルの検出電圧Voが出力される。
Conversely, when the first switching element Q1 is turned on, a part Is1 of the input current Is flows in the opposite direction (upward in FIG. 21) to the detection resistor Rs, causing a voltage drop.
Due to this voltage drop, the bias voltage of the transistor Q21 in the first output circuit 24 decreases. As a result, the transistor Q21 is turned off, and the electric charge is stored in the capacitor C21 via the resistor R26.
Is turned on and the transistor Q23 is turned off, and the current flowing through the output resistor Ro via the diode D16 increases. That is, the input current Is is applied between both ends of the resistor Ro.
Is output at a level corresponding to.

【0105】ここで、図示しないオンオフ制御部では、
制御信号S1,S2に同期して第1のスイッチング素子
Q1のオン期間における検出電圧Voと第2のスイッチ
ング素子Q2のオン期間における検出電圧Voとを比較
し、例えば第1のスイッチング素子Q1のオン期間にお
ける検出電圧Voが、第2のスイッチング素子Q2のオ
ン期間における検出電圧Voよりも大きければ制御信号
S1,S4のオンデューティを小さくして第1及び第4
のスイッチング素子Q1,Q4のオン期間を短くすると
ともに制御信号S2,S3のオンデューティを大きくし
て第2及び第3のスイッチング素子Q2,Q3のオン期
間を長くすることにより、上記2種類の検出電圧Voが
等しくなるように第1〜第4のスイッチング素子Q1〜
Q4のオン期間を制御している。これにより、交流電源
Vsの極性による入力電流Isのばらつきが少なくな
り、しいては入力電流Isの直流成分や偶数次高調波成
分を抑制することができる。
Here, an on / off control unit (not shown)
The detection voltage Vo during the on-period of the first switching element Q1 is compared with the detection voltage Vo during the on-period of the second switching element Q2 in synchronization with the control signals S1 and S2, and for example, the on-state of the first switching element Q1 is turned on. If the detection voltage Vo in the period is higher than the detection voltage Vo in the ON period of the second switching element Q2, the on-duty of the control signals S1 and S4 is reduced to make the first and fourth control signals S1 and S4 smaller.
By shortening the on-periods of the switching elements Q1 and Q4 and increasing the on-duty of the control signals S2 and S3 to prolong the on-periods of the second and third switching elements Q2 and Q3, the above two types of detection can be performed. The first to fourth switching elements Q1 to Q4 are set so that the voltages Vo are equal.
The ON period of Q4 is controlled. Thus, the variation of the input current Is due to the polarity of the AC power supply Vs is reduced, and the DC component and even-order harmonic components of the input current Is can be suppressed.

【0106】(実施形態13)図22に実施形態13の
回路図を示す。本実施形態は、チョッパ動作を行う第1
及び第2のスイッチング素子Q1,Q2に流れる電流
(入力電流Is)を各々検出する第1及び第2の電流検
出回路26,27と、第1及び第2の電流検出回路2
6,27の各検出値同士を比較する比較手段28とを具
備し、比較手段28の比較結果に応じて交流電源Vsか
らの入力電流Isに含まれる直流成分並びに偶数次高調
波成分を抑制するように第1〜第4のスイッチ要素をオ
ンオフするものである。
(Thirteenth Embodiment) FIG. 22 is a circuit diagram of a thirteenth embodiment. In this embodiment, a first chopper operation is performed.
First and second current detection circuits 26 and 27 for detecting currents (input current Is) flowing through the first and second switching elements Q1 and Q2, respectively, and the first and second current detection circuits 2
And a comparing means for comparing the respective detected values of the DC power and the even-order harmonic components contained in the input current Is from the AC power supply Vs according to the comparison result of the comparing means. In this manner, the first to fourth switch elements are turned on and off.

【0107】第1の電流検出回路26は、第1のスイッ
チング素子Q1のソースと交流電源Vsとの間に挿入さ
れた検出抵抗Rs1と、この検出抵抗Rs1の第1のスイッ
チング素子Q1との接続点にアノードが接続されたダイ
オードDs1と、このダイオードDs1のカソードに高電位
(プラス)側が接続されるとともに低電位側が検出抵抗
Rs1と並列に交流電源Vsに接続されたコンデンサCs1
とから成り、第1のスイッチング素子Q1に流れる電流
に応じた検出電圧Vc1をコンデンサCs1の両端間に出力
するものである。また、第2の電流検出回路27は、第
2のスイッチング素子Q2のドレインと交流電源Vsと
の間に挿入された検出抵抗Rs2と、この検出抵抗Rs2の
第2のスイッチング素子Q2との接続点にカソードが接
続されたダイオードDs2と、このダイオードDs2のアノ
ードに低電位側が接続されるとともに高電位側が検出抵
抗Rs2と並列に交流電源Vsに接続されたコンデンサC
s2とから成り、第2のスイッチング素子Q2に流れる電
流に応じた検出電圧Vc2をコンデンサCs2の両端間に出
力するものである。
The first current detection circuit 26 connects the detection resistor Rs1 inserted between the source of the first switching element Q1 and the AC power supply Vs to the first switching element Q1 of the detection resistor Rs1. A diode Ds1 having an anode connected to a point, and a capacitor Cs1 having a high potential (plus) side connected to the cathode of the diode Ds1 and a low potential side connected to the AC power supply Vs in parallel with the detection resistor Rs1.
The detection voltage Vc1 corresponding to the current flowing through the first switching element Q1 is output across the capacitor Cs1. Further, the second current detection circuit 27 includes a connection point between a detection resistor Rs2 inserted between the drain of the second switching element Q2 and the AC power supply Vs, and the second switching element Q2 of the detection resistor Rs2. A diode Ds2 having a cathode connected to the diode Ds2 and a capacitor C having a low potential side connected to the anode of the diode Ds2 and a high potential side connected to the AC power supply Vs in parallel with the detection resistor Rs2.
s2, and outputs a detection voltage Vc2 corresponding to the current flowing through the second switching element Q2 across the capacitor Cs2.

【0108】比較手段28は、第2の電流検出回路27
のコンデンサCs2の低電位側を基準とし、第1及び第2
の電流検出回路26,27の検出電圧Vc1,Vc2を加算
した電圧(=Vc1+Vc2)と第2の電流検出回路27の
検出電圧Vc2を倍電圧回路29で2倍した電圧(=2×
Vc2)との差電圧Vx(=Vc1+Vc2−2×Vc2)に直
流電圧Eを重畳した電圧Vz(=Vx+E)を、鋸波発
生器3から出力される鋸波電圧とコンパレータCP5に
より比較し、両者の大小関係に応じた方形波の信号及び
その信号をインバータ5で反転した信号とをスイッチ制
御回路30に出力するものである。なお、スイッチ制御
回路30は比較手段28からの入力信号に応じて第1及
び第4のスイッチング素子Q1,Q4をオンオフする制
御信号S1,S4と、第2及び第3のスイッチング素子
Q2,Q3をオンオフする制御信号S2,S3とを出力
するものである。
The comparing means 28 includes a second current detecting circuit 27
The first and second capacitors are based on the low potential side of the capacitor Cs2.
The voltage obtained by adding the detection voltages Vc1 and Vc2 of the current detection circuits 26 and 27 (= Vc1 + Vc2) and the detection voltage Vc2 of the second current detection circuit 27 are doubled by the voltage doubler 29 (= 2 ×
A voltage Vz (= Vx + E) obtained by superimposing a DC voltage E on a difference voltage Vx (= Vc1 + Vc2−2 × Vc2) from the voltage Vc2) is compared with the sawtooth voltage output from the sawtooth generator 3 by the comparator CP5. Is output to the switch control circuit 30 as a square wave signal corresponding to the magnitude relationship of the above and a signal obtained by inverting the signal by the inverter 5. The switch control circuit 30 generates control signals S1 and S4 for turning on and off the first and fourth switching elements Q1 and Q4 in response to an input signal from the comparing means 28, and switches the second and third switching elements Q2 and Q3. It outputs control signals S2 and S3 to be turned on and off.

【0109】例えば、第1及び第2のスイッチング素子
Q1,Q2に単位時間当たりに流れる電流量が同一であ
れば、第1の電流検出回路26におけるコンデンサCs1
の高電位側の電位と第2の電流検出回路27におけるコ
ンデンサCs2の高電位側の電位が同一となるから、上記
電圧Vxが零となり、比較手段28におけるコンパレー
タCP5の反転側の入力電圧が直流電圧(基準電圧)E
となる。このとき、コンパレータCP5の出力信号のオ
ンデューティ比が50%となるように基準電圧Eのレベ
ルを設定しておく。そうすると、第2のスイッチング素
子Q2に流れる電流が第1のスイッチング素子Q1に流
れる電流よりも大きくなるとき、コンパレータCP5の
反転側には電圧Vz(Vx<0)が入力されるから、コ
ンパレータCP5の出力信号のオンデューティ比が50
%よりも高くなる。その結果、スイッチ制御回路30で
は第1及び第4のスイッチング素子Q1,Q4のオン期
間を長くするような制御信号S1,S4を出力するとと
もに第2及び第3のスイッチング素子Q2,Q3のオン
期間を短くするような制御信号S2,S3を出力するこ
とにより、第1及び第4のスイッチング素子Q1,Q4
のオン期間と第2及び第3のスイッチング素子Q2,Q
3のオン期間とが等しくなり、交流電源Vsの電源周期
の各半周期における入力電流Isの引き込み量を同一に
するように制御する。
For example, if the amount of current flowing per unit time in the first and second switching elements Q1 and Q2 is the same, the capacitor Cs1 in the first current detection circuit 26
Is higher than the potential on the high potential side of the capacitor Cs2 in the second current detection circuit 27, the voltage Vx becomes zero, and the input voltage on the inversion side of the comparator CP5 in the comparison means 28 becomes DC. Voltage (reference voltage) E
Becomes At this time, the level of the reference voltage E is set so that the on-duty ratio of the output signal of the comparator CP5 becomes 50%. Then, when the current flowing through the second switching element Q2 becomes larger than the current flowing through the first switching element Q1, the voltage Vz (Vx <0) is input to the inverting side of the comparator CP5. On-duty ratio of output signal is 50
%. As a result, the switch control circuit 30 outputs the control signals S1 and S4 to prolong the on-period of the first and fourth switching elements Q1 and Q4, and outputs the control signals S1 and S4 while the on-period of the second and third switching elements Q2 and Q3. Output the control signals S2 and S3 to shorten the first and fourth switching elements Q1 and Q4.
And the second and third switching elements Q2, Q2
3 and the ON period of the AC power supply Vs is equalized, and control is performed so that the amount of input current Is drawn in each half cycle of the power supply cycle of the AC power supply Vs is the same.

【0110】上述のように本実施形態では、交流電源V
sの電源電圧変動等に起因する入力電流Isの変動を直
接検出し、チョッパ動作する第1及び第2のスイッチン
グ素子Q1,Q2のオン期間をフィードフォワード制御
することによって、交流電源Vsの電源周期の各半周期
における入力電流Isの引き込み量を同一とし、電源変
動等により発生する入力電流の偶数次高調波成分を抑制
することができる。
As described above, in the present embodiment, the AC power supply V
s of the AC power supply Vs by directly detecting the fluctuation of the input current Is caused by the fluctuation of the power supply voltage of the AC power supply Vs by feed-forward controlling the on-periods of the first and second switching elements Q1 and Q2 that operate the chopper. , The amount of input current Is drawn in each half cycle is the same, and even-order harmonic components of the input current generated by power supply fluctuations and the like can be suppressed.

【0111】(実施形態14)図23に実施形態14の
回路図を示す。本実施形態は、チョッパ回路を構成する
ダイオードD5,D6に流れる電流(入力電流Is)を
各々検出する第1及び第2の電流検出回路31,32
と、第1及び第2の電流検出回路31,32の各検出値
同士を比較する比較手段28とを具備し、比較手段28
の比較結果に応じて交流電源Vsからの入力電流Isに
含まれる直流成分並びに偶数次高調波成分を抑制するよ
うに第1〜第4のスイッチ要素をオンオフするものであ
る。但し、第1及び第2の電流検出回路31,32を除
く比較手段28やスイッチ制御回路30の構成並び動作
は実施形態13と共通するから、共通する部分には同一
の符号を付して説明を省略する。
(Embodiment 14) FIG. 23 shows a circuit diagram of Embodiment 14. In the present embodiment, first and second current detection circuits 31 and 32 for detecting currents (input current Is) flowing through diodes D5 and D6 constituting a chopper circuit, respectively.
And comparing means 28 for comparing the respective detected values of the first and second current detecting circuits 31 and 32 with each other.
The first to fourth switch elements are turned on and off so as to suppress the DC component and the even-order harmonic component included in the input current Is from the AC power supply Vs in accordance with the comparison result. However, since the configuration and operation of the comparison means 28 and the switch control circuit 30 except for the first and second current detection circuits 31 and 32 are common to those of the thirteenth embodiment, the common parts are denoted by the same reference numerals. Is omitted.

【0112】第1の電流検出回路31は、第1のリアク
トルL1とダイオードD5のアノードとの間に挿入され
た検出抵抗Rs3と、この検出抵抗Rs3のダイオードD5
のアノードとの接続点にカソードが接続されたダイオー
ドDs3と、このダイオードDs3のアノードに低電位側が
接続されるとともに高電位側が検出抵抗Rs3と並列に第
1のリアクトルL1に接続されたコンデンサCs3とから
成り、ダイオードD5に流れる電流に応じた検出電圧V
c3をコンデンサCs3の両端間に出力するものである。ま
た、第2の電流検出回路32は、第1のリアクトルL1
とダイオードD6のカソードとの間に挿入された検出抵
抗Rs4と、この検出抵抗Rs4のダイオードD6のカソー
ドとの接続点にアノードが接続されたダイオードDs4
と、このダイオードDs4のカソードに高電位側が接続さ
れるとともに低電位側が検出抵抗Rs4と並列に第1のリ
アクトルL1に接続されたコンデンサCs4とから成り、
ダイオードD6に流れる電流に応じた検出電圧Vc4をコ
ンデンサCs4の両端間に出力するものである。
The first current detection circuit 31 includes a detection resistor Rs3 inserted between the first reactor L1 and the anode of the diode D5, and a diode D5 of the detection resistor Rs3.
A diode Ds3 having a cathode connected to a connection point with the anode thereof, and a capacitor Cs3 having a low potential side connected to the anode of the diode Ds3 and a high potential side connected to the first reactor L1 in parallel with the detection resistor Rs3. And a detection voltage V corresponding to the current flowing through the diode D5.
c3 is output between both ends of the capacitor Cs3. Further, the second current detection circuit 32 is connected to the first reactor L1
A detection resistor Rs4 inserted between the detection resistor Rs4 and the cathode of the diode D6, and a diode Ds4 having an anode connected to a connection point between the detection resistor Rs4 and the cathode of the diode D6.
And a capacitor Cs4 having a high potential side connected to the cathode of the diode Ds4 and a low potential side connected to the first reactor L1 in parallel with the detection resistor Rs4.
The detection voltage Vc4 corresponding to the current flowing through the diode D6 is output between both ends of the capacitor Cs4.

【0113】而して、比較手段28では、第1の電流検
出回路31のコンデンサCs3の低電位側を基準とし、第
1及び第2の電流検出回路31,32の検出電圧Vc3,
Vc4を加算した電圧(=Vc3+Vc4)と第1の電流検出
回路31の検出電圧Vc3を倍電圧回路29で2倍した電
圧(=2×Vc3)との差電圧Vx(=Vc3+Vc4−2×
Vc3)に直流電圧Eを重畳した電圧Vz(=Vx+E)
を、鋸波発生器3から出力される鋸波電圧とコンパレー
タCP5により比較し、両者の大小関係に応じた方形波
の信号及びその信号をインバータ5で反転した信号とを
スイッチ制御回路30に出力する。
The comparing means 28 uses the low potential side of the capacitor Cs3 of the first current detection circuit 31 as a reference and detects the detection voltages Vc3, Vc3 of the first and second current detection circuits 31, 32.
The difference voltage Vx (= Vc3 + Vc4−2 ×) between the voltage obtained by adding Vc4 (= Vc3 + Vc4) and the voltage (= 2 × Vc3) obtained by doubling the detection voltage Vc3 of the first current detection circuit 31 by the voltage doubler circuit 29.
Vc3) is a voltage Vz (= Vx + E) obtained by superimposing a DC voltage E on the Vc3).
Is compared with the sawtooth voltage output from the sawtooth wave generator 3 by the comparator CP5, and a square wave signal corresponding to the magnitude relationship between the two and a signal obtained by inverting the signal by the inverter 5 are output to the switch control circuit 30. I do.

【0114】例えば、第2のスイッチング素子Q2に流
れる電流が第1のスイッチング素子Q1に流れる電流よ
りも大きくなるとき、コンパレータCP5の反転側には
電圧Vz(Vx<0)が入力されるから、コンパレータ
CP5の出力信号のオンデューティ比が50%よりも高
くなる。その結果、スイッチ制御回路30では第1及び
第4のスイッチング素子Q1,Q4のオン期間を長くす
るような制御信号S1,S4を出力するとともに第2及
び第3のスイッチング素子Q2,Q3のオン期間を短く
するような制御信号S2,S3を出力することにより、
第1及び第4のスイッチング素子Q1,Q4のオン期間
と第2及び第3のスイッチング素子Q2,Q3のオン期
間とが等しくなり、交流電源Vsの電源周期の各半周期
における入力電流Isの引き込み量を同一にするように
制御する。
For example, when the current flowing through the second switching element Q2 is larger than the current flowing through the first switching element Q1, the voltage Vz (Vx <0) is input to the inverting side of the comparator CP5. The on-duty ratio of the output signal of the comparator CP5 becomes higher than 50%. As a result, the switch control circuit 30 outputs the control signals S1 and S4 to prolong the on-period of the first and fourth switching elements Q1 and Q4, and outputs the control signals S1 and S4 while prolonging the on-period of the second and third switching elements Q2 and Q3. By outputting the control signals S2 and S3 that shorten the
The on-periods of the first and fourth switching elements Q1 and Q4 are equal to the on-periods of the second and third switching elements Q2 and Q3, and the input current Is is drawn in each half of the power supply cycle of the AC power supply Vs. Control the amount to be the same.

【0115】而して、実施形態13と同様に、チョッパ
動作する第1及び第2のスイッチング素子Q1,Q2の
オン期間を制御し、交流電源Vsの電源周期の各半周期
における入力電流Isの引き込み量を同一にすることに
よって、電源変動等により発生する入力電流の偶数次高
調波成分を抑制することができる。
Thus, as in the thirteenth embodiment, the on-periods of the first and second switching elements Q1 and Q2 that perform the chopper operation are controlled, and the input current Is in each half cycle of the power supply cycle of the AC power supply Vs is controlled. By making the amount of pull-in the same, it is possible to suppress even-order harmonic components of the input current generated by power supply fluctuations and the like.

【0116】(実施形態15)図24に実施形態15の
回路図を示す。本実施形態は、負荷回路Zのインダクタ
L2に流れる電流のピーク値を検出する第1及び第2の
電流ピーク値検出回路PK1,PK2と、第1及び第2
の電流ピーク値検出回路PK1,PK2の検出値同士を
比較するコンパレータCP6とを具備し、制御回路7が
コンパレータCP6の出力に応じて第1及び第4のスイ
ッチング素子Q1,Q4のオン期間と第2及び第3のス
イッチング素子Q2,Q3のオン期間とが等しくなるよ
うに第1〜第4のスイッチング素子Q1〜Q4をオンオ
フする制御信号S1〜S4を作成して出力するものであ
る。なお、その他の構成及び基本的な動作は従来例1並
びに実施形態2と共通するから、共通する部分には同一
の符号を付して説明を省略する。
(Fifteenth Embodiment) FIG. 24 is a circuit diagram of a fifteenth embodiment. This embodiment includes first and second current peak value detection circuits PK1 and PK2 for detecting a peak value of a current flowing through an inductor L2 of a load circuit Z, and first and second current peak value detection circuits PK1 and PK2.
And a comparator CP6 for comparing the detection values of the current peak value detection circuits PK1 and PK2 with each other. The control signals S1 to S4 for turning on and off the first to fourth switching elements Q1 to Q4 are generated and output so that the ON periods of the second and third switching elements Q2 and Q3 are equal. Since other configurations and basic operations are the same as those of the first and second embodiments, common portions are denoted by the same reference numerals and description thereof is omitted.

【0117】インダクタL2に設けた電流検出用の2次
巻線n2の一端をグランドに接続するとともに他端がダ
イオードDxを介して抵抗RxとコンデンサCxの並列
回路を介してグランドに接続してある。第1のピーク値
検出回路PK1では、交流電源Vsの電源周波数よりも
数倍以上長い時定数を有してコンデンサCxの両端電圧
Vcxのピーク値を保持し、交流電源Vsの電源周期の一
周期においてインダクタL2に流れる電流のピーク電流
に対応する第1の検出電圧Vcを出力する。また、第2
のピーク値検出回路PK2では、交流電源Vsの電源周
期よりも非常に短く且つ高周波の出力電流の周期よりは
数倍以上長い時定数を有してコンデンサCxの両端電圧
Vcxのピーク値を保持し、インダクタL2に流れる電流
の包絡線に対応した第2の検出電圧Vdを出力する。
One end of a secondary winding n2 for current detection provided in the inductor L2 is connected to the ground, and the other end is connected to the ground via a diode Dx and a parallel circuit of a resistor Rx and a capacitor Cx. . The first peak value detection circuit PK1 holds the peak value of the voltage Vcx across the capacitor Cx with a time constant that is several times longer than the power supply frequency of the AC power supply Vs, and holds one cycle of the power supply cycle of the AC power supply Vs. Outputs a first detection voltage Vc corresponding to the peak current of the current flowing through the inductor L2. Also, the second
The peak value detection circuit PK2 holds the peak value of the voltage Vcx across the capacitor Cx with a time constant much shorter than the power supply cycle of the AC power supply Vs and several times longer than the cycle of the high-frequency output current. , And outputs a second detection voltage Vd corresponding to the envelope of the current flowing through the inductor L2.

【0118】ところで、図25に示すように交流電源V
sの極性に応じて入力電流Isに偏りが生じると、平滑
コンデンサC1の両端電圧Vc1やインダクタL2に流れ
る電流IL2にも交流電源Vsの極性に応じた偏りが発生
し、第1のピーク値検出回路PK1の検出電圧Vcと、
第2のピーク値検出回路PK2の検出電圧Vdとが交流
電源Vsの任意の極性において異なることとなる。反対
に交流電源Vsの極性によらず電圧Vcxのピーク値が一
定であれば、第1及び第2の検出電圧Vc,Vdは等し
くなる。
By the way, as shown in FIG.
When the input current Is is biased in accordance with the polarity of s, the voltage Vc1 across the smoothing capacitor C1 and the current IL2 flowing in the inductor L2 are also biased in accordance with the polarity of the AC power supply Vs, and the first peak value A detection voltage Vc of the detection circuit PK1,
The detection voltage Vd of the second peak value detection circuit PK2 is different from the detection voltage Vd at an arbitrary polarity of the AC power supply Vs. Conversely, if the peak value of the voltage Vcx is constant regardless of the polarity of the AC power supply Vs, the first and second detection voltages Vc and Vd become equal.

【0119】従って、コンパレータCP6にて比較した
第1及び第2の検出電圧Vc,Vdの大小関係に応じ
て、制御回路7が第1及び第4のスイッチング素子Q
1,Q4のオン期間を長く又は短くするとともに第2及
び第3のスイッチング素子Q2,Q3のオン期間を短く
又は長くするように制御信号S1〜S4を作成して出力
する。すなわち、制御回路7では第1の検出電圧Vcと
第2の検出電圧Vdとが等しくなるように第1〜第4の
スイッチング素子Q1〜Q4のオンオフを制御する制御
信号S1〜S4を作成して出力しているので、交流電源
Vsの極性に応じた入力電流Isの偏りがなくなり、入
力電流Isには直流成分並びに偶数次高調波成分が生じ
なくなる。
Therefore, according to the magnitude relationship between the first and second detection voltages Vc and Vd compared by the comparator CP6, the control circuit 7 causes the first and fourth switching elements Q
The control signals S1 to S4 are generated and output such that the on-periods of the first and Q4 are made longer or shorter and the on-periods of the second and third switching elements Q2 and Q3 are made shorter or longer. That is, the control circuit 7 generates control signals S1 to S4 for controlling on / off of the first to fourth switching elements Q1 to Q4 so that the first detection voltage Vc and the second detection voltage Vd become equal. Since the output is performed, the bias of the input current Is according to the polarity of the AC power supply Vs is eliminated, and the input current Is does not include a DC component and an even-order harmonic component.

【0120】なお、実施形態5で説明したように、交流
電源Vsの極性に応じて第1及び第2のピーク値検出回
路PK1,PK2に電圧Vcxを切り換えて入力するよう
な構成としても良い。
As described in the fifth embodiment, the configuration may be such that the voltage Vcx is switched and input to the first and second peak value detection circuits PK1 and PK2 according to the polarity of the AC power supply Vs.

【0121】(実施形態16)図26に実施形態16の
要部ブロック図を示す。本実施形態は、実施形態12の
構成に対して、交流電源Vsの電源電圧のゼロクロスを
検出するゼロクロス検出部33と、ゼロクロス検出部3
3の出力に基づいて交流電源Vsの電源電圧に同期した
正弦波電圧を発生する正弦波発生部34と、電流検出回
路23の検出電圧Voと正弦波発生部34から出力され
る正弦波とを比較して交流電源Vsの極性に対応した検
出電圧Voを出力する比較部35とを備えており、この
他の構成及び基本的な動作は実施形態12と共通するの
で図示並びに説明は省略する。
(Embodiment 16) FIG. 26 is a block diagram of a main part of Embodiment 16. This embodiment is different from the configuration of the twelfth embodiment in that a zero-cross detector 33 for detecting a zero-cross of the power supply voltage of the AC power supply Vs and a zero-cross detector 3
3, a sine wave generator 34 that generates a sine wave voltage synchronized with the power supply voltage of the AC power supply Vs, a detection voltage Vo of the current detection circuit 23, and a sine wave output from the sine wave generator 34. A comparison unit 35 for comparing and outputting a detection voltage Vo corresponding to the polarity of the AC power supply Vs is provided. Other configurations and basic operations are common to those in the twelfth embodiment, so that illustration and description are omitted.

【0122】ゼロクロス検出部33は、検出抵抗Rsに
流れる電流の平均値を求めるとともに、求めた平均値が
最も低下する時点から交流電源Vsの電源電圧のゼロク
ロスを検出するものである。また、正弦波発生部34
は、ゼロクロス検出部33からのゼロクロス検出信号に
同期して正弦波電圧を出力する発振器で構成される。
The zero-crossing detector 33 calculates the average value of the current flowing through the detection resistor Rs, and detects the zero-crossing of the power supply voltage of the AC power supply Vs from the time when the calculated average value decreases most. The sine wave generator 34
Is composed of an oscillator that outputs a sine wave voltage in synchronization with the zero-cross detection signal from the zero-cross detection unit 33.

【0123】ここで、図示しないオンオフ制御部では、
制御信号S1,S2に同期して第1のスイッチング素子
Q1のオン期間における検出電圧Voと第2のスイッチ
ング素子Q2のオン期間における検出電圧Voとを比較
し、例えば第1のスイッチング素子Q1のオン期間にお
ける検出電圧Voが、第2のスイッチング素子Q2のオ
ン期間における検出電圧Voよりも大きければ制御信号
S1,S4のオンデューティを小さくして第1及び第4
のスイッチング素子Q1,Q4のオン期間を短くすると
ともに制御信号S2,S3のオンデューティを大きくし
て第2及び第3のスイッチング素子Q2,Q3のオン期
間を長くすることにより、上記2種類の検出電圧Voが
等しくなるように第1〜第4のスイッチング素子Q1〜
Q4のオン期間を制御している。これにより、交流電源
Vsの極性による入力電流Isのばらつきが少なくな
り、しいては入力電流Isの直流成分や偶数次高調波成
分を抑制することができる。更に本実施形態では、正弦
波発生部34から出力する正弦波電圧と検出電圧Voと
を比較部35において適時比較し、入力電圧波形に依ら
ず入力電流Isを正弦波状にすることができるので、偶
数次高調波成分を更に抑制することができる。
Here, an on / off control unit (not shown)
The detection voltage Vo during the on-period of the first switching element Q1 is compared with the detection voltage Vo during the on-period of the second switching element Q2 in synchronization with the control signals S1 and S2, and for example, the on-state of the first switching element Q1 is turned on. If the detection voltage Vo in the period is higher than the detection voltage Vo in the ON period of the second switching element Q2, the on-duty of the control signals S1 and S4 is reduced to make the first and fourth control signals S1 and S4 smaller.
By shortening the on-periods of the switching elements Q1 and Q4 and increasing the on-duty of the control signals S2 and S3 to prolong the on-periods of the second and third switching elements Q2 and Q3, the above two types of detection can be performed. The first to fourth switching elements Q1 to Q4 are set so that the voltages Vo are equal.
The ON period of Q4 is controlled. Thus, the variation of the input current Is due to the polarity of the AC power supply Vs is reduced, and the DC component and even-order harmonic components of the input current Is can be suppressed. Furthermore, in the present embodiment, the sine wave voltage output from the sine wave generation unit 34 and the detection voltage Vo are compared in a timely manner in the comparison unit 35, and the input current Is can be formed into a sine wave regardless of the input voltage waveform. Even harmonic components can be further suppressed.

【0124】(実施形態17)図27に実施形態17の
回路図を示す。本実施形態の回路構成は実施形態1と共
通するので、共通する部分には同一の符号を付して説明
を省略する。実施形態1においては、第1及び第2の平
均値検出手段10,11の検出電圧Vk,Vjに応じて
オンオフ制御部1が第1及び第4のスイッチング素子Q
1,Q4のオン期間と第2及び第3のスイッチング素子
Q2,Q3のオン期間を制御しているが、本実施形態は
上記検出電圧Vk,Vjに応じて第1及び第4のスイッ
チング素子Q1,Q4と第2及び第3のスイッチング素
子Q2,Q3が単位時間当たりにオンする回数を制御す
るものである。
(Embodiment 17) FIG. 27 is a circuit diagram of an embodiment 17. Since the circuit configuration of this embodiment is the same as that of the first embodiment, the common parts are denoted by the same reference numerals and description thereof will be omitted. In the first embodiment, the on / off control unit 1 controls the first and fourth switching elements Q in accordance with the detection voltages Vk and Vj of the first and second average value detection means 10 and 11.
1, the ON period of Q4 and the ON periods of the second and third switching elements Q2, Q3 are controlled. In the present embodiment, the first and fourth switching elements Q1 are controlled in accordance with the detection voltages Vk, Vj. , Q4 and the second and third switching elements Q2, Q3 are turned on per unit time.

【0125】図28に本実施形態における動作波形図を
示す。例えば、第1のスイッチング素子Q1のオン期間
が第2のスイッチング素子Q2のオン期間よりも短い場
合には、第2の検出電圧Vjが第1の検出電圧Vkの
0.5倍よりも低下する。そこで、オンオフ制御部1’
では、このような場合に第2のスイッチング素子Q2の
制御信号S2を間引いて出力することによって、第2の
スイッチング素子Q2がチョッパ動作を行って取り込む
入力電流Isを減少させるように制御する。その結果、
入力電流Isが正負対象な波形となり、実施形態1と同
様に入力電流Isに含まれる直流成分及び偶数次高調波
成分を抑制することができる。
FIG. 28 shows an operation waveform diagram in the present embodiment. For example, when the ON period of the first switching element Q1 is shorter than the ON period of the second switching element Q2, the second detection voltage Vj is lower than 0.5 times the first detection voltage Vk. . Therefore, the on / off control unit 1 '
In such a case, the control signal S2 of the second switching element Q2 is decimated and output to control the second switching element Q2 to perform a chopper operation to reduce the input current Is taken in. as a result,
The input current Is has a positive / negative waveform, and the DC component and the even harmonic components included in the input current Is can be suppressed as in the first embodiment.

【0126】而して、本実施形態によれば、第1〜第4
のスイッチング素子Q1〜Q4のオン期間を変えずに入
力電流に含まれる直流成分及び偶数次高調波成分を抑制
することができる。
According to the present embodiment, the first to fourth
DC components and even-order harmonic components contained in the input current can be suppressed without changing the ON periods of the switching elements Q1 to Q4.

【0127】[0127]

【発明の効果】請求項1の発明は、逆方向の電流を阻止
しない第1及び第2のスイッチ要素の直列回路と、逆方
向の電流を阻止しない第3及び第4のスイッチ要素の直
列回路と、これら2つの直列回路が両端間に並列に接続
された平滑コンデンサと、平滑コンデンサの両端間に逆
並列に接続された2つのダイオードの直列回路と、第1
及び第2のスイッチ要素の接続点に一端が接続された交
流電源と、この交流電源の他端と2つのダイオードの接
続点との間に挿入された第1のリアクトルと、第1及び
第2のスイッチ要素の接続点と第3及び第4のスイッチ
要素の接続点との間に挿入される負荷回路とを備え、第
1及び第2のスイッチ要素を交流電源の電源周波数より
も高い周波数で交互にオンオフさせるとともに、第3及
び第4のスイッチ要素をそれぞれ対角辺の位置にある第
2及び第1のスイッチ要素に同期してオンオフさせて負
荷回路に高周波電力を供給する電源装置において、交流
電源からの入力電流に含まれる直流成分並びに偶数次高
調波成分を抑制するように第1〜第4のスイッチ要素の
オンオフをフィードバック制御する制御手段を備えたの
で、コストアップを招くことなく且つ煩雑な調整をせず
に交流電源からの入力電流に含まれる直流成分と偶数次
高調波成分を抑制することができるという効果がある。
According to the first aspect of the present invention, there is provided a series circuit of first and second switch elements which does not block current in the reverse direction, and a series circuit of third and fourth switch elements which does not block current in the reverse direction. A smoothing capacitor in which these two series circuits are connected in parallel between both ends; a series circuit of two diodes connected in anti-parallel between both ends of the smoothing capacitor;
An AC power supply having one end connected to a connection point of the second switch element and a first reactor inserted between the other end of the AC power supply and a connection point of the two diodes; And a load circuit inserted between the connection point of the third switch element and the connection point of the third and fourth switch elements, wherein the first and second switch elements are operated at a frequency higher than the power supply frequency of the AC power supply. A power supply device that alternately turns on and off, and turns on and off the third and fourth switch elements in synchronization with the second and first switch elements located at diagonal sides to supply high-frequency power to a load circuit, The control means for feedback-controlling the ON / OFF of the first to fourth switch elements so as to suppress the DC component and the even-order harmonic components included in the input current from the AC power supply increases cost. There is an effect that it is possible to suppress the DC component and even harmonic components in the input current from the AC power source without and complicated adjustment without causing.

【0128】請求項2の発明は、制御手段が、平滑コン
デンサの両端電圧の平均値を検出する第1の平均値検出
手段と、低電位側の第2のスイッチ要素の両端間電圧の
平均値を検出する第2の平均値検出手段と、第2の平均
値検出手段で検出した第2の平均値が第1の平均値検出
手段で検出した第1の平均値の略半分よりも大きい場合
には第1のスイッチ要素と第2のスイッチ要素の各オン
期間の和に対する第2のスイッチ要素のオン期間を長く
するとともに第2の平均値が第1の平均値の略半分より
も小さい場合には第1のスイッチ要素と第2のスイッチ
要素の各オン期間の和に対する第1のスイッチ要素のオ
ン期間を長くするように第1〜第4のスイッチ要素をオ
ンオフするオンオフ制御手段とを具備するので、請求項
1の発明の効果に加えて、入力電流を検出することなし
に交流電源からの入力電流に含まれる直流成分と偶数次
高調波成分を抑制することができるという効果がある。
According to a second aspect of the present invention, the control means detects the average value of the voltage between both ends of the smoothing capacitor and the average value of the voltage between both ends of the second switch element on the low potential side. Average value detecting means for detecting the second average value, and when the second average value detected by the second average value detecting means is larger than approximately half of the first average value detected by the first average value detecting means The length of the ON period of the second switch element with respect to the sum of the ON periods of the first switch element and the second switch element is increased, and the second average value is smaller than approximately half of the first average value. Includes on / off control means for turning on / off the first to fourth switch elements so as to lengthen the on time of the first switch element with respect to the sum of the respective on periods of the first switch element and the second switch element. Therefore, the effect of the invention of claim 1 Ete, there is an effect that it is possible to suppress the DC component and even order harmonic components included without detecting the input current to the input current from the AC power source.

【0129】請求項3の発明は、制御手段が、低電位側
の第2のスイッチ要素の両端間電圧の平均値を検出する
第1の平均値検出手段と、低電位側の第4のスイッチ要
素の両端間電圧の平均値を検出する第2の平均値検出手
段と、第1の平均値検出手段で検出した第1の平均値が
第2の平均値検出手段で検出した第2の平均値よりも大
きい場合には第2のスイッチ要素のオン期間を長くする
とともに第4のスイッチ要素のオン期間を短くし第1の
平均値が第2の平均値よりも小さい場合には第2のスイ
ッチ要素のオン期間を短くするとともに第4のスイッチ
要素のオン期間を長くするように第1〜第4のスイッチ
要素をオンオフするオンオフ制御手段とを具備するの
で、請求項1の発明の効果に加えて、簡単な回路構成で
直流成分と偶数次高調波成分を抑制することができると
いう効果がある。
According to a third aspect of the present invention, the control means detects the average value of the voltage between both ends of the second switch element on the low potential side, and the fourth switch on the low potential side. A second average value detecting means for detecting an average value of the voltage between both ends of the element, and a second average value wherein the first average value detected by the first average value detecting means is detected by the second average value detecting means. If it is larger than the value, the ON period of the second switch element is lengthened and the ON period of the fourth switch element is shortened. If the first average value is smaller than the second average value, the second An on-off control unit for turning on and off the first to fourth switch elements so as to shorten the on-period of the switch element and lengthen the on-period of the fourth switch element is provided. In addition, the DC component and even-order high There is an effect that it is possible to suppress the wave component.

【0130】請求項4の発明は、制御手段が、平滑コン
デンサの高電位側と交流電源の第1のリアクトルとの接
続点との間の電位差の平均値を求める第1の平均値検出
手段と、平滑コンデンサの低電位側と交流電源の第1の
リアクトルとの接続点との間の電位差の平均値を求める
第2の平均値検出手段と、第1の平均値検出手段で検出
した第1の平均値が第2の平均値検出手段で検出した第
2の平均値よりも大きい場合には第1のスイッチ要素の
オン期間を短くするとともに第2のスイッチ要素のオン
期間を長くし第1の平均値が第2の平均値よりも小さい
場合には第1のスイッチ要素のオン期間を長くするとと
もに第2のスイッチ要素のオン期間を短くするように第
1〜第4のスイッチ要素をオンオフするオンオフ制御手
段とを具備するので、請求項1の発明の効果に加えて、
簡単な回路構成で直流成分と偶数次高調波成分を抑制す
ることができるという効果がある。
According to a fourth aspect of the present invention, the control means includes a first average value detecting means for obtaining an average value of a potential difference between a connection point between the high potential side of the smoothing capacitor and the first reactor of the AC power supply. A second average value detecting means for obtaining an average value of a potential difference between a low potential side of the smoothing capacitor and a connection point between the first reactor of the AC power supply and a first average value detected by the first average value detecting means. Is larger than the second average value detected by the second average value detecting means, the on-period of the first switch element is shortened and the on-period of the second switch element is lengthened to increase the first. Is smaller than the second average value, the first to fourth switch elements are turned on and off so as to increase the on-period of the first switch element and shorten the on-period of the second switch element. On-off control means , In addition to the effect of the invention of claim 1,
There is an effect that a DC component and an even-order harmonic component can be suppressed with a simple circuit configuration.

【0131】請求項5の発明は、制御手段が、平滑コン
デンサの両端電圧のピーク値を検出する第1及び第2の
ピーク値検出手段と、交流電源の極性に応じて平滑コン
デンサの両端電圧を第1及び第2のピーク値検出手段に
切り換えて入力する切換手段と、第1及び第2のピーク
値検出手段の検出値同士を比較する比較手段とを具備
し、比較手段の比較結果に応じて交流電源からの入力電
流に含まれる直流成分並びに偶数次高調波成分を抑制す
るように第1〜第4のスイッチ要素をオンオフするの
で、請求項1の発明の効果に加えて、簡単な回路構成で
直流成分と偶数次高調波成分を抑制することができると
いう効果がある。
According to a fifth aspect of the present invention, the control means includes a first and a second peak value detecting means for detecting a peak value of a voltage across the smoothing capacitor and a voltage between both ends of the smoothing capacitor according to the polarity of the AC power supply. Switching means for switching to and inputting to the first and second peak value detecting means; and comparing means for comparing the detection values of the first and second peak value detecting means with each other. The first to fourth switch elements are turned on and off so as to suppress the DC component and the even-order harmonic components included in the input current from the AC power supply. The configuration has an effect that a DC component and an even-order harmonic component can be suppressed.

【0132】請求項6の発明は、第1及び第2のスイッ
チ要素の接続点に一端が接続された第1のインダクタ、
第3及び第4のスイッチ要素の接続点に一端が接続され
た第2のインダクタ、第1及び第2のインダクタの他端
間に接続された放電灯及び共振用のコンデンサの並列回
路で負荷回路を構成し、制御手段は、第1のインダクタ
と放電灯との接続点の電圧を検出する第1の電圧検出手
段と、第2のインダクタと放電灯との接続点の電圧を検
出する第2の電圧検出手段とを備え、第1及び第2の電
圧検出手段の検出値に応じて交流電源からの入力電流に
含まれる直流成分並びに偶数次高調波成分を抑制するよ
うに第1〜第4のスイッチ要素をオンオフするので、請
求項1の発明の効果に加えて、入力電流を検出すること
なしに交流電源からの入力電流に含まれる直流成分と偶
数次高調波成分を抑制することができるという効果があ
る。
[0132] The invention according to claim 6 is the first inductor, one end of which is connected to a connection point of the first and second switch elements.
A load circuit comprising a parallel circuit of a second inductor having one end connected to a connection point of the third and fourth switch elements, a discharge lamp connected between the other ends of the first and second inductors, and a resonance capacitor; The control means comprises: first voltage detection means for detecting a voltage at a connection point between the first inductor and the discharge lamp; and a second voltage detection means for detecting a voltage at a connection point between the second inductor and the discharge lamp. And a first to a fourth such that the DC component and the even-order harmonic component contained in the input current from the AC power supply are suppressed in accordance with the detection values of the first and second voltage detecting means. Is turned on and off, the DC component and the even-order harmonic components contained in the input current from the AC power supply can be suppressed without detecting the input current in addition to the effect of the first aspect. This has the effect.

【0133】請求項7の発明は、制御手段が、交流電源
の極性に応じて第1のリアクトルに流れる電流の平均値
を検出する第1及び第2の電流平均値検出手段と、第1
及び第2の電流平均値検出手段の検出値同士を比較する
比較手段とを具備し、比較手段の比較結果に応じて交流
電源からの入力電流に含まれる直流成分並びに偶数次高
調波成分を抑制するように第1〜第4のスイッチ要素を
オンオフするので、請求項1の発明と同様の効果を奏す
る。
According to a seventh aspect of the present invention, the control means detects the average value of the current flowing through the first reactor according to the polarity of the AC power supply, the first and second current average value detection means,
And a comparing means for comparing the detection values of the second current average value detecting means with each other, and suppressing a DC component and an even-order harmonic component contained in the input current from the AC power supply according to the comparison result of the comparing means. Since the first to fourth switch elements are turned on and off as described above, the same effect as the first aspect of the invention can be obtained.

【0134】請求項8の発明は、制御手段が、平滑コン
デンサを充電する充電電流のピーク値を検出する第1及
び第2の電流ピーク値検出手段と、交流電源の極性に応
じて平滑コンデンサの両端電圧を第1及び第2の電流ピ
ーク値検出手段に切り換えて入力する切換手段と、第1
及び第2の電流ピーク値検出手段の検出値同士を比較す
る比較手段とを具備し、比較手段の比較結果に応じて交
流電源からの入力電流に含まれる直流成分並びに偶数次
高調波成分を抑制するように第1〜第4のスイッチ要素
をオンオフするので、請求項1の発明と同様の効果を奏
する。
According to an eighth aspect of the present invention, the control means includes a first and a second current peak value detecting means for detecting a peak value of a charging current for charging the smoothing capacitor, and a control circuit for controlling the smoothing capacitor according to the polarity of the AC power supply. Switching means for switching and inputting the voltage between both ends to the first and second current peak value detecting means;
And a comparison means for comparing the detection values of the second current peak value detection means with each other, and suppresses a DC component and an even-order harmonic component contained in the input current from the AC power supply according to the comparison result of the comparison means. Since the first to fourth switch elements are turned on and off as described above, the same effect as the first aspect of the invention can be obtained.

【0135】請求項9の発明は、制御手段が、第1及び
第2のスイッチ要素に流れる電流をそれぞれ検出する第
1及び第2の電流検出手段と、これら第1及び第2の電
流検出手段の検出値を比較する比較手段とを具備し、比
較手段の比較結果に応じて交流電源からの入力電流に含
まれる直流成分並びに偶数次高調波成分を抑制するよう
に第1〜第4のスイッチ要素をオンオフするので、請求
項1の発明の効果に加えて、交流電源の電源電圧変動等
による入力電流変動を第1及び第2のスイッチ要素に流
れる電流から検出し、第1〜第4のスイッチ要素をフィ
ードフォワード制御することで入力電流に含まれる直流
成分と偶数次高調波成分を抑制することができるという
効果がある。
According to a ninth aspect of the present invention, the control means detects first and second current detection means for detecting currents flowing through the first and second switch elements, respectively, and the first and second current detection means. And a first to fourth switch for suppressing a DC component and an even-order harmonic component contained in an input current from an AC power supply according to a comparison result of the comparison unit. Since the elements are turned on and off, in addition to the effect of the first aspect, the input current fluctuation due to the power supply voltage fluctuation of the AC power supply is detected from the current flowing through the first and second switch elements, and the first to fourth elements are detected. By performing feedforward control of the switch element, there is an effect that a DC component and an even harmonic component included in the input current can be suppressed.

【0136】請求項10の発明は、放電灯、放電灯に並
列接続されたコンデンサ、放電灯に直列接続されてコン
デンサと共振回路を形成するインダクタで負荷回路を構
成し、制御手段は、交流電源の極性に応じて負荷回路の
インダクタに流れる電流のピーク値をそれぞれ検出する
第1及び第2のピーク値検出手段と、第1及び第2のピ
ーク値検出手段の検出値同士を比較する比較手段とを具
備し、比較手段の比較結果に応じて交流電源からの入力
電流に含まれる直流成分並びに偶数次高調波成分を抑制
するように第1〜第4のスイッチ要素をオンオフするの
で、請求項1の発明と同様の効果を奏する。
A load circuit is constituted by a discharge lamp, a capacitor connected in parallel to the discharge lamp, and an inductor connected in series with the discharge lamp to form a resonance circuit with the capacitor. First and second peak value detecting means for detecting the peak value of the current flowing through the inductor of the load circuit in accordance with the polarity of the first and second peak value detecting means, and comparing means for comparing the detected values of the first and second peak value detecting means with each other. Wherein the first to fourth switch elements are turned on / off so as to suppress a DC component and an even-order harmonic component included in the input current from the AC power supply in accordance with the comparison result of the comparing means. The same effect as that of the first invention is exerted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1の回路図である。FIG. 1 is a circuit diagram of a first embodiment.

【図2】同上の動作説明図である。FIG. 2 is an operation explanatory view of the above.

【図3】同上の動作説明図である。FIG. 3 is an operation explanatory view of the above.

【図4】実施形態2の回路図である。FIG. 4 is a circuit diagram of a second embodiment.

【図5】実施形態3の回路図である。FIG. 5 is a circuit diagram of a third embodiment.

【図6】実施形態4の回路図である。FIG. 6 is a circuit diagram of a fourth embodiment.

【図7】実施形態5の回路図である。FIG. 7 is a circuit diagram of a fifth embodiment.

【図8】同上の動作説明図である。FIG. 8 is an operation explanatory view of the above.

【図9】実施形態6の回路図である。FIG. 9 is a circuit diagram of a sixth embodiment.

【図10】同上の動作説明図である。FIG. 10 is an operation explanatory view of the above.

【図11】同上の動作説明図である。FIG. 11 is an operation explanatory diagram of the above.

【図12】実施形態7の回路図である。FIG. 12 is a circuit diagram of a seventh embodiment.

【図13】同上の他の構成の回路図である。FIG. 13 is a circuit diagram of another configuration of the above.

【図14】実施形態8の回路図である。FIG. 14 is a circuit diagram of an eighth embodiment.

【図15】同上の動作説明図である。FIG. 15 is an explanatory diagram of the operation of the above.

【図16】実施形態9の回路図である。FIG. 16 is a circuit diagram of a ninth embodiment.

【図17】同上における電流検出回路の回路図である。FIG. 17 is a circuit diagram of a current detection circuit in Embodiment 1;

【図18】実施形態10における電流検出回路の回路図
である。
FIG. 18 is a circuit diagram of a current detection circuit according to the tenth embodiment.

【図19】実施形態11における電流検出回路の回路図
である。
FIG. 19 is a circuit diagram of a current detection circuit according to the eleventh embodiment.

【図20】実施形態12の回路図である。FIG. 20 is a circuit diagram of a twelfth embodiment.

【図21】同上における電流検出回路の回路図である。FIG. 21 is a circuit diagram of a current detection circuit in the above.

【図22】実施形態13の回路図である。FIG. 22 is a circuit diagram of a thirteenth embodiment.

【図23】実施形態14の回路図である。FIG. 23 is a circuit diagram of a fourteenth embodiment.

【図24】実施形態15の回路図である。FIG. 24 is a circuit diagram of a fifteenth embodiment.

【図25】同上の動作説明図である。FIG. 25 is an explanatory diagram of the operation of the above.

【図26】実施形態16における要部回路ブロック図で
ある。
FIG. 26 is a main part circuit block diagram in a sixteenth embodiment.

【図27】実施形態17の回路図である。FIG. 27 is a circuit diagram of a seventeenth embodiment.

【図28】同上の動作説明図である。FIG. 28 is an explanatory diagram of the operation of the above.

【図29】従来例1の回路図である。FIG. 29 is a circuit diagram of Conventional Example 1.

【図30】同上の動作説明図である。FIG. 30 is an explanatory diagram of the operation of the above.

【図31】同上の動作説明図である。FIG. 31 is an explanatory diagram of the above operation.

【図32】従来例2の回路図である。FIG. 32 is a circuit diagram of a second conventional example.

【図33】同上の動作説明図である。FIG. 33 is an explanatory diagram of the operation of the above.

【図34】従来例3の回路図である。FIG. 34 is a circuit diagram of a third conventional example.

【図35】同上の動作説明図である。FIG. 35 is an explanatory diagram of the operation of the above.

【図36】同上の動作説明図である。FIG. 36 is an explanatory diagram of the above operation.

【図37】同上の動作説明図である。FIG. 37 is an explanatory diagram of the operation of the above.

【符号の説明】[Explanation of symbols]

1 オンオフ制御部 10 第1の平均値検出手段 11 第2の平均値検出手段 Q1〜Q4 スイッチング素子 D1〜D6 ダイオード L1 第1のリアクトル C1 平滑コンデンサ Vs 交流電源 DESCRIPTION OF SYMBOLS 1 On-off control part 10 1st average value detection means 11 2nd average value detection means Q1-Q4 Switching element D1-D6 Diode L1 1st reactor C1 Smoothing capacitor Vs AC power supply

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大西 雅人 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 吉田 和雄 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 鳴尾 誠浩 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 3K072 AA02 AA04 BA03 BA05 BB01 BB10 BC01 CA14 DB03 EB05 EB07 GA02 GB12 GB18 GC04 HA10 HB03 5H007 AA08 BB03 CA02 CB05 DA06 DB01 DC02 DC05 EA13  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masato Onishi 1048 Odakadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Works Co., Ltd. 72) Inventor Masahiro Naroo 1048 Kazuma Kadoma, Kadoma City, Osaka Prefecture F-term in Matsushita Electric Works Co., Ltd. DB01 DC02 DC05 EA13

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 逆方向の電流を阻止しない第1及び第2
のスイッチ要素の直列回路と、逆方向の電流を阻止しな
い第3及び第4のスイッチ要素の直列回路と、これら2
つの直列回路が両端間に並列に接続された平滑コンデン
サと、平滑コンデンサの両端間に逆並列に接続された2
つのダイオードの直列回路と、第1及び第2のスイッチ
要素の接続点に一端が接続された交流電源と、この交流
電源の他端と2つのダイオードの接続点との間に挿入さ
れた第1のリアクトルと、第1及び第2のスイッチ要素
の接続点と第3及び第4のスイッチ要素の接続点との間
に挿入される負荷回路とを備え、第1及び第2のスイッ
チ要素を交流電源の電源周波数よりも高い周波数で交互
にオンオフさせるとともに、第3及び第4のスイッチ要
素をそれぞれ対角辺の位置にある第2及び第1のスイッ
チ要素に同期してオンオフさせて負荷回路に高周波電力
を供給する電源装置において、交流電源からの入力電流
に含まれる直流成分並びに偶数次高調波成分を抑制する
ように第1〜第4のスイッチ要素のオンオフをフィード
バック制御する制御手段を備えたことを特徴とする電源
装置。
1. A first and a second circuit which do not block a reverse current.
And a series circuit of third and fourth switch elements that do not block current in the reverse direction.
Two series circuits are connected in parallel between both ends, and two series circuits are connected in anti-parallel between both ends of the smoothing capacitor.
A series circuit of two diodes, an AC power supply having one end connected to a connection point of the first and second switch elements, and a first power supply inserted between the other end of the AC power supply and the connection point of the two diodes. , And a load circuit inserted between the connection point of the first and second switch elements and the connection point of the third and fourth switch elements. The power supply is turned on and off alternately at a frequency higher than the power supply frequency of the power supply, and the third and fourth switch elements are turned on and off in synchronization with the second and first switch elements located at diagonal sides, respectively, to provide a load circuit. In a power supply device for supplying high-frequency power, feedback control is performed on / off of first to fourth switch elements so as to suppress a DC component and an even-order harmonic component included in an input current from an AC power supply. Power supply, characterized in that it comprises means.
【請求項2】 制御手段は、平滑コンデンサの両端電圧
の平均値を検出する第1の平均値検出手段と、低電位側
の第2のスイッチ要素の両端間電圧の平均値を検出する
第2の平均値検出手段と、第2の平均値検出手段で検出
した第2の平均値が第1の平均値検出手段で検出した第
1の平均値の略半分よりも大きい場合には第1のスイッ
チ要素と第2のスイッチ要素の各オン期間の和に対する
第2のスイッチ要素のオン期間を長くするとともに第2
の平均値が第1の平均値の略半分よりも小さい場合には
第1のスイッチ要素と第2のスイッチ要素の各オン期間
の和に対する第1のスイッチ要素のオン期間を長くする
ように第1〜第4のスイッチ要素をオンオフするオンオ
フ制御手段とを具備することを特徴とする請求項1記載
の電源装置。
2. The control means includes: first average value detection means for detecting an average value of the voltage between both ends of the smoothing capacitor; and second control means for detecting an average value of the voltage between both ends of the second switch element on the low potential side. And if the second average value detected by the second average value detection means is larger than approximately half of the first average value detected by the first average value detection means, The ON period of the second switch element with respect to the sum of the ON periods of the switch element and the second switch element is increased, and the second
Is smaller than substantially half of the first average value, the ON period of the first switch element is made longer with respect to the sum of the ON periods of the first switch element and the second switch element. 2. The power supply device according to claim 1, further comprising an on / off control unit for turning on / off the first to fourth switch elements.
【請求項3】 制御手段は、低電位側の第2のスイッチ
要素の両端間電圧の平均値を検出する第1の平均値検出
手段と、低電位側の第4のスイッチ要素の両端間電圧の
平均値を検出する第2の平均値検出手段と、第1の平均
値検出手段で検出した第1の平均値が第2の平均値検出
手段で検出した第2の平均値よりも大きい場合には第2
のスイッチ要素のオン期間を長くするとともに第4のス
イッチ要素のオン期間を短くし第1の平均値が第2の平
均値よりも小さい場合には第2のスイッチ要素のオン期
間を短くするとともに第4のスイッチ要素のオン期間を
長くするように第1〜第4のスイッチ要素をオンオフす
るオンオフ制御手段とを具備することを特徴とする請求
項1記載の電源装置。
3. The control means includes: first average value detection means for detecting an average value of a voltage between both ends of a second switch element on a low potential side; and a voltage between both ends of a fourth switch element on a low potential side. A second average value detecting means for detecting the average value of the first average value, and a case where the first average value detected by the first average value detecting means is larger than the second average value detected by the second average value detecting means Has a second
, The ON period of the fourth switch element is shortened, and the ON period of the fourth switch element is shortened. When the first average value is smaller than the second average value, the ON period of the second switch element is shortened. 2. The power supply device according to claim 1, further comprising: on / off control means for turning on / off the first to fourth switch elements so as to lengthen the ON period of the fourth switch element.
【請求項4】 制御手段は、平滑コンデンサの高電位側
と交流電源の第1のリアクトルとの接続点との間の電位
差の平均値を求める第1の平均値検出手段と、平滑コン
デンサの低電位側と交流電源の第1のリアクトルとの接
続点との間の電位差の平均値を求める第2の平均値検出
手段と、第1の平均値検出手段で検出した第1の平均値
が第2の平均値検出手段で検出した第2の平均値よりも
大きい場合には第1のスイッチ要素のオン期間を短くす
るとともに第2のスイッチ要素のオン期間を長くし第1
の平均値が第2の平均値よりも小さい場合には第1のス
イッチ要素のオン期間を長くするとともに第2のスイッ
チ要素のオン期間を短くするように第1〜第4のスイッ
チ要素をオンオフするオンオフ制御手段とを具備するこ
とを特徴とする請求項1記載の電源装置。
4. The control means includes: first average value detection means for obtaining an average value of a potential difference between a high potential side of the smoothing capacitor and a connection point between the first reactor of the AC power supply; A second average value detecting means for calculating an average value of a potential difference between a potential side and a connection point between the AC power supply and the first reactor; and a first average value detected by the first average value detecting means is a second average value. If the average value is larger than the second average value detected by the second average value detection means, the ON period of the first switch element is shortened and the ON period of the second switch element is increased to increase the first switch element.
Is smaller than the second average value, the first to fourth switch elements are turned on and off so as to increase the on-period of the first switch element and shorten the on-period of the second switch element. The power supply device according to claim 1, further comprising an on / off control unit that performs the operation.
【請求項5】 制御手段は、平滑コンデンサの両端電圧
のピーク値を検出する第1及び第2のピーク値検出手段
と、交流電源の極性に応じて平滑コンデンサの両端電圧
を第1及び第2のピーク値検出手段に切り換えて入力す
る切換手段と、第1及び第2のピーク値検出手段の検出
値同士を比較する比較手段とを具備し、比較手段の比較
結果に応じて交流電源からの入力電流に含まれる直流成
分並びに偶数次高調波成分を抑制するように第1〜第4
のスイッチ要素をオンオフすることを特徴とする請求項
1記載の電源装置。
5. The control means includes: first and second peak value detecting means for detecting a peak value of a voltage across the smoothing capacitor; and a first and second peak value detecting means for detecting a voltage across the smoothing capacitor according to the polarity of the AC power supply. Switching means for switching and inputting to the peak value detecting means, and comparing means for comparing the detection values of the first and second peak value detecting means with each other. The first to fourth components are controlled so as to suppress the DC component and even-order harmonic components contained in the input current.
The power supply device according to claim 1, wherein the switch element is turned on and off.
【請求項6】 第1及び第2のスイッチ要素の接続点に
一端が接続された第1のインダクタ、第3及び第4のス
イッチ要素の接続点に一端が接続された第2のインダク
タ、第1及び第2のインダクタの他端間に接続された放
電灯及び共振用のコンデンサの並列回路で負荷回路を構
成し、制御手段は、第1のインダクタと放電灯との接続
点の電圧を検出する第1の電圧検出手段と、第2のイン
ダクタと放電灯との接続点の電圧を検出する第2の電圧
検出手段とを備え、第1及び第2の電圧検出手段の検出
値に応じて交流電源からの入力電流に含まれる直流成分
並びに偶数次高調波成分を抑制するように第1〜第4の
スイッチ要素をオンオフすることを特徴とする請求項1
記載の電源装置。
6. A first inductor having one end connected to a connection point between the first and second switch elements, a second inductor having one end connected to a connection point between the third and fourth switch elements, A load circuit is formed by a parallel circuit of a discharge lamp and a resonance capacitor connected between the other ends of the first and second inductors, and the control means detects a voltage at a connection point between the first inductor and the discharge lamp. And a second voltage detecting means for detecting a voltage at a connection point between the second inductor and the discharge lamp. The first voltage detecting means detects a voltage at a connection point between the second inductor and the discharge lamp. 2. The switch element according to claim 1, wherein the first to fourth switch elements are turned on and off so as to suppress a DC component and an even-order harmonic component contained in an input current from the AC power supply.
The power supply as described.
【請求項7】 制御手段は、交流電源の極性に応じて第
1のリアクトルに流れる電流の平均値を検出する第1及
び第2の電流平均値検出手段と、第1及び第2の電流平
均値検出手段の検出値同士を比較する比較手段とを具備
し、比較手段の比較結果に応じて交流電源からの入力電
流に含まれる直流成分並びに偶数次高調波成分を抑制す
るように第1〜第4のスイッチ要素をオンオフすること
を特徴とする請求項1記載の電源装置。
7. The first and second current average value detecting means for detecting an average value of the current flowing through the first reactor according to the polarity of the AC power supply, and the first and second current average value detecting means. A comparison means for comparing the detection values of the value detection means with each other, wherein first to first and second even harmonic components are suppressed according to the comparison result of the comparison means. The power supply device according to claim 1, wherein the fourth switch element is turned on / off.
【請求項8】 制御手段は、平滑コンデンサを充電する
充電電流のピーク値を検出する第1及び第2の電流ピー
ク値検出手段と、交流電源の極性に応じて平滑コンデン
サの両端電圧を第1及び第2の電流ピーク値検出手段に
切り換えて入力する切換手段と、第1及び第2の電流ピ
ーク値検出手段の検出値同士を比較する比較手段とを具
備し、比較手段の比較結果に応じて交流電源からの入力
電流に含まれる直流成分並びに偶数次高調波成分を抑制
するように第1〜第4のスイッチ要素をオンオフするこ
とを特徴とする請求項1記載の電源装置。
8. The control means includes: first and second current peak value detecting means for detecting a peak value of a charging current for charging the smoothing capacitor; and a first and second current peak value detecting means for detecting a voltage across the smoothing capacitor according to a polarity of the AC power supply. Switching means for switching and inputting to the second current peak value detecting means, and comparing means for comparing the detection values of the first and second current peak value detecting means with each other, according to the comparison result of the comparing means. 2. The power supply device according to claim 1, wherein the first to fourth switch elements are turned on and off so as to suppress a DC component and an even-order harmonic component included in the input current from the AC power supply.
【請求項9】 制御手段は、第1及び第2のスイッチ要
素に流れる電流をそれぞれ検出する第1及び第2の電流
検出手段と、これら第1及び第2の電流検出手段の検出
値を比較する比較手段とを具備し、比較手段の比較結果
に応じて交流電源からの入力電流に含まれる直流成分並
びに偶数次高調波成分を抑制するように第1〜第4のス
イッチ要素をオンオフすることを特徴とする請求項1記
載の電源装置。
9. The control means compares the detected values of the first and second current detecting means with the first and second current detecting means for detecting the current flowing through the first and second switch elements, respectively. And turning on and off the first to fourth switch elements so as to suppress the DC component and the even-order harmonic component included in the input current from the AC power supply according to the comparison result of the comparison unit. The power supply device according to claim 1, wherein:
【請求項10】 放電灯、放電灯に並列接続されたコン
デンサ、放電灯に直列接続されてコンデンサと共振回路
を形成するインダクタで負荷回路を構成し、制御手段
は、交流電源の極性に応じて負荷回路のインダクタに流
れる電流のピーク値をそれぞれ検出する第1及び第2の
ピーク値検出手段と、第1及び第2のピーク値検出手段
の検出値同士を比較する比較手段とを具備し、比較手段
の比較結果に応じて交流電源からの入力電流に含まれる
直流成分並びに偶数次高調波成分を抑制するように第1
〜第4のスイッチ要素をオンオフすることを特徴とする
請求項1記載の電源装置。
10. A load circuit is constituted by a discharge lamp, a capacitor connected in parallel to the discharge lamp, and an inductor connected in series to the discharge lamp to form a resonance circuit with the capacitor. A first and a second peak value detecting means for respectively detecting a peak value of a current flowing through the inductor of the load circuit; and a comparing means for comparing detection values of the first and the second peak value detecting means, According to a comparison result of the comparing means, a first component is controlled so as to suppress a DC component and an even harmonic component included in the input current from the AC power supply.
The power supply device according to claim 1, wherein the first to fourth switch elements are turned on and off.
JP11008536A 1999-01-14 1999-01-14 Power supply Withdrawn JP2000209866A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11008536A JP2000209866A (en) 1999-01-14 1999-01-14 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11008536A JP2000209866A (en) 1999-01-14 1999-01-14 Power supply

Publications (1)

Publication Number Publication Date
JP2000209866A true JP2000209866A (en) 2000-07-28

Family

ID=11695882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11008536A Withdrawn JP2000209866A (en) 1999-01-14 1999-01-14 Power supply

Country Status (1)

Country Link
JP (1) JP2000209866A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088252A (en) * 2011-02-21 2011-06-08 浙江大学 Inverter without transformer realized by switched capacitor and applications of inverter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088252A (en) * 2011-02-21 2011-06-08 浙江大学 Inverter without transformer realized by switched capacitor and applications of inverter

Similar Documents

Publication Publication Date Title
US5644214A (en) Power factor correction circuit
KR100221705B1 (en) Power circuit for ac-dc conversion
US6072710A (en) Regulated self-oscillating resonant converter with current feedback
US6184630B1 (en) Electronic lamp ballast with voltage source power feedback to AC-side
JPH04264397A (en) Electric-discharge-lamp lighting circuit
JPH10304659A (en) Output control of dc-dc converter corresponding to fluctuation in switching frequency
JPH11507176A (en) Single switch ballast with power factor correction
JP2000295852A (en) Power supply device
JP3528920B2 (en) Switching power supply
KR100231227B1 (en) Ac/dc converter power supply circuit
JP3528921B2 (en) Switching power supply
US11381153B1 (en) Method to balance the secondary winding current to improve the current control stability
JP2002320388A (en) Switching power supply
JPH11514146A (en) Circuit device
JP2000209866A (en) Power supply
US6473322B2 (en) AC-DC converter
JP2000208289A (en) Discharge lamp lighting device
JPH097778A (en) Power supply device, discharge lamp lighting device, and lighting system
JP3786260B2 (en) High frequency converter
WO2019056830A1 (en) Current sampling circuit
JP2994694B2 (en) Inverter device
JP2742461B2 (en) Inverter device
JPH08317644A (en) Dc power supply with electric power coefficient correction equipment
JPS62126865A (en) Power source
JP2994693B2 (en) Inverter device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404