EP2945288A1 - Circuit assembly and method for controlling a semiconductor switching element - Google Patents

Circuit assembly and method for controlling a semiconductor switching element Download PDF

Info

Publication number
EP2945288A1
EP2945288A1 EP15167507.1A EP15167507A EP2945288A1 EP 2945288 A1 EP2945288 A1 EP 2945288A1 EP 15167507 A EP15167507 A EP 15167507A EP 2945288 A1 EP2945288 A1 EP 2945288A1
Authority
EP
European Patent Office
Prior art keywords
transistor
generating unit
ramp
semiconductor switching
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP15167507.1A
Other languages
German (de)
French (fr)
Other versions
EP2945288B1 (en
Inventor
Christian Magerl
Benjamin Schranz
Jan Herndler
Andreas HÖGL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fronius International GmbH
Original Assignee
Fronius International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fronius International GmbH filed Critical Fronius International GmbH
Publication of EP2945288A1 publication Critical patent/EP2945288A1/en
Application granted granted Critical
Publication of EP2945288B1 publication Critical patent/EP2945288B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/605—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/61—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling

Definitions

  • the transistor T1 is designed as a known Darlington circuit by means of two transistors, also called Darlington transistor, which has no further significance for the invention.
  • the Darlington transistor of Fig.2 is also commonly referred to herein as transistor T1.
  • the steeply falling edge of the driver control voltage V S is flattened by the gate driver 3 by the ramp generating unit 5, as also in the FIGS. 5 to 8 shown.
  • the falling transistor current I 1 is in turn branched off from the output current I G , resulting in a ramp-shaped flattening of the falling edge of the transistor control voltage V G.

Abstract

Um die Probleme mit steilflankigen Steuerspannungen von Halbleiterschaltelementen zu reduzieren ist vorgesehen, dass der Steueranschluss (6) des Halbleiterschaltelements (1) über eine Rampenerzeugungseinheit (5) mit dem Ausgangsanschluss (7) des Halbleiterschaltelements (1) verbunden ist und die Rampenerzeugungseinheit (5) zur Erzeugung einer Transistor-Steuerspannung (V G ) am Ausgang der Rampenerzeugungseinheit (5) die steil steigenden und fallenden Flanken der Treiber-Steuerspannung (V S ) rampenförmig abflacht.In order to reduce the problems with steep-edge control voltages of semiconductor switching elements, it is provided that the control terminal (6) of the semiconductor switching element (1) via a ramp generating unit (5) to the output terminal (7) of the semiconductor switching element (1) is connected and the ramp generating unit (5) Generation of a transistor control voltage (VG) at the output of the ramp generating unit (5) ramps the steeply rising and falling edges of the driver control voltage (VS).

Description

Die gegenständliche Erfindung betrifft eine Schaltungsanordnung zum Ansteuern eines Halbleiterschaltelements, wobei ein Gate-Treiber eine steilflankige Steuerspannung für das Halbleiterschaltelement erzeugt und der Gate-Treiber mit dem Steueranschluss des Halbleiterschaltelements verbunden ist.The subject invention relates to a circuit arrangement for driving a semiconductor switching element, wherein a gate driver generates a steep edge control voltage for the semiconductor switching element and the gate driver is connected to the control terminal of the semiconductor switching element.

Zum Schalten von aktiven Halbleiterschaltelementen, insbesondere Transistoren, wie beispielsweise ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) oder ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), werden sogenannte Gate-Treiber verwendet, die an den Steueranschluss des Halbleiterschaltelements (Gate-Anschluss beim IGBT und beim MOSFET) angeschlossen werden und die eine Treiber-Steuerspannung erzeugen, um den Stromfluss über das Halbleiterschaltelement zu kontrollieren. Ein herkömmlicher Standard Gate-Treiber erzeugt als Treiber-Steuerspannung eine steilflankige Rechteckspannung. Dadurch wird das Halbleiterschaltelement ohne Rücksicht auf das jeweilige Schaltverhalten angesteuert. Dies kann zu unerwünschten Oszillationen, Probleme durch hochfrequente elektromagnetische Abstrahlung, bis hin zur Zerstörung des Halbleiterschaltelements führen. Dafür sind solche Standard Gate-Treiber als Hardware Bausteine kommerziell günstig erhältlich.For switching of active semiconductor switching elements, in particular transistors, such as an insulated gate bipolar transistor (IGBT) or a metal-oxide-semiconductor field effect transistor (MOSFET), so-called gate drivers are used, which are connected to the control terminal of the semiconductor switching element (gate). IGBT and MOSFET connection) and generate a drive control voltage to control the flow of current across the semiconductor switching element. A conventional standard gate driver generates a steep-line square-wave voltage as the driver control voltage. As a result, the semiconductor switching element is driven without regard to the respective switching behavior. This can lead to unwanted oscillations, problems due to high-frequency electromagnetic radiation, up to the destruction of the semiconductor switching element. For such standard gate drivers are commercially available as hardware components.

Im Stand der Technik finden sich bereits einige Lösungsansätze, um die genannte Probleme solcher Standard Gate-Treiber zu beseitigen bzw. zu reduzieren.Some solutions already exist in the prior art in order to eliminate or reduce the stated problems of such standard gate drivers.

In der WO 2012/007558 A1 wird ein Verfahren und eine Anordnung zur Ansteuerung von Power-MOS-Transistoren offenbart. Hierbei wird der Transistor zum Ausschalten mit einer linear fallenden und zum Einschalten mit einer linear ansteigenden Steuerspannung angesteuert - also jeweils mit einer Spannungsrampe anstatt der steilflankigen Treiber-Steuerspannung. Schaltungstechnisch wird das durch einen Impedanzwandler mit Verstärker, Stromquellen und einem Kondensator erreicht, also durch eine aufwendige elektrische Schaltung.In the WO 2012/007558 A1 discloses a method and an arrangement for driving power MOS transistors. In this case, the transistor for switching off with a linearly falling and to turn on with a linearly rising control voltage is driven - ie each with a voltage ramp instead of the steep edge driver control voltage. Circuit technology is achieved by an impedance converter with amplifier, current sources and a capacitor, so by a complex electrical circuit.

Ebenso wurde bereits vorgeschlagen, die Spannungsflanken der Steuerspannung des Halbleiterschalters durch eine geschlossene Regelschleife aktiv zu regeln, wie z.B. in Lobsiger Y. et al., "Closed Loop di/dt & dv/dt Control and Dead Time Minimization of IGBTs in Bridge Leg Configuration", Proceedings 14th IEEE Workshop an Control an Modeling for Power Electronics (COMPEL 2013), Salt Lake City, USA, June 23-26, 2013 . Eine solche aktive Regelung ist aber für einen Gate-Treiber sowohl hardware- als auch softwaremäßig aufwendig. Beiden oben genannten Konzepten ist zudem gemein, dass beide eine komplett neue Schaltung für einen Gate-Treiber vorschlagen, die als Hardware, eventuell mit geeigneter Steuersoftware, zu entwickeln und umzusetzen ist. Die vorhandenen kostengünstigen Standard Gate-Treiber Bausteine sind damit nicht mehr einsetzbar, sondern müssen durch neu entwickelte ersetzte werden.Likewise, it has already been proposed to actively regulate the voltage edges of the control voltage of the semiconductor switch by a closed control loop, such as in Lobsiger Y. et al., "Closed Loop di / dt & dv / dt Control and Dead Time Minimization of IGBTs in Bridge Leg Configuration", Proceedings 14th IEEE Workshop to Control at Modeling for Power Electronics (COMPEL 2013), Salt Lake City, USA, June 23-26, 2013 , However, such an active control is both hardware and software consuming for a gate driver. Both concepts mentioned above also have in common that both propose a completely new circuit for a gate driver, which can be developed and implemented as hardware, possibly with suitable control software. The existing low-cost standard gate driver modules are therefore no longer applicable, but must be replaced by newly developed.

Es ist nun eine Aufgabe der gegenständlichen Erfindung, die oben genannten Probleme beim Schalten von Halbleiterschaltelementen mit herkömmlichen Gate-Treibern auf einfache und kostengünstige Weise zu reduzieren.It is now an object of the present invention to reduce the above-mentioned problems in switching semiconductor switching elements with conventional gate drivers in a simple and cost-effective manner.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass der Steueranschluss des Halbleiterschaltelements über eine Rampenerzeugungseinheit mit dem Ausgangsanschluss des Halbleiterschaltelements verbunden ist und die Rampenerzeugungseinheit zur Erzeugung einer Transistor-Steuerspannung am Ausgang der Rampenerzeugungseinheit die steil steigenden und fallenden Flanken der Treiber-Steuerspannung rampenförmig abflacht und die Energieversorgung der Rampenerzeugungseinheit durch den Gate-Treiber erfolgt. Damit kann für die Ansteuerung des Halbleiterschaltelements wie bisher ein Standard Gate-Treiber verwendet werden, wobei die Nachteile der steilflankigen Treiber-Steuerspannung durch die Abflachung der steilen Flanken in der Rampenerzeugungseinheit vermindert werden. Die Rampenerzeugungseinheit ist eine einfache elektrische Zusatzbeschaltung und bedarf keiner aufwendigen Überarbeitung des Gate-Treibers, sondern kann einfach zwischen Gate-Treiber und Halbleiterschaltelement hinzugefügt werden, was es ermöglicht elektrische Schaltungen unter Verwendung von elektrischen Standardbauteilen sehr einfach zu adaptieren.This object is achieved in that the control terminal of the semiconductor switching element is connected via a ramp generating unit to the output terminal of the semiconductor switching element and the ramp generating unit for generating a transistor control voltage at the output of the ramp generating unit flattening the steeply rising and falling edges of the driver control voltage ramped and the power supply the ramp generation unit is performed by the gate driver. As a result, a standard gate driver can be used to control the semiconductor switching element as hitherto, the disadvantages of the steep-edged driver control voltage being reduced by the flattening of the steep flanks in the ramp generation unit. The ramp generation unit is a simple additional electrical circuit and does not require a costly revision of the gate driver, but can be easily added between the gate driver and the semiconductor switching element, making it possible to easily adapt electrical circuits using standard electrical components.

Zur Potentialtrennung kann zwischen Gate-Treiber und Rampenerzeugungseinheit auch ein Signalübertrager geschaltet sein.For potential separation can be connected between the gate driver and ramp generating unit and a signal transformer.

In einer besonders bevorzugten Ausführung ist in der Rampenerzeugungseinheit ausgangsseitig ein Transistor angeordnet, der von einer rampenförmig ansteigenden Spannung oder einer rampenförmig abfallenden Spannung gesteuert wird, wodurch über den Transistor ein rampenförmig fallender oder steigender Transistorstrom fließt. Der rampenförmige Strom über den Transistor zweigt vom Ausgangsstrom der Rampenerzeugungseinheit damit ab, wodurch auch der Ausgangsstrom rampenförmig ansteigt bzw. abfällt. Das bewirkt dann eine Transistor-Steuerspannung am Ausgang der Rampenerzeugungseinheit mit rampenförmig steigenden und fallenden Flanken - die steilen Flanken der Treiber-Steuerspannung wurden damit abgeflacht.In a particularly preferred embodiment, a transistor is arranged on the output side in the ramp generation unit, which is controlled by a ramp-rising voltage or a ramp-dropping voltage, whereby a ramp-shaped falling or rising transistor current flows through the transistor. The ramped current across the transistor branches from the output current of the ramp generating unit so that also the output current increases or decreases ramped. This then causes a transistor control voltage at the output of the ramp generation unit with ramped rising and falling edges - the steep edges of the driver control voltage were thus flattened.

Die rampenförmige Spannung zum Ansteuern des Transistors wird vorteilhafter Weise dadurch erzeugt, dass in der Rampenerzeugungseinheit ein erster Transistor und eine RC-Ladeschaltung mit einem Widerstand und einer Kapazität vorgesehen sind, wobei der Transistor-Ausgangsanschluss des ersten Transistors mit dem Ausgangsanschluss der Rampenerzeugungseinheit verbunden ist, die RC-Ladeschaltung über den Widerstand mit dem Eingangsanschluss der Rampenerzeugungseinheit verbunden ist und die Kapazität der RC-Ladeschaltung mit dem Transistor-Steueranschluss des ersten Transistors verbunden ist. Das lässt sich mit elektrischen Standardbauteilen auf einfachste Weise realisieren. Durch einfache Dimensionierung der RC-Ladeschaltung kann darüber hinaus auch die Wirkung der Abflachung der steilen Flanken der Treiber-Steuerspannung einfach kontrolliert werden.The ramp voltage for driving the transistor is advantageously generated by providing in the ramp generating unit a first transistor and an RC charging circuit having a resistance and a capacitance, the transistor output terminal of the first transistor being connected to the output terminal of the ramp generating unit, the RC charging circuit is connected through the resistor to the input terminal of the ramp generating unit and the capacitance of the RC charging circuit is connected to the transistor control terminal of the first transistor. This can be achieved with standard electrical components in the simplest way. In addition, the effect of flattening the steep flanks of the driver control voltage can be easily controlled by simple dimensioning of the RC charging circuit.

In einer anderen Ausgestaltung der Erfindung, sind in der Rampenerzeugungseinheit ein erster Transistor, ein zweiter Transistor und eine RC-Ladeschaltung mit einem Widerstand und einer Kapazität vorgesehen, wobei der Transistor-Ausgangsanschluss des ersten Transistors und des zweiten Transistors miteinander und mit dem Ausgangsanschluss der Rampenerzeugungseinheit verbunden sind, der Transistor-Steueranschluss des zweiten Transistors mit dem Eingangsanschluss der Rampenerzeugungseinheit verbunden ist, die RC-Ladeschaltung über den Widerstand mit dem Eingangsanschluss der Rampenerzeugungseinheit verbunden ist und die Kapazität der RC-Ladeschaltung mit dem Transistor-Steueranschluss des ersten Transistors und des zweiten Transistors verbunden ist. Diese Schaltung hat den Vorteil, dass bei vertretbarem zusätzlichen schaltungstechnischen Aufwand durch den zusätzlichen Transistor, die leistungsmäßige Belastung des Gate-Treibers durch die Rampenerzeugungseinheit verringert werden kann.In another embodiment of the invention, a first transistor, a second transistor, and an RC charging circuit having a resistance and a capacitance are provided in the ramp generating unit, the transistor output terminal of the first transistor and the second transistor being connected to each other and to the output terminal of the ramp generating unit are connected, the transistor control terminal of the second transistor is connected to the input terminal of the ramp generating unit, the RC charging circuit is connected via the resistor to the input terminal of the ramp generating unit and the capacitance of the RC charging circuit to the transistor control terminal of the first transistor and the second Transistor is connected. This circuit has the advantage that, with justifiable additional circuit complexity due to the additional transistor, the power loading of the gate driver by the ramp generation unit can be reduced.

Die gegenständliche Erfindung wird nachfolgend unter Bezugnahme auf die Figuren 1 bis 14 näher erläutert, die beispielhaft, schematisch und nicht einschränkend vorteilhafte Ausgestaltungen der Erfindung zeigen. Dabei zeigt

  • Fig.1 eine erfindungsgemäße Schaltungsanordnung zum Ansteuern eines Halbleiterschaltelements,
  • Fig.2 eine Ausgestaltung der erfindungsgemäßen Rampenerzeugungseinheit,
  • Fig.3 eine alternative Ausgestaltung der erfindungsgemäßen Rampenerzeugungseinheit,
  • Fig.4 eine vereinfachte Darstellung einer erfindungsgemäßen Rampenerzeugungseinheit,
  • Fig.5 bis 8 Kurven von charakteristischen Strömen und Spannungen der Rampenerzeugungseinheit,
  • Fig.9 eine weitere Ausgestaltung der erfindungsgemäßen Rampenerzeugungseinheit,
  • Fig.10 bis 14 Kurven von charakteristischen Strömen und Spannungen dieser Rampenerzeugungseinheit.
The subject invention will be described below with reference to the FIGS. 1 to 14 explained in more detail, the exemplary, schematic and not limiting advantageous embodiments of the invention show. It shows
  • Fig.1 a circuit arrangement according to the invention for driving a semiconductor switching element,
  • Fig.2 an embodiment of the ramp generation unit according to the invention,
  • Figure 3 an alternative embodiment of the ramp generating unit according to the invention,
  • Figure 4 a simplified representation of a ramp generating unit according to the invention,
  • Fig.5 to 8 Curves of characteristic currents and voltages of the ramp generation unit,
  • Figure 9 a further embodiment of the ramp generation unit according to the invention,
  • Fig.10 to 14 Curves of characteristic currents and voltages of this ramp generation unit.

Wie in Fig.1 schematisch dargestellt, wird ein Halbleiterschaltelement 1 beispielsweise als elektronischer Schalter in einer elektrischen Schaltung 2, z.B. ein DC/DC-Konverter, wie in Fig.1 angedeutet, verwendet. Insbesondere kommen solche Halbleiterschaltelemente 1 in Leistungselektronik vor, z.B. in DC/AC-Wandlern, AC/DC-Wandlern oder DC/DC-Wandlern für verschiedenste Anwendungen, beispielsweise in einem Ladegerät im kW-Bereich, einem Schweißgerät oder einem Wechselrichter einer Photovoltaikanlage. Gemein ist solchen leistungselektronischen Schaltungen, dass das Halbleiterschaltelement 1 mit hoher Frequenz geschaltet werden muss. Zum Schalten des Halbleiterschaltelements 1 wird ein Standard Gate-Treiber 3 verwendet, der am Ausgang unter Kontroller einer Steuereinheit 4 eine steilflankige Treiber-Steuerspannung Vs einer bestimmten Frequenz zum Ansteuern des Halbleiterschaltelements 1 erzeugt. Die Treiber-Steuerspannung Vs wird an den Steueranschluss 6 des Halbleiterschaltelements 1 angelegt, um den Stromfluss über das Halbleiterschaltelement 1 gemäß dem vorgegebenen Schaltverhalten des Halbleiterschaltelements 1 zu kontrollieren. Eingangsseitig wird der Gate-Treiber 3 von einer Steuereinheit 4, z.B. mittels Pulsweitenmodulation (PWM), angesteuert. Solche leistungselektronischen Schaltungen 2 sind hinlänglich bekannt, weshalb hier nicht näher darauf eingegangen wird.As in Fig.1 schematically illustrated, a semiconductor switching element 1, for example, as an electronic switch in an electrical circuit 2, for example, a DC / DC converter, as in Fig.1 indicated, used. In particular, such semiconductor switching elements 1 are in power electronics, for example in DC / AC converters, AC / DC converters or DC / DC converters for a variety of applications, for example in a charger in the kW range, a welding machine or an inverter of a photovoltaic system. Common to such power electronic circuits that the semiconductor switching element 1 must be switched at high frequency. For switching the semiconductor switching element 1, a standard gate driver 3 is used, which generates a steep edge driver control voltage V s of a specific frequency for driving the semiconductor switching element 1 at the output under control of a control unit 4. The driver control voltage V s is applied to the control terminal 6 of the semiconductor switching element 1 in order to control the current flow through the semiconductor switching element 1 according to the predetermined switching behavior of the semiconductor switching element 1. On the input side, the gate driver 3 is controlled by a control unit 4, for example by means of pulse width modulation (PWM). Such power electronic circuits 2 are well known, which is why will not be discussed here in detail.

Zwischen Steueranschluss 6 und Ausgangsanschluss 7, z.B. ein Emitteranschluss bei einem IGBT oder ein Source-Anschluss bei einem MOSFET, des Halbleiterschaltelements 1 ist erfindungsgemäß eine Rampenerzeugungseinheit 5 geschaltet, die dafür sorgt, dass der Spannungsanstieg der Rechteckflanke der steilflankigen Treiber-Steuerspannung Vs vom Standard Gate-Treiber 3 reduziert wird. Der Ausgangsanschluss 7 liegt normalerweise auf einem Referenzpotential, z.B. einem Nullpotential. Damit soll, im Gegensatz zu den steilen Flanken der Treiber-Steuerspannung VS, eine Transistor-Steuerspannung VG mit definierten steigenden und fallenden Rampen erzeugt werden. Die elektrische Energie zum Betreiben der Rampenerzeugungseinheit 5 kommt dabei direkt vom Gate-Treiber 3, sodass für die Rampenerzeugungseinheit 5 kein zusätzlicher Versorgungsspannungseingang vorzusehen ist. Die Rampenerzeugungseinheit 5 ist eine elektrische Zusatzbeschaltung, die den Gate-Treiber 3 zwar leistungsmäßig belastet (da der Gate-Treiber 3 die elektrische Energie für die Rampenerzeugungseinheit 5 zur Verfügung stellt), jedoch dafür sorgt, dass ein Standard Gate-Treiber 3 verwendet werden kann und nur die mit der steilflankigen Treiber-Steuerspannung VS verbundenen Nachteile eliminiert werden. Mögliche Implementierungen der Rampenerzeugungseinheit 5 werden im Nachfolgenden unter Bezugnahme auf die Fig.2 und 3 beschrieben.Between control terminal 6 and output terminal 7, for example, an emitter terminal in an IGBT or a source terminal in a MOSFET, the semiconductor switching element 1 according to the invention a ramp generating unit 5 is connected, which ensures that the voltage increase of the rectangular edge of the steep edge driver control voltage V s from the standard Gate driver 3 is reduced. The output terminal 7 is normally at a reference potential, eg a zero potential. This should, in contrast to the steep edges of the driver control voltage V S , a transistor control voltage V G are generated with defined rising and falling ramps. The electrical energy for operating the ramp generating unit 5 comes directly from the gate driver 3, so that no additional supply voltage input is provided for the ramp generating unit 5. The ramp generating unit 5 is an auxiliary electric circuit that power-loads the gate driver 3 (since the gate driver 3 supplies the electric power to the ramp generating unit 5), but ensures that a standard gate driver 3 can be used and only the disadvantages associated with the steep-edge driver control voltage V S are eliminated. Possible implementations of the ramp generation unit 5 will be described below with reference to FIGS Fig.2 and 3 described.

Die Grundidee der Rampenerzeugungseinheit 5 liegt darin, an die Rampenerzeugungseinheit 5 eingangsseitig die vom Gate-Treiber 3 gelieferte Treiber-Steuerspannung VS anzulegen und in der Rampenerzeugungseinheit 5 ausgangsseitig einen Transistor T1 anzuordnen, wobei der Transistor T1 entweder von einer rampenförmig ansteigenden Spannung (bei einer steigenden Flanke der Treiber-Steuerspannung VS) oder einer rampenförmig abfallenden Spannung (bei einer fallenden Flanke der Treiber-Steuerspannung VS) gesteuert wird, sodass über den Transistor T1 ein rampenförmig fallender oder steigender Transistorstrom I1 fließt. Nachdem der Transistor T1 mit dem Ausgang 11 der Rampenerzeugungseinheit 5 verbunden ist, gibt die Kurvenform des Transistorstromes I1 die Kurvenform des Ausgangsstromes IG der Rampenerzeugungseinheit 5 vor, und damit auch die Kurvenform der Transistor-Steuerspannung VG, mit der das Halbleiterschaltelement 1 angesteuert wird. Ein rampenförmig steigender oder fallender Transistorstrom I1 bewirkt dann einen rampenförmig steigenden oder fallenden Ausgangsstrom IG und damit auch eine rampenförmig steigende oder fallende Transistor-Steuerspannung VG.The basic idea of the ramp generation unit 5 is to apply the drive control voltage V S supplied by the gate driver 3 to the ramp generation unit 5 and to arrange a transistor T1 in the ramp generation unit 5 on the output side, the transistor T1 being driven either by a voltage rising in steps (at a ramp voltage) rising edge of the driver control voltage V S ) or a ramp-dropping voltage (at a falling edge of the driver control voltage V S ) is controlled, so that via the transistor T1 a ramp-shaped falling or rising transistor current I 1 flows. After the transistor T1 is connected to the output 11 of the ramp generating unit 5, the waveform of the transistor current I 1, the waveform of the output current I G of the ramp generating unit 5, and thus also the waveform of the transistor control voltage V G , with which the semiconductor switching element 1 is driven becomes. A ramp-shaped rising or falling transistor current I 1 then causes a ramping rising or falling output current I G and thus also a ramped rising or falling transistor control voltage V G.

Im Ausführungsbeispiel nach Fig.2 ist zwischen Gate-Treiber 3 und Rampenerzeugungseinheit 5 ein Signalübertrager 10 mit Potentialtrennung für die Signalübertragung vorgesehen, während im Ausführungsbeispiel nach Fig.3 keine Potentialtrennung vorgesehen ist und der Gate-Treiber 3 direkt an die Rampenerzeugungseinheit 5 angeschlossen ist. In beiden Fällen wird die Rampenerzeugungseinheit 5 ausschließlich vom Gate-Treiber 3 mit elektrischer Energie versorgt. Vor dem Steueranschluss 6 des Halbleiterschaltelements 1 kann in bekannter Weise ein Gate-Widerstand RG und auch eine Induktivität L, beispielsweise ein bekanntes Multilayerferrit zur Filterung von EMV-Störungen, vorgesehen sein. In der nachfolgenden Beschreibung wird auf allfällige Schutzbeschaltung in der Rampenerzeugungseinheit 5, wie z.B. Dioden, Widerstände, nur eingegangen, sofern diese für die erfindungsgemäße Funktion der Rampenerzeugungseinheit 5 von Bedeutung ist. Ansonsten kann vorausgesetzt werden, dass ein Fachmann die Funktion der Schutzbeschaltung erkennt.In the embodiment according to Fig.2 is provided between the gate driver 3 and ramp generating unit 5, a signal transformer 10 with potential separation for the signal transmission, while in the embodiment according to Figure 3 no potential separation is provided and the gate driver 3 is connected directly to the ramp generating unit 5. In both cases, the ramp generating unit 5 is supplied exclusively by the gate driver 3 with electrical energy. In front of the control terminal 6 of the semiconductor switching element 1, a gate resistor R G and also an inductance L, for example a known multilayer ferrite for filtering EMC interference, can be provided in a known manner. In the following description, protective circuitry in the ramp generation unit 5, such as diodes, resistors, will only be discussed if it is important for the function of the ramp generation unit 5 according to the invention. Otherwise, it can be assumed that a person skilled in the art recognizes the function of the protective circuit.

Die Rampenerzeugungseinheit 5 weist Eingangsanschlüsse 12 und Ausgangsanschlüsse 11 auf. Einer der Eingangsanschlüsse 12 und Ausgangsanschlüsse 11 sind in bekannter Weise miteinander und mit einem Referenzpotential, z.B. einem Nullpotential, verbunden, weshalb in weitere Folge auch von einem Eingangsanschluss 12 und einem Ausgangsanschluss gesprochen wird. An den Eingangsanschluss 12 wird der Ausgang des Gate-Treibers 3, bzw. der Ausgang des Signalübertragers 10, geschaltet. In der Rampenerzeugungseinheit 5 ist in den gezeigten Ausführungsbeispielen nach den Figuren 2 und 3 ein Eingangsanschluss 12 über eine Leitung 8, in der ein Strombegrenzungswiderstand R3, und gegebenenfalls eine Diode D3, angeordnet sind, mit einem Ausgangsanschluss 11 verbunden. In der Rampenerzeugungseinheit 5 ist parallel zum Ausgangsanschluss 11 der Rampenerzeugungseinheit 5 ein Transistor T1, hier ein pnp-Bipolartransistor, geschaltet. Der Transistor T1 ist damit zwischen Leitung 8 und dem Referenzpotential geschaltet und zweigt damit von der Leitung 8 ab. Anstelle eines pnp-Bipolartransistors kann natürlich auch ein anderer Transistortyp für den Transistor T1 verwendet werden.The ramp generating unit 5 has input terminals 12 and output terminals 11. One of the input terminals 12 and output terminals 11 are connected in a known manner with each other and with a reference potential, eg a zero potential, which is why in further consequence of an input terminal 12 and an output terminal is spoken. At the input terminal 12, the output of the gate driver 3, and the output of the signal transformer 10, is connected. In the ramp generating unit 5 is in the embodiments shown in the Figures 2 and 3 an input terminal 12 via a line 8, in which a current limiting resistor R3, and optionally a diode D3, are arranged, connected to an output terminal 11. In the ramp generating unit 5, the ramp generating unit 5 is parallel to the output terminal 11 a transistor T1, here a pnp bipolar transistor, connected. The transistor T1 is thus connected between line 8 and the reference potential and thus branches off from the line 8. Of course, another transistor type may be used for the transistor T1 instead of a pnp bipolar transistor.

In Fig.2 ist der Transistor T1 als bekannte Darlington-Schaltung mittels zwei Transistoren, auch Darlington-Transistor genannt, ausgeführt, was für die Erfindung aber keine weitere Bedeutung hat. Der Darlington-Transistor der Fig.2 wird hier ebenfalls allgemein als Transistor T1 bezeichnet.In Fig.2 the transistor T1 is designed as a known Darlington circuit by means of two transistors, also called Darlington transistor, which has no further significance for the invention. The Darlington transistor of Fig.2 is also commonly referred to herein as transistor T1.

Der Transistor T1 ist hier mit dem Transistor-Ausgangsanschluss E, z.B. ein Emitter-Anschluss, und dem Transistor-Eingangsanschluss C, z.B. ein Kollektor-Anschluss, (bei einem Darlington-Transistor am ausgangsseitigen Transistor der Darlington-Schaltung) zwischen die Ausgangsanschlüsse 11 der Rampenerzeugungseinheit 5 geschaltet. Der Transistor-Ausgangsanschluss E des Transistors T1 wird dabei mit dem Steueranschluss 6 des Halbleiterschaltelements 1 verbunden, gegebenenfalls über den Gate-Widerstand RG und die Induktivität L.The transistor T1 is here with the transistor output terminal E, for example, an emitter terminal, and the transistor input terminal C, for example, a collector terminal, (in a Darlington transistor on the output side transistor of the Darlington circuit) between the output terminals 11 of Ramp generation unit 5 connected. The transistor output terminal E of the transistor T1 is connected to the control terminal 6 of the semiconductor switching element 1, optionally via the gate resistor R G and the inductance L.

An den Transistor-Steueranschluss B, z.B. ein Basis-Anschluss, des Transistors T1 (bei einem Darlington-Transistor am eingangsseitigen Transistor der Darlington-Schaltung) wird eine RC-Ladeschaltung 13 bestehend aus einer Kapazität C1 und einem Widerstand R1, bzw. R2, geschaltet. Über die jeweils in Serie zu einem Widerstand R1, R2 geschalteten Dioden D1, D2 werden die Widerstände R1, R2 in Abhängigkeit von der Stromrichtung zugeschaltet. Die Kapazität C1 der RC-Ladeschaltung 13 ist dabei zwischen Transistor-Steueranschluss B und Transistor-Eingangsanschluss C des Transistors T1 (bei einem Darlington Transistor am eingangsseitigen Transistor) geschaltet. Die RC-Ladeschaltung 13 ist außerdem an den Eingang der Rampenerzeugungseinheit 5 geschaltet, indem die Widerstände R1, R2 mit dem Eingangsanschluss 12 verbunden werden..To the transistor control terminal B, e.g. a base terminal of the transistor T1 (in a Darlington transistor on the input side transistor of the Darlington circuit) is an RC charging circuit 13 consisting of a capacitor C1 and a resistor R1, and R2, respectively. The resistors R1, R2 are switched in as a function of the current direction via the respective diodes D1, D2 connected in series with a resistor R1, R2. The capacitance C1 of the RC charging circuit 13 is connected between transistor control terminal B and transistor input terminal C of the transistor T1 (in the case of a Darlington transistor on the input-side transistor). The RC charging circuit 13 is also connected to the input of the ramp generating unit 5 by connecting the resistors R1, R2 to the input terminal 12.

Die Funktion der Rampenerzeugungseinheit 5 wird nun unter Bezugnahme auf die Fig.4, die die Rampenerzeugungseinheit 5 vereinfacht zeigt, und die Figuren 5 bis 8, die charakteristische Signalverläufe zeigen, beschrieben.The function of the ramp generating unit 5 will now be described with reference to FIGS Figure 4 , which shows the ramp generating unit 5 simplified, and the FIGS. 5 to 8 describing characteristic waveforms.

An den Eingangsanschluss 12 der Rampenerzeugungseinheit 5 liegt die steilflankige Treiber- Steuerspannung VS des Gate-Treibers 3 an (Fig.5) und es fließt vom Gate-Treiber 3 ein Eingangsstrom I2 in die Rampenerzeugungseinheit 5. Dadurch liegt die Treiber- Steuerspannung VS auch an die mit dem Eingangsanschluss 12 verbundene RC-Ladeschaltung 13 an, wodurch deren Kondensator C1 aufgeladen wird (Spannung VR), bis die Spannungsniveaus angeglichen sind (Fig.5). Die ansteigende Spannung VR über den Kondensator C1, die an den Transistor-Steueranschluss B des Transistors T1 angelegt ist, steuert den pnp-Typ Transistor T1, was einen rampenförmig abfallenden Strom I1 über den Transistor T1 bewirkt (Fig.6). Der Transistorstrom I1 über den Transistor T1 zweigt vom Ausgangsanschluss 11 der Rampenerzeugungseinheit 5 ab, wodurch sich der Ausgangsstrom IG der Rampenerzeugungseinheit 5 aus der Differenz von Eingangsstrom I2 und dem Transistorstrom I1 ergibt, also IG=I2-I1. Der Strom über die RC-Ladeschaltung 13 wird hier vernachlässigt. Am Halbleiterschaltelement 1 wird damit durch den rampenförmig abfallenden Ausgangsstrom IG, und gegebenenfalls dem Gate-Widerstand RG, an den Steueranschluss 6 eine Transistor-Steuerspannung VG mit flacher steigender, rampenförmiger Flanke angelegt. Die steil ansteigende Flanke der Treiber- Steuerspannung VS wurde damit durch die Rampenerzeugungseinheit 5 rampenförmig abgeflacht. Durch entsprechende Dimensionierung der RC-Ladeschaltung 13 lässt sich diese Wirkung genau einstellen.At the input terminal 12 of the ramp generating unit 5 is the steep-edge driver control voltage V S of the gate driver 3 ( Figure 5 ) and it flows from the gate driver 3, an input current I 2 in the ramp generating unit 5. As a result, the driver control voltage V S is also applied to the RC charging circuit 13 connected to the input terminal 12, whereby the capacitor C1 is charged (voltage V R ) until the voltage levels are equalized ( Figure 5 ). The rising voltage V R across the capacitor C1, the at is applied to the transistor control terminal B of the transistor T1, controls the pnp-type transistor T1, which causes a ramp-dropping current I 1 via the transistor T1 ( Figure 6 ). The transistor current I 1 via the transistor T1 branches off from the output terminal 11 of the ramp generating unit 5, whereby the output current I G of the ramp generating unit 5 results from the difference between the input current I 2 and the transistor current I 1 , ie I G = I 2 -I 1 . The current through the RC charging circuit 13 is neglected here. On the semiconductor switching element 1 is thus applied by the ramp-dropping output current I G , and optionally the gate resistor R G , to the control terminal 6, a transistor control voltage V G with a flat rising, ramped edge. The steeply rising edge of the driver control voltage V S was thus flattened ramp-shaped by the ramp generating unit 5. By appropriate dimensioning of the RC charging circuit 13, this effect can be set exactly.

Die Rampenerzeugungseinheit 5 versucht damit, eine streng monoton steigende Transistor-Steuerspannung VG zu generieren. Die Stromspitzen bzw. Einbrüche in den Stromverläufen des Transistorstromes I1 (Fig.6) und des Ausgangsstromes IG (Fig.7) sind eine Folge des bekannten Miller-Effekts im Halbleiterschaltelement 1. Ebenso bewirkt der Miller-Effekt eine kurzfristige Abflachung der steigenden und fallen Flanken der Transistor-Steuerspannung VG (Fig.8).The ramp generation unit 5 thus attempts to generate a strictly monotonically increasing transistor control voltage V G. The current peaks or burglaries in the current profiles of the transistor current I 1 ( Figure 6 ) and the output current I G ( Figure 7 ) are a consequence of the well-known Miller effect in the semiconductor switching element 1. Likewise, the Miller effect causes a short-term flattening of the rising and falling edges of the transistor control voltage V G ( Figure 8 ).

Analog wird die steil abfallende Flanke der Treiber-Steuerspannung VS vom Gate-Treiber 3 durch die Rampenerzeugungseinheit 5 abgeflacht, wie ebenfalls in den Figuren 5 bis 8 dargestellt. Der abfallende Transistorstrom I1 wird dabei wiederum vom Ausgangsstrom IG abgezweigt, was zu einer rampenförmigen Abflachung der fallenden Flanke der Transistor-Steuerspannung VG führt.Similarly, the steeply falling edge of the driver control voltage V S is flattened by the gate driver 3 by the ramp generating unit 5, as also in the FIGS. 5 to 8 shown. The falling transistor current I 1 is in turn branched off from the output current I G , resulting in a ramp-shaped flattening of the falling edge of the transistor control voltage V G.

Fig. 9 zeigt eine Abwandlung der erfindungsgemäßen Rampenerzeugungseinheit 5. Hier ist der Transistor T1 nachwievor mit dem Transistor-Ausgangsanschluss E auf den Ausgang 11 der Rampenerzeugungseinheit 5 geschaltet. Der Eingangsanschluss 12 ist hier aber nicht mehr direkt mit der Leitung 8, gegebenenfalls über Widerstand R3 und Diode D3, mit dem Ausgangsanschluss 11 verbunden. Ein zweiter Transistor T2 mit zum Transistor T1 umgekehrten Polarität, hier vom npn-Typ, ist mit dessen Transistor-Ausgangsanschluss E mit dem Transistor-Ausgangsanschluss E des ersten Transistors T1 verbunden und der Transistor-Eingangsanschluss C2 des zweiten Transistors T2 ist mit der Leitung 8 verbunden. Der Transistor-Steueranschluss B2 des zweiten Transistors T2 ist mit dem Transistor-Steueranschluss B des ersten Transistors T1 verbunden, womit auch am Transistor-Steueranschluss B2 des zweiten Transistors T2 die RC-Ladeschaltung 13 mit der Spannung VR anliegt. Fig. 9 shows a modification of the ramp generating unit 5 according to the invention. Here, the transistor T1 is still connected to the transistor output terminal E to the output 11 of the ramp generating unit 5. However, the input terminal 12 is no longer connected directly to the line 8, optionally via resistor R3 and diode D3, to the output terminal 11. A second transistor T2 with reverse polarity to the transistor T1, here npn-type, is connected to the transistor output terminal E to the transistor output terminal E of the first transistor T1 and the transistor input terminal C2 of the second transistor T2 is connected to the line eighth connected. The transistor control terminal B2 of the second transistor T2 is connected to the transistor control terminal B of the first transistor T1, whereby the RC charging circuit 13 with the voltage V R is applied to the transistor control terminal B2 of the second transistor T2.

Die Wirkung dieser Schaltung ist identisch zur oben beschriebenen Ausgestaltung der Rampenerzeugungseinheit 5 nach Fig.2 oder 3 und es wird wieder eine rampenförmige Abflachung der Spannungsflanken der Treiber-Steuerspannung VS erzeugt, wie insbesondere aus den Fig. 10 bis 14 hervorgeht.The effect of this circuit is identical to the embodiment of the ramp generating unit 5 described above Fig.2 or 3 and it is again a ramp-shaped flattening of the voltage edges of the driver control voltage V S generated, in particular from the 10 to 14 evident.

Der einzige Unterschied besteht darin, dass nun die steigende rampenförmige Flanke der Transistor-Steuerspannung VG vom zweiten Transistor T2 generiert wird und die fallende rampenförmige Flanke der Transistor-Steuerspannung VG vom ersten Transistor T1.The only difference is that now the rising ramp edge of the transistor control voltage V G is generated by the second transistor T2 and the falling ramp edge of the transistor control voltage V G from the first transistor T1.

Der Vorteil dieser Schaltung nach Fig.9 liegt darin, dass der Standard Gate-Treiber 3 von dieser Schaltung weniger belastet wird, da für die steigende Flanke der Ausgangsstrom IG gleich dem Eingangsstrom I2, der auch dem Strom über den zweiten Transistor T2 entspricht, ist. Diesen Vorteil erkauft man sich aber durch einen zusätzlichen Bauteil in Form des zweiten Transistors T2.The advantage of this circuit after Figure 9 is that the standard gate driver 3 is less loaded by this circuit, since for the rising edge of the output current I G is equal to the input current I 2 , which also corresponds to the current through the second transistor T2. However, this advantage is paid for by an additional component in the form of the second transistor T2.

Claims (8)

Schaltungsanordnung zum Ansteuern eines Halbleiterschaltelements (1), wobei ein Gate-Treiber (3) eine steilflankige Treiber-Steuerspannung (VS) für das Halbleiterschaltelement (1) erzeugt und der Gate-Treiber (3) mit dem Steueranschluss (6) des Halbleiterschaltelements (1) verbunden ist, dadurch gekennzeichnet, dass der Steueranschluss (6) des Halbleiterschaltelements (1) über eine Rampenerzeugungseinheit (5) mit dem Ausgangsanschluss (7) des Halbleiterschaltelements (1) verbunden ist, die Rampenerzeugungseinheit (5) zur Erzeugung einer Transistor-Steuerspannung (VG) am Ausgang der Rampenerzeugungseinheit (5) die steil steigenden und fallenden Flanken der Treiber-Steuerspannung (VS) rampenförmig abflacht und die Energieversorgung der Rampenerzeugungseinheit (5) durch den Gate-Treiber (3) erfolgt.Circuit arrangement for driving a semiconductor switching element (1), wherein a gate driver (3) generates a steep-edge driver control voltage (V S ) for the semiconductor switching element (1) and the gate driver (3) with the control terminal (6) of the semiconductor switching element ( 1), characterized in that the control terminal (6) of the semiconductor switching element (1) via a ramp generating unit (5) to the output terminal (7) of the semiconductor switching element (1) is connected, the ramp generating unit (5) for generating a transistor control voltage (V G ) at the output of the ramp generating unit (5) ramps down the steeply rising and falling edges of the driver control voltage (V S ) and the power supply of the ramp generating unit (5) by the gate driver (3). Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass zwischen Gate-Treiber (3) und Rampenerzeugungseinheit (5) ein Signalübertrager (10) geschaltet ist.Circuit arrangement according to Claim 1, characterized in that a signal transmitter (10) is connected between the gate driver (3) and the ramp generation unit (5). Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in der Rampenerzeugungseinheit (5) ausgangsseitig einen Transistor (T1) angeordnet ist, der von einer rampenförmig ansteigenden oder abfallenden Spannung (VR) gesteuert ist, wodurch über den Transistor (T1) ein rampenförmig fallender oder steigender Transistorstrom (I1) fließt.Circuit arrangement according to claim 1 or 2, characterized in that in the ramp generating unit (5) on the output side, a transistor (T1) is arranged, which is controlled by a ramp-rising or falling voltage (V R ), whereby via the transistor (T1) a ramp-shaped falling or rising transistor current (I 1 ) flows. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in der Rampenerzeugungseinheit (5) ein erster Transistor (T1) und eine RC-Ladeschaltung (13) mit einem Widerstand (R1, R2) und einem Kondensator (C1) vorgesehen sind, wobei der Transistor-Ausgangsanschluss (E) des ersten Transistors (T1) mit dem Ausgangsanschluss (11) der Rampenerzeugungseinheit (5) verbunden ist, die RC-Ladeschaltung (13) über den Widerstand (R1, R2) mit dem Eingangsanschluss (12) der Rampenerzeugungseinheit (5) verbunden ist und der Kondensator (C1) der RC-Ladeschaltung (13) mit dem Transistor-Steueranschluss (B) des ersten Transistors (T1) verbunden ist.Circuit arrangement according to one of Claims 1 to 3, characterized in that a first transistor (T1) and an RC charging circuit (13) with a resistor (R1, R2) and a capacitor (C1) are provided in the ramp generation unit (5), wherein the transistor output terminal (E) of the first transistor (T1) is connected to the output terminal (11) of the ramp generating unit (5), the RC charging circuit (13) via the resistor (R1, R2) to the input terminal (12) of Rampener generating unit (5) is connected and the capacitor (C1) of the RC charging circuit (13) to the transistor control terminal (B) of the first transistor (T1) is connected. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in der Rampenerzeugungseinheit (5) ein erster Transistor (T1), ein zweiter Transistor (T2) und eine RC-Ladeschaltung (13) mit einem Widerstand (R1, R2) und einem Kondensator (C1) vorgesehen sind, wobei der Transistor-Ausgangsanschluss (E) des ersten Transistors (T1) und des zweiten Transistors (T2) miteinander und mit dem Ausgangsanschluss (11) der Rampenerzeugungseinheit (5) verbunden sind, der Transistor-Steueranschluss (B2) des zweiten Transistors (T2) mit dem Eingangsanschluss (12) der Rampenerzeugungseinheit (5) verbunden ist, die RC-Ladeschaltung (13) über den Widerstand (R1, R2) mit dem Eingangsanschluss (12) der Rampenerzeugungseinheit (5) verbunden ist und der Kondensator (C1) der RC-Ladeschaltung (13) mit dem Transistor-Steueranschluss (B, B2) des ersten Transistors (T1) und des zweiten Transistors (T2) verbunden ist.Circuit arrangement according to one of claims 1 to 3, characterized in that in the ramp generating unit (5), a first transistor (T1), a second transistor (T2) and an RC charging circuit (13) having a resistor (R1, R2) and a Capacitor (C1) are provided, wherein the transistor output terminal (E) of the first transistor (T1) and the second transistor (T2) with each other and with the output terminal (11) the ramp generating unit (5) are connected, the transistor control terminal (B2) of the second transistor (T2) is connected to the input terminal (12) of the ramp generating unit (5), the RC charging circuit (13) via the resistor (R1, R2) is connected to the input terminal (12) of the ramp generating unit (5), and the capacitor (C1) of the RC charging circuit (13) is connected to the transistor control terminal (B, B2) of the first transistor (T1) and the second transistor (T2) is. Verfahren zum Ansteuern eines Halbleiterschaltelements (1) mit einem Gate-Treiber (3), der mit einem Steueranschluss (6) des Halbleiterschaltelements (1) verbunden wird und der eine steilflankige Treiber-Steuerspannung (VS) erzeugt, dadurch gekennzeichnet, dass vom Gate-Treiber (3) ein Eingangsstrom (I2) in eine Rampenerzeugungseinheit (5) fließt und der Gate-Treiber (3) die Rampenerzeugungseinheit (5) mit Energie versorgt, und dass in der Rampenerzeugungseinheit (5) vom Eingangsstrom (I2) ein rampenförmiger Strom (I1) abgezweigt wird, um einen rampenförmigen Ausgangsstrom (IG) der Rampenerzeugungseinheit (5) zu erzeugen, wobei der rampenförmige Ausgangsstrom (IG) in den Steueranschluss (6) des Halbleiterschaltelements (1) fließt und eine Transistor-Steuerspannung (VG) mit rampenförmig steigenden und fallenden Flanken bewirkt.Method for driving a semiconductor switching element (1) having a gate driver (3) which is connected to a control terminal (6) of the semiconductor switching element (1) and which generates a steep-edge driver control voltage (V S ), characterized in that the gate Driver (3), an input current (I 2 ) flows into a ramp generating unit (5) and the gate driver (3) energizes the ramp generating unit (5), and that in the ramp generating unit (5) from the input current (I 2 ) is branched off ramp-shaped current (I 1 ) to produce a ramped output current (I G ) of the ramp generating unit (5), wherein the ramped output current (I G ) flows into the control terminal (6) of the semiconductor switching element (1) and a transistor control voltage (V G ) causes with ramped rising and falling edges. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Treiber-Steuerspannung (VS) in der Rampenerzeugungseinheit (5) an eine RC-Ladeschaltung (13) angelegt wird und die an den Kondensator (C1) der RC-Ladeschaltung (13) anliegende Spannung (VR) an einen Transistor-Steueranschluss (B) eines Transisto (T1) angelegt wird und den Transistor (T1) steuert, sodass über den Transistor (T1) der rampenförmige Strom (I1) fließt.A method according to claim 6, characterized in that the driver control voltage (V S ) in the ramp generating unit (5) to an RC charging circuit (13) is applied and the voltage applied to the capacitor (C1) of the RC charging circuit (13) (V R ) is applied to a transistor control terminal (B) of a Transisto (T1) and controls the transistor (T1), so that via the transistor (T1) of the ramp current (I 1 ) flows. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die am Kondensator (C1) der RC-Ladeschaltung (13) anliegende Spannung (VR) jeweils an einen Transistor-Steueranschluss (B, B2) von zwei in Serie geschalteten Transistoren (T1, T2) angelegt wird, wobei die Transistoren (T1, T2) über deren Transistor-Ausgangsanschlüsse (E) miteinander und mit dem Steueranschluss (6) des Halbleiterschaltelements (1) verbunden werden.Method according to Claim 7, characterized in that the voltage (V R ) applied to the capacitor (C1) of the RC charging circuit (13) is in each case connected to a transistor control terminal (B, B2) of two series-connected transistors (T1, T2). is applied, wherein the transistors (T1, T2) via their transistor output terminals (E) with each other and with the control terminal (6) of the semiconductor switching element (1) are connected.
EP15167507.1A 2014-05-15 2015-05-13 Circuit assembly and method for controlling a semiconductor switching element Active EP2945288B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ATA50341/2014A AT515848B1 (en) 2014-05-15 2014-05-15 Circuit arrangement and method for controlling a semiconductor switching element

Publications (2)

Publication Number Publication Date
EP2945288A1 true EP2945288A1 (en) 2015-11-18
EP2945288B1 EP2945288B1 (en) 2021-02-24

Family

ID=53199799

Family Applications (1)

Application Number Title Priority Date Filing Date
EP15167507.1A Active EP2945288B1 (en) 2014-05-15 2015-05-13 Circuit assembly and method for controlling a semiconductor switching element

Country Status (4)

Country Link
US (1) US9729136B2 (en)
EP (1) EP2945288B1 (en)
CN (1) CN105119589B (en)
AT (1) AT515848B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH716997A1 (en) * 2019-12-30 2021-06-30 Iolo Ag Intelligent button for a building installation.

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017218305A1 (en) * 2017-10-13 2019-04-18 Conti Temic Microelectronic Gmbh Method for controlling a semiconductor bridge of an electrically operable motor by means of a ramp signal, control device and arrangement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053709A2 (en) * 1980-12-04 1982-06-16 Siemens Aktiengesellschaft Circuitry for driving at least one power FET
JP3066754B2 (en) * 1988-10-31 2000-07-17 富士電機株式会社 Gate drive circuit
JP2003069406A (en) * 2001-08-27 2003-03-07 Origin Electric Co Ltd High voltage semiconductor switch device and high voltage generating apparatus
JP2003125574A (en) * 2001-10-11 2003-04-25 Fuji Electric Co Ltd Starting circuit for insulated gate transistor, power converter, and semiconductor module for power
WO2012007558A1 (en) 2010-07-15 2012-01-19 Zentrum Mikroelektronik Dresden Ag Method and arrangement for driving power mos transistors
US20130076406A1 (en) * 2011-09-23 2013-03-28 Ming Xu Isolated gate driver adapted for pwm-based switching power supply
DE102012218284A1 (en) * 2012-10-08 2014-04-10 Robert Bosch Gmbh Drive unit for actuating transistor half bridge of direct current (DC)-DC converter, has input stage that is provided to form step-up converter unit, and inductor which is formed by primary coil and capacitor
US20140111261A1 (en) * 2012-10-22 2014-04-24 Toru DAIGO Switching device driving apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540893A (en) * 1983-05-31 1985-09-10 General Electric Company Controlled switching of non-regenerative power semiconductors
EP0153423B1 (en) * 1984-02-20 1988-02-10 HONEYWELL BULL ITALIA S.p.A. Power fet driving circuit
JPH0366754A (en) 1989-08-04 1991-03-22 Kao Corp Melt viscosity depressing agent for polyamide resin
DE19523096A1 (en) * 1995-06-26 1997-01-02 Abb Management Ag Power converter circuitry
US6784624B2 (en) * 2001-12-19 2004-08-31 Nicholas Buonocunto Electronic ballast system having emergency lighting provisions
JP4082672B2 (en) * 2003-03-06 2008-04-30 株式会社デンソー Electrically isolated switching element drive circuit
KR100560490B1 (en) * 2003-10-16 2006-03-13 삼성에스디아이 주식회사 A driving apparatus and a method of plasma display panel
FR2874767B1 (en) * 2004-08-27 2006-10-20 Schneider Toshiba Inverter DEVICE FOR CONTROLLING A POWER TRANSISTOR
US20080054984A1 (en) * 2006-08-31 2008-03-06 International Rectifier Corporation High voltage gate driver ic with ramp driver
US8199537B2 (en) * 2009-02-19 2012-06-12 Iwatt Inc. Detecting light load conditions and improving light load efficiency in a switching power converter
CN101710794B (en) * 2009-12-17 2015-09-02 北京中星微电子有限公司 AC-DC flyback converter under total energy translative mode and loop circuit compensation method thereof
US8629630B2 (en) * 2010-05-25 2014-01-14 Green Solution Technology Co., Ltd. LED driving circuit and control circuit
DE102011079552B4 (en) * 2011-07-21 2014-05-08 Siemens Aktiengesellschaft Circuit for switching a current and method for operating a semiconductor power switch
US9143044B2 (en) * 2011-09-13 2015-09-22 Futurewei Technologies, Inc. Apparatus and method for pulse width modulation control for switching power converters
GB2511334A (en) * 2013-02-28 2014-09-03 Control Tech Ltd Drive circuit for power transistor
US9071245B2 (en) * 2013-04-24 2015-06-30 Hamilton Sundstrand Corporation Solid state power controller gate control

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053709A2 (en) * 1980-12-04 1982-06-16 Siemens Aktiengesellschaft Circuitry for driving at least one power FET
JP3066754B2 (en) * 1988-10-31 2000-07-17 富士電機株式会社 Gate drive circuit
JP2003069406A (en) * 2001-08-27 2003-03-07 Origin Electric Co Ltd High voltage semiconductor switch device and high voltage generating apparatus
JP2003125574A (en) * 2001-10-11 2003-04-25 Fuji Electric Co Ltd Starting circuit for insulated gate transistor, power converter, and semiconductor module for power
WO2012007558A1 (en) 2010-07-15 2012-01-19 Zentrum Mikroelektronik Dresden Ag Method and arrangement for driving power mos transistors
US20130076406A1 (en) * 2011-09-23 2013-03-28 Ming Xu Isolated gate driver adapted for pwm-based switching power supply
DE102012218284A1 (en) * 2012-10-08 2014-04-10 Robert Bosch Gmbh Drive unit for actuating transistor half bridge of direct current (DC)-DC converter, has input stage that is provided to form step-up converter unit, and inductor which is formed by primary coil and capacitor
US20140111261A1 (en) * 2012-10-22 2014-04-24 Toru DAIGO Switching device driving apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LOBSIGER Y ET AL.: "Closed Loop di/dt & dv/dt Control and Dead Time Minimization of IGBTs in Bridge Leg Configuration", PROCEEDINGS 14TH IEEE WORKSHOP AN CONTROL AN MODELING FOR POWER ELECTRONICS (COMPEL 2013, 23 June 2013 (2013-06-23)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH716997A1 (en) * 2019-12-30 2021-06-30 Iolo Ag Intelligent button for a building installation.
EP3846344A1 (en) * 2019-12-30 2021-07-07 Iolo AG Smart button for building installation

Also Published As

Publication number Publication date
US20150333749A1 (en) 2015-11-19
AT515848A1 (en) 2015-12-15
EP2945288B1 (en) 2021-02-24
AT515848B1 (en) 2020-09-15
CN105119589B (en) 2018-04-27
US9729136B2 (en) 2017-08-08
CN105119589A (en) 2015-12-02

Similar Documents

Publication Publication Date Title
EP2349041B1 (en) Hf surgical generator
EP3523873B1 (en) Direct current converter and method for its operation
DE102018126779B4 (en) Gate driver circuit with voltage inversion for a power semiconductor switch
DE2821683A1 (en) SWITCH SYSTEM
DE102012207155A1 (en) Circuit arrangement for driving a semiconductor switching element
EP3123603B1 (en) Modulation method for the boost converter operating mode of a push-pull converter
DE3204800A1 (en) PERFORMANCE INVERTER
EP1050951B1 (en) Circuit arrangement for clocked power supply
DE19829837A1 (en) Control device for switching an electrical consumer
EP2945288B1 (en) Circuit assembly and method for controlling a semiconductor switching element
EP3748827A1 (en) Converter half-bridge with reduced turn-off gate voltage during dead times
EP2826144B1 (en) Method and circuit arrangement for switching a semiconductor switch
EP3931963B1 (en) Power electronics device and method for supplying electrical voltage to a driver circuit of a power semiconductor switch
EP3317967B1 (en) Circuit assembly for driving a transistor
EP2961054B1 (en) Control of a resonance converter
EP1071210A2 (en) Cicuit arrangement
DE4205599A1 (en) HALF-BRIDGE INVERTER OR A CIRCUIT ARRANGEMENT DERIVED FROM A FULL-BRIDGE INVERTER BY HALFING CALCULATION IN THE FORM OF A HALF-BRIDGE INVERTER AND METHOD FOR THEIR CONTROL
DE102013103186B4 (en) Load driving circuit device
DE102016220679A1 (en) DC-DC converter and method for driving a DC-DC converter
EP1016214B1 (en) Method and device for controlling an integrated power amplifier stage
DE10323445B4 (en) Direct commutation between power components
EP2544350B1 (en) Circuit de commutation, convertisseur d'énergie électrique et procédé de commutation
DE102011114366A1 (en) Device for monitoring overcurrent of self-conducting semiconductor switch i.e. junction FET, has monitoring circuit that produces electrical signal when test voltage exceeds preset threshold value during conductive phase of switch
EP2375551B1 (en) Commutation method, commutation circuit and electric power converter
DE102016014625A1 (en) Method for precharging a power converter

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

17P Request for examination filed

Effective date: 20160427

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20180502

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

RIC1 Information provided on ipc code assigned before grant

Ipc: H03K 17/687 20060101ALI20200929BHEP

Ipc: H03K 17/16 20060101AFI20200929BHEP

Ipc: H03K 17/61 20060101ALN20200929BHEP

Ipc: H03K 17/567 20060101ALN20200929BHEP

Ipc: H03K 17/691 20060101ALN20200929BHEP

INTG Intention to grant announced

Effective date: 20201019

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1365775

Country of ref document: AT

Kind code of ref document: T

Effective date: 20210315

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502015014279

Country of ref document: DE

REG Reference to a national code

Ref country code: FI

Ref legal event code: FGE

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG9D

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20210224

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210525

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210624

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210524

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210524

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210624

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502015014279

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20210524

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210531

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210531

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210513

26N No opposition filed

Effective date: 20211125

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20210531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210513

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210524

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210624

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210531

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 1365775

Country of ref document: AT

Kind code of ref document: T

Effective date: 20210513

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210513

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20150513

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230615

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20230530

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FI

Payment date: 20230526

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210224