DE10163536B4

DE10163536B4 - Charge pump circuit

Info

Publication number: DE10163536B4
Application number: DE2001163536
Authority: DE
Inventors: Nicola Da Dalt
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-12-21
Filing date: 2001-12-21
Publication date: 2005-05-04
Anticipated expiration: 2021-12-22
Also published as: DE10163536A1

Abstract

Ladungspumpenschaltung für einen PLL-Schaltkreis (1), die aufweist
– zwei ansteuerbare Stromquellenzweige (18, 19), welche jeweils an einem zugeordneten Abgriff (20, 21) einen Speisestrom zum Speisen (lfn, lfp) eines differenziellen Regelschleifenfilters (8) in dem PLL-Schaltkreis (1) erzeugen und Steuereingänge (25–28) aufweisen, über die der von jedem Stromquellenzweig (18, 19) erzeugte Speisestrom (lfn, lfp) steuerbar ist, wobei jeder Speisestrom (lfn, lfp) aus einem positiven UP-Strom und einem negativen DOWN-Strom zusammengesetzt ist und die zwei Stromquellenzweige (18, 19) Schaltelemente (P2, P3, SW6, SW7, SW9, SW10, N2, N3) aufweisen, sowie hinsichtlich dieser Schaltelemente (P2, P3, SW6, SW7, SW9, SW10, N2, N3) identischen und zueinander symmetrischen Aufbau haben,
– einen Vergleichsstromquellenzweig (24), der hinsichtlich seiner Schaltelemente (P1, SW5, SW8, N1) identischen und symmetrischen Aufbau zu den zwei Stromquellenzweigen (18, 19) hat und einen Abgriff (30) aufweist zum Abgreifen einer Bezugsspannung (REF),
– eine Regelschleife (29, 30, 31), die am Abgriff (30) des...Charge pump circuit for a PLL circuit (1) comprising
- Two controllable current source branches (18, 19), each at an associated tap (20, 21) generate a supply current for supplying (lfn, lfp) of a differential control loop filter (8) in the PLL circuit (1) and control inputs (25- 28) via which the supply current (lfn, lfp) generated by each current source branch (18, 19) is controllable, each supply current (lfn, lfp) being composed of a positive UP current and a negative DOWN current, and the two Current source branches (18, 19) switching elements (P2, P3, SW6, SW7, SW9, SW10, N2, N3) and with respect to these switching elements (P2, P3, SW6, SW7, SW9, SW10, N2, N3) identical and to each other have symmetrical construction,
A comparison current source branch (24) which, with regard to its switching elements (P1, SW5, SW8, N1), has identical and symmetrical construction to the two current source branches (18, 19) and has a tap (30) for picking up a reference voltage (REF),
- A control loop (29, 30, 31) on the tap (30) of the ...

Description

Die Erfindung betrifft eine Ladungspumpenschaltung für einen Phasenregelschaltkreis, die zwei ansteuerbare Stromquellenzweige aufweist, welche jeweils einen Speisestrom zum Speisen eines differentiellen aktiven Regelschleifenfilters in dem Phasenregelschaltkreis erzeugen und Steuerausgänge aufweisen, über die der von jedem Stromquellenzweig erzeugte Speisestrom steuerbar ist, wobei jeder Speisestrom aus einem positiven UP-Strom und einem negativen DOWN-Strom zusammengesetzt ist.The The invention relates to a charge pump circuit for a phase locked loop, which has two controllable power source branches, respectively a supply current for supplying a differential active control loop filter generate in the phase-locked loop and have control outputs over the the supply current generated by each power source branch is controllable, where each supply current consists of a positive UP current and a negative one DOWN current is composed.

Solche Ladungspumpenschaltungen für Phasenregelkreise, die auch als Nachlaufsynchronisationsschaltungen oder PPL-Schaltungen bezeichnet werden, dienen dazu, innerhalb des Phasenregelkreises einen Oszillator über einen Regelschleifenfilter so anzusteuern, daß der Oszillator hinsichtlich seiner Frequenz genau mit einer Bezugsfrequenz übereinstimmt, wobei eine feste Phasenverschiebung eingehalten wird. Dabei muß der Regelschleifenfilter mit einem Strom beaufschlagt werden, der vom Signal eines Phasendetektors abhängt, welcher die Bezugsfrequenz mit der vom Ausgang rückgespeisten Frequenz des einzustellenden Oszillators vergleicht. Der Phasendetektor gibt dabei ein UP-Schaltsignal oder ein DW-Schaltsignal aus, mit dem die Ladungspumpenschaltung zur Ausgabe des Ansteuerstromes für den Regelschleifenfilter angesteuert wird.Such Charge pump circuits for phase locked loops, as well as tracking synchronization circuits or PPL circuits are designated to serve, within the phase locked loop an oscillator over a control loop filter to control so that the oscillator in terms its frequency exactly matches a reference frequency, with a fixed Phase shift is maintained. The control loop filter must do this be subjected to a current from the signal of a phase detector depends which the reference frequency with the fed back from the output frequency of the set Oscillator compares. The phase detector is doing a UP switching signal or a DW switching signal, with which the charge pump circuit for Output of the drive current for the control loop filter is controlled.

Die Ladungspumpenschaltung erzeugt somit den positiven UP-Strom und den negativen DOWN-Strom abhängig von den Steuersignalen, die sie vom Phasendetektor erhält. Die beiden Ströme zusammen bilden dann den Speisestrom, der dem Regelschleifenfilter zugeführt wird. Beim Entwurf solcher Ladungspumpenschaltungen muß insbesondere, wenn erhöhte Anforderungen an Zeitgenauigkeit und Phasenfluktuationen gestellt werden, besonderer Aufwand getrieben werden, um dafür zu sorgen, daß UP-Strom und DOWN-Strom in der Ladungspumpenschaltung exakt gleich sind. Ein Beispiel für solche erhöhte Anforderungen findet sich bei der Synchronisation von Hauptprozessor und Koprozessor bei Computerprozessoren und ist beispielsweise in der Veröffentlichung M. Johnson, E. Hudson, IEEE Journal of Solid-State Circuits, Vol. 23, No. 5, Oktober 1988, S. 1218 ff, beschrieben. Dabei wird ein Phasenregelkreis im Baustein des Koprozessors vorgesehen, der die Zeitsteuerung des Koprozessors an die des Hauptprozessors anpaßt.The Charge pump circuit thus generates the positive UP current and depending on the negative DOWN current from the control signals it receives from the phase detector. The two streams together then form the supply current which is fed to the control loop filter. When designing such charge pump circuits, in particular, when increased requirements time accuracy and phase fluctuations are made special Expense to be driven for it to make sure that UP current and DOWN current in the charge pump circuit are exactly the same. An example of such increased Requirements can be found in the synchronization of the main processor and coprocessor in computer processors and is for example in the publication M. Johnson, E. Hudson, IEEE Journal of Solid State Circuits, Vol. 23, no. 5, October 1988, p 1218 ff described. This is a phase locked loop provided in the block of the coprocessor, the timing of the Coprocessor adapts to that of the main processor.

Die exakte gegenseitige Anpassung von UP-Strom und DOWN-Strom ist aus folgenden Gründen erforderlich:
Rastet der Phasenregelkreis ein und hat damit die vom Oszillator ausgegebene, rückgespeiste Frequenz den gleichen Wert wie die Bezugsfrequenz bei gleichzeitig fester Phasenbeziehung, so darf insgesamt kein Strom in den Regelschleifenfilter fließen, da ansonsten der Oszillator, der die rückgeführte Frequenz ausgibt, ständig verstellt würde. Bei einer Fehlanpassung von UP-Strom und DOWN-Strom fließt jedoch auch dann ein Netto-Strom in den Regelschleifenfilter. Dieser Netto-Strom moduliert zum einen die vom Regelschleifenfilter ausgegebene Spannung und verstellt damit die vom Oszillator abgegebene Frequenz, was im Frequenzspektrum des Oszillators Obertöne zur Folge hat, die unerwünschte Phasenfluktuation (Jitter) bedingen. Zum anderen verursacht ein Netto-Strom in dem Regelschleifenfilter eine systematische Phasenabweichung zwischen Bezugsfrequenz und erzeugter Frequenz, was die Eigenschaften des Phasenregelkreises hinsichtlich Zeitexaktheit, wie sie beispielsweise bei vorerwähnter Anwendung gefordert sind, drastisch herabgesetzt.The exact matching of UP and DOWN is required for the following reasons:
If the phase-locked loop snaps into place and thus has the frequency fed back by the oscillator the same value as the reference frequency with a fixed phase relationship, then no total current may flow into the control loop filter, otherwise the oscillator which outputs the returned frequency would be constantly adjusted. However, a mismatch of UP current and DOWN current will still cause a net current to flow into the loop filter. This net current modulates, on the one hand, the voltage output by the control loop filter and thus adjusts the frequency output by the oscillator, resulting in harmonics in the frequency spectrum of the oscillator causing unwanted phase fluctuation (jitter). On the other hand, a net current in the closed-loop filter causes a systematic phase deviation between the reference frequency and the generated frequency, which drastically reduces the characteristics of the phase-locked loop with regard to time exactness, as required, for example, in the aforementioned application.

Zum betriebszustandsunabhängigen Abgleich von UP-Strom und DOWN-Strom sind mehrere Lösungsmöglichkeiten denkbar. So könnte man UP- und DOWN-Ströme durch kaskadierte Stromquellen aufbauen, um die Ausgangswiderstände zu erhöhen. Dann könnte man zwar die UP- und DOWN-Ströme theoretisch für einen großen Bereich an Innenwiderständen des Regelschleifenfilters anpassen, jedoch wäre diese Anpassung nur für eine bestimmte Temperatur exakt. Auch setzt diese Lösung voraus, daß die kaskadierten Stromquellen exakt gleich sind, was aufgrund variierender Prozeßparameter bei der Herstellung in Realität nicht der Fall ist.To the operating state independent Adjustment of UP current and DOWN current are several possible solutions conceivable. So could one UP and DOWN currents through cascaded power sources to increase the output resistances. Then could although the UP and DOWN currents theoretically for one huge Range of internal resistances adjust the loop filter, but this adjustment would only be for a specific one Temperature exactly. Also, this solution assumes that the cascaded Current sources are exactly the same, due to varying process parameters in production in reality not the case.

Weiter wäre es denkbar, die UP- und DOWN-Ströme durch Addition bzw. Subtraktion eines Korrekturstromes, der in gewissen Schritten eingestellt werden kann, abzugleichen. Jedoch wäre hier ebenfalls nur eine Anpassung für bestimmte Temperatur- bzw. Herstellungsprozeßbedingungen erreicht.Further would it be conceivable, the UP and DOWN currents by addition or subtraction of a correction current, which in certain Steps can be adjusted to match. However, here would be also just an adjustment for reached certain temperature or manufacturing process conditions.

Schließlich könnte man für die Erzeugung der UP- und DOWN-Ströme denselben Transistortyp einsetzen. Hierbei ergibt sich jedoch der Nachteil, daß man einen weiteren Stromspiegel einführen müßte, um einen der beiden Ströme zu spiegeln, wodurch eine Verzögerung im Ansprechverhalten der Veränderung von UP- oder DOWN-Strömen bedingt ist. Dies würde wiederum zu einer Fehlanpassung führen. Im übrigen wäre auch hier keine Unempfindlichkeit gegenüber Temperaturänderungen, Variationen der Herstellprozeßbedingungen oder Schwankungen der Versorgungsspannung gegeben.Finally you could for the Generation of UP and DOWN currents use the same transistor type. However, this results in the Disadvantage that one would have to introduce another current mirror to one of the two streams to reflect, causing a delay in the response of the change of UP or DOWN currents is conditional. This would again lead to a mismatch. Otherwise, there would be no insensitivity here across from Temperature changes, Variations of the manufacturing process conditions or variations in the supply voltage.

In der Druckschrift DE 695 13 185 T2 ist eine hochsymmetrische bidirektionale Stromquelle angegeben. Dort ist ein Operationsverstärker zum Potentialausgleich zwischen die beiden Ausgangsknoten der Stromquelle geschaltet. Ein weiterer Operationsverstärker ist mit seinem nicht-invertierenden Eingang an einen Zwischenknoten eines zusätzlichen Zweiges der Stromquelle angeschaltet und mit seinem invertierenden Eingang an einen der beiden Ausgangsknoten der Stromquelle angeschlossen.In the publication DE 695 13 185 T2 is a highly balanced bidirectional power source give. There is an operational amplifier for potential equalization between the two output nodes of the power source connected. Another operational amplifier is connected with its non-inverting input to an intermediate node of an additional branch of the current source and connected with its inverting input to one of the two output nodes of the current source.

Der Erfindung liegt die Aufgabe zugrunde, eine Ladungspumpenschaltung für einen PLL-Schaltkreis zu schaffen, bei der UP- und DOWN-Ströme, aus denen der Speisestrom zusammengesetzt ist, unabhängig von Versorgungsspannung, Betriebstemperatur oder Variationen der Herstellprozeßparameter besser gegeneinander abgeglichen sind.Of the Invention is based on the object, a charge pump circuit for a PLL circuit to create, at the UP and DOWN currents, off which the supply current is composed, independent of supply voltage, Operating temperature or variations of manufacturing process parameters are better balanced against each other.

Diese Aufgabe wird gelöst durch eine Ladungspumpenschaltung für einen PLL-Schaltkreis, die aufweist zwei ansteuerbare Stromquellenzweige, welche jeweils an einem zugeordneten Abgriff einen Speisestrom zum Speisen eines differenziellen Regelschleifenfilters in dem PLL-Schaltkreis erzeugen und Steuereingänge aufweisen, über die der von jedem Stromquellenzweig erzeugte Speisestrom steuerbar ist, wobei jeder Speisestrom aus einem positiven UP-Strom und einem negativen DOWN-Strom zusammengesetzt ist und die zwei Stromquellenzweige Schaltelemente aufweisen, sowie hinsichtlich dieser Schaltelemente identischen und zueinander symmetrischen Aufbau haben, einen Vergleichsstromquellenzweig, der hinsichtlich seiner Schaltelemente identischen und symmetrischen Aufbau zu den zwei Stromquellenzweigen hat und einen Abgriff aufweist zum Abgreifen einer Bezugsspannung, und eine Regelschleife, die am Abgriff des Vergleichsstromquellenzweig eine Bezugsspannung abgreift sowie aus den beiden Speiseströmen abgeleitet an den Abgriffen der ansteuerbaren Stromquellenzweige eine Gleichtaktspannung ableitet und durch Ansteuerung der zwei Stromquellenzweige die Gleichtaktspannung auf die Bezugsspannung regelt.These Task is solved by a charge pump circuit for a PLL circuit, the has two controllable power source branches, each to an associated tap a supply current for feeding a differential Generate control loop filters in the PLL circuit and have control inputs on the the supply current generated by each power source branch is controllable, where each supply current consists of a positive UP current and a negative one DOWN current is composed and the two power source branches switching elements have, as well as identical with respect to these switching elements and symmetrical to each other structure, a Vergleichstromquellenzweig, in terms of its switching elements identical and symmetrical Build up to the two power source branches and has a tap for picking up a reference voltage, and a control loop, the at the tap of the comparison current source branch picks up a reference voltage and from the two feed streams derived at the taps of the controllable power source branches derives a common mode voltage and by driving the two power source branches the common mode voltage regulates to the reference voltage.

Erfindungsgemäß wird also die Anpassung durch eine automatisch arbeitende Regelung erreicht, so daß dadurch der Netto-Strom, der zum Regelschleifenfilter fließt, automatisch Null ist, wenn der Phasenregelkreis eingerastet ist. Dazu wird ein differentiell angesteuertes Regelschleifenfilter ausgenutzt, das weitere Vorteile hinsichtlich geringen Phasenfluktuationen im Phasenregelkreis hat. Die zwei Speiseströme für die differentiellen Eingänge des Regelschleifenfilters werden mittels zwei Stromquellenzweigen erzeugt, wobei jeder Stromquellenzweig einen Speisestrom bereitstellt.Thus, according to the invention the adaptation achieved by an automatic control, so that the net current, which flows to the loop filter is automatically zero when the phase locked loop is locked. This is a differential used controlled loop filter, the other advantages in terms of low phase fluctuations in the phase-locked loop. The two feed streams for the differential inputs of the control loop filter are by means of two power source branches generated, each Stromquellenzweig provides a supply current.

Jeder Stromquellenzweig erzeugt den Speisestrom aus dem positiven UP-Strom und dem negativen DOWN-Strom zusammengesetzt und weist entsprechende Abschnitte zum Erzeugen des positiven UP-Stroms bzw. des negativen DOWN-Stroms auf. Erfindungsgemaß weisen die Stromquellenzweige Schaltelemente auf und sind hinsichtlich dieser Schaltelemente identisch und bezüglich der Erzeugung von UP- und DOWN-Strom symmetrisch aufgebaut. Somit ist durch den Schaltungsaufbau bereits eine gute Voranpassung der Stromquellenzweige bzw. deren Abschnitte erreicht.Everyone Power source branch generates the supply current from the positive UP current and the negative DOWN current and has corresponding Sections for generating the positive UP current or the negative DOWN power on. According to the invention the power source branches switching elements and are in terms these switching elements identical and with respect to the generation of UP and DOWN-current balanced. Thus, by the circuitry already a good pre-adjustment of the power source branches or their Reached sections.

Um die Abschnitte und damit die UP-Ströme und DOWN-Ströme noch weiter gegeneinander abzugleichen, ist ein Vergleichsstromquellenzweig vorgesehen, der hinsichtlich seiner aktiven Schaltelemente identischen und symmetrischen Aufbau zu jedem der zwei Stromquellenzweige hat und ebenfalls zwei symmetrische Abschnitte aufweist. Diesbezüglich stellt der Vergleichsstromquellenzweig eine Replizierung eines Stromquellenzweiges dar. Der Vergleichsstromquellenzweig dient dazu, eine Bezugsspannung bereitzustellen, die ein Maß für die aktuelle, d.h. bei den momentanen Betriebszuständen vorliegende Fehlanpassung der beiden Abschnitte der Stromquellenzweige, die den positiven UP- bzw. den negativen DOWN-Strom erzeugen, ist.Around the sections and thus the UP currents and DOWN currents still continue to match each other is a Vergleichstromquellenzweig provided that identical in terms of its active switching elements and has symmetrical construction to each of the two power source branches and also has two symmetrical sections. In this regard the comparison current source branch is a replication of a power source branch dar. The comparison current source branch serves to a reference voltage provide a measure of the current, i.e. mismatch present at the current operating conditions the two sections of the power source branches, which are the positive UP or negative DOWN current generate is.

Da sich diese Fehlanpassung der beiden Abschnitte in einem Gleichtaktanteil der differentiellen Speiseströme der beiden Stromquellenzweige wiederfindet, wird erfindungsgemäß ein Abschnitt der beiden Stromquellenzweige durch die Regelschleife so verändert, daß insgesamt die Gleichtaktspannung auf die Bezugsspannung geregelt ist. Ist die Gleichtaktspannung gleich der Bezugsspannung, so ist dadurch sichergestellt, daß insgesamt kein Netto-Strom zum Regelschleifenfilter fließt, wenn der Phasenregelkreis eingerastet ist.There This mismatch of the two sections in a common mode component the differential feed currents the two power source branches finds again, is a section according to the invention of the two power source branches changed by the control loop so that total the common mode voltage is regulated to the reference voltage. is the common mode voltage is equal to the reference voltage, so it is ensured that overall no net current flows to the loop filter when the phase locked loop is engaged.

Durch die Einführung des hinsichtlich seiner aktiven Schaltelemente zu den zwei Stromquellenzweigen identischen Vergleichsstromquellenzweiges in der Ladungspumpenschaltung ist ein Regler möglich, der die Stromquellenzweige hinsichtlich ihrer zwei Abschnitte, die jeweils den positiven UP-Strom bzw. den negativen DOWN-Strom erzeugen, gegeneinander abgleicht, so daß für alle Betriebsbedingungen, insbesondere für einen weiten Fluktuationsbereich von Temperatur und Versorgungsspannung eine exakte gegenseitige Anpassung von UP-Strom und DOWN-Strom erreicht ist. Der identische und symmetrische Aufbau der Stromquellenzweige ermöglicht insbesondere, diese Stromquellenzweige in einer Abfolge gemeinsamer Verfahrensschritte herzustellen, wodurch erreicht werden kann, daß die Schaltelemente identische Eigenschaften haben, was den automatischen Abgleich erleichtert.By the introduction in terms of its active switching elements to the two power source branches identical Vergleichstromquellenzweiges in the charge pump circuit is a regulator possible, the power source branches in terms of their two sections, the generate respectively the positive UP-current and the negative DOWN-current, balances against each other, so that for all operating conditions, especially for a wide fluctuation range of temperature and supply voltage achieved an exact mutual adaptation of UP-current and DOWN-current is. The identical and symmetrical structure of the power source branches allows in particular, these power source branches in a sequence of common process steps manufacture, whereby it can be achieved that the switching elements identical Have properties that facilitate automatic adjustment.

In einem besonders zweckmäßigen Aufbau, der insbesondere durch günstige Halbleiterfertigungsmöglichkeiten ausgezeichnet ist, ist bei der Ladungspumpenschaltung vorgesehen, daß deren Stromquellenzweige jeweils vier Transistoren aufweisen, deren Drain/Source-Strecken in Reihe zueinander zwischen eine Spannungsquelle und ein Bezugspotential geschaltet sind, wobei in der Reihenschaltung ein erstes Transistorenpaar symmetrisch zu einem in der Reihenschaltung folgenden zweiten Transistorenpaar ausgebildet ist, durch das erste Transistorenpaar der UP-Strom und durch das zweite Transistorenpaar der DOWN-Strom fließt und an einem Abgriff zwischen den zwei Transistorenpaaren der vom jeweiligen Stromquellenzweig erzeugte Speisestrom abgegriffen ist. Jedes Transistorenpaar entspricht dann dem eingangs erwähnten Abschnitt.In a particularly useful structure, the especially by cheap Semiconductor manufacturing capabilities is excellent, is provided in the charge pump circuit, that their power source branches each have four transistors whose drain / source paths in series with each other between a voltage source and a reference potential are connected, wherein in the series connection, a first pair of transistors symmetric to a second transistor pair following in the series connection is formed by the first transistor pair of the UP-current and through the second pair of transistors the DOWN current flows and to a tap between the two transistor pairs of the respective Power source branch generated supply current is tapped. Each transistor pair corresponds then the one mentioned above Section.

Jeder Stromquellenzweig weist dann folglich eine Reihenschaltung von vier Transistoren auf, wobei ein erstes Transistorenpaar den den UP-Strom bereitstellenden Abschnitt und ein zweites Transistorenpaar den den DOWN-Strom erzeugenden Abschnitt bildet. Zwischen diesen beiden Transistorenpaaren bzw. Abschnitten, sozusagen in der Mitte der Reihenschaltung, erfolgt der Abgriff des Speisestroms. Die Abschnitte sind zueinander symmetrisch ausgebildet, wobei die Lage der Drain- bzw. Source-Anschlüsse von der Wahl des Transistorentyps abhängt. Dieser Aufbau der Stromquellenzweige aus einer Reihenschaltung von vier Transistoren hat den Vorteil, daß die Mindestanzahl an Transistoren, die dann im duplizierten Vergleichsstromquellenzweig nötig ist, um die Bezugsspannung zu erzeugen, vorgehalten ist und zugleich die den UP-Strom erzeugenden Abschnitts symmetrisch zu den den DOWN-Strom erzeugenden Abschnitten ausgebildet werden können, was zusätzlich bereits eine Voranpassung dieser Abschnitte und somit einen Vorabgleich der UP-Ströme und DOWN-Ströme zur Folge hat.Everyone Power source branch then has a series connection of four Transistors, wherein a first pair of transistors providing the UP current Section and a second transistor pair generating the DOWN current Section forms. Between these two pairs of transistors or Sections, so to speak in the middle of the series connection takes place the tap of the supply current. The sections are symmetrical to each other, wherein the location of the drain and source terminals depends on the choice of transistor type. This Structure of the power source branches from a series circuit of four Transistors have the advantage that the minimum number of transistors, which is then needed in the duplicate comparison source branch, to generate the reference voltage, is held and at the same time the UP current generating section is symmetrical to the DOWN current generating sections can be formed, which in addition already a pre-adjustment of these sections and thus a pre-adjustment the UP currents and DOWN currents.

Prinzipiell ist es zwar möglich, einen der Abschnitte, die den UP-Strom oder den DOWN-Strom erzeugen, nur mit einem einzelnen Transistor auszustatten, jedoch ist dann die erwähnte Voranpassung nicht gegeben. Die erwähnte bevorzugte Ausgestaltung der Erfindung ermöglicht dagegen ein sogenanntes Layout-Matching, sowohl der zwei Abschnitte eines Stromquellenzweiges zueinander als auch der verschiedenen Stromquellenzweige untereinander.in principle while it is possible one of the sections that generate the UP current or the DOWN current, only to equip with a single transistor, however, is then the mentioned Pre-adjustment not given. The mentioned preferred embodiment allows the invention contrast, a so-called layout matching, both of the two sections a power source branch to each other and the various Power source branches with each other.

Die Verstellbarkeit des UP- bzw. des DOWN-Stromes zum Einstellen des Speisestromes, der dem Regelschleifenfilter zugeführt wird, kann besonders zweckmäßig durch Ansteuerung eines Gate-Anschlusses eines Transistors erreicht werden. Eine besonders gute Anpassung der UP- und DOWN-Ströme wird erreicht, wenn der den UP-Strom erzeugende Abschnitt des ersten Stromquellenzweiges mit einem Signal angesteuert wird, das komplementär zu dem Signal ist, mit dem der Abschnitt angesteuert wird, der den DOWN-Strom dieses Stromquellenzweiges bereitstellt. Zur Erzeugung des zweiten Speisestroms, der zur differentiellen Ansteuerung des Regelschleifenfilters erforderlich ist, ist dann komplementär dazu vorgesehen, daß der den DOWN-Strom erzeugende Abschnitt mit einem Signal angesteuert ist, das komplementär zum Signal ist, das den erwähnten Abschnitt des anderen Stromquellenzweiges, der den DOWN-Strom erzeugt, ist. Das den UP-Strom dieses zweiten Stromquellenzweiges steuernde Signal ist wiederum komplementär zu dem Signal, das den UP-Strom des anderen Stromkreises steuert. Durch diese Wahl der Ansteuerung der vier, die UP- bzw. DOWN-Ströme der zwei Stromquellenzweige steuernden Transistoren, ist ebenfalls eine gute Voranpassung der UP- an die DOWN-Ströme erreicht. Insbesondere wird vorteilhafterweise ein exaktes Zeitsteuerverhalten gewährleistet.The Adjustability of the UP or DOWN current for setting the Supply current supplied to the control loop filter, can be particularly useful by Control of a gate terminal of a transistor can be achieved. A especially good adaptation of the UP and DOWN currents reached when the UP power generating portion of the first Stromquellenzweiges is driven with a signal that is complementary to the Signal is that is used to drive the section that receives the DOWN current provides this power source branch. To generate the second Supply current for the differential control of the control loop filter is required is then provided in complement to the that DOWN current generating section is driven by a signal, the complementary to the signal that is the one mentioned Section of the other power source branch that generates the DOWN current is. The the UP current of this second power source branch controlling signal is in turn complementary to the signal that controls the UP current of the other circuit. By this choice of control of the four, the UP and DOWN currents of the two Power source branches controlling transistors is also a good one Pre-adaptation of the UP to the DOWN currents achieved. In particular, will advantageously ensures an exact timing behavior.

Diese Ansteuerung ist besonders dann vorteilhaft und einfach einzusetzen, wenn eine Ladungspumpenschaltung vorgesehen wird, bei der die Ansteuerung der Regelschleife jeweils auf einen ersten Gate-Anschluß des ersten Transistorpaars wirkt, der zweite Gate-Anschluß des ersten Transistorpaars als Steueranschluß zur Einstellung des UP-Stromes dient, der erste Gate-Anschluß des zweiten Transistorpaars den entsprechenden Transistor leitend schaltet und der zweite Gate-Anschluß des zweiten Transistorpaars zur Einstellung des DOWN-Stromes dient.These Control is particularly advantageous and easy to use, when a charge pump circuit is provided, in which the drive the control loop in each case to a first gate terminal of the first Transistor pair acts, the second gate terminal of the first transistor pair as a tax connection to Setting the UP current is used, the first gate terminal of the second Transistor pairs the corresponding transistor turns on and the second gate terminal of the second transistor pair to adjust the DOWN current is used.

Damit der Vergleichsstromquellenzweig wirklich exakt die aktuelle Vertrimmung des UP-Stroms gegen den DOWN-Strom in jedem Stromquellenzweig wiedergibt, ist es zweckmäßig, die Bezugsspannung an dem Punkt abzugreifen, der bei den beiden Stromquellenzweigen dem Abgriffsknoten des jeweiligen Speisestroms entspricht. Dann ist eine besonders exakte Anpassung erreicht. Es ist deshalb vorteilhafterweise vorzusehen, daß die Bezugsspannung zwischen den zwei Transistorpaaren des Vergleichszweiges, also zwischen den zwei Abschnitten des Vergleichszweiges, abgegriffen ist.In order to the comparison current source branch really exactly the current trim of the UP current against the DOWN current in each power source branch, it is appropriate, the Reference voltage to tap at the point that at the two power source branches corresponds to the tap node of the respective supply current. Then a particularly exact adaptation is achieved. It is therefore advantageous to provide that Reference voltage between the two transistor pairs of the comparison branch, So between the two sections of the comparison branch, tapped is.

Wie bereits ausgeführt, ist die Gleichtaktspannung zwischen den differentiellen Speiseströmen ein Maß für die Fehlanpassung von UP-Strömen zu DOWN-Strömen in den zwei Stromquellenzweigen. Es ist deshalb zweckmäßig, einen Fehlerverstärker vorzusehen, der die Bezugsspannung und die Gleichtaktspannung vergleicht und am Ausgang ein Signal für die Fehlanpassung zwischen UP-Strömen und DOWN-Strömen liefert. Besonders vorteilhaft ist es, dieses Signal direkt zur Ansteuerung eines Gate-Anschlusses eines Transistors im jeweiligen Stromquellenzweig zu verwenden. Dabei sollten Gate-Anschlüsse von Transistoren angesteuert werden, die identisch zu dem Gate-Anschluß sind, dessen Gate mit dem Bezugsspannungsabgriff im Vergleichsstromquellenzweig verbunden ist. In der oben erwähnten Ausführungsform ist dies der erste Gate-Anschluß des ersten Transistorpaares.As already stated, the common mode voltage between the differential feed currents is a measure of the mismatch of UP currents to DOWN currents in the two power source branches. It is therefore convenient to provide an error amplifier which compares the reference voltage and the common-mode voltage and provides at the output a signal for the mismatch between UP currents and DOWN currents. It is particularly advantageous for this signal directly to drive a gate terminal of a transistor in the respective To use power source branch. In this case, gate terminals should be driven by transistors which are identical to the gate terminal whose gate is connected to the reference voltage tap in the reference current source branch. In the above-mentioned embodiment, this is the first gate terminal of the first transistor pair.

Für die Stromquellenzweige bzw. den Vergleichsstromquellenzweig können bipolare Transistoren verwendet werden. Aus fertigungstechnischen Gründen sind jedoch MOS-Transistoren, insbesondere MOS-Feldeffekttransistoren zu bevorzugen.For the power source branches or the Vergleichstromquellenzweig can bipolar transistors be used. For manufacturing reasons, however, MOS transistors, in particular To prefer MOS field-effect transistors.

Eine besonders vorteilhafte Anwendung der Ladungspumpenschaltung ist bei einer PLL-Schaltung gegeben, wobei dieser Phasenregelkreis einen spannungsgesteuerten Oszillator (VCO) aufweisen kann. Alternativ kann auch ein spannungsgesteuertes Verzögerungsglied (VCDL) eingesetzt werden.A is particularly advantageous application of the charge pump circuit in a PLL circuit given, this phase-locked loop is a voltage-controlled Oscillator (VCO) may have. Alternatively, a voltage controlled delay (VCDL) are used.

Die Erfindung wird nachfolgend beispielhalber noch näher erläutert. In den Zeichnungen zeigt:The The invention will be explained in more detail by way of example below. In the drawings shows:

1 ein Blockschaltbild eines Phasenregelkreises mit einer Ladungspumpenschaltung, 1 a block diagram of a phase locked loop with a charge pump circuit,

2 ein vereinfachtes Schaltbild einer Ladungspumpenschaltung und 2 a simplified circuit diagram of a charge pump circuit and

3 einen vereinfachten Schaltplan einer Ladungspumpenschaltung mit zwei Stromquellenzweigen, die zwei differentielle Speiseströme erzeugen sowie mit einem Vergleichsstromquellenzweig zum Abgleich der Stromquellenzweige. 3 a simplified circuit diagram of a charge pump circuit with two Stromquellenzweigen that produce two differential supply currents and with a Vergleichstromquellenzweig for balancing the Stromquellenzweige.

In 1 ist als Blockschaltbild ein Phasenregelkreis 1 gezeigt, der an einem Eingang 2 ein Signal mit einer Bezugsfrequenz f_ref aufnimmt und an einem Ausgang 3 ein Signal mit der Bezugsfrequenz gleicher Frequenz f_out abgibt, wobei eine feste Phasenbeziehung zwischen f_ref und f_out gehalten wird. Ein solcher Phasenregelkreis wird auch als Nachlaufsynchronisationsschaltung bezeichnet.In 1 is a block diagram of a phase-locked loop 1 shown at an entrance 2 picks up a signal at a reference frequency f _ref and at an output 3 outputs a signal at the reference frequency of equal frequency f _out , maintaining a fixed phase relationship between f _ref and f _out . Such a phase locked loop is also referred to as a tracking synchronization circuit.

Im Phasenregelkreis 1 liegt das Signal mit dem Bezugssignal f_ref am Eingang 2 einer Phasendetektorschaltung 4 an, die an einem weiteren Eingang das am Ausgang 3 abgegebene Signal nach einer weiteren, noch zu beschreibenden Bearbeitung, zugeführt erhält. Der Phasendetektor 4 ist dabei so ausgeführt, daß er Signale liefert, die von der Phasenverschiebung zwischen dem rückgekoppelten Signal sowie dem Signal mit der Bezugsfrequenz f_ref wiedergibt.In the phase locked loop 1 the signal is at the input with the reference signal f _ref 2 a phase detector circuit 4 on, at another entrance that at the exit 3 output signal after another, to be described processing, supplied receives. The phase detector 4 is designed so that it provides signals representing the phase shift between the fed-back signal and the signal at the reference frequency f _ref .

Es sind Phasendetektoren bekannt, die eine Ausgangsspannung liefern, welche von der Phasenverschiebung zwischen dem Signal mit der Bezugsfrequenz und dem rückgekoppelten Signal abhängt. Da diese jedoch den Nachteil haben, daß sie nur einen begrenzten Fangbereich besitzen, d.h. sie rasten nie ein, wenn der anfängliche Frequenzunterschied zwischen dem rückgespeisten Signal und dem Signal mit der Bezugsfrequenz f_ref einen bestimmten Wert überschreitet, wird hier als Phasendetektor 4 eine Schaltung verwendet, die nicht eine analoge Ausgangsspannung liefert, sondern an zwei Steuerausgängen 5 und 6 Steuersignale UP und DW abgibt, die anzeigen, ob das Signal mit Bezugsfrequenz der rückgespeisten Frequenz nach- oder voreilt. Solche Phasendetektoren werden auch als frequenzempfindliche Phasendetektoren bezeichnet und ermöglichen einen stark vergrößerten Fangbereich, der in der Praxis nur durch den noch zu erläuternden im Phasenregelkreis 1 verwendeten Oszillator begrenzt ist.There are known phase detectors which provide an output voltage which depends on the phase shift between the signal at the reference frequency and the fed back signal. However, since these have the disadvantage that they have only a limited capture range, ie they never engage, if the initial frequency difference between the fed-back signal and the signal with the reference frequency f _ref exceeds a certain value, it is referred to here as a phase detector 4 used a circuit that does not provide an analog output voltage, but at two control outputs 5 and 6 Outputs control signals UP and DW, which indicate whether the signal with reference frequency of the fed-back frequency leads or ahead. Such phase detectors are also referred to as frequency-sensitive phase detectors and allow a greatly increased capture range, which in practice only by the still to be explained in the phase-locked loop 1 used oscillator is limited.

Für die Details der schaltungstechnischen Realisierung wird vollumfänglich auf die Veröffentlichung „Phase Locked Loop Circuit Design", D, Wolaver, Prentice Hall, 1991, verwiesen.For the details the realization of the circuit becomes completely redundant the publication "Phase Locked Loop Circuit Design ", D, Wolaver, Prentice Hall, 1991.

Die Steuerausgänge 5 und 6 sind mit einer Ladungspumpenschaltung 7 verbunden, die abhängig von den Steuersignalen UP und DW einen Speisestrom lf erzeugt, welcher einem Regelschleifenfilter 8 zugeführt wird. Die Ladungspumpenschaltung stellt dabei den Speisestrom abhängig von den Steuersignalen UP und DW ein. Der Aufbau der Ladungspumpenschaltung 7 wird später noch anhand der 2 näher erläutert.The control outputs 5 and 6 are with a charge pump circuit 7 connected, which generates a supply current lf depending on the control signals UP and DW, which a loop filter 8th is supplied. The charge pump circuit adjusts the supply current depending on the control signals UP and DW. The construction of the charge pump circuit 7 will be later on the basis of 2 explained in more detail.

Der Regelschleifenfilter 8 ist ein aktives Bauelement, das den zugeführten Speisestrom lf in eine Ausgangsspannung umsetzt und für den Phasenregelkreis geeignete Tiefpaßeigenschaften hat. Beispiele für die schaltungstechnische Realisierung des Regelschleifenfilters finden sich ebenfalls in der erwähnten Publikation von Wolaver.The loop filter 8th is an active device that converts the supplied supply current If into an output voltage and has suitable low pass characteristics for the phase locked loop. Examples of the circuit realization of the control loop filter can also be found in the mentioned publication by Wolaver.

Die vom Regelschleifenfilter 8 ausgegebene Spannung steuert einen Oszillator 9, der im vorliegenden Beispiel als spannungsgesteuerter Oszillator ausgeführt ist. Ein solcher spannungsgesteuerter Oszillator, der auch mit der Abkürzung VCO bezeichnet wird, erzeugt ein Signal mit einer Frequenz, die proportional zu einer am Eingang zugeführten Steuerspannung ist. Im Phasenregelkreis 1 handelt es sich bei dieser Steuerspannung um die vom Regelschleifenfilter 8 ausgegebene Spannung. Beispiele für die schaltungstechnische Realisierung solcher spannungsgesteuerten Oszillatoren finden sich beispielsweise in der Veröffentlichung U. Thietze, C. Schenk, Halbleiter-Schaltungstechnik, 9. Aufl., Springer-Verlag, 1989, deren Offenbarungsgehalt hier vollständig einbezogen wird.The from the loop filter 8th output voltage controls an oscillator 9 , which in the present example is designed as a voltage-controlled oscillator. Such a voltage-controlled oscillator, also referred to by the abbreviation VCO, generates a signal having a frequency that is proportional to a control voltage applied to the input. In the phase locked loop 1 this control voltage is that of the control loop filter 8th output voltage. Examples of the circuitry realization of such voltage-controlled oscillators can be found for example in the publication U. Thietze, C. Schenk, semiconductor circuit technology, 9th ed., Springer-Verlag, 1989, the disclosure of which is fully incorporated herein.

Das vom Oszsillator 9 abgegebene Signal steht am Ausgang 3 als Ausgangssignal zur Verfügung. Es wird zugleich dort abgegriffen und über eine Rückkopplungsschleife 10 dem zweiten Eingang des Phasendetektors 4 zugeführt. In die Rückkopplungsschleife 10 ist dabei ein Frequenzteiler 11 geschaltet, der die Frequenz des am Ausgang 3 abgegriffenen Signals herunterteilt, so daß dem Phasendetektor 4 ein Signal mit verminderter Frequenz f_div zugeführt wird. Der Frequenzteiler 11 übernimmt die Funktion die ihm zugeführte Frequenz um einen Faktor N herunterzuteilen.That of the oscillator 9 output signal is at the output 3 as output signal available. It is also tapped there and via a feedback loop 10 the second input of the phase detector 4 fed. In the feedback loop 10 is a frequency divider 11 switched, the frequency of the output 3 tapped signal, so that the phase detector 4 a signal of reduced frequency f _{div is} supplied. The frequency divider 11 The function takes over the frequency supplied to it by a factor of N.

2 zeigt schematisch die Ladungspumpenschaltung 7. Sie besteht aus zwei Stromquellen 12 und 13, die in Reihe zwischen eine Versorgungsspannung VCC und ein Bezugspotential GND geschaltet sind. Zwischen den beiden Stromquellen 12 und 13 fließt an einem Abgriff 14 der Speisestrom lf ab. Die Ladungspumpenschaltung 7 besteht also aus zwei Abschnitten, in einem Abschnitt erzeugt die Stromquelle 12 einen positiven Strom, der im folgenden als UP-Strom bezeichnet wird, in dem anderen Abschnitt erzeugt die Stromquelle 13 einen negativen Strom, der im folgenden als DOWN-Strom bezeichnet wird. Falls UP- und DOWN-Strom gleich groß sind, fließt kein Netto-Speisestrom lf. Überwiegt einer der beiden Ströme, fließt ein entsprechender Speisestrom lf. 2 schematically shows the charge pump circuit 7 , It consists of two power sources 12 and 13 , which are connected in series between a supply voltage VCC and a reference potential GND. Between the two power sources 12 and 13 flows at a tap 14 the supply current stops. The charge pump circuit 7 consists of two sections, in one section generates the power source 12 a positive current, hereinafter referred to as UP-current, in the other section generates the current source 13 a negative current, hereinafter referred to as DOWN current. If UP and DOWN current are equal, no net supply current lf flows. If one of the two currents predominates, a corresponding supply current lf flows.

Zur Einstellung von UP- und DOWN-Strom sind in jedem Abschnitt Schaltelemente geschaltet; zwischen der Stromquelle 12 und dem Abgriff 14 befindet sich ein Schaltelement 15 und zwischen dem Abgriff 14 und der Stromquelle 13 ein Schaltelement 16. Diese Schaltelemente sind mit den Steuerausgängen 5 und 6 des Phasendetektors verbunden, werden also mit den Steuersignalen UP und DW beaufschlagt.To set UP and DOWN current switching elements are connected in each section; between the power source 12 and the tap 14 there is a switching element 15 and between the tap 14 and the power source 13 a switching element 16 , These switching elements are with the control outputs 5 and 6 connected to the phase detector, so are applied to the control signals UP and DW.

Schließt das Steuersignal UP das Schaltelement 15, fließt der UP-Strom. Ist das Schaltelement 16 durch das Steuersignal DW geschlossen, fließt der DOWN-Strom. Durch geeignetes Schließen der Schaltelemente 15 und 16 vermöge der Steuersignale UP und DW kann somit ein beliebiger Speisestrom lf innerhalb der von den Stromquellen 12 und 13 erreichbaren Gesamtströme eingestellt werden.Closes the control signal UP the switching element 15 , the UP current flows. Is the switching element 16 closed by the control signal DW, the DOWN current flows. By suitable closing of the switching elements 15 and 16 By virtue of the control signals UP and DW, an arbitrary supply current can thus be achieved within the current sources 12 and 13 reachable total currents can be set.

Entspricht die vom Oszillator 9 erzeugte Frequenz f_out genau der Bezugsfrequenz f_ref so ist allerdings keine Verstellung des Oszillators erforderlich. In diesem Fall darf kein Netto-Speisestrom lf in den Regelschleifenfilter 8 fließen. Da der Phasendetektor 4 in diesem Fall aufgrund der festen Phasenbeziehung der zwei an seinem Eingang liegenden Signale die Steuersignale UP und DW als zueinander komplentäre Signale abgibt, muß der von der Stromquelle 12 erzeugte UP-Strom betragsmäßig exakt dem von der Stromquelle 13 erzeugten DOWN-Strom entsprechen, damit der Speisestrom lf im Mittel Null ist.Corresponds to the oscillator 9 generated frequency f _out exactly the reference frequency f _ref so, however, no adjustment of the oscillator is required. In this case, no net supply current lf must be in the control loop filter 8th flow. Since the phase detector 4 in this case, due to the fixed phase relationship of the two signals present at its input, the control signals UP and DW as mutually complementary signals, must be that of the power source 12 generated amount of current exactly that of the power source 13 correspond to generated DOWN current, so that the supply current lf is zero on average.

Ist dies nicht der Fall, erfolgt eine unerwünschte Vertrimmung des Oszillators 9, d.h. der Phasenregelkreis 1 neigt zu Schwingungen, die ständige unerwünschte Phasenverschiebungen zwischen Bezugsfrequenz f_ref und abgegebener Frequenz f_out zur Folge haben.If this is not the case, there is an unwanted ambiguity of the oscillator 9 ie the phase locked loop 1 is prone to oscillations that result in permanent unwanted phase shifts between reference frequency f _ref and output frequency f _out .

Um die beiden, den UP-Strom und den DOWN-Strom erzeugenden Abschnitte des Stromquellenzweiges 17 für verschiedenste Betriebszustände und auch bei Fluktuationen der Herstellparameter gegeneinander abgeglichen betreiben zu können, wird die in 3 gezeigte Ladungspumpenschaltung 7 verwendet. Sie ist für einen differentiell aufgebauten Regelschleifenfilter 8 vorgesehen, d.h. von der Ladungspumpenschaltung 7 laufen zwei Anschlüsse zum Regelschleifenfilter 8. Diese Variante ist in 1 gestrichelt eingezeichnet. Dabei liefert die Ladungspumpenschaltung 7 zwei differentielle Speiseströme lfn und lfp an den Regelschleifenfilter 8. Die schaltungstechnische Realisierung des differentiellen Regelschleifenfilters findet sich in der genannten Veröffentlichung von Wolaver.Around the two, the UP power and the DOWN power generating sections of the power source branch 17 For a wide variety of operating conditions and to be able to operate balanced against each other even with fluctuations in the manufacturing parameters, the in 3 shown charge pump circuit 7 used. It is for a differentially constructed loop filter 8th provided, ie from the charge pump circuit 7 two connections run to the control loop filter 8th , This variant is in 1 dashed lines. The charge pump circuit supplies 7 two differential supply currents lfn and lfp to the control loop filter 8th , The circuit realization of the differential control loop filter can be found in the cited publication by Wolaver.

Die Ladungspumpenschaltung der 3 weist nun zwei Stromquellenzweige 18 und 19 auf, die jeweils aus zwei Abschnitten zusammengesetzt sind, von denen ein Abschnitt den UP-Strom, und der andere Abschnitt den DOWN-Strom erzeugt. Zwischen den beiden Abschnitten sind an Abgriffen 20 bzw. 21 die differentiellen Speiseströme lfn bzw. lfp abgeleitet. Die Stromquellenzweige sind wiederum zwischen die Versorgungsspannung VCC und das Bezugspotential GND geschaltet, wobei die beiden Abschnitte in Reihe zueinander liegen und der Abgriff 20 bzw. 21 zwischen den beiden Abschnitten erfolgt.The charge pump circuit of 3 now has two power source branches 18 and 19 each composed of two sections, one section of which generates the UP current and the other section the DOWN current. Between the two sections are at taps 20 respectively. 21 derived the differential feed currents lfn or lfp. The power source branches are in turn connected between the supply voltage VCC and the reference potential GND, wherein the two sections are in series with each other and the tap 20 respectively. 21 between the two sections.

In 3 stellt der zwischen dem Abgriff 20 bzw. 21 und der Versorgungsspannung VCC liegende Abschnitt des Stromquellenzweiges 18 bzw. 29 das Äquivalent zu dem zwischen dem Abgriff 14 und der Versorgungsspannung VCC liegende Abschnitt des Stromquellenzweiges 17 dar. Dieser Abschnitt erzeugt den UP-Strom. Der zwischen dem Abgriff 20 bzw. 21 und dem Bezugspotential GMD liegende Abschnitt des Stromquellenzweiges 18 und 20 erzeugt den DOWN-Strom.In 3 put that between the tap 20 respectively. 21 and the supply voltage VCC lying portion of the power source branch 18 respectively. 29 the equivalent of that between the tap 14 and the supply voltage VCC lying portion of the power source branch 17 This section generates the UP current. The one between the tap 20 respectively. 21 and the reference potential GMD lying portion of the power source branch 18 and 20 generates the DOWN current.

Der Stromquellenzweig 18 bzw. 19 weist dabei einen ersten Transistor P2 bzw. P3 auf, dessen Source mit der Versorgungsspannung VCC verbunden ist. drainseitig ist der Transistor P2 bzw. P3 an den Source-Anschluß eines zweiten Transistors SW6 bzw. SW7 angeschlossen, dessen Drain wiederum mit dem Abgriff 20 bzw. 21 verbunden ist. Vom Abgriff 20 bzw. 21 läuft eine Leitung zum Drain-Anschluß eines dritten Transistors SW9 bzw. SW10, dessen Source mit dem Drain-Anschluß eines vierten Transistors N2 bzw. N3 verbunden ist, der sourceseitig auf Bezugspotential GND liegt.The power source branch 18 respectively. 19 has a first transistor P2 or P3 whose source is connected to the supply voltage VCC. On the drain side, the transistor P2 or P3 is connected to the source terminal of a second transistor SW6 or SW7, whose drain in turn with the tap 20 respectively. 21 connected is. From the tap 20 respectively. 21 a line to the drain terminal of a third transistor SW9 and SW10, whose source is connected to the drain terminal of a fourth Tran sistor N2 and N3, the source side is at reference potential GND.

Wie zu sehen ist, sind die Stromquellenzweige 18 und 19 hinsichtlich ihrer Transistoren identisch aufgebaut, wobei eine zusätzliche Symmetrie der den UP-Strom erzeugenden Abschnitte zu den den DOWN-Strom erzeugenden Abschnitten gegeben ist.As you can see, the power source branches are 18 and 19 are identically constructed with respect to their transistors, with additional symmetry of the UP power generating sections given to the DOWN power generating sections.

Der vierte Transistor N2 bzw. N3 des Stromquellenzweiges 18 bzw. 19 ist am Gate mit einer Vorspannung V_bias beaufschlagt, so daß die Source/Drain-Strecke dieses Transistors N2 bzw. N3 in einem bestimmten leitenden Zustand geschaltet ist. Ähnliches gilt für den dazu symmetrischen ersten Transistor P2 bzw. P3 des den UP-Strom erzeugenden Abschnittes, dessen Gate mit einer Abgleichspannung PCTRL angesteuert ist, auf die später noch zu sprechen kommen sein wird.The fourth transistor N2 or N3 of the power source branch 18 respectively. 19 is applied to the gate with a bias voltage V _bias , so that the source / drain path of this transistor N2 and N3 is connected in a certain conductive state. The same applies to the symmetrical first transistor P2 or P3 of the UP power generating section whose gate is driven by a tuning voltage PCTRL, which will be discussed later.

Die direkt mit den Abgriffen 20 bzw. 21 verbundenen Transistoren, d.h. der zweite Transistor SW6 bzw. SW7 sowie der dritte Transistor SW9 bzw. SW10 dienen zum Einstellen des UP-Stroms bzw. des DOWN-Stroms aus den der Stromquellenzweig 18 bzw. 19 den Speisestrom lfn bzw. lfp zusammensetzt. Die Gate-Anschlüsse der zweiten Transistoren SW6 bzw. SW7 sowie der dritten Transistoren SW9 bzw. SW10 der Stromquellenzweige 18 bzw. 19 dienen somit als Steuereingänge 25 bzw. 27 sowie 26 bzw. 28.The right with the taps 20 respectively. 21 connected transistors, that is, the second transistor SW6 and SW7 and the third transistor SW9 and SW10 are used to set the UP current and the DOWN current from the current source branch 18 respectively. 19 the supply current lfn or lfp composed. The gate terminals of the second transistors SW6 and SW7, and the third transistors SW9 and SW10, respectively, of the power source branches 18 respectively. 19 thus serve as control inputs 25 respectively. 27 such as 26 respectively. 28 ,

Am Steuereingang 25, d.h. am Gate des zweiten Transistors SW6 des Stromquellenzweiges 18, ist das Invertierte des Steuersignals DW angelegt. Am Steuereingang 26, der durch das Gate des dritten Transistors SW9 des Stromquellenzweiges 18 gebildet ist, ist das Steuersignal UP angelegt. Am Steuereingang 27, der vom Gate des zweiten Transistors SW7 des Stromquellenzweiges 19 gebildet ist, ist das Invertierte des UP-Signals angelegt. Am Steuereingang 28, der schließlich dem Gate des dritten Transistors SW10 des Stromquellenzweiges 19 entspricht, liegt das Steuersignal DW an. Durch diese Schaltmimik ist erreicht, daß die Speiseströme lfn und lfp zur Ansteuerung des differentiellen Regelschleifenfilters 8 geeignet sind.At the control entrance 25 ie, at the gate of the second transistor SW6 of the power source branch 18 , the inverted one of the control signal DW is applied. At the control entrance 26 passing through the gate of the third transistor SW9 of the power source branch 18 is formed, the control signal UP is applied. At the control entrance 27 from the gate of the second transistor SW7 of the power source branch 19 is formed, the inverted of the UP signal is applied. At the control entrance 28 Finally, the gate of the third transistor SW10 of the power source branch 19 corresponds, the control signal DW is present. Through this switching mimic is achieved that the supply currents lfn and lfp for controlling the differential control loop filter 8th are suitable.

Der möglichst genaue Abgleich der UP-Ströme sowie der DOWN-Ströme, aus denen die Stromquellenzweige 18 und 19 den Speisestrom lfn bzw. lfp zusammensetzen, ist dadurch erreicht, daß die Transistoren P2 und P3, SW6 und SW7, SW9 und SW10, N2 und N3 mit identischem Layout und identischer Schichtstruktur halbleitertechnisch hergestellt sind. Dadurch ist gleiches Zeit- und Steuerverhalten der Transistoren gewährleistet. Durch den symmetrischen Aufbau jedes Stromquellenzweiges 18 und 19 aus den zwei Abschnitten, die symmetrisch zu den Abgriffen 20 bzw. 21 liegen, ist darüber hinaus ein guter Vorabgleich von UP-Strom an DOWN-Strom sichergestellt.The most accurate balancing of the UP currents and the DOWN currents, from which the power source branches 18 and 19 the supply current lfn or lfp make up, is achieved by the fact that the transistors P2 and P3, SW6 and SW7, SW9 and SW10, N2 and N3 are made with semiconductor technology identical layout and identical layer structure. This ensures the same time and control behavior of the transistors. Due to the symmetrical structure of each power source branch 18 and 19 from the two sections that are symmetrical to the taps 20 respectively. 21 In addition, a good pre-adjustment of UP current to DOWN current is ensured.

Um nun verbleibende Abhängigkeiten von Betriebstemperatur, Versorgungsspannungskonstanz und Herstellprozeßvariationen zu eliminieren, ist ein Vergleichszweig 24 vorgesehen, der eine identische Replikation eines der Stromquellenzweige 18 und 19 ist. Der Vergleichszweig 24 stellt somit ebenfalls einen Stromquellenzweig dar, der zwischen die Versorgungsspannung VCC und das Bezugspotential GND geschaltet ist. Auch hier liegen zwei Abschnitte vor, die symmetrisch zu einem Abgriff 30 liegen, an dem eine noch näher zu erläuternde Bezugsspannung REF abgeleitet wird.In order to eliminate remaining dependencies on operating temperature, supply voltage constancy and manufacturing process variations, a comparison branch is required 24 provided an identical replication of one of the power source branches 18 and 19 is. The comparison branch 24 thus also represents a power source branch, which is connected between the supply voltage VCC and the reference potential GND. Again, there are two sections that are symmetrical to a tap 30 lie, at which a reference voltage REF to be explained in more detail is derived.

Im einzelnen weist der Vergleichszweig 24 einen ersten Transistor P1 auf, dessen Source an die Versorgungsspannung VCC gelegt ist und dessen Drain mit der Source eines zweiten Transistors SW5 verbunden ist, der drainseitig an den Abgriff 30 gelegt ist. Der Abgriff 30 ist wiederum mit dem Drain-Anschluß eines dritten Transistors SW8 verbunden, dessen Source-Anschluß auf den Drain-Kontakt eines vierten Transistors N1 gelegt ist, der mit seiner Source auf Bezugspotential GMD liegt. Die vier Transistoren P1, P5, P8 und N1 entsprechen somit exakt den vier Transistoren P2, P3; SW6, SW7; SW9, SW10; N1, N3 der Stromquellenzweige 18, 19.In detail, the comparison branch 24 a first transistor P1, whose source is connected to the supply voltage VCC and whose drain is connected to the source of a second transistor SW5, the drain side to the tap 30 is laid. The tap 30 is in turn connected to the drain terminal of a third transistor SW8, whose source terminal is connected to the drain contact of a fourth transistor N1, which is at its source to reference potential GMD. The four transistors P1, P5, P8 and N1 thus correspond exactly to the four transistors P2, P3; SW6, SW7; SW9, SW10; N1, N3 of the power source branches 18 . 19 ,

Im Vergleichszweig 24 ist der Gate-Anschluß des ersten Transistors P1 mit dem Abgriff 30, von dem die Bezugsspannung REF abgeleitet wird, verbunden. Der Gate-Anschluß des zweiten Transistors SW5 liegt auf Bezugspotential GND und an das Gate des dritten Transistors SW8 ist die Versorgungsspannung VCC angelegt.In the comparison branch 24 is the gate terminal of the first transistor P1 with the tap 30 from which the reference voltage REF is derived, connected. The gate terminal of the second transistor SW5 is at reference potential GND and the gate of the third transistor SW8 is applied with the supply voltage VCC.

Der Vergleichszweig 24 dient dazu, ein Steuersignal zu erzeugen, das ein Maß für die Fehlanpassung der jeweiligen zwei Abschnitte der Stromquellenzweige 18 und 19 ist, d.h. eine Aussage darüber erlaubt, inwiefern der Betrag eines UP-Stromes eines Stromquellenzweiges vom Betrag des DOWN-Stromes dieses Stromquellenzweiges abweicht.The comparison branch 24 serves to generate a control signal which is a measure of the mismatching of the respective two sections of the power source branches 18 and 19 is, that is, allows a statement about how the amount of an UP current of a power source branch from the amount of the DOWN current of this current source branch deviates.

In der Schaltung der 3 ist weiter ein Gleichtaktverstärker 29 vorgesehen, dessen invertierender Anschluß auf Bezugspotential GND gelegt ist, und dessen nicht invertierende Anschlüsse mit den Abgriffen 20 bzw. 21 so verbunden sind, daß der Gleichtaktverstärker 29 am Ausgang eine Gleichtaktspannung Ifcm ausgibt, die den Gleichtaktanteil der beiden Speiseströme lfn und lfp wiedergibt. In einer vereinfachten Betrachtungsweise kann man davon ausgehen, daß LFCM dem arithmetischen Mittel zwischen lfn und lfp entspricht. Die Gleichtaktspannung LFCM wird einem Fehlerverstärker 31 zugeführt, der aus der am Abgriff 30 abgeleiteten Bezugsspannung REF und der Gleichtaktspannung lfn das Steuersignal PCTRL erzeugt. Es handelt sich dabei um einen Differenzverstärker, dem die Gleichtaktspannung ILFCM am nicht invertierenden und die Bezugsspannung REF am invertierenden Eingang zugeführt wird.In the circuit of 3 is still a common mode amplifier 29 provided, whose inverting terminal is connected to reference potential GND, and its non-inverting terminals with the taps 20 respectively. 21 are connected so that the common mode amplifier 29 outputs a common mode voltage Ifcm at the output, which represents the common mode component of the two supply currents lfn and lfp. In a simplified way one can assume that LFCM corresponds to the arithmetic mean between lfn and lfp. The common-mode voltage LFCM becomes an error amplifier 31 fed from the tap 30 derived reference voltage REF and the common mode voltage lfn the Steuersig nal PCTRL generated. It is a differential amplifier to which the common-mode voltage ILFCM is supplied at the non-inverting input and the reference voltage REF at the inverting input.

Die Abgleichspannung PCTRL ist an die Gate-Anschlüsse der ersten Transistoren P1 und P2 der Stromquellenzweige 18 und 19 gelegt.The adjustment voltage PCTRL is applied to the gate terminals of the first transistors P1 and P2 of the power source branches 18 and 19 placed.

Die Funktionsweise der Schaltung ist wie folgt: Die Speiseströme lfn und lfp, die an den Anschlüssen 22 und 23 dem Regelschleifenfilter 8 zugeführt werden, werden vom Gleichtaktverstärker 29 erfaßt, der die Gleichtaktspannung LFCM abgibt, aus der der Fehlerverstärker 31 durch Vergleich mit der Bezugsspannung REF die Abgleichspannung PCTRL erzeugt, die eine Einstellung des UP-Stroms, der durch die Transistoren P2 und SW6 bzw. P3 und SW7 in den Stromquellenzweigen 18 bzw. 19 erzeugt wird, zur Folge hat. Ist der Phasenregelkreis 1 eingeschwungen bzw. hat er eingerastet, bleibt die Gleichtaktspannung LFCM konstant und gleicht dann der Bezugsspannung REF, da die Speiseströme lfp und lfn auf den gleichen Wert geregelt werden und der Gleichtaktspannung LFCM entsprechen. Dies ist durch das sogenannte Virtual Ground Konzept des Phasenregelkreises 1 bedingt. Dadurch ist der vom Transistor N1 gezogene Strom gleich den Strömen, die durch die Transistoren N2 und N3 fließen. Im eingeschwungenen Zustand entspricht die Abgleichspannung PCTRL an den Gate-Anschlüssen der Transistoren P2 und P3 der Bezugsspannung REF, so daß bei gleichmäßiger Ansteuerung der Ladungspumpenschaltung 7 mit UP- und DOWN-Signalen der Abgleichzustand des Vergleichszweigs 24 exakt dem Abgleichszustand der Stromversorgungszweige 18 und 19.The operation of the circuit is as follows: The supply currents lfn and lfp, those at the terminals 22 and 23 the rule loop filter 8th are supplied by the common mode amplifier 29 which outputs the common-mode voltage LFCM, from which the error amplifier 31 by comparison with the reference voltage REF generates the adjustment voltage PCTRL, which is an adjustment of the UP current flowing through the transistors P2 and SW6 or P3 and SW7 in the power source branches 18 respectively. 19 is produced, has the consequence. Is the phase locked loop 1 When it has settled, the common-mode voltage LFCM remains constant and then equals the reference voltage REF, since the supply currents lfp and lfn are regulated to the same value and correspond to the common-mode voltage LFCM. This is due to the so-called virtual ground concept of the phase locked loop 1 conditionally. Thereby, the current drawn by the transistor N1 is equal to the currents flowing through the transistors N2 and N3. In the steady state, the adjustment voltage PCTRL at the gate terminals of the transistors P2 and P3 corresponds to the reference voltage REF, so that with uniform activation of the charge pump circuit 7 with UP and DOWN signals the comparison state of the comparison branch 24 exactly the balancing state of the power supply branches 18 and 19 ,

Durch diesen automatischen, ständig aktiven Selbstabgleich sind die UP- und DOWN-Ströme exakt gegeneinander abgeglichen, unabhängig von Temperaturvariationen, Unterschieden oder Fluktuationen in der Versorgungsspannung und Abweichungen durch unterschiedliche Herstellbedingungen. Die Regelschleife, die durch die Erzeugung der Gleichtaktspannung dem Vergleich mit der aus dem Vergleichszweig 27 abgeleiteten Bezugsspannung REF erreicht ist, und die den Fehlerverstärker 31 sowie den Gleichtaktverstärker 29 umfaßt, sorgt somit dafür, daß im eingerasteten Zustand des Phasenregelkreises 1 der zum Regelschleifenfilter fließende Netto-Strom „konstruktionsbedingt" Null ist.Through this automatic, constantly active self-adjustment, the UP and DOWN currents are exactly balanced against each other, regardless of temperature variations, differences or fluctuations in the supply voltage and deviations due to different manufacturing conditions. The control loop generated by the generation of the common-mode voltage compared with that of the comparison branch 27 derived reference voltage REF is reached, and the error amplifier 31 as well as the common mode amplifier 29 thus ensures that in the locked state of the phase locked loop 1 the net current flowing to the control loop filter is "zero" by design.

Claims

Charge pump circuit for a PLL circuit ( 1 ), comprising - two controllable power source branches ( 18 . 19 ), each at an associated tap ( 20 . 21 ) a supply current for supplying (lfn, lfp) a differential control loop filter ( 8th ) in the PLL circuit ( 1 ) and control inputs ( 25-28 ) from which each power source branch ( 18 . 19 ), wherein each supply current (lfn, lfp) is composed of a positive UP-current and a negative DOWN-current and the two current source branches ( 18 . 19 ) Have switching elements (P2, P3, SW6, SW7, SW9, SW10, N2, N3), as well as with respect to these switching elements (P2, P3, SW6, SW7, SW9, SW10, N2, N3) identical and mutually symmetrical structure, a comparison current source branch ( 24 ), with respect to its switching elements (P1, SW5, SW8, N1) identical and symmetrical structure to the two power source branches ( 18 . 19 ) and a tap ( 30 ) has for detecting a reference voltage (REF), - a control loop ( 29 . 30 . 31 ), which at the tap ( 30 ) of the comparative power source branch ( 24 ) picks up the reference voltage (REF) and derived from the two supply currents (lfp, lfn) at the taps ( 20 . 21 ) derives the controllable current source branches a common mode voltage (LFCM) and by controlling the two power source branches ( 18 . 19 ) regulates the common mode voltage (LFCM) to the reference voltage (REF).

Charge pump circuit according to claim 1, whose power source branches ( 18 ; 19 ) each having four transistors (P2, P3, SW6, SW7, SW9, SW10, N2, N3) whose drain / source paths are connected in series between a voltage source (vcc) and a reference potential (GND), wherein in the rows a first pair of transistors (P2, SW6; P3, SW7) is formed symmetrically with respect to a second transistor pair (SW9, N2; SW10, N3) following in the series connection, the UP current through the first pair of transistors (P2, SW6; P3 SW7) and through the second transistor pair (SW9, N2, SW10, N3) the DOWN current flows, and at a tap ( 20 ; 21 ) between the two transistor pairs of the respective current source branch ( 18 ; 19 ) generated supply current (lfn; lfp) is tapped.

A charge pump circuit according to claim 1 or 2, wherein the UP and the DOWN current respectively by driving a gate terminal of a transistor (SW6, SW9, SW7, SW10) is adjustable.

Charge pump circuit according to claim 2, in which the control of the control loop ( 29 . 30 . 31 ) acts on a first gate terminal (P2, P3) of the first transistor pair (P2, SW6, P3, SW7), the second gate terminal (SW6, SW7) of the first transistor pair (P2, SW6, P3, SW7) acts as Control terminal for setting the UP current is used, the first gate terminal (N2, N3) of the second transistor pair (SW9, N2, SW10, N3) turns on the corresponding transistor (N2) and the second Gate terminal (SW9; SW10) of the second transistor pair (SW9, N2; SW10, N3) for adjusting the DOWN current.

Charge pump circuit according to claim 2 or 4, wherein the reference voltage (REF) between the two transistor pairs (P1, SW5, SW8, N1) of the comparison branch ( 24 ) is tapped.

Charge pump circuit according to Claim 5, in which an error amplifier ( 31 ) compares the reference voltage (REF) and the common-mode voltage (LFCM) and with its output to the first gate terminal (P2, P3) of the first transistor pair (P2, SW6, P3, SW7) of both power source branches ( 18 ; 19 ) connected.

A charge pump circuit according to claim 1, wherein the Switching elements Transistors (P1, P2, P3, SW5, SW6, SW7, SW8, SW9, SW10, N1, N2, N3), which are in a sequence of common manufacturing steps were manufactured.

Charge pump circuit according to claim 7, whose transistors (P1, P2, P3, SW5, SW6, SW7, SW8, SW9, SW10, N1, N2, N3) are MOS transistors.

PLL circuit with a charge pump circuit ( 7 ) according to one of claims 1 to 8.