DD278431A1 - Method of adaptively controlling cascaded digital control loops to limit controller output signals - Google Patents
Method of adaptively controlling cascaded digital control loops to limit controller output signalsInfo
- Publication number
- DD278431A1 DD278431A1 DD278431A1 DD 278431 A1 DD278431 A1 DD 278431A1 DD 278431 A1 DD278431 A1 DD 278431A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- control
- loop
- controller
- output signals
- limitation
- Prior art date
Links
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 claims abstract description 14
- 230000003044 adaptive Effects 0.000 claims abstract description 5
- 230000001960 triggered Effects 0.000 claims description 3
- 230000004301 light adaptation Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000003111 delayed Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Abstract
Die Erfindung betrifft ein Verfahren zur adaptiven Steuerung kaskadierter digitaler Regelkreise bei Begrenzung der Regelausgangssignale. Das Verfahren dient zur Steuerung kaskadierter digitaler Regelkreise bei Begrenzung der Ausgangssignale einzelner Teilstrecken. Erfindungsgemäß setzt sich das Fehlersignal aus einem Fehler infolge Ansprechen der eigenen Begrenzung des jeweiligen Regelkreises im vorangegangenen Abtastintervall und einem generierten Begrenzungsfehler des unterlagerten Regelkreises im vorangegangenen Abtastintervall zusammen. Dieses wird jeweils einer Begrenzungsverrechnungseinheit zugeführt. Die Berechnungszeit für die Begrenzungsverrechnung des Gesamtkreises wird damit erheblich verringert und die Dynamik erhöht.{Regelkreis, kaskadiert, Begrenzung, adaptiv, digital, Fehlersignal, Begrenzungsverrechnung, Abtastintervall, Dynamik, Berechnungszeit}The invention relates to a method for the adaptive control of cascaded digital control circuits in limiting the control output signals. The method is used to control cascaded digital control circuits in limiting the output signals of individual sections. According to the invention, the error signal is composed of an error due to the response of the own limit of the respective control loop in the preceding sampling interval and a generated limiting error of the subordinate control loop in the preceding sampling interval. This is in each case supplied to a limitation calculation unit. The computation time for the absolute limit calculation of the entire circuit is thus significantly reduced and the dynamics increased {control loop, cascaded, limitation, adaptive, digital, error signal, limit calculation, sampling interval, dynamics, calculation time}.
Description
prinzipiell vom innersten Regelkreis nach außen gehend vorgenommen werden. Anschließend erfolgt in jeweils aktuellen Abtastintervall die Auslösung der Regler in ums^kehrter Reihenfolge, also vom äußersten Regelkreis ausgehend nach innen. Bei unterschiedlichen Abtastzeiten der Regelkreise ist vor dem Auslösen der Begrenzungsverrechnung des betrachteten Regelkreises der Mittelwert der Abweichung des nichtrealisierten Sollwertes des unterlagerten Regelkreises zu bilden. Sind alle Abtastze'ten gleich groß, so kann diese Mittelwertbildung entfallen.in principle be made from the innermost control loop outgoing. Subsequently, in the current sampling interval, the control is triggered in the reverse order, that is, starting from the outermost control loop, inwards. In the case of different sampling times of the control loops, the mean value of the deviation of the unrealized setpoint value of the subordinate control loop must be formed before the limitation calculation of the considered control loop is triggered. If all scanning times are the same, then this averaging can be dispensed with.
Ausführungsbeispielembodiment
Die Erfindung soll anhand eines Ausführungsbeispiels näher erläutert werden. Die Zeichnung zeigt einen Signalflußplan einer Kaskadenregelung mit drei Teilregelstrecken und verzögerter Begrenzungsrückrechnung.The invention will be explained in more detail with reference to an embodiment. The drawing shows a signal flow diagram of a cascade control with three sub-sections and delayed limiting reckoning.
Dabei könnte es sich beispielsweise um die Lageregelung eines Stromrichterantriebes mit untergeordneter Drehzahl- und Stromregelung handeln.This could be, for example, the position control of a power converter drive with subordinate speed and current control.
Die Regelstrecke besteht aus den Teilregelstrecken S1-S3. Die mit den Meßgliedern MG 1-MG3 erfaßten Istwert-Signale werden mit den vom Sollwertgeber SW bzw. von der jeweils überlagerten adaptiven Regeleinheit R 2 oder R 3 vorgegebenen Sollwert verglichen und die Differenz auf den jeweiligen Regler R1-R3 gegeben, der über seine Begrenzung E1—B3 den Sollwert für die unterlagerten Regelkreise bzw. die Stellgröße für das Stellglied SG liefert.The controlled system consists of the partial control sections S1-S3. The actual value signals detected by the measuring elements MG 1-MG3 are compared with the desired value specified by the setpoint generator SW or by the respectively superimposed adaptive control unit R 2 or R 3 and the difference is given to the respective controller R 1 -R 3 via its limit E1-B3 supplies the setpoint for the lower-level control circuits or the manipulated variable for the actuator SG.
Die adaptive Steuerung der 3 digitalen Regelkreise erfolgt bei Begrenzung der Reglerau-.gangsgrößen in der Weise, daß im jeweils aktuellen Abtastintervall T1, T7, T3 für jeden Regelkreis beginnend von der inneren Regeleinheit R1 bis zur äußeren Reglereinheit R 3 ein Fehlersignal gebildet wird. Dieses Fehlersignal setzt sich aus einem Fehler infolge Ansprechen der eigenen Begrenzung des jeweiligen Regelkreises im vorangegangenen Abtastintervall und einem generierten Begrenzungsfehler des unterlagerten Regelkreises im vorangegangenen Abtastintervall zusammen und wird der entsprechenden Begrenzungsverrechnungseinheit BV1, BV2 bzw. BV3 zugeführt. In Systemen mit unterschiedlichen Abtastzeiten der Regelkreise, bei denen vorzugsweise die Abtastzeiten der übergeordneten Regelkreise T2, T3 ein Vielfaches der Abtastzeit des inneren Regelkreises T1 betragen, ist für den generierten Begrenzungsfehler des jeweils unterlagerten Regelkreises eine Mittelwertbildung bezogen auf seine Abtastzeit durchzuführen, da die Weiterverarbeitung dieses Fehlersignals nur zu den größeren Abtastzeiten des jeweils übergeordneten Regelkreises erfolgt. Es bleiben i.a. der Fehlereingang der inneren Reglereinheit R1 sowie der Fehle>ausgang der äußeren Reglereinheit R 3 unbenutzt. Im aktuellen Abtastintervall wird also durch die Begrenzungsverrechnung BV1, Mittelwertbildner M (T1), Begrenzungsvenechnung BV2, Mittelwertbildner M (T2), Begrenzungsverrechnung BV3 und ggf. Mittelwertbildner M (T3) ein korrigierter Sollwert für jeden Regelkreis errr,' telt, wobei ein Steuerwerk die Abarbeitung in dieser Reihenfolge zu gewährleisten hat.The adaptive control of the three digital control loops takes place with limitation of the controller output variables in such a way that an error signal is formed in the current sampling interval T 1 , T 7 , T 3 starting from the inner control unit R 1 to the outer control unit R 3 for each control loop becomes. This error signal is composed of an error due to response of the own limit of the respective control loop in the previous sampling interval and a generated limiting error of the subordinate control circuit in the previous sampling interval and is the corresponding Begrenzungsverrechnungseinheit BV1, BV2 or BV3 fed. In systems with different sampling times of the control loops, in which preferably the sampling times of the higher-level control circuits T2, T3 amount to a multiple of the sampling time of the inner loop T1, averaging relative to its sampling time is performed for the generated limiting error of each subordinate control loop, since the further processing of this Error signal only takes place at the larger sampling times of each higher-level control loop. In general, the error input of the inner control unit R1 and the error output of the outer control unit R3 remain unused. In the current sampling interval, therefore, a corrected setpoint value for each control loop is obtained by the limitation calculation BV1, mean value generator M (T 1 ), limit calculation BV2, mean value generator M (T 2 ), limitation calculation BV3 and possibly mean value generator M (T 3 ) a control unit has to ensure the processing in this order.
Danach erfolgt im gleichen Abtastintervall die Regelung in der umgekehrten Reihenfolge über Regler R 3, Begrenzungsglied B 3, Regler R2, Begrenzungsglied B2, Rsi.ler R1, Begrenzungsglied B1. Dabei erfolgen Begrenzungsvenechnung und Abarbeitung des Regelalgorithmus für jeden Reg jli.reis nur einmal pro Abtastzeit des Regelkeises.Thereafter, in the same sampling interval, the control in the reverse order on controller R 3, limiting element B 3, controller R2, limiting element B2, Rsi.ler R1, limiting element B1. In this case, the limitation algorithm and the processing of the control algorithm are carried out for each control loop only once per sampling time of the control cone.
Die Vorteile des erfindungsgemäßen Verfahrens sind eine Reduzierung des Berechnungsaufwandes für die digitalen Regler und eine damit verbundene Minimierung der Rechnerbelastung bei'mikroprozessorgesteuerten Systemen. Das ermöglicht kleinere Abtastzeiten und ein gutes weitgehend überschwingfreies dynamisches Verhalten des Systems. Die freiwerdende Rechnerkapazität kann für andere Aufgaben wie z. B. Steuerung u. Kommunikation verwendet werden. Damit werden u. a. die Voraussetzungen geschaffen, um beispielsweise alle antriebsbezogenen Steuer- und Regelaufgaben digitalen Stromrichterantriebs mit dem geringen Schaltungsaufwand von nur einem Mikrorechner zu realisieren.The advantages of the method according to the invention are a reduction of the calculation effort for the digital controllers and a concomitant minimization of the computer load in microprocessor-controlled systems. This allows for smaller sampling times and good, largely overshoot-free, dynamic behavior of the system. The released computer capacity can be used for other tasks such. B. Control u. Communication to be used. This will u. a. created the conditions to realize, for example, all drive-related control and regulation tasks digital converter drive with the low circuit complexity of only a microcomputer.
Claims (2)
Erfindungsgemäß wird die Aufgabe durch folgendes Verfahren gelöst:The invention has for its object to find a control method for cascaded digital controls, which works with limitation of the output signals of the partial control sections with a minimum amount of computation and consistently good dynamic behavior throughout the operating range guaranteed.
According to the invention the object is achieved by the following method:
Family
ID=
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009021823A1 (en) * | 2009-05-18 | 2010-12-09 | Bombardier Transportation Gmbh | Overcurrent limiting in the control of converter-fed three-phase machines |
US10317851B2 (en) | 2016-04-22 | 2019-06-11 | Fanuc Corporation | Numerical control device and cause analyzing method |
DE102018212991A1 (en) * | 2018-08-03 | 2020-02-06 | Robert Bosch Gmbh | Method of operating a brushless DC motor |
DE102007049447B4 (en) | 2007-10-16 | 2023-11-30 | Elau Gmbh | Limit-sensitive electronic cam disk |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007049447B4 (en) | 2007-10-16 | 2023-11-30 | Elau Gmbh | Limit-sensitive electronic cam disk |
DE102009021823A1 (en) * | 2009-05-18 | 2010-12-09 | Bombardier Transportation Gmbh | Overcurrent limiting in the control of converter-fed three-phase machines |
US10317851B2 (en) | 2016-04-22 | 2019-06-11 | Fanuc Corporation | Numerical control device and cause analyzing method |
DE102018212991A1 (en) * | 2018-08-03 | 2020-02-06 | Robert Bosch Gmbh | Method of operating a brushless DC motor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3836812C2 (en) | ||
DE112014004589T5 (en) | Power system | |
AT398506B (en) | SIGNAL PROCESSING CIRCUIT | |
DE2530380A1 (en) | VOICE SYNTHETIZER SYSTEM | |
WO1995001589A1 (en) | Control device, especially for a non-linear process varying in time | |
DE3718937A1 (en) | BIPOLAR A / D CONVERTER WITH AUTOMATIC OFFSET COMPENSATION | |
EP0579025B1 (en) | Digital-analog converter with weighted capacitive network | |
DE1763236A1 (en) | Phase discriminator | |
DE2129383A1 (en) | Pulse code modulator with buckling curve amplitude converter | |
EP0563719B1 (en) | Digital modulating method | |
DD278431A1 (en) | Method of adaptively controlling cascaded digital control loops to limit controller output signals | |
EP2100196A1 (en) | Method for the adaptation of the control parameters of a drive controller to changed operating conditions | |
DD278431B5 (en) | Method for the adaptive control of cascaded digital control circuits with limitation of the controller output signals | |
EP0162314A1 (en) | Analogous-digital converter | |
DE10223771A1 (en) | Switching voltage converter supplying e.g. motherboard makes direct use of digital adjustment signal to set and regulate output voltage | |
DE2828484A1 (en) | CONTROL SYSTEM FOR DERIVING AN OUTPUT SIGNAL | |
DE10341865B4 (en) | Improved switch with smooth transition | |
DE2343092C3 (en) | Programmable function generator | |
EP0786709A1 (en) | Circuit arrangement for a controller with yielding feedback | |
EP0700536B1 (en) | Regulating device | |
DE2242935B2 (en) | DIGITAL-ANALOG SIGNAL CONVERTER CIRCUIT | |
DE3312154A1 (en) | SPEED CONTROL CIRCUIT WITH AUTOMATIC COMPENSATION OF THE PITCHING ERROR OF A PULSE SENSOR | |
DE2030739A1 (en) | Arrangement for the digital control of a controlled system | |
DE4106431C1 (en) | ||
DE3203910A1 (en) | CHARACTERISTIC CONTROL DEVICE FOR A DIGITAL EQUALIZER |