CN111613257A - 一种多相位时钟信号的门控电路、方法及电子设备 - Google Patents

Abstract

本发明公开了一种多相位时钟信号的门控电路、方法及电子设备，所述门控电路包括：锁存控制电路，用于根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；时钟输出电路，用于根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。本发明能够实现多相位时钟信号的门控，避免其一直高频翻转，致使利用四相位分频时钟工作的相关电路在每一个时钟的跳变沿都产生翻转，从而引起不必要的功耗损失。

Description

一种多相位时钟信号的门控电路、方法及电子设备

技术领域

本发明涉及数字电路的技术领域，尤其涉及一种多相位时钟信号的门控电路、方法及电子设备。

背景技术

随着DRAM(动态随机存取存储器，Dynamic Random Access Memory)不断的更新换代，其数据频率越来越高，比如DDR4，LPDDR4，GDDR6等最新的DRAM，其数据的频率最高可达16Gbps。

在高频DRAM内部，为了提高时钟传输的质量，大多对时钟进行分频，再进行时钟树传输。而要实现高频的数据宽度，就需要多个不同相位的分频时钟。四相位的分频时钟(频率相同、相位相差90度的时钟信号)是目前大多数的高频DRAM所采用的时钟系统，比如，4GHz的四相位的分频时钟即可实现16Gbps的数据传输频率。除此之外，四相位分频时钟系统提供的四相位分频时钟在很多场合都会被利用。

然而，申请人发现，四相位分频时钟系统提供的四相位分频时钟直接输出至利用四相位分频时钟工作的相关电路时，例如：高频DRAM，四相位分频时钟一直高频翻转，致使该相关电路在每一个时钟的跳变沿都产生翻转，从而引起不必要的功耗损失。

发明内容

本申请实施例通过提供一种多相位时钟信号的门控电路、方法及电子设备，解决了现有技术中四相位分频时钟一直高频翻转，致使利用四相位分频时钟工作的相关电路在每一个时钟的跳变沿都产生翻转，从而引起不必要的功耗损失的技术问题。

第一方面，本申请通过本申请的一实施例提供如下技术方案：

一种多相位时钟信号的门控电路，包括：锁存控制电路，用于根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；时钟输出电路，用于根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

在一个实施例中，所述多相位时钟信号为四相位时钟信号，所述四相位时钟信号依次包括第一时钟信号、第二时钟信号、第三时钟信号及第四时钟信号，且相邻时钟信号之间的相位差为90°，所述门控时钟的开关信号至少包括第一开关信号和/或第二开关信号，所述锁存控制电路至少包括一个锁存模块或者两个锁存模块；第一个锁存模块用于在第一锁存控制信号的控制下对所述第一开关信号进行锁存处理，生成第一门控使能信号，并在第二锁存控制信号的控制下对所述第一门控使能信号进行锁存处理，生成第二门控使能信号，所述第一锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第二锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；第二个锁存模块用于在第三锁存控制信号的控制下对所述第二开关信号进行锁存处理，生成第三门控使能信号，并在第四锁存控制信号的控制下对所述第三门控使能信号进行锁存处理，生成第四门控使能信号，所述第三锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第四锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；所述第一锁存控制信号的触发电平滞后于或超前于所述第三锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一；所述第二锁存控制信号的触发电平滞后于或超前于所述第四锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一。

在一个实施例中，所述第二锁存控制信号的触发电平滞后于所述第一锁存控制信号的触发电平，滞后时间为所述第一时钟信号的周期的四分之一；所述第四锁存控制信号的触发电平滞后于所述第三锁存控制信号的触发电平，滞后时间为所述第一时钟信号的周期的四分之一。

在一个实施例中，所述锁存模块包括两级锁存器，所述两级锁存器级联；所述第一个锁存模块中的第一级锁存器用于在所述第一锁存控制信号的控制下对所述第一开关信号进行锁存处理，生成所述第一门控使能信号；所述第一个锁存模块中的第二级锁存器用于在所述第二锁存控制信号的控制下对所述第一门控使能信号进行锁存处理，生成所述第二门控使能信号；所述第二个锁存模块中的第一级锁存器用于在所述第三锁存控制信号的控制下对所述第二开关信号进行锁存处理，生成所述第三门控使能信号；所述第二个锁存模块中的第二级锁存器用于在所述第四锁存控制信号的控制下对所述第三门控使能信号进行锁存处理，生成所述第四门控使能信号。

在一个实施例中，所述锁存器包括第一个三态非门、第二个三态非门以及第一反相器；所述第一个三态非门的输入端作为所述锁存器的输入端，所述第一个三态非门的输出端连接所述第二个三态非门的输出端和所述第一反相器的输入端，所述第一反相器的输出端连接所述第二个三态非门的输入端并作为所述锁存器的输出端；所述第一个三态非门的低电平使能端作为所述锁存器的第一使能端，所述第一个三态非门的高电平使能端作为所述锁存器的第二使能端，所述第二个三态非门的低电平使能端作为所述锁存器的第三使能端，所述第二个三态非门的高电平使能端作为所述锁存器的第四使能端。

在一个实施例中，所述第一个锁存模块中的第一级锁存器的输入端用于接收所述第一开关信号，所述第一个锁存模块中的第一级锁存器的输出端用于输出所述第一门控使能信号，所述第一个锁存模块中的第一级锁存器的第一使能端和所述第一个锁存模块中的第一级锁存器的第四使能端用于接收所述第一时钟信号，所述第一个锁存模块中的第一级锁存器的第二使能端和所述第一个锁存模块中的第一级锁存器的第三使能端用于接收所述第三时钟信号；所述第一个锁存模块中的第二级锁存器的输入端用于接收所述第一门控使能信号，所述第一个锁存模块中的第二级锁存器的输出端用于输出所述第二门控使能信号，所述第一个锁存模块中的第二级锁存器的第一使能端和所述第一个锁存模块中的第二级锁存器的第四使能端用于接收所述第二时钟信号，所述第一个锁存模块中的第二级锁存器的第二使能端和所述第一个锁存模块中的第二级锁存器的第三使能端用于接收所述第四时钟信号；所述第二个锁存模块中的第一级锁存器的输入端用于接收所述第二开关信号，所述第二个锁存模块中的第一级锁存器的输出端用于输出所述第三门控使能信号，所述第二个锁存模块中的第一级锁存器的第一使能端和所述第二个锁存模块中的第一级锁存器的第四使能端用于接收所述第三时钟信号，所述第二个锁存模块中的第一级锁存器的第二使能端和所述第二个锁存模块中的第一级锁存器的第三使能端用于接收所述第一时钟信号；所述第二个锁存模块中的第二级锁存器的输入端用于接收所述第三门控使能信号，所述第二个锁存模块中的第二级锁存器的输出端用于输出所述第四门控使能信号，所述第二个锁存模块中的第二级锁存器的第一使能端和所述第二个锁存模块中的第二级锁存器的第四使能端用于接收所述第四时钟信号，所述第二个锁存模块中的第二级锁存器的第二使能端和所述第二个锁存模块中的第二级锁存器的第三使能端用于接收所述第二时钟信号。

在一个实施例中，所述锁存控制电路包括所述第一个锁存模块，所述时钟输出电路包括两个时钟门控模块；第一个时钟门控模块用于在所述第一门控使能信号的控制下，对所述第一时钟信号进行门控处理以输出第一时钟门控信号，对所述第三时钟信号进行门控处理以输出第三时钟门控信号；第二个时钟门控模块用于在所述第二门控使能信号的控制下，对所述第二时钟信号进行门控处理以输出第二时钟门控信号，对所述第四时钟信号进行门控处理以输出第四时钟门控信号；所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

在一个实施例中，所述第一锁存控制信号的触发电平发生在所述第一时钟信号的低电平和/或所述第三时钟信号的高电平；所述第二锁存控制信号的触发电平发生在所述第二时钟信号的低电平和/或所述第四时钟信号的高电平；所述第一个时钟门控模块用于在所述第一门控使能信号为高时，对所述第一时钟信号进行复制，以使所述第一时钟门控信号开始翻转，在所述第一门控使能信号为低时，输出低电平，以使所述第一时钟门控信号停止翻转；所述第一个时钟门控模块还用于在所述第一门控使能信号为高时，对所述第三时钟信号进行复制，以使所述第三时钟门控信号开始翻转，在所述第一门控使能信号为低时，输出高电平，以使所述第三时钟门控信号停止翻转；所述第二个时钟门控模块用于在所述第二门控使能信号为高时，对所述第二时钟信号进行复制，以使所述第二时钟门控信号开始翻转，在所述第二门控使能信号为低时，输出低电平，以使所述第二时钟门控信号停止翻转；所述第二个时钟门控模块还用于在所述第二门控使能信号为高时，对所述第四时钟信号进行复制，以使所述第四时钟门控信号开始翻转，在所述第二门控使能信号为低时，输出高电平，以使所述第四时钟门控信号停止翻转。

在一个实施例中，所述时钟门控模块包括第一与非门、第二与非门、第三与非门以及第四与非门；所述第一与非门的第一输入端作为所述时钟门控模块的第一信号输入端，所述第一与非门的第二输入端作为所述时钟门控模块的第一门控使能端，所述第一与非门的输出端连接所述第二与非门的第一输入端，所述第二与非门的第二输入端用于接收高电平，所述第二与非门的输出端作为所述时钟门控模块的第一信号输出端；所述第三与非门的第一输入端用于接收高电平，所述第三与非门的第二输入端作为所述时钟门控模块的第二信号输入端，所述第三与非门的输出端连接所述第四与非门的第二输入端，所述第四与非门的第一输入端作为所述时钟门控模块的第二门控使能端，所述第四与非门的输出端作为所述时钟门控模块的第二信号输出端。

在一个实施例中，所述第一个时钟门控模块的第一信号输入端用于接收所述第一时钟信号，所述第一个时钟门控模块的第二信号输入端用于接收所述第三时钟信号，所述第一个时钟门控模块的第一门控使能端及第二门控使能端用于接收所述第一门控使能信号，所述第一个时钟门控模块的第一信号输出端用于输出所述第一时钟门控信号，所述第一个时钟门控模块的第二信号输出端用于输出所述第三时钟门控信号；所述第二个时钟门控模块的第一信号输入端用于接收所述第二时钟信号，所述第二个时钟门控模块的第二信号输入端用于接收所述第四时钟信号，所述第二个时钟门控模块的第一门控使能端及第二门控使能端用于接收所述第二门控使能信号，所述第二个时钟门控模块的第一信号输出端用于输出所述第二时钟门控信号，所述第二个时钟门控模块的第二信号输出端用于输出所述第四时钟门控信号。

在一个实施例中，所述锁存控制电路包括所述第二个锁存模块，所述时钟输出电路包括两个时钟门控模块；第一个时钟门控模块用于在所述第三门控使能信号的控制下，对所述第三时钟信号进行门控处理以输出第一时钟门控信号，对所述第一时钟信号进行门控处理以输出第三时钟门控信号；第二个时钟门控模块用于在所述第四门控使能信号的控制下，对所述第四时钟信号进行门控处理以输出第二时钟门控信号，对所述第二时钟信号进行门控处理以输出第四时钟门控信号；所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

在一个实施例中，所述第三锁存控制信号的触发电平发生在所述第一时钟信号的高电平和/或所述第三时钟信号的低电平；所述第四锁存控制信号的触发电平发生在所述第二时钟信号的高电平和/或所述第四时钟信号的低电平；所述第一个时钟门控模块用于在所述第三门控使能信号为高时，对所述第三时钟信号进行复制，以使所述第一时钟门控信号开始翻转，在所述第三门控使能信号为低时，输出低电平，以使所述第一时钟门控信号停止翻转；所述第一个时钟门控模块还用于在所述第三门控使能信号为高时，对所述第一时钟信号进行复制，以使所述第三时钟门控信号开始翻转，在所述第三门控使能信号为低时，输出高电平，以使所述第三时钟门控信号停止翻转；所述第二个时钟门控模块用于在所述第四门控使能信号为高时，对所述第四时钟信号进行复制，以使所述第二时钟门控信号开始翻转，在所述第四门控使能信号为低时，输出低电平，以使所述第二时钟门控信号停止翻转；所述第二个时钟门控模块还用于在所述第四门控使能信号为高时，对所述第二时钟信号进行复制，以使所述第四时钟门控信号开始翻转，在所述第四门控使能信号为低时，输出高电平，以使所述第四时钟门控信号停止翻转。

在一个实施例中，所述时钟门控模块包括第一与非门、第二与非门、第三与非门以及第四与非门；所述第一与非门的第一输入端作为所述时钟门控模块的第一信号输入端，所述第一与非门的第二输入端作为所述时钟门控模块的第一门控使能端，所述第一与非门的输出端连接所述第二与非门的第一输入端，所述第二与非门的第二输入端用于接收高电平，所述第二与非门的输出端作为所述时钟门控模块的第一信号输出端；所述第三与非门的第一输入端用于接收高电平，所述第三与非门的第二输入端作为所述时钟门控模块的第二信号输入端，所述第三与非门的输出端连接所述第四与非门的第二输入端，所述第四与非门的第一输入端作为所述时钟门控模块的第二门控使能端，所述第四与非门的输出端作为所述时钟门控模块的第二信号输出端。

在一个实施例中，所述第一个时钟门控模块的第一信号输入端用于接收所述第三时钟信号，所述第一个时钟门控模块的第二信号输入端用于接收所述第一时钟信号，所述第一个时钟门控模块的第一门控使能端及第二门控使能端用于接收所述第三门控使能信号，所述第一个时钟门控模块的第一信号输出端用于输出所述第一时钟门控信号，所述第一个时钟门控模块的第二信号输出端用于输出所述第三时钟门控信号；所述第二个时钟门控模块的第一信号输入端用于接收所述第四时钟信号，所述第二个时钟门控模块的第二信号输入端用于接收所述第二时钟信号，所述第二个时钟门控模块的第一门控使能端及第二门控使能端用于接收所述第四门控使能信号，所述第二个时钟门控模块的第一信号输出端用于输出所述第二时钟门控信号，所述第二个时钟门控模块的第二信号输出端用于输出所述第四时钟门控信号。

在一个实施例中，所述锁存控制电路包括所述第一个锁存模块和所述第二个锁存模块，所述时钟输出电路包括两个第一时钟门控模块和两个第二时钟门控模块；第一个第一时钟门控模块用于在所述第一门控使能信号的控制下对所述第一时钟信号进行门控处理以输出第一时钟门控信号，或在所述第三门控使能信号的控制下对所述第三时钟信号进行门控处理，以输出所述第一时钟门控信号；第二个第一时钟门控模块用于在所述第二门控使能信号的控制下对所述第二时钟信号进行门控处理，以输出第二时钟门控信号，或在所述第四门控使能信号的控制下对所述第四时钟信号进行门控处理，以输出所述第二时钟门控信号；第一个第二时钟门控模块用于在所述第一门控使能信号的控制下对所述第三时钟信号进行门控处理，以输出第三时钟门控信号，或在所述第三门控使能信号的控制下对所述第一时钟信号进行门控处理，以输出所述第三时钟门控信号；第二个第二时钟门控模块用于在所述第二门控使能信号的控制下对所述第四时钟信号进行门控处理，以输出第四时钟门控信号，或在所述第四门控使能信号的控制下对所述第二时钟信号进行门控处理，以输出所述第四时钟门控信号；所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

在一个实施例中，所述第一锁存控制信号的触发电平发生在所述第一时钟信号的低电平和/或所述第三时钟信号的高电平；所述第二锁存控制信号的触发电平发生在所述第二时钟信号的低电平和/或所述第四时钟信号的高电平；所述第三锁存控制信号的触发电平发生在所述第一时钟信号的高电平和/或所述第三时钟信号的低电平；所述第四锁存控制信号的触发电平发生在所述第二时钟信号的高电平和/或所述第四时钟信号的低电平；所述第一个第一时钟门控模块用于在所述第一门控使能信号为高时，对所述第一时钟信号进行复制，以使所述第一时钟门控信号开始翻转，在所述第一门控使能信号为低时，输出低电平，以使所述第一时钟门控信号停止翻转；还用于在所述第三门控使能信号为高时，对所述第三时钟信号进行复制，以使所述第一时钟门控信号开始翻转，在所述第三门控使能信号为低时，输出高电平，以使所述第一时钟门控信号停止翻转；所述第二个第一时钟门控模块用于在所述第二门控使能信号为高时，对所述第二时钟信号进行复制，以使所述第二时钟门控信号开始翻转，在所述第二门控使能信号为低时，输出低电平，以使所述第二时钟门控信号停止翻转；还用于在所述第四门控使能信号为高时，对所述第四时钟信号进行复制，以使所述第二时钟门控信号开始翻转，在所述第四门控使能信号为低时，输出高电平，以使所述第二时钟门控信号停止翻转；所述第一个第二时钟门控模块用于在所述第一门控使能信号为高时，对所述第三时钟信号进行复制，以使所述第三时钟门控信号开始翻转，在所述第一门控使能信号为低时，输出低电平，以使所述第三时钟门控信号停止翻转；还用于在所述第三门控使能信号为高时，对所述第一时钟信号进行复制，以使所述第三时钟门控信号开始翻转，在所述第三门控使能信号为低时，输出高电平，以使所述第三时钟门控信号停止翻转；所述第二个第二时钟门控模块用于在所述第二门控使能信号为高时，对所述第四时钟信号进行复制，以开始输出所述第二时钟门控信号，在所述第二门控使能信号为低时，输出低电平，以使所述第二时钟门控信号停止翻转；还用于在所述第四门控使能信号为高时，对所述第二时钟信号进行复制，以使所述第四时钟门控信号开始翻转，在所述第四门控使能信号为低时，输出高电平，以使所述第四时钟门控信号停止翻转。

在一个实施例中，所述第一时钟门控模块包括第一与非门、第二与非门、第三与非门、第四与非门、第二反相器，所述第一与非门的第一输入端作为所述第一时钟门控模块的第一信号输入端，所述第一与非门的第二输入端作为所述第一时钟门控模块的第一门控使能端，所述第二与非门的第一输入端作为所述第一时钟门控模块的第二信号输入端，所述第二与非门的第二输入端作为所述第一时钟门控模块的第二门控使能端，所述第一与非门的输出端连接所述第三与非门的第一输入端，所述第二与非门的输出端连接所述第三与非门的第二输入端，所述第三与非门的输出端连接所述第四与非门的第一输入端，所述第四与非门的第二输入端用于接收高电平，所述第四与非门的输出端连接所述第二反相器的输入端连接，所述第二反相器的输出端作为所述第一时钟门控模块的信号输出端。

在一个实施例中，所述第一个第一时钟门控模块的第一信号输入端用于接收所述第一时钟信号，所述第一个第一时钟门控模块的第二信号输入端用于接收所述第三时钟信号，所述第一个第一时钟门控模块的第一门控使能端用于接收所述第一门控使能信号，所述第一个第一时钟门控模块的第二门控使能端用于接收所述第三门控使能信号，所述第一个第一时钟门控模块的信号输出端用于输出所述第一时钟门控信号；所述第二个第一时钟门控模块的第一信号输入端用于接收所述第二时钟信号，所述第二个第一时钟门控模块的第二信号输入端用于接收所述第四时钟信号，所述第二个第一时钟门控模块的第一门控使能端用于接收所述第二门控使能信号，所述第二个第一时钟门控模块的第二门控使能端用于接收所述第四门控使能信号，所述第二个第一时钟门控模块的信号输出端用于输出所述第二时钟门控信号。

在一个实施例中，所述第二时钟门控模块包括第五与非门、第六与非门、第七与非门、第八与非门、第九与非门、第三反相器，所述第五与非门的第一输入端作为所述第二时钟门控模块的第一信号输入端，所述第五与非门的第二输入端用于接收高电平，所述第五与非门的输出端连接所述第六与非门的第一输入端，所述第六与非门的第二输入端作为所述第二时钟门控模块的第一门控使能端，所述第七与非门的第一输入端作为所述第二时钟门控模块的第二信号输入端，所述第七与非门的第二输入端用于接收高电平，所述第七与非门的输出端连接所述第八与非门的第一输入端，所述第八与非门的第二输入端作为所述第二时钟门控模块的第二门控使能端，所述第六与非门的输出端连接所述第九与非门的第一输入端，所述第八与非门的输出端连接所述第九与非门的第二输入端，所述第九与非门的输出端连接所述第三反相器的输入端，所述第三反相器的输出端作为所述第二时钟门控模块的信号输出端。

在一个实施例中，所述第一个第二时钟门控模块的第一信号输入端用于接收所述第三时钟信号，所述第一个第二时钟门控模块的第二信号输入端用于接收所述第一时钟信号，所述第一个第二时钟门控模块的第一门控使能端用于接收所述第一门控使能信号，所述第一个第二时钟门控模块的第二门控使能端用于接收所述第三门控使能信号，所述第一个第二时钟门控模块的信号输出端用于输出所述第三时钟门控信号；所述第二个第二时钟门控模块的第一信号输入端用于接收所述第四时钟信号，所述第二个第二时钟门控模块的第二信号输入端用于接收所述第二时钟信号，所述第二个第二时钟门控模块的第一门控使能端用于接收所述第二门控使能信号，所述第二个第二时钟门控模块的第二门控使能端用于接收所述第四门控使能信号，所述第二个第二时钟门控模块的信号输出端用于输出所述第四时钟门控信号。

第二方面，本申请通过本申请的一实施例提供如下技术方案：

一种电子设备，包括：控制器；存储器；以及设置在所述控制器和所述存储器之间的多相位时钟信号的门控电路，其中，所述控制器通过所述多相位时钟信号的门控电路对所述存储器进行操作；所述多相位时钟信号的门控电路，包括：锁存控制电路，用于根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；时钟输出电路，用于根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

在一个实施例中，所述多相位时钟信号为四相位时钟信号，所述四相位时钟信号依次包括第一时钟信号、第二时钟信号、第三时钟信号及第四时钟信号，且相邻时钟信号之间的相位差为90°，所述门控时钟的开关信号至少包括第一开关信号和/或第二开关信号，所述锁存控制电路至少包括一个锁存模块或者两个锁存模块；第一个锁存模块用于在第一锁存控制信号的控制下对所述第一开关信号进行锁存处理，生成第一门控使能信号，并在第二锁存控制信号的控制下对所述第一门控使能信号进行锁存处理，生成第二门控使能信号，所述第一锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第二锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；第二个锁存模块用于在第三锁存控制信号的控制下对所述第二开关信号进行锁存处理，生成第三门控使能信号，并在第四锁存控制信号的控制下对所述第三门控使能信号进行锁存处理，生成第四门控使能信号，所述第三锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第四锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；所述第一锁存控制信号的触发电平滞后于或超前于所述第三锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一；所述第二锁存控制信号的触发电平滞后于或超前于所述第四锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一。

第三方面，本申请通过本申请的一实施例提供如下技术方案：

一种多相位时钟信号的门控方法，包括：根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；

根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

在一个实施例中，所述多相位时钟信号为四相位时钟信号，所述四相位时钟信号依次包括第一时钟信号、第二时钟信号、第三时钟信号及第四时钟信号，且相邻时钟信号之间的相位差为90°，所述门控时钟的开关信号至少包括第一开关信号和/或第二开关信号；所述门控方法，包括：在第一锁存控制信号的控制下对所述第一开关信号进行锁存处理，生成第一门控使能信号，并在第二锁存控制信号的控制下对所述第一门控使能信号进行锁存处理，生成第二门控使能信号，所述第一锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第二锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；或在第三锁存控制信号的控制下对所述第二开关信号进行锁存处理，生成第三门控使能信号，并在第四锁存控制信号的控制下对所述第三门控使能信号进行锁存处理，生成第四门控使能信号，所述第三锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第四锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；所述第一锁存控制信号的触发电平滞后于或超前于所述第三锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一；所述第二锁存控制信号的触发电平滞后于或超前于所述第四锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

在本申请提供的实施例中，锁存控制电路通过多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号，时钟输出电路通过接收锁存控制电路产生的至少一个的门控使能信号，对多相位时钟信号进行门控，以输出多相位时钟门控信号，当门控时钟的开关信号由低变为高时，门控使能信号在锁存控制电路的锁存控制信号(即多相位时钟信号中的至少一个时钟信号)的触发电平由低变为高，此时，相当于时钟输出电路的开关闭合，多相位时钟门控信号开始输出；当门控时钟的开关信号由高变为低时，门控使能信号在锁存控制电路的锁存控制信号(即多相位时钟信号中的至少一个时钟信号)的触发电平由高变为低，此时，相当于时钟输出电路的开关断开，多相位时钟门控信号停止输出，进而实现多相位时钟信号的门控，避免其一直高频翻转，致使利用多相位分频时钟工作的相关电路在每一个时钟的跳变沿都产生翻转，从而引起不必要的功耗损失。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种多相位时钟信号的门控电路的结构示意图；

图2为本申请实施例提供的是门控使能信号与门控时钟的开关信号的关系图；

图3为本申请实施例提供的门控使能信号与门控时钟的开关信号分别对多相位时钟门控信号的效果对照图；

图4为本申请实施例提供的一种多相位时钟信号的门控电路的结构示意图；

图5为第二门控使能信号分别以第一门控使能信号和第一开关信号为基准形成时，输出的多相位时钟门控信号的时序对照图；

图6为第二锁存控制信号的触发电平与第一锁存信号的触发电平的关系不同时，输出的多相位时钟门控信号的第一跳变沿的对照图；

图7为图4的电子器件连接图；

图8为图7输出的多相位时钟门控信号的时序图；

图9为第一开关信号在不同的位置关断时图7产生的多相位时钟门控信号在开启和关断前后的效果示意图；

图10为本申请实施例提供的另一种多相位时钟信号的门控电路的结构示意图；

图11为图10的电子器件连接图；

图12为图11输出的多相位时钟门控信号的时序图；

图13为本申请实施例提供的另一种多相位时钟信号的门控电路的结构示意图；

图14为图13的电子器件连接图；

图15为图14输出的多相位时钟门控信号的时序图；

图16为本申请实施例提供的一种电子设备的结构示意图；

图17为本申请实施例提供的一种多相位时钟信号的门控方法的流程图。

具体实施方式

本申请实施例通过提供一种多相位时钟信号的门控电路、方法及电子设备，解决了现有技术中四相位分频时钟一直高频翻转，致使利用多相位分频时钟工作的相关电路在每一个时钟的跳变沿都产生翻转，从而引起不必要的功耗损失的技术问题。

本申请实施例的技术方案为解决上述技术问题，总体思路如下：

一种多相位时钟信号的门控电路，包括：锁存控制电路，用于根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；时钟输出电路，用于根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

在本申请提供的实施例中，锁存控制电路通过多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号，时钟输出电路通过接收锁存控制电路产生的至少一个的门控使能信号，对多相位时钟信号进行门控，以输出多相位时钟门控信号，当门控时钟的开关信号由低变为高时，门控使能信号在锁存控制电路的锁存控制信号(即多相位时钟信号中的至少一个时钟信号)的触发电平由低变为高，此时，相当于时钟输出电路的开关闭合，多相位时钟门控信号开始输出；当门控时钟的开关信号由高变为低时，门控使能信号在锁存控制电路的锁存控制信号(即多相位时钟信号中的至少一个时钟信号)的触发电平由高变为低，此时，相当于时钟输出电路的开关断开，多相位时钟门控信号停止输出，进而实现多相位时钟信号的门控，避免其一直高频翻转，致使利用多相位分频时钟工作的相关电路在每一个时钟的跳变沿都产生翻转，从而引起不必要的功耗损失。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

实施例一

如图1所示，本实施例提供一种多相位时钟信号的门控电路，包括：

锁存控制电路1，用于根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号EN进行锁存处理，生成至少一个门控使能信号en；

时钟输出电路2，用于根据所述至少一个门控使能信号en对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

本多相位时钟信号的门控电路设置在时钟发生器(用于产生多相位时钟信号的装置)与需要利用时钟发生器产生的时钟信号进行工作的相关电路之间，实际应用中，时钟发生器产生的时钟信号通常被集成在同一IC芯片的多个电路模块所使用，进而形成时钟树，而时钟发生器通常设置在时钟树的起点。

该多相位时钟信号的门控电路适用于二相位时钟信号、四相位时钟信号、八相位时钟信号，按照二的倍数以此类推……，并且，针对多相位时钟信号中的每一组具有差分关系的时钟信号生成一个门控使能信号en，并利用该门控使能信号对该组具有差分关系的时钟信号同时进行门控处理，例如：

当该门控电路用于二相位时钟信号的门控时，锁存控制电路1产生一个门控使能信号en，时钟输出电路2根据该门控使能信号en对具有差分关系的二相位时钟信号同时进行门控处理，以输出二相位时钟门控信号。

当该门控电路用于四相位时钟信号的门控时，锁存控制电路1产生两个门控使能信号en，时钟输出电路2利用其中一个门控使能信号en对四相位时钟信号中其中一组具有差分关系的时钟信号同时进行门控处理，利用另一个门控使能信号en对四相位时钟信号中另一组具有差分关系的时钟信号同时进行门控处理，以输出四相位时钟门控信号。

以下各实施例中，以四相位时钟信号的门控电路为例进行说明。

本实施例中，门控时钟的开关信号EN是外部用于控制门控电路“开”和“关”的信号，当门控时钟的开关信号EN为“高”时，表示控制门控电路为“开”的状态，当门控时钟的开关信号EN为“低”时，表示控制门控电路为“关”的状态。

门控使能信号en是锁存控制电路1在锁存控制信号的控制下对门控时钟的开关信号EN进行锁存处理后得到的信号，该信号为门控电路内部实际用于控制门控电路的“开”和“关”的信号。

这里对上述提到的锁存处理的过程进行详述，具体包括如下两个过程：

(1)“存”过程：当锁存控制信号的触发电平到来时，锁存控制电路1处于“通”状态，对门控时钟的开关信号EN进行“存”处理，锁存控制电路1输出的门控使能信号en与门控时钟的开关信号EN一致；

(2)“锁”过程：当锁存控制信号的触发电平未到来时，锁存控制电路1处于“锁”状态，对门控时钟的开关信号EN进行“锁”处理，锁存控制电路1的输出端输出的门控使能信号en维持在上一触发电平时输出的电平状态，直至下一个触发电平到来时，将门控时钟的开关信号EN的状态存入。

这里需要说明的是，对于锁存控制电路1来说，锁存控制信号的触发电平只有“高电平”或“低电平”两种状态，而锁存控制信号的触发电平由锁存控制信号——多相位时钟信号中的至少一个时钟信号提供，由于多相位时钟信号是不停在翻转的，因此，锁存控制信号的触发电平是间歇式出现的，对应的，门控使能信号en跟随门控时钟的开关信号EN跳转的时机也会是间歇式的。

如图2所示，图2示意了多相位时钟信号，包括第一时钟信号CK_00、第二时钟信号CK_90、第三时钟信号CK_180、第四时钟信号CK_270，相邻的时钟信号之间的相位差为90°，且第一时钟信号CK_00和第三时钟信号CK_180为一对差分信号，第二时钟信号CK_90和第四时钟信号CK_270为一对差分信号，还示意了门控时钟的开关信号EN的跳变过程以及门控使能信号en跟随跳变的过程。在该图中，锁存控制信号由第一时钟信号CK_00提供，且触发电平为高电平，那么，触发电平在图2中奇数标号对应的位置到来，锁存控制电路1将在该位置进行“存”处理，而在图2中偶数标号对应的位置进行“锁”处理，当门控时钟的开关信号EN在标号为3的下降沿由低跳转为高时，由于此时第一时钟信号CK_00提供的触发电平“高电平”未到来，门控使能信号en保持低电平状态，当标号为5对应的位置的上升沿到来时，门控使能信号en跟随由低跳转为高。

综上所述，经过锁存处理得到的门控使能信号en，相对于门控时钟的开关信号EN来说，当门控时钟的开关信号EN跳变时，门控使能信号en会跟随跳变，但是门控使能信号en不会立即跟随跳变，门控使能信号en跟随跳变的时机出现在锁存控制信号的触发电平到来的时刻。

本实施例中“门控处理”是指，利用门控使能信号en作为输出多相位时钟门控信号的开关信号，对多相位时钟信号进行开启或关断，“门控处理”的过程，具体如下：

当门控使能信号en为高时，时钟输出电路2“闭合”，多相位时钟门控信号开始跳转，多相位时钟门控信号“复制”输入端接收的多相位时钟信号，所谓“复制”是指多相位时钟门控信号和多相位时钟信号一致；

当门控使能信号en为低时，时钟输出电路2“关断”，多相位时钟门控信号停止跳转。

由于门控使能信号en跟随跳变的时机出现在锁存控制信号的触发电平到来的时刻，当利用该门控使能信号en对多相位时钟信号进行门控处理时，能够让多相位时钟门控信号开始跳转或停止跳转的时机发生在多相位时钟信号的触发电平到来时，从而能够避免门控时钟的开关信号EN在锁存控制信号的触发电平未到来时突然关断或开启，导致多相位时钟门控信号跟随突然关断或开启而出现的毛刺问题。

如图3所示，该图第二组多相位时钟门控信号(分别包括第一时钟门控信号CK00_gate、第二时钟门控信号CK90_gate、第三时钟门控信号CK180_gate、第四时钟门控信号CK270_gate)示出了，当锁存控制信号的触发电平为第一时钟信号CK_00的低电平时，经过锁存控制电路1对门控时钟的开关信号EN进行锁存处理后对多相位时钟信号进行门控，输出的多相位时钟门控信号的状态。在该图中，即使门控时钟的开关信号EN在标号为11的高电平处突然关断(标号为11的高电平不在锁存控制信号的触发电平处)时，多相位时钟门控信号能够继续维持当前的电平状态，直至触发电平——第一时钟信号CK_00中标号为12对应的电平到来时才停止输出，虽然门控时钟的开关信号EN在标号为11的电平过程中突然关断，但是最后一个电平直至触发电平到来时才停止输出，最后一个电平通过虚线框标识，属于完整的电平，无毛刺产生。

而该图第一组多相位时钟门控信号(分别包括第一时钟门控信号CK00_gate、第二时钟门控信号CK90_gate、第三时钟门控信号CK180_gate、第四时钟门控信号CK270_gate)示出了，通过门控时钟的开关信号EN对多相位时钟信号直接进行门控，门控时钟的开关信号EN在标号为11的电平过程中突然关断(即不在锁存控制信号的触发电平)时，多相位时钟门控信号突然停止输出产生的毛刺，毛刺通过虚线框标识。

作为一种可选的实施例，所述门控时钟的开关信号EN包括第一开关信号EN_EVEN和/或第二开关信号EN_ODD，所述锁存控制电路1包括一个锁存模块或者两个锁存模块，如图4所示，图4示意了门控时钟的开关信号EN包括第一开关信号EN_EVEN，锁存控制电路1包括第一个锁存模块10-1的情况；如图10所示，图10示意了门控时钟的开关信号EN包括第二开关信号EN_ODD，锁存控制电路1包括第二个锁存模块10-2的情况；如图13所示，图13示意了门控时钟的开关信号EN包括第一开关信号EN_EVEN和第二开关信号EN_ODD，锁存控制电路1包括第一个锁存模块10-1和第二个锁存模块10-2的情况；

第一个锁存模块10-1用于在第一锁存控制信号CT1的控制下对所述第一开关信号EN_EVEN进行锁存处理，生成第一门控使能信号en_0，并在第二锁存控制信号CT2的控制下对所述第一门控使能信号en_0进行锁存处理，生成第二门控使能信号en_90，所述第一锁存控制信号CT1包括所述第一时钟信号CK_00和/或所述第三时钟信号CK_180，所述第二锁存控制信号CT2包括所述第二时钟信号CK_90和/或所述第四时钟信号CK_270；

第二个锁存模块10-2用于在第三锁存控制信号CT3的控制下对所述第二开关信号EN_ODD进行锁存处理，生成第三门控使能信号en_180，并在第四锁存控制信号CT4的控制下对所述第三门控使能信号en_180进行锁存处理，生成第四门控使能信号en_270，所述第三锁存控制信号CT3包括所述第一时钟信号CK_00和/或所述第三时钟信号CK_180，所述第四锁存控制信号CT4包括所述第二时钟信号CK_90和/或所述第四时钟信号CK_270；

所述第一锁存控制信号CT1的触发电平滞后于或超前于所述第三锁存控制信号CT3的触发电平，滞后时间或超前时间为所述第一时钟信号CK_00的周期的二分之一；所述第二锁存控制信号CT2的触发电平滞后于或超前于所述第四锁存控制信号CT4的触发电平，滞后时间或超前时间为所述第一时钟信号CK_00的周期的二分之一。

本实施例中涉及到的门控电路中的时钟输出电路2存在以下三种方案：

(一)当锁存控制电路1仅包括第一个锁存模块10-1时，时钟输出电路2用于在第一个锁存模块10-1产生的第一时钟门控信号CK00_gate和第二时钟门控信号CK90_gate的控制下，对四相位时钟信号进行门控处理，以输出四相位时钟门控信号。

(二)当锁存控制电路1仅包括第二个锁存模块10-2时，时钟输出电路2用于在第二个锁存模块10-2产生的第三时钟门控信号CK180_gate和第四时钟门控信号CK270_gate的控制下，对四相位时钟信号进行门控处理，以输出四相位时钟门控信号。

(三)当锁存控制电路1包括第一个锁存模块10-1和第二个锁存模块10-2时，时钟输出电路2用于在第一个锁存模块10-1产生的第一时钟门控信号CK00_gate和第二时钟门控信号CK90_gate的控制下，对四相位时钟信号进行门控处理，以输出四相位时钟门控信号；或在第二个锁存模块10-2产生的第三时钟门控信号CK180_gate和第四时钟门控信号CK270_gate的控制下，对四相位时钟信号进行门控处理，以输出四相位时钟门控信号。

本实施例中，第一个锁存模块10-1产生的第一门控使能信号en_0和第二门控使能信号en_90对四相时钟信号进行门控处理，能够避免门控时钟的开关信号EN在第一个锁存模块10-1的锁存控制信号的触发电平未到来时突然关断或开启，导致四相位时钟门控信号跟随突然关断或开启而出现的毛刺问题。第二个锁存模块10-2产生的第三门控使能信号en_180和第四门控使能信号en_270对四相时钟信号进行门控处理，能够避免门控时钟的开关信号EN在第二个锁存模块10-2的锁存控制信号的触发电平未到来时突然关断或开启，导致四相位时钟门控信号跟随突然关断或开启而出现的毛刺问题。

本实施例中，通过对第一锁存控制信号CT1的触发电平和第三锁存控制信号CT3的触发电平的设置，以及对第二锁存控制信号CT2的触发电平和第四锁存控制信号CT4的触发电平的设置，使得第一个锁存模块10-1和第二个锁存模块10-2的锁存控制信号的触发电平被区分，两者的触发电平发生的位置刚好互补，该设置能够使锁存控制信号的触发电平无论是高电平还是低电平，当门控时钟的开关信号EN在锁存控制信号的触发电平未到来时突然关断或开启，均能够避免输出的四相位时钟门控信号出现毛刺。

本实施例中，第一时钟信号CK_00和第三时钟信号CK_180为差分信号，第一时钟信号CK_00的低电平与第三时钟信号CK_180的高电平对应，第一时钟信号CK_00的高电平与第三时钟信号CK_180的低电平对应，因此，对于第一个锁存模块10-1来说，第一锁存控制信号CT1的触发电平为第一时钟信号CK_00的低电平，即相当于是第三时钟信号CK_180的高电平。因此，本实施例中，第一锁存控制信号CT1的触发电平及第三锁存控制信号CT3的触发电平，包括以下情况：

当第一锁存控制信号CT1为第一时钟信号CK_00，第三锁存控制信号CT3为第一时钟信号CK_00时，若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的低电平，则第三锁存控制信号CT3的触发电平出现在第一时钟信号CK_00的高电平；若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的高电平，则第三锁存控制信号CT3的触发电平出现在第一时钟信号CK_00的低电平；

当第一锁存控制信号CT1为第三时钟信号CK_180，第三锁存控制信号CT3为第三时钟信号CK_180时，若第一锁存控制信号CT1的触发电平出现在第三时钟信号CK_180的低电平，则第三锁存控制信号CT3的触发电平出现在第三时钟信号CK_180的高电平；若第一锁存控制信号CT1的触发电平出现在第三时钟信号CK_180的高电平，则第三锁存控制信号CT3的触发电平出现在第三时钟信号CK_180的低电平；

当第一锁存控制信号CT1为第一时钟信号CK_00，第三锁存控制信号CT3为第三时钟信号CK_180时，若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的低电平，则第三锁存控制信号CT3的触发电平出现在第三时钟信号CK_180的低电平；若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的高电平，则第三锁存控制信号CT3的触发电平出现在第三时钟信号CK_180的高电平；

当第一锁存控制信号CT1为第三时钟信号CK_180，第三锁存控制信号CT3为第一时钟信号CK_00时，若第一锁存控制信号CT1的触发电平出现在第三时钟信号CK_180的低电平，则第三锁存控制信号CT3的触发电平出现在第一时钟信号CK_00的低电平；若第一锁存控制信号CT1的触发电平出现在第三时钟信号CK_180的高电平，则第三锁存控制信号CT3的触发电平出现在第一时钟信号CK_00的高电平；

当第一锁存控制信号CT1为第一时钟信号CK_00和第三时钟信号CK_180，第三锁存控制信号CT3为第一时钟信号CK_00和第三时钟信号CK_180时，若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的高电平和第三时钟信号CK_180的低电平，则第三锁存控制信号CT3的触发电平出现在第一时钟信号CK_00的低电平和第三时钟信号CK_180的低电平；若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的低电平和第三时钟信号CK_180的高电平，则第三锁存控制信号CT3的触发电平出现在第一时钟信号CK_00的高电平和第三时钟信号CK_180的低电平。

同理，第二锁存控制信号CT2的触发电平及第四锁存控制信号CT4的触发电平，与上述第一锁存控制信号CT1的触发电平及第三锁存控制信号CT3的触发电平的情况类似，此处不在赘述。

本实施例中，第二门控使能信号en_90是对第一门控使能信号en_0进行锁存处理后生成的，因此，第二门控使能信号en_90在第二控制信号的触发电平到来时跟随第一门控使能信号en_0跳变。该技术手段能够保证由第二门控使能信号en_90门控生成的第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate不早于由第一门控使能信号en_0门控的第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate出现，如图5所示，该图示意了直接对第一开关信号EN_EVEN进行锁存处理生成第二门控使能信号en_90的情况，即第二门控使能信号en_90早于第一门控使能信号en_0的情况，在该图中，第二门控使能信号en_90对第二时钟信号CK_90进行门控处理，输出第二时钟门控信号CK90_gate，并对第四时钟信号CK_270进行门控处理，输出第四时钟门控信号CK270_gate；第一门控使能信号en_0对第一时钟信号CK_00进行门控处理，输出第一时钟门控信号CK00_gate，并对第三时钟信号CK_180进行门控处理，输出第三时钟门控信号CK180_gate。从虚线部分可以看出，第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate早于由第一门控使能信号en_0门控的第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate出现。

同理，由于第四门控使能信号en_270是对第三门控使能信号en_180进行锁存处理后生成的，该技术手段同样能够保证由第四门控使能信号en_270门控生成的第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate不早于由第三门控使能信号en_180门控的第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate出现。

作为一种可选的实施例，所述第二锁存控制信号CT2的触发电平滞后于所述第一锁存控制信号CT1的触发电平，滞后时间为所述第一时钟信号CK_00的周期的四分之一；

所述第四锁存控制信号CT4的触发电平滞后于所述第三锁存控制信号CT3的触发电平，滞后时间为所述第一时钟信号CK_00的周期的四分之一。

具体的，第二锁存控制信号CT2的触发电平与第一锁存控制信号CT1的触发电平，包括以下情况：

当第一锁存控制信号CT1为第一时钟信号CK_00，第二锁存控制信号CT2为第二时钟信号CK_90时，若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的低电平，则第二锁存控制信号CT2的触发电平出现在第二时钟信号CK_90的低电平；若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的高电平，则第二锁存控制信号CT2的触发电平出现在第二时钟信号CK_90的高电平；

当第一锁存控制信号CT1为第三时钟信号CK_180，第二锁存控制信号CT2为第四时钟信号CK_270时，若第一锁存控制信号CT1的触发电平出现在第三时钟信号CK_180的低电平，则第二锁存控制信号CT2的触发电平出现在第四时钟信号CK_270的低电平；若第一锁存控制信号CT1的触发电平出现在第三时钟信号CK_180的高电平，则第二锁存控制信号CT2的触发电平出现在第四时钟信号CK_270的高电平；

当第一锁存控制信号CT1为第一时钟信号CK_00，第二锁存控制信号CT2为第四时钟信号CK_270时，若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的低电平，则第二锁存控制信号CT2的触发电平出现在第四时钟信号CK_270的高电平；若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的高电平，则第二锁存控制信号CT2的触发电平出现在第四时钟信号CK_270的低电平；

当第一锁存控制信号CT1为第三时钟信号CK_180，第二锁存控制信号CT2为第二时钟信号CK_90时，若第一锁存控制信号CT1的触发电平出现在第三时钟信号CK_180的低电平，则第二锁存控制信号CT2的触发电平出现在第二时钟信号CK_90的高电平；若第一锁存控制信号CT1的触发电平出现在第三时钟信号CK_180的高电平，则第二锁存控制信号CT2的触发电平出现在第四时钟信号CK_90的低电平；

当第一锁存控制信号CT1为第一时钟信号CK_00和第三时钟信号CK_180，第二锁存控制信号CT2为第二时钟信号CK_90和第四时钟信号CK_270时，若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的低电平和第三时钟信号CK_180的高电平，则第二锁存控制信号CT2的触发电平出现在第二时钟信号CK_90的低电平和第四时钟信号CK_270的高电平，图7、8示意了该种情况；若第一锁存控制信号CT1的触发电平出现在第一时钟信号CK_00的高电平和第三时钟信号CK_180的低电平，则第二锁存控制信号CT2的触发电平出现在第二时钟信号CK_90的高电平和第四时钟信号CK_270的低电平。

同理，第四锁存控制信号CT4的触发电平与第三锁存控制信号CT3的触发电平与第二锁存控制信号CT2的触发电平与第一锁存控制信号CT1的触发电平的情况类似，此处不再赘述。

本实施例中，通过对第二锁存控制信号CT2的触发电平和第一锁存控制信号CT1的触发电平的关系的设置，使得当第一锁存控制信号CT1的触发电平为第一时钟信号CK_00的低电平时，则第二锁存控制信号CT2的触发电平为第二时钟信号CK_90的低电平，当第一锁存控制信号CT1的触发电平为第一时钟信号CK_00的高电平时，则第二锁存控制信号CT2的触发电平为第二时钟信号CK_90的高电平，在第二门控使能信号en_90不早于第一门控使能信号en_0出现的基础上，该设置使得由第二门控使能信号en_90控制输出的时钟门控信号的第一个跳变沿能够滞后于由第一门控使能信号en_0控制输出的时钟门控信号的第一跳变沿出现，且滞后时间为第一时钟信号CK_00的四分之一。

若第二锁存控制信号CT2的触发电平超前于第一锁存控制信号CT1的触发电平，超前时间为所述第一时钟信号CK_00的周期的四分之一，则当第一锁存控制信号CT1的触发电平为第一时钟信号CK_00的低电平时，则第二锁存控制信号CT2的触发电平为第二时钟信号CK_90的高电平；当第一锁存控制信号CT1的触发电平为第一时钟信号CK_00的高电平时，则第二锁存控制信号CT2的触发电平为第二时钟信号CK_90的低电平，这将使得由第二门控使能信号en_90控制输出的时钟门控信号的第一个跳变沿早于由第一门控使能信号en_0控制输出的时钟门控信号的第一跳变沿出现，致使输出的四相位时钟门控信号中各相位的第一个跳变沿乱序。

如图6所示，在该图中，第二门控使能信号en_90对第二时钟信号CK_90进行门控处理，输出第二时钟门控信号CK90_gate，并对第四时钟信号CK_270进行门控处理，输出第四时钟门控信号CK270_gate；第一门控使能信号en_0对第一时钟信号CK_00进行门控处理，输出第一时钟门控信号CK00_gate，并对第三时钟信号CK_180进行门控处理，输出第三时钟门控信号CK180_gate，图中虚线标注了各时钟门控信号的第一个跳变沿的出现位置。

第一组第一门控使能信号en_0、第二门控使能信号en_90以及四相位时钟门控信号示意了当第一锁存控制信号CT1的触发电平为第一时钟信号CK_00的低电平时，第二锁存控制信号CT2的触发电平为第二时钟信号CK_90的高电平，即第二锁存控制信号CT2的触发电平超前于第一锁存控制信号CT1的触发电平，超前时间为所述第一时钟信号CK_00的周期的四分之一，输出的四相位时钟门控信号的情况。由图可以看出，第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate的第一个跳变沿出现在第一时钟信号CK_00中标号为5的电平的上升沿，而第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate的第一个跳变沿出现在第一时钟信号CK_00中标号为4的电平的下降沿，致使四相位时钟门控信号中各相位的第一个上升沿的关系混乱。

第二组第一门控使能信号en_0、第二门控使能信号en_90以及四相位时钟门控信号示意了当第一锁存控制信号CT1的触发电平为第一时钟信号CK_00的低电平时，第二锁存控制信号CT2的触发电平为第二时钟信号CK_90的低电平，即第二锁存控制信号CT2的触发电平滞后于第一锁存控制信号CT1的触发电平，滞后时间为所述第一时钟信号CK_00的周期的四分之一，输出的四相位时钟门控信号的情况。由图可以看出，第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate的第一个跳变沿出现在第一时钟信号CK_00中标号为5的电平的上升沿，而第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate的第一个跳变沿出现在第一时钟信号CK_00中标号为5的电平的中部，四相位时钟门控信号中各相位的第一个上升沿顺序放出。

同理，由第四门控使能信号en_270控制输出的时钟门控信号的第一个跳变沿能够晚于由第三门控使能信号en_180控制输出的时钟门控信号的第一跳变沿出现。

作为一种可选的实施例，所述锁存模块10(包括第一个锁存模块10-1和第二个锁存模块10-2中的任一个)包括两级锁存器，分别为第一级锁存器LAT1和第二级锁存器LAT2，且第一级锁存器LAT1和第二级锁存器LAT2级联；

如图4和13所示，所述第一个锁存模块10-1中的第一级锁存器LAT1用于在所述第一锁存控制信号CT1的控制下对所述第一开关信号EN_EVEN进行锁存处理，生成所述第一门控使能信号en_0；

如图4和13所示，所述第一个锁存模块10-1中的第二级锁存器LAT2用于在所述第二锁存控制信号CT2的控制下对所述第一门控使能信号en_0进行锁存处理，生成所述第二门控使能信号en_90；

如图10和13所示，所述第二个锁存模块10-2中的第一级锁存器LAT1用于在所述第三锁存控制信号CT3的控制下对所述第二开关信号EN_ODD进行锁存处理，生成所述第三门控使能信号en_180；

如图10和13所示，所述第二个锁存模块10-2中的第二级锁存器LAT2用于在所述第四锁存控制信号CT4的控制下对所述第三门控使能信号en_180进行锁存处理，生成所述第四门控使能信号en_270。

本实施例中，通过两级锁存器级联的方式，具体的，第一个锁存模块10-1中的第一级锁存器LAT1与第二级锁存器LAT2级联，实现第二级锁存器LAT2以第一门控使能信号en_0为基准进行锁存处理，生成第二门控使能信号en_90，第二个锁存模块10-2中的第一级锁存器LAT1与第二级锁存器LAT2级联，实现第二级锁存器LAT2以第三门控使能信号en_180为基准进行锁存处理，生成第四门控使能信号en_270。

作为一种可选的实施例，如图7、11、14所示，所述锁存器(第一级锁存器LAT1和第二级锁存器LAT2中的任一个)包括第一个三态非门11、第二个三态非门12以及第一反相器13；

所述第一个三态非门11的输入端作为所述锁存器的输入端I1，所述第一个三态非门11的输出端连接所述第二个三态非门12的输出端和所述第一反相器13的输入端，所述第一反相器13的输出端连接所述第二个三态非门12的输入端并作为所述锁存器的输出端O1；

所述第一个三态非门11的低电平使能端作为所述锁存器的第一使能端P11，所述第一个三态非门11的高电平使能端作为所述锁存器的第二使能端P12，所述第二个三态非门12的低电平使能端作为所述锁存器的第三使能端P13，所述第二个三态非门12的高电平使能端作为所述锁存器的第四使能端P14。

需要说明的是，为实现锁存功能，第一个三态非门11的使能端的触发电平应该滞后或超前于第二个三态非门12的使能端的触发电平，滞后或超前时间应该为第一时钟信号CK_00的二分之一。

本实施例提供的锁存器中包括两个三态非门，两个三态非门均具备一个低电平使能端和一个高电平使能端，该方案提供的锁存器具备高度对称性。

需要说明的是，在此实施例的基础上，本领域技术人员可对其进行变形，使两个三态非门分别仅具备一个使能端，或两个三态非门中的一个具备两个使能端，另一个具备一个使能端，只要保证第一个三态非门11的使能端的触发电平应该滞后或超前于第二个三态非门12的使能端的触发电平，滞后或超前时间应该为第一时钟信号CK_00的二分之一即可。

例如：第一个三态非门11仅具备低电平使能端，第二个三态非门12仅具备低电平使能端；第一个三态非门11仅具备低电平使能端，第二个三态非门12仅具备高电平使能端；第一个三态非门11仅具备高低电平使能端、低电平使能端，第二个三态非门12仅具备高电平使能端；第一个三态非门11仅具备高低电平使能端、低电平使能端，第二个三态非门12仅具备高电平使能端。

作为一种可选的实施例，如图7及14所示，所述第一个锁存模块10-1中的第一级锁存器LAT1的输入端I1用于接收所述第一开关信号EN_EVEN，所述第一个锁存模块10-1中的第一级锁存器LAT1的输出端O1用于输出所述第一门控使能信号en_0，所述第一个锁存模块10-1中的第一级锁存器LAT1的第一使能端P11和所述第一个锁存模块10-1中的第一级锁存器LAT1的第四使能端P14用于接收所述第一时钟信号CK_00，所述第一个锁存模块10-1中的第一级锁存器LAT1的第二使能端P12和所述第一个锁存模块10-1中的第一级锁存器LAT1的第三使能端P13用于接收所述第三时钟信号CK_180；

如图7及14所示，所述第一个锁存模块10-1中的第二级锁存器LAT2的输入端I1用于接收所述第一门控使能信号en_0，所述第一个锁存模块10-1中的第二级锁存器LAT2的输出端O1用于输出所述第二门控使能信号en_90，所述第一个锁存模块10-1中的第二级锁存器LAT2的第一使能端P11和所述第一个锁存模块10-1中的第二级锁存器LAT2的第四使能端P14用于接收所述第二时钟信号CK_90，所述第一个锁存模块10-1中的第二级锁存器LAT2的第二使能端P12和所述第一个锁存模块10-1中的第二级锁存器LAT2的第三使能端P13用于接收所述第四时钟信号CK_270；

如图11及14所示，所述第二个锁存模块10-2中的第一级锁存器LAT1的输入端I1用于接收所述第二开关信号EN_ODD，所述第二个锁存模块10-2中的第一级锁存器LAT1的输出端O1用于输出所述第三门控使能信号en_180，所述第二个锁存模块10-2中的第一级锁存器LAT1的第一使能端P11和所述第二个锁存模块10-2中的第一级锁存器LAT1的第四使能端P14用于接收所述第三时钟信号CK_180，所述第二个锁存模块10-2中的第一级锁存器LAT1的第二使能端P12和所述第二个锁存模块10-2中的第一级锁存器LAT1的第三使能端P13用于接收所述第一时钟信号CK_00；

如图11及14所示，所述第二个锁存模块10-2中的第二级锁存器LAT2的输入端I1用于接收所述第三门控使能信号en_180，所述第二个锁存模块10-2中的第二级锁存器LAT2的输出端O1用于输出所述第四门控使能信号en_270，所述第二个锁存模块10-2中的第二级锁存器LAT2的第一使能端P11和所述第二个锁存模块10-2中的第二级锁存器LAT2的第四使能端P14用于接收所述第四时钟信号CK_270，所述第二个锁存模块10-2中的第二级锁存器LAT2的第二使能端P12和所述第二个锁存模块10-2中的第二级锁存器LAT2的第三使能端P13用于接收所述第二时钟信号CK_90。

需要说明的是，本实施例中，每级锁存器均是通过两类时钟信号连接使能端，因此，第一锁存控制信号CT1包括第一时钟信号CK_00和第三时钟信号CK_180，第二锁存控制信号CT2包括第二时钟信号CK_90和第四时钟信号CK_270，第三锁存控制信号CT3包括第一时钟信号CK_00和第三时钟信号CK_180，第四锁存控制信号CT4包括第二时钟信号CK_90和第四时钟信号CK_270。

由于本实施例各级锁存器LAT具备的四个使能端中，第一使能端P11和第三使能端P13为低电平有效，第二使能端P12和第四使能端P14为高电平有效，因此，第一锁存控制信号CT1的触发电平发生在第一时钟信号CK_00的低电平和第三时钟信号CK_180的高电平，第二锁存控制信号CT2的触发电平发生在第二时钟信号CK_90的低电平和第四时钟信号CK_270的高电平，第三锁存控制信号CT3的触发电平发生在第一时钟信号CK_00的高电平和第三时钟信号CK_180的低电平，第四锁存控制信号CT4的触发电平发生在第二时钟信号CK_90的高电平和第四时钟信号CK_270的低电平。

本实施例中，每个锁存模块中第一时钟信号CK_00、第二时钟信号CK_90、第三时钟信号CK_180、第四时钟信号CK_270均同时连接两个使能端，时钟的负载和传输路径完全一致，匹配性好，且两个使能端中一个高电平有效，一个低电平有效，使得整个锁存模块呈现高度对称性。

需要说明的是，在此实施例的基础上，本领域技术人员可对其进行变形，使两个三态非门分别仅具备一个使能端，或两个三态非门中的一个具备两个使能端，另一个具备一个使能端。为保证变形后的两个三态非门能够实现锁存功能，第一个三态非门11的使能端的触发电平应该滞后或超前于第二个三态非门12的使能端的触发电平，滞后或超前时间应该为第一时钟信号CK_00的二分之一，因此，需相应调整各使能端接收的锁存控制信号。

例如：将锁存器中第一个三态非门11调整为仅具备低电平使能端，第二个三态非门12仅具备低电平使能端，此时，在本实施例中的第一个锁存模块10-1的第一级锁存器LAT1中，第一个三态非门11的低电平使能端用于接收第一时钟信号CK_00，第二个三态非门12的低电平使能端用于接收第三时钟信号CK_180；

将锁存器中第一个三态非门11调整为仅具备高电平使能端，第二个三态非门12仅具备高电平使能端，此时，在本实施例中的第一个锁存模块10-1的第一级锁存器LAT1中，第一个三态非门11的高电平使能端用于接收第三时钟信号CK_180，第二个三态非门12的低电平使能端用于接收第一时钟信号CK_00；

将锁存器LAT中第一个三态非门11调整为仅具备低电平使能端，第二个三态非门12仅具备高电平使能端，此时，在本实施例中的第一个锁存模块10-1的第一级锁存器LAT1中，第一个三态非门11的低电平使能端用于接收第一时钟信号CK_00，第二个三态非门12的高电平使能端用于接收第一时钟信号CK_00。

将锁存器LAT中第一个三态非门11调整为具备低电平使能端和高电平使能端，第二个三态非门12仅具备高电平使能端，此时，在本实施例中的第一个锁存模块10-1的第一级锁存器LAT1中，第一个三态非门11的低电平使能端用于接收第一时钟信号CK_00，第一个三态非门11的高电平使能端用于接收第三时钟信号CK_180，第二个三态非门12的高电平使能端用于接收第一时钟信号CK_00。

其他的变形和调整类似，此处不再赘述。

作为一种可选的实施例，如图4所示，所述锁存控制电路1包括所述第一个锁存模块10-1，所述时钟输出电路2包括两个时钟门控模块，分别为第一个时钟门控模块20-1和第二个时钟门控模块20-2；

第一个时钟门控模块20-1用于在所述第一门控使能信号en_0的控制下，对所述第一时钟信号CK_00进行门控处理以输出第一时钟门控信号CK00_gate，对所述第三时钟信号CK_180进行门控处理以输出第三时钟门控信号CK180_gate；

第二个时钟门控模块20-2用于在所述第二门控使能信号en_90的控制下，对所述第二时钟信号CK_90进行门控处理以输出第二时钟门控信号CK90_gate，对所述第四时钟信号CK_270进行门控处理以输出第四时钟门控信号CK270_gate；

所述第一时钟门控信号CK00_gate、所述第二时钟门控信号CK90_gate、所述第三时钟门控信号CK180_gate及所述第四时钟门控信号CK270_gate中相邻信号之间的相位差为90°。

本实施例中，通过第一门控使能信号en_0同时对第一时钟信号CK_00和第三时钟信号CK_180进行门控，并通过第二门控使能信号en_90同时对第二时钟信号CK_90和第四时钟信号CK_270进行门控，当第一门控使能信号en_0和第二门控使能信号en_90为高时，第一时钟门控信号CK00_gate复制第一时钟信号CK_00，第二时钟门控信号CK90_gate复制第二时钟信号CK_90，第三时钟门控信号CK180_gate复制第三时钟信号CK_180，第四时钟门控信号CK270_gate复制第四时钟信号CK_270，由于四相位时钟信号中相邻信号之间的相位差为90°，因此，经过一一对应复制得到的四相位时钟门控信号依然能够保持相位关系不变，同时，第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate依然能够保持差分关系，第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate依然能够保持差分关系。

现有技术中在四相位时钟门控信号的门控过程中，需通过单独的门控使能信号en对四相位时钟信号中的每一个相位的时钟信号进行单独控制，该种方式将需要生成四个门控使能信号en，将增大整个门控电路的面积。而本实施例中，通过一个门控使能信号en同时对两个时钟信号进行控制的方案，也能够得到相位关系不变的四相位时钟门控信号，且能够大大减小整个门控电路的面积。同时，通过一个门控使能信号en同时对两个时钟信号进行控制，且可实现差分信号的同时开启和关断，严格保持差分信号的对称性。

作为一种可选的实施例，如图7、8所示，所述第一锁存控制信号CT1的触发电平发生在所述第一时钟信号CK_00的低电平和/或所述第三时钟信号CK_180的高电平；所述第二锁存控制信号CT2的触发电平发生在所述第二时钟信号CK_90的低电平和/或所述第四时钟信号CK_270的高电平；

所述第一个时钟门控模块20-1用于在所述第一门控使能信号en_0为高时，对所述第一时钟信号CK_00进行复制，以使所述第一时钟门控信号CK00_gate开始翻转，在所述第一门控使能信号en_0为低时，输出低电平，以使所述第一时钟门控信号CK00_gate停止翻转；

所述第一个时钟门控模块20-1还用于在所述第一门控使能信号en_0为高时，对所述第三时钟信号CK_180进行复制，以使所述第三时钟门控信号CK180_gate开始翻转，在所述第一门控使能信号en_0为低时，输出高电平，以使所述第三时钟门控信号CK180_gate停止翻转；

所述第二个时钟门控模块20-2用于在所述第二门控使能信号en_90为高时，对所述第二时钟信号CK_90进行复制，以使所述第二时钟门控信号CK90_gate开始翻转，在所述第二门控使能信号en_90为低时，输出低电平，以使输出所述第二时钟门控信号CK90_gate停止翻转；

所述第二个时钟门控模块20-2还用于在所述第二门控使能信号en_90为高时，对所述第四时钟信号CK_270进行复制，以使所述第四时钟门控信号CK270_gate开始翻转，在所述第二门控使能信号en_90为低时，输出高电平，以使所述第四时钟门控信号CK270_gate停止翻转。

需要说明的是，由门控电路产生的四相位时钟门控信号除了要求各时钟门控信号之间的相位关系不变，即相邻的时钟门控信号之前的相位相差90°，第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate为差分信号，第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate为差分信号外，还要求各相位的时钟门控信号在门控电路开、关前后不会出现毛刺，且各相位的第一个上升沿能够按序放出。

首先，本实施例能够避免输出的四相位时钟门控信号在开、关前后产生毛刺，此处结合图9，并以第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate在关断前后的情况进行说明，具体如下：

需要说明的是，图9中示意的两组第一门控使能信号en_0，均是以第一时钟信号CK_00的低电平和/或所述第三时钟信号CK_180的高电平为第一锁存控制信号CT1的触发电平。

(1)如图9所示，图9中第一组第一开关信号EN_EVEN、第一门控使能信号en_0及第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate，示出了当第一开关信号EN_EVEN在标号为12的电平的中部(第一锁存控制信号CT1的触发电平对应的位置)关断时，第一门控使能信号en_0及第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate的情况。

当第一开关信号EN_EVEN在第一时钟信号CK_00的低电平对应的位置处关断，第一门控使能信号en_0立即跟随由高变为低，那么，第一时钟门控信号CK00_gate也在此处立即停止输出，由于在关断之前第一时钟门控信号CK00_gate复制的第一时钟信号CK_00是低平信号，当关断后，本方案中第一门控使能信号en_0也输出低平信号，因此，无毛刺产生。对于第三时钟门控信号CK180_gate来说，第三时钟门控信号CK180_gate也在此处立即停止输出，由于在关断之前第三时钟门控信号CK180_gate复制的第三时钟信号CK_180是高平信号，当关断后，本方案中第三时钟门控信号CK180_gate也输出高平信号，因此，无毛刺产生。

(2)如图9所示，图9中第二组第一开关信号EN_EVEN、第一门控使能信号en_0及第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate，示出了当第一开关信号EN_EVEN在标号为11的电平的中部(不在第一锁存控制信号CT1的触发电平对应的位置)关断时，第一门控使能信号en_0及第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate的情况。

当第一开关信号EN_EVEN在第一时钟信号CK_00的高电平对应的位置处关断，第一门控使能信号en_0不会立即跟随变化，而是会在下一个第一时钟信号CK_00的低电平到来时，跟随由高变为低，那么第一时钟门控信号CK00_gate也不会在此处立即停止输出，同样是会在下一个第一时钟信号CK_00的低电平到来时停止输出。对于第三时钟门控信号CK180_gate来说，第三时钟门控信号CK180_gate也不会在此处立即停止输出，同样是会在下一个第一时钟信号CK_00的低电平到来时停止输出。因此，若门控时钟的开关信号EN在第一时钟信号CK_00的高电平对应的位置处关断，第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate不会立即关断，能够输出完整的时钟，不会出现毛刺。

同理，本实施例中的第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate在开启前后也不会出现毛刺，分析过程类似，此处不再赘述。本实施例中的第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate也不存在毛刺。

因此，本实施例不仅能够避免第一开关信号EN_EVEN在第一锁存控制信号CT1或第二锁存信号的触发电平未到来时突然关断或开启，导致四相位时钟门控信号跟随突然关断或开启而出现的毛刺问题；也能够避免第一开关信号EN_EVEN在第一锁存控制信号CT1或第二锁存控制信号CT2的触发电平到来时突然关断或开启，导致四相位时钟门控信号跟随突然关断或开启而出现的毛刺问题。

其次，本实施例中各相位的第一个上升沿能够按序放出，具体如下：

(1)当利用第一门控使能信号en_0对第一时钟信号CK_00和第三时钟信号CK_180进行同时开启或关断时，第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate在同一位置开始输出，由于第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate的差分关系，第一时钟门控信号CK00_gate的第一个跳变沿和第三时钟门控信号CK180_gate的第一个跳变沿将同时出现，且一个为上升沿，一个为下降沿；

而本实施例中，如图9所示，由于第一锁存控制信号CT1的触发电平发生在第一时钟信号CK_00的低电平和/或所述第三时钟信号CK_180的高电平，使得第一门控使能信号en_0将在第一时钟信号CK_00的低电平和/或所述第三时钟信号CK_180的高电平(第一时钟信号CK_00标号为4的低电平的中部)由低变为高，从而使得第一时钟门控信号CK00_gate及第三时钟门控信号CK180_gate将在第一时钟信号CK_00的低电平和/或所述第三时钟信号CK_180的高电平(第一时钟信号CK_00在标号为4的低电平的中部)处开始输出。

由于在开始输出之前，本方案中第一时钟门控信号CK00_gate是低电平，当开始输出后，第一时钟门控信号CK00_gate复制的第一时钟信号CK_00的电平(标号为4的低电平的后半部分)也为低电平，此处无跳变沿，然后第一时钟门控信号CK00_gate输出第一个上升沿(对应于第三时钟门控信号CK180_gate的第一个下降沿)，经过第一时钟信号CK_00周期的二分之一后，输出第一个下降沿(对应于第三时钟门控信号CK180_gate的第一个上升沿)。在开始输出之前，本方案中的第三时钟门控信号CK180_gate是高电平，当开始输出后，第三时钟门控信号CK180_gate复制的第三时钟信号CK_180的电平(标号为4的高电平的后半部分)也为高电平，此处无跳变沿，然后，第三时钟门控信号CK180_gate输出第一个下升沿(对应于第一时钟门控信号CK00_gate的第一个上升沿)，经过第一时钟信号CK_00周期的二分之一后，输出第一个上升沿(对应于第一时钟门控信号CK00_gate的第一个下降沿)。

即本方案中，第一时钟门控信号CK00_gate出现的第一个跳变沿为上升沿，第三时钟门控信号CK180_gate出现的第一个跳变沿为下降沿，第三时钟门控信号CK180_gate的第一个上升沿滞后于第三时钟门控信号CK180_gate的第一个上升沿出现，且滞后时间为第一时钟信号CK_00的二分之一。

同理，第二时钟门控信号CK90_gate出现的第一个跳变沿为上升沿，第四时钟门控信号CK270_gate出现的第一个跳变沿为下降沿，第四时钟门控信号CK270_gate的第一个上升沿滞后于第二时钟门控信号CK90_gate的第一个上升沿出现，且滞后时间为第一时钟信号CK_00的二分之一。

(2)本实施例中，第二锁存控制信号CT2的触发电平为第二时钟信号CK_90的低电平和/或第四时钟信号CK_270的高电平，第一锁存控制信号CT1的触发电平为第一时钟信号CK_00的低电平和/或第三时钟信号CK_180的高电平，即第二锁存控制信号CT2的触发电平滞后于第一锁存控制信号CT1的触发电平，且滞后时间为第一时钟信号CK_00的四分之一，使得由第二门控使能信号en_90控制输出的第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate的第一个跳变沿能够滞后于由第一门控使能信号en_0控制输出的第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate的第一跳变沿出现，且滞后时间为第一时钟信号CK_00的四分之一。

因此，本实施例中，第一时钟门控信号CK00_gate的第一上升沿和第三时钟门控信号CK180_gate的第一下降沿最先出现，然后是第二时钟门控信号CK90_gate的第一上升沿和第四时钟门控信号CK270_gate的第一下降沿，接着是第一时钟门控信号CK00_gate的第一下升沿和第三时钟门控信号CK180_gate的第一上升沿，最后是第二时钟门控信号CK90_gate的第一下降沿和第四时钟门控信号CK270_gate的第一上升沿，即本实施例中各相位的第一个上升沿能够按序放出。

本实施例能够保证各时钟门控信号之间的相位关系不变，各相位的时钟门控信号在门控电路开、关前后能够输出完整的周期，不会出现毛刺，且各相位的第一个上升沿能够按序放出，且本实施例输出的四相位时钟门控信号中，起始相位的时钟门控信号(即第一时钟门控信号CK00_gate)以第一时钟信号CK_00所在的相位开始输出，且第一个放出上升沿。

作为一种可选的实施例，如图7所示，所述时钟门控模块(第一个时钟门控模块20-1和第二个时钟门控模块20-2中的任一个)包括第一与非门21、第二与非门22、第三与非门23以及第四与非门24；

所述第一与非门21的第一输入端作为所述时钟门控模块的第一信号输入端I21，所述第一与非门21的第二输入端作为所述时钟门控模块的第一门控使能端P21，所述第一与非门21的输出端连接所述第二与非门22的第一输入端，所述第二与非门22的第二输入端用于接收高电平，所述第二与非门22的输出端作为所述时钟门控模块的第一信号输出端O21；

所述第三与非门23的第一输入端用于接收高电平，所述第三与非门23的第二输入端作为所述时钟门控模块的第二信号输入端I22，所述第三与非门23的输出端连接所述第四与非门24的第二输入端，所述第四与非门24的第一输入端作为所述时钟门控模块的第二门控使能端P22，所述第四与非门24的输出端作为所述时钟门控模块的第二信号输出端O22。

本实施例的时钟门控模块中，在第一门控使能端P21为高时，第一与非门21、第二与非门22相当于两级反相器，第一信号输出端O21复制第一信号输入端I21输入的信号；在第一门控使能端P21为低时，无论第一信号输入端I21接收的信号是高还是低，第一信号输出端O21均输出低电平；

在第二门控使能端P22为高时，第三与非门23、第四与非门24相当于两级反相器，第二信号输出端O22复制第二信号输入端I22输入的信号；在第二门控使能端P22为低时，无论第二信号输入端I22接收的信号是高还是低，第二信号输出端O22均输出高电平。

同时，本实施例中，通过第一与非门21和第二与非门22构建时钟门控模块的第一信号传输通道，并通过第三与非门23和第四与非门24构建时钟门控模块的第二信号传输通道，两个传输通道均通过两级与非门搭建，保证了良好的匹配性和对称性。

作为一种可选的实施例，如图7所示，所述第一个时钟门控模块20-1的第一信号输入端I21用于接收所述第一时钟信号CK_00，所述第一个时钟门控模块20-1的第二信号输入端I22用于接收所述第三时钟信号CK_180，所述第一个时钟门控模块20-1的第一门控使能端P21及第二门控使能端P22用于接收所述第一门控使能信号en_0，所述第一个时钟门控模块20-1的第一信号输出端O21用于输出所述第一时钟门控信号CK00_gate，所述第一个时钟门控模块20-1的第二信号输出端O22用于输出所述第三时钟门控信号CK180_gate；

所述第二个时钟门控模块20-2的第一信号输入端I21用于接收所述第二时钟信号CK_90，所述第二个时钟门控模块20-2的第二信号输入端I22用于接收所述第四时钟信号CK_270，所述第二个时钟门控模块20-2的第一门控使能端P21及第二门控使能端P22用于接收所述第二门控使能信号en_90，所述第二个时钟门控模块20-2的第一信号输出端O21用于输出所述第二时钟门控信号CK90_gate，所述第二个时钟门控模块20-2的第二信号输出端O22用于输出所述第四时钟门控信号CK270_gate。

在本实施例中，当第一开关信号EN_EVEN为高时，第一门控使能信号en_0为高，第二门控使能信号en_90为高，此时，第一个时钟门控模块20-1的第一信号输出端O21输出的第一时钟门控信号CK00_gate复制第一信号输入端I21接收的第一时钟信号CK_00，第一个时钟门控模块20-1的第二信号输出端O22输出的第三时钟门控信号CK180_gate复制第二信号输入端I22接收的第三时钟信号CK_180；第二个时钟门控模块20-2的第一信号输出端O21输出的第二时钟门控信号CK90_gate复制第一信号输入端I21接收的第二时钟信号CK_90，第二个时钟门控模块20-2的第二信号输出端O22输出的第四时钟门控信号CK270_gate复制第二信号输入端I22接收的第四时钟信号CK_270；

当第一开关信号EN_EVEN为低时，第一门控使能信号en_0为低，第二门控使能信号en_90为低，第一个时钟门控模块20-1的第一信号输出端O21输出低电平，第一个时钟门控模块20-1的第二信号输出端O22输出高电平；第二个时钟门控模块20-2的第一信号输出端O21输出低电平，第二个时钟门控模块20-2的第二信号输出端O22输出高电平。

本实施例提供的方案中，时钟输出电路2由两个相同的时钟门控模块构成，且每一个时钟门控模块，均通过两级与非门搭建，使得四相位时钟信号中的每一个时钟信号对应接入一个信号输入端，即可在相应的信号输出端输出一个时钟门控信号，本方案中各相位的时钟信号在时钟输出电路2中的负载和传输路径一致，保证了良好的匹配性和对称性。

作为一种可选的实施例，如图10所示，所述锁存控制电路1包括所述第二个锁存模块10-2，所述时钟输出电路2包括两个时钟门控模块，分别为第一个时钟门控模块20-1和第二个时钟门控模块20-2；

第一个时钟门控模块20-1用于在所述第三门控使能信号en_180的控制下，对所述第三时钟信号CK_180进行门控处理以输出第一时钟门控信号CK00_gate，对所述第一时钟信号CK_00进行门控处理以输出第三时钟门控信号CK180_gate；

第二个时钟门控模块20-2用于在所述第四门控使能信号en_270的控制下，对所述第四时钟信号CK_270进行门控处理以输出第二时钟门控信号CK90_gate，对所述第二时钟信号CK_90进行门控处理以输出第四时钟门控信号CK270_gate；

所述第一时钟门控信号CK00_gate、所述第二时钟门控信号CK90_gate、所述第三时钟门控信号CK180_gate及所述第四时钟门控信号CK270_gate中相邻信号之间的相位差为90°。

本实施例中，当第三门控使能信号en_180和第四门控使能信号en_270为高时，第一时钟门控信号CK00_gate复制第三时钟信号CK_180，第二时钟门控信号CK90_gate复制第四时钟信号CK_270，第三时钟门控信号CK180_gate复制第一时钟信号CK_00，第四时钟门控信号CK270_gate复制第二时钟信号CK_90，由于四相位时钟信号中，由于第四时钟信号CK_270滞后于第三时钟信号CK_180的角度为90°，因此，第二时钟门控信号CK90_gate滞后于第一时钟门控信号CK00_gate的角度为90°，第二时钟信号CK_90滞后于第一时钟信号CK_00的角度为90°，因此，第四时钟门控信号CK270_gate滞后于第三时钟门控信号CK180_gate的角度为90°，由于第一时钟信号CK_00和第三时钟信号CK_180为一对差分信号，因此，第一时钟门控信号CK00_gate与第三时钟门控信号CK180_gate依然为差分信号，且第三时钟门控信号CK180_gate滞后于第一时钟门控信号CK00_gate的角度为180°，因此，本实施例中差分信号交叉复制得到的四相位时钟门控信号依然能够保持相位关系不变，同时，第一时钟门控信号CK00_gate和第三时钟门控信号CK180_gate依然能够保持差分关系，第二时钟门控信号CK90_gate和第四时钟门控信号CK270_gate依然能够保持差分关系。

本实施例中，通过一个门控使能信号en同时对两个时钟信号进行控制的方案，也能够得到相位关系不变的四相位时钟门控信号，且能够大大减小整个门控电路的面积。同时，通过一个门控使能信号en同时对两个时钟信号进行控制，且可实现差分信号的同时开启和关断，严格保持差分信号的对称性。

作为一种可选的实施例，如图11、12所示，所述第三锁存控制信号CT3的触发电平发生在所述第一时钟信号CK_00的高电平和/或所述第三时钟信号CK_180的低电平；所述第四锁存控制信号CT4的触发电平发生在所述第二时钟信号CK_90的高电平和/或所述第四时钟信号CK_270的低电平；

所述第一个时钟门控模块20-1用于在所述第三门控使能信号en_180为高时，对所述第三时钟信号CK_180进行复制，以使所述第一时钟门控信号CK00_gate开始翻转，在所述第三门控使能信号en_180为低时，输出低电平，以使所述第一时钟门控信号CK00_gate停止翻转；

所述第一个时钟门控模块20-1还用于在所述第三门控使能信号en_180为高时，对所述第一时钟信号CK_00进行复制，以使所述第三时钟门控信号CK180_gate开始翻转，在所述第三门控使能信号en_180为低时，输出高电平，以使所述第三时钟门控信号CK180_gate停止翻转；

所述第二个时钟门控模块20-2用于在所述第四门控使能信号en_270为高时，对所述第四时钟信号CK_270进行复制，以使所述第二时钟门控信号CK90_gate开始翻转，在所述第四门控使能信号en_270为低时，输出低电平，以使所述第二时钟门控信号CK90_gate停止翻转；

所述第二个时钟门控模块20-2还用于在所述第四门控使能信号en_270为高时，对所述第二时钟信号CK_90进行复制，以使所述第四时钟门控信号CK270_gate开始翻转，在所述第四门控使能信号en_270为低时，输出高电平，以使所述第四时钟门控信号CK270_gate停止翻转。

本实施例中，第三锁存控制信号CT3的触发电平为第一时钟信号CK_00的高电平和/或所述第三时钟信号CK_180的低电平，第四锁存控制信号CT4的触发电平为第二时钟信号CK_90的高电平和/或所述第四时钟信号CK_270的低电平，与第一锁存控制信号CT1的触发电平和第二锁存控制信号CT2的触发电平刚好相差180°，本实施例能够避免第二开关信号EN_ODD在第三锁存控制信号CT3或第四锁存信号的触发电平未到来时突然关断或开启，导致四相位时钟门控信号跟随突然关断或开启而出现的毛刺问题，与触发电平发生在第一时钟信号CK_00的低电平和/或所述第三时钟信号CK_180的高电平、第二时钟信号CK_90的低电平和/或第四时钟信号CK_270的高电平的实施例刚好形成互补。

且本实施例还能够避免第二开关信号EN_ODD在第三锁存控制信号CT3或第四锁存控制信号CT4的触发电平到来时突然关断或开启，导致四相位时钟门控信号跟随突然关断或开启而出现的毛刺问题，即本实施例能够保证四相位时钟门控信号中各相位的时钟门控信号在门控电路开、关前后能够输出完整的周期，不会出现毛刺。

此外，本实施例，还能够保证各时钟门控信号之间的相位关系不变，且各相位的第一个上升沿能够按序放出。

本实施例产生以上效果的分析过程和图7所示的实施例类似，此处不在赘述。

需要说明的是，本实施例输出的四相位时钟门控信号中，起始相位的时钟门控信号(即第一时钟门控信号CK00_gate)以第三时钟信号CK_180所在的相位开始输出，且第一个放出上升沿。而在图7所示的实施例中，起始相位的时钟门控信号(即第一时钟门控信号CK00_gate)以第一时钟信号CK_00所在的相位开始输出，且第一个放出上升沿。

作为一种可选的实施例，如图11所示，所述时钟门控模块(包括第一个时钟门控模块20-1和第二个时钟门控模块20-2中的任一个)包括第一与非门21、第二与非门22、第三与非门23以及第四与非门24；

所述第一与非门21的第一输入端作为所述时钟门控模块的第一信号输入端I21，所述第一与非门21的第二输入端作为所述时钟门控模块的第一门控使能端P21，所述第一与非门21的输出端连接所述第二与非门22的第一输入端，所述第二与非门22的第二输入端用于接收高电平，所述第二与非门22的输出端作为所述时钟门控模块的第一信号输出端O21；

所述第三与非门23的第一输入端用于接收高电平，所述第三与非门23的第二输入端作为所述时钟门控模块的第二信号输入端I22，所述第三与非门23的输出端连接所述第四与非门24的第二输入端，所述第四与非门24的第一输入端作为所述时钟门控模块的第二门控使能端P22，所述第四与非门24的输出端作为所述时钟门控模块的第二信号输出端O22。

本实施例中，在第一门控使能端P21为高时，第一与非门21、第二与非门22相当于两级反相器，第一信号输出端O21复制第一信号输入端I21输入的信号；在第一门控使能端P21为低时，无论第一信号输入端I21接收的信号是高还是低，第一信号输出端O21均输出低电平；

在第二门控使能端P22为高时，第三与非门23、第四与非门24相当于两级反相器，第二信号输出端O22复制第二信号输入端I22输入的信号；在第二门控使能端P21为低时，无论第二信号输入端I22接收的信号是高还是低，第二信号输出端O22均输出高电平。

同时，本实施例中，通过第一与非门21和第二与非门22构建时钟门控模块的第一信号传输通道，并通过第三与非门23和第四与非门24构建时钟门控模块的第二信号传输通道，两个传输通道均通过两级与非门搭建，保证了良好的匹配性和对称性。

作为一种可选的实施例，如图11所示，所述第一个时钟门控模块20-1的第一信号输入端I21用于接收所述第三时钟信号CK_180，所述第一个时钟门控模块20-1的第二信号输入端I22用于接收所述第一时钟信号CK_00，所述第一个时钟门控模块20-1的第一门控使能端P21及第二门控使能端P22用于接收所述第三门控使能信号en_180，所述第一个时钟门控模块20-1的第一信号输出端O21用于输出所述第一时钟门控信号CK00_gate，所述第一个时钟门控模块20-1的第二信号输出端O22用于输出所述第三时钟门控信号CK180_gate；

所述第二个时钟门控模块20-2的第一信号输入端I21用于接收所述第四时钟信号CK_270，所述第二个时钟门控模块20-2的第二信号输入端I22用于接收所述第二时钟信号CK_90，所述第二个时钟门控模块20-2的第一门控使能端P21及第二门控使能端P22用于接收所述第四门控使能信号en_270，所述第二个时钟门控模块20-2的第一信号输出端O21用于输出所述第二时钟门控信号CK90_gate，所述第二个时钟门控模块20-2的第二信号输出端O22用于输出所述第四时钟门控信号CK270_gate。

本方案能够保证各时钟门控信号之间的相位关系不变，各相位的时钟门控信号在门控电路开、关前后能够输出完整的周期，不会出现毛刺，且各相位的第一个上升沿能够按序放出。且本实施例输出的四相位时钟门控信号中，起始相位的时钟门控信号(即第一时钟门控信号CK00_gate)以第一时钟信号CK_00所在的相位开始输出，且第一个放出上升沿。

本方案的时钟输出电路2由两个相同的时钟门控模块构成，且每一个时钟门控模块，均通过两级与非门搭建，使得四相位时钟信号中各相位的时钟信号在时钟输出电路2中负载和传输路径一致，保证了良好的匹配性和对称性。

作为一种可选的实施例，如图13所示，所述锁存控制电路1包括所述第一个锁存模块10-1和所述第二个锁存模块10-2，所述时钟输出电路2包括两个第一时钟门控模块20-1，分别为第一个第一时钟门控模块20-11和第二个第一时钟门控模块20-12，以及两个第二时钟门控模块20-2，分别为第一个第二时钟门控模块20-21和第二个第二时钟门控模块20-22；

第一个第一时钟门控模块20-11用于在所述第一门控使能信号en_0的控制下对所述第一时钟信号CK_00进行门控处理以输出第一时钟门控信号CK00_gate，或在所述第三门控使能信号en_180的控制下对所述第三时钟信号CK_180进行门控处理，以输出所述第一时钟门控信号CK00_gate；

第二个第一时钟门控模块20-12用于在所述第二门控使能信号en_90的控制下对所述第二时钟信号CK_90进行门控处理，以输出第二时钟门控信号CK90_gate，或在所述第四门控使能信号en_270的控制下对所述第四时钟信号CK_270进行门控处理，以输出所述第二时钟门控信号CK90_gate；

第一个第二时钟门控模块20-21用于在所述第一门控使能信号en_0的控制下对所述第三时钟信号CK_180进行门控处理，以输出第三时钟门控信号CK180_gate，或在所述第三门控使能信号en_180的控制下对所述第一时钟信号CK_00进行门控处理，以输出所述第三时钟门控信号CK180_gate；

第二个第二时钟门控模块20-22用于在所述第二门控使能信号en_90的控制下对所述第四时钟信号CK_270进行门控处理，以输出第四时钟门控信号CK270_gate，或在所述第四门控使能信号en_270的控制下对所述第二时钟信号CK_90进行门控处理，以输出所述第四时钟门控信号CK270_gate；

所述第一时钟门控信号CK00_gate、所述第二时钟门控信号CK90_gate、所述第三时钟门控信号CK180_gate及所述第四时钟门控信号CK270_gate中相邻信号之间的相位差为90°。

本实施例集成了图7和图11所示的实施例，通过控制第一开关信号EN_EVEN，可输出图7的实施例提供的以第一时钟信号CK_00所在的相位为起始相位的时钟门控信号(即第一时钟门控信号CK00_gate)的四相位时钟门控信号；通过控制第二开关信号EN_ODD，可输出图11的实施例提供的以第三时钟信号CK_180所在的相位为起始相位的时钟门控信号(即第一时钟门控信号CK00_gate)的四相位时钟门控信号。

作为一种可选的实施例，如图14、15所示，所述第一锁存控制信号CT1的触发电平发生在所述第一时钟信号CK_00的低电平和/或所述第三时钟信号CK_180的高电平；所述第二锁存控制信号CT2的触发电平发生在所述第二时钟信号CK_90的低电平和/或所述第四时钟信号CK_270的高电平；所述第三锁存控制信号CT3的触发电平发生在所述第一时钟信号CK_00的高电平和/或所述第三时钟信号CK_180的低电平；所述第四锁存控制信号CT4的触发电平发生在所述第二时钟信号CK_90的高电平和/或所述第四时钟信号CK_270的低电平；

所述第一个第一时钟门控模块20-11用于在所述第一门控使能信号en_0为高时，对所述第一时钟信号CK_00进行复制，以使所述第一时钟门控信号CK00_gate开始翻转，在所述第一门控使能信号en_0为低时，输出低电平，以使所述第一时钟门控信号CK00_gate停止翻转；还用于在所述第三门控使能信号en_180为高时，对所述第三时钟信号CK_180进行复制，以使所述第一时钟门控信号CK00_gate开始翻转，在所述第三门控使能信号en_180为低时，输出高电平，以使所述第一时钟门控信号CK00_gate停止翻转；

所述第二个第一时钟门控模块20-12用于在所述第二门控使能信号en_90为高时，对所述第二时钟信号CK_90进行复制，以使所述第二时钟门控信号CK90_gate开始翻转，在所述第二门控使能信号en_90为低时，输出低电平，以使所述第二时钟门控信号CK90_gate停止翻转；还用于在所述第四门控使能信号en_270为高时，对所述第四时钟信号CK_270进行复制，以使所述第二时钟门控信号CK90_gate开始翻转，在所述第四门控使能信号en_270为低时，输出高电平，以使所述第二时钟门控信号CK90_gate停止翻转；

所述第一个第二时钟门控模块20-21用于在所述第一门控使能信号en_0为高时，对所述第三时钟信号CK_180进行复制，以使所述第三时钟门控信号CK180_gate开始翻转，在所述第一门控使能信号en_0为低时，输出低电平，以使所述第三时钟门控信号CK180_gate停止翻转；还用于在所述第三门控使能信号en_180为高时，对所述第一时钟信号CK_00进行复制，以使所述第三时钟门控信号CK180_gate开始翻转，在所述第三门控使能信号en_180为低时，输出高电平，以使所述第三时钟门控信号CK180_gate停止翻转；

所述第二个第二时钟门控模块20-22用于在所述第二门控使能信号en_90为高时，对所述第四时钟信号CK_270进行复制，以开始输出所述第二时钟门控信号CK90_gate，在所述第二门控使能信号en_90为低时，输出低电平，以使所述第二时钟门控信号CK90_gate停止翻转；还用于在所述第四门控使能信号en_270为高时，对所述第二时钟信号CK_90进行复制，以使所述第四时钟门控信号CK270_gate开始翻转，在所述第四门控使能信号en_270为低时，输出高电平，以使所述第四时钟门控信号CK270_gate停止翻转。

本实施例是图7的实施例和图11的实施例的集成，因此，自然具备图7的实施例和图11的实施例两者的效果，此处不在赘述。同时，本实施例相对于图7和图11的实施例来说，能够实现四相位时钟门控信号中的起始相位的时钟门控信号(即第一时钟门控信号CK00_gate)的可控，能够在两者之间进行切换，为后续使用时钟的器件提供了更全面的四相位时钟门控信号。

作为一种可选的实施例，如图14所示，所述第一时钟门控模块20-1(包括第一个第一时钟门控模块20-11和第二个第一时钟门控模块20-12中的任一个)包括第一与非门21、第二与非门22、第三与非门23、第四与非门24、第二反相器25，所述第一与非门21的第一输入端作为所述第一时钟门控模块20-1的第一信号输入端I211，所述第一与非门21的第二输入端作为所述第一时钟门控模块20-1的第一门控使能端P211，所述第二与非门22的第一输入端作为所述第一时钟门控模块20-1的第二信号输入端I212，所述第二与非门22的第二输入端作为所述第一时钟门控模块20-1的第二门控使能端P212，所述第一与非门21的输出端连接所述第三与非门23的第一输入端，所述第二与非门22的输出端连接所述第三与非门23的第二输入端，所述第三与非门23的输出端连接所述第四与非门24的第一输入端，所述第四与非门24的第二输入端用于接收高电平，所述第四与非门24的输出端连接所述第二反相器25的输入端连接，所述第二反相器25的输出端作为所述第一时钟门控模块20-1的信号输出端O21。

本实施例的时钟门控模块中，当第一门控使能端P211为高，而第二门控使能端P212为低时，第一与非门21、第三与非门23、第四与非门24相当于三级反相器，加上第二反相器25，构成四级反相器，此时，信号输出端O21复制第一信号输入端I211输入的信号；当第一门控使能端P211为低，而第二门控使能端P212为低时，无论第一信号输入端I211接收的信号是高还是低，信号输出端O21均输出低电平；

当第一门控使能端P211为低，而第二门控使能端P212为高时，第二与非门22、第三与非门23、第四与非门24相当于三级反相器，加上第一与非门21，构成四级反相器，此时，信号输出端O21复制第二信号输入端I212输入的信号；当第一门控使能端P211为低，而第二门控使能端P212为低时，无论第二信号输入端I212接收的信号是高还是低，信号输出端O21均输出低电平。

作为一种可选的实施例，如图14所示，所述第一个第一时钟门控模块20-11的第一信号输入端I211用于接收所述第一时钟信号CK_00，所述第一个第一时钟门控模块20-11的第二信号输入端I212用于接收所述第三时钟信号CK_180，所述第一个第一时钟门控模块20-11的第一门控使能端P211用于接收所述第一门控使能信号en_0，所述第一个第一时钟门控模块20-11的第二门控使能端P212用于接收所述第三门控使能信号en_180，所述第一个第一时钟门控模块20-11的信号输出端O21用于输出所述第一时钟门控信号CK00_gate；

所述第二个第一时钟门控模块20-12的第一信号输入端I211用于接收所述第二时钟信号CK_90，所述第二个第一时钟门控模块20-12的第二信号输入端I212用于接收所述第四时钟信号CK_270，所述第二个第一时钟门控模块20-12的第一门控使能端P211用于接收所述第二门控使能信号en_90，所述第二个第一时钟门控模块20-12的第二门控使能端P212用于接收所述第四门控使能信号en_270，所述第二个第一时钟门控模块20-12的信号输出端O21用于输出所述第二时钟门控信号CK90_gate。

本实施例中，当第一开关信号EN_EVEN为高，而第二开关信号EN_ODD为低时，第一门控使能信号en_0为高，第二门控使能信号en_90为高，第三门控使能信号en_180为低，第四门控使能信号en_270为低，此时，第一个第一时钟门控模块20-11的信号输出端O21输出的第一时钟门控信号CK00_gate复制第一个第一时钟门控模块20-11的第一信号输入端I211接收的所述第一时钟信号CK_00，第二个第一时钟门控模块20-12的信号输出端O21输出的第二时钟门控信号CK90_gate复制第二个第一时钟门控模块20-12的第一信号输入端I211接收的所述第二时钟信号CK_90；

当第一开关信号EN_EVEN为低，而第二开关信号EN_ODD为高时，第一门控使能信号en_0为低，第二门控使能信号en_90为低，第三门控使能信号en_180为高，第四门控使能信号en_270为高，此时，第一个第一时钟门控模块20-11的信号输出端O21输出的第一时钟门控信号CK00_gate复制第一个第一时钟门控模块20-11的第一信号输入端I211接收的所述第三时钟信号CK_180，第二个第一时钟门控模块20-12的信号输出端O21输出的第二时钟门控信号CK90_gate复制第二个第一时钟门控模块20-12的第一信号输入端I211接收的所述第四时钟信号CK_270；

当第一开关信号EN_EVEN为低，而第二开关信号EN_ODD为低时，第一门控使能信号en_0为低，第二门控使能信号en_90为低，第三门控使能信号en_180为低，第四门控使能信号en_270为低，此时，第一个第二时钟门控模块20-21的信号输出端O21输出低电平，第二个第二时钟门控模块20-22的信号输出端O21输出低电平。

作为一种可选的实施例，如图14所示，所述第二时钟门控模块20-2(包括第一个第二时钟门控模块20-21和第二个第二时钟门控模块20-22中的任一个)包括第五与非门26、第六与非门27、第七与非门28、第八与非门29、第九与非门30、第三反相器31，所述第五与非门26的第一输入端作为所述第二时钟门控模块20-2的第一信号输入端I221，所述第五与非门26的第二输入端用于接收高电平，所述第五与非门26的输出端连接所述第六与非门27的第一输入端，所述第六与非门27的第二输入端作为所述第二时钟门控模块20-2的第一门控使能端P221，所述第七与非门28的第一输入端作为所述第二时钟门控模块20-2的第二信号输入端I222，所述第七与非门28的第二输入端用于接收高电平，所述第七与非门28的输出端连接所述第八与非门29的第一输入端，所述第八与非门29的第二输入端作为所述第二时钟门控模块20-2的第二门控使能端P222，所述第六与非门27的输出端连接所述第九与非门30的第一输入端，所述第八与非门29的输出端连接所述第九与非门30的第二输入端，所述第九与非门30的输出端连接所述第三反相器31的输入端，所述第三反相器31的输出端作为所述第二时钟门控模块20-2的信号输出端O22。

本实施例的时钟门控模块中，当第一门控使能端P221为高，而第二门控使能端P222为低时，第五与非门26、第六与非门27、第九与非门30相当于三级反相器，加上第三反相器31，相当于构成四级反相器，此时，信号输出端O22复制第一信号输入端I221输入的信号；当第一门控使能端P221为低，而第二门控使能端P222为低时，无论第一信号输入端I221接收的信号是高还是低，信号输出端O22均输出高电平；

当第一门控使能端P221为低，而第二门控使能端P222为高时，第七与非门28、第八与非门29、第九与非门30相当于三级反相器，加上第三反相器31，相当于构成四级反相器，此时，信号输出端O22复制第二信号输入端I222输入的信号；当第一门控使能端P221为低，而第二门控使能端P222为低时，无论第二信号输入端I222接收的信号是高还是低，信号输出端O22均输出高电平。

作为一种可选的实施例，如图14所示，所述第一个第二时钟门控模块20-21的第一信号输入端I221用于接收所述第三时钟信号CK_180，所述第一个第二时钟门控模块20-21的第二信号输入端I222用于接收所述第一时钟信号CK_00，所述第一个第二时钟门控模块20-21的第一门控使能端P221用于接收所述第一门控使能信号en_0，所述第一个第二时钟门控模块20-21的第二门控使能端P222用于接收所述第三门控使能信号en_180，所述第一个第二时钟门控模块20-21的信号输出端O22用于输出所述第三时钟门控信号CK180_gate；

所述第二个第二时钟门控模块20-22的第一信号输入端I221用于接收所述第四时钟信号CK_270，所述第二个第二时钟门控模块20-22的第二信号输入端I222用于接收所述第二时钟信号CK_90，所述第二个第二时钟门控模块20-22的第一门控使能端P221用于接收所述第二门控使能信号en_90，所述第二个第二时钟门控模块20-22的第二门控使能端P222用于接收所述第四门控使能信号en_270，所述第二个第二时钟门控模块20-22的信号输出端O22用于输出所述第四时钟门控信号CK270_gate。

本实施例中，当第一开关信号EN_EVEN为高，而第二开关信号EN_ODD为低时，第一门控使能信号en_0为高，第二门控使能信号en_90为高，第三门控使能信号en_180为低，第四门控使能信号en_270为低，此时，第一个第二时钟门控模块20-21的信号输出端O22输出的第三时钟门控信号CK180_gate复制第一个第二时钟门控模块20-21的第一信号输入端I221接收的所述第三时钟信号CK_180，第二个第二时钟门控模块20-22的信号输出端O22输出的第四时钟门控信号CK270_gate复制第二个第二时钟门控模块20-22的第一信号输入端I221接收的所述第四时钟信号CK_270；

当第一开关信号EN_EVEN为低，而第二开关信号EN_ODD为高时，第一门控使能信号en_0为低，第二门控使能信号en_90为低，第三门控使能信号en_180为高，第四门控使能信号en_270为高，此时，第一个第二时钟门控模块20-21的信号输出端O22输出的第三时钟门控信号CK180_gate复制第一个第二时钟门控模块20-21的第一信号输入端I221接收的所述第一时钟信号CK_00，第二个第二时钟门控模块20-22的信号输出端O22输出的第四时钟门控信号CK270_gate复制第二个第二时钟门控模块20-22的第一信号输入端I221接收的所述第二时钟信号CK_90；

当第一开关信号EN_EVEN为低，而第二开关信号EN_ODD为低时，第一门控使能信号en_0为低，第二门控使能信号en_90为低，第三门控使能信号en_180为低，第四门控使能信号en_270为低，此时，第一个第二时钟门控模块20-21的信号输出端O22输出高电平，第二个第二时钟门控模块20-22的信号输出端O22输出高电平。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

在本申请提供的实施例中，锁存控制电路通过多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号，时钟输出电路通过接收锁存控制电路产生的至少一个的门控使能信号，对多相位时钟信号进行门控，以输出多相位时钟门控信号，当门控时钟的开关信号由低变为高时，门控使能信号在锁存控制电路的锁存控制信号(即多相位时钟信号中的至少一个时钟信号)的触发电平由低变为高，此时，相当于时钟输出电路的开关闭合，多相位时钟门控信号开始输出；当门控时钟的开关信号由高变为低时，门控使能信号在锁存控制电路的锁存控制信号(即多相位时钟信号中的至少一个时钟信号)的触发电平由高变为低，此时，相当于时钟输出电路的开关断开，多相位时钟门控信号停止输出，进而实现多相位时钟信号的门控，避免其一直高频翻转，致使利用多相位分频时钟工作的相关电路在每一个时钟的跳变沿都产生翻转从而引起不必要的功耗损失。

实施例二

如图16所示，本实施例提供了一种电子设备300，包括：

控制器310；

存储器320；以及

设置在所述控制器310和所述存储器320之间的多相位时钟信号的门控电路330，其中，所述控制器310通过所述多相位时钟信号的门控电路330对所述存储器320进行操作；

所述多相位时钟信号的门控电路330，包括：锁存控制电路1，用于根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；

时钟输出电路2，用于根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

作为一种可选的实施例，所述多相位时钟信号为四相位时钟信号，所述四相位时钟信号依次包括第一时钟信号、第二时钟信号、第三时钟信号及第四时钟信号，且相邻时钟信号之间的相位差为90°，所述门控时钟的开关信号至少包括第一开关信号和/或第二开关信号，所述锁存控制电路1至少包括一个锁存模块或者两个锁存模块；

第一个锁存模块用于在第一锁存控制信号的控制下对所述第一开关信号进行锁存处理，生成第一门控使能信号，并在第二锁存控制信号的控制下对所述第一门控使能信号进行锁存处理，生成第二门控使能信号，所述第一锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第二锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；

第二个锁存模块用于在第三锁存控制信号的控制下对所述第二开关信号进行锁存处理，生成第三门控使能信号，并在第四锁存控制信号的控制下对所述第三门控使能信号进行锁存处理，生成第四门控使能信号，所述第三锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第四锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；

所述第一锁存控制信号的触发电平滞后于或超前于所述第三锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一；所述第二锁存控制信号的触发电平滞后于或超前于所述第四锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一。

在具体实施过程中，控制器310通过多相位时钟信号的门控电路330对存储器320进行操作时，多相位时钟信号的门控电路330还可以为实施例一中的任一门控电路。

实施例三

如图17所示，本实施例提供了一种多相位时钟信号的门控方法，包括：

步骤S101：根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；

步骤S102：根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

作为一种可选的实施例，所述多相位时钟信号为四相位时钟信号，所述四相位时钟信号依次包括第一时钟信号、第二时钟信号、第三时钟信号及第四时钟信号，且相邻时钟信号之间的相位差为90°，所述门控时钟的开关信号至少包括第一开关信号和/或第二开关信号；

所述门控方法，包括：

在第一锁存控制信号的控制下对所述第一开关信号进行锁存处理，生成第一门控使能信号，并在第二锁存控制信号的控制下对所述第一门控使能信号进行锁存处理，生成第二门控使能信号，所述第一锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第二锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；或

在第三锁存控制信号的控制下对所述第二开关信号进行锁存处理，生成第三门控使能信号，并在第四锁存控制信号的控制下对所述第三门控使能信号进行锁存处理，生成第四门控使能信号，所述第三锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第四锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；

所述第一锁存控制信号的触发电平滞后于或超前于所述第三锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一；所述第二锁存控制信号的触发电平滞后于或超前于所述第四锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一。

作为一种可选的实施例，所述第二锁存控制信号的触发电平滞后于所述第一锁存控制信号的触发电平，滞后时间为所述第一时钟信号的周期的四分之一；

所述第四锁存控制信号的触发电平滞后于所述第三锁存控制信号的触发电平，滞后时间为所述第一时钟信号的周期的四分之一。

作为一种可选的实施例，所述门控方法包括：

在所述第一门控使能信号的控制下，对所述第一时钟信号进行门控处理以输出第一时钟门控信号，对所述第三时钟信号进行门控处理以输出第三时钟门控信号；

在所述第二门控使能信号的控制下，对所述第二时钟信号进行门控处理以输出第二时钟门控信号，对所述第四时钟信号进行门控处理以输出第四时钟门控信号；

所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

作为一种可选的实施例，所述第一锁存控制信号的触发电平发生在所述第一时钟信号的低电平和/或所述第三时钟信号的高电平；所述第二锁存控制信号的触发电平发生在所述第二时钟信号的低电平和/或所述第四时钟信号的高电平；

所述门控方法包括：

在所述第一门控使能信号为高时，对所述第一时钟信号进行复制，以使所述第一时钟门控信号开始翻转，在所述第一门控使能信号为低时，输出低电平，以使所述第一时钟门控信号停止翻转；

在所述第一门控使能信号为高时，对所述第三时钟信号进行复制，以使所述第三时钟门控信号开始翻转，在所述第一门控使能信号为低时，输出高电平，以使所述第三时钟门控信号停止翻转；

在所述第二门控使能信号为高时，对所述第二时钟信号进行复制，以使所述第二时钟门控信号开始翻转，在所述第二门控使能信号为低时，输出低电平，以使所述第二时钟门控信号停止翻转；

在所述第二门控使能信号为高时，对所述第四时钟信号进行复制，以使所述第四时钟门控信号开始翻转，在所述第二门控使能信号为低时，输出高电平，以使所述第四时钟门控信号停止翻转。

作为一种可选的实施例，所述门控方法包括：

在所述第三门控使能信号的控制下，对所述第三时钟信号进行门控处理以输出第一时钟门控信号，对所述第一时钟信号进行门控处理以输出第三时钟门控信号；

在所述第四门控使能信号的控制下，对所述第四时钟信号进行门控处理以输出第二时钟门控信号，对所述第二时钟信号进行门控处理以输出第四时钟门控信号；

所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

作为一种可选的实施例，所述第三锁存控制信号的触发电平发生在所述第一时钟信号的高电平和/或所述第三时钟信号的低电平；所述第四锁存控制信号的触发电平发生在所述第二时钟信号的高电平和/或所述第四时钟信号的低电平；

所述门控方法包括：

在所述第三门控使能信号为高时，对所述第三时钟信号进行复制，以使所述第一时钟门控信号开始翻转，在所述第三门控使能信号为低时，输出低电平，以使所述第一时钟门控信号停止翻转；

在所述第三门控使能信号为高时，对所述第一时钟信号进行复制，以使所述第三时钟门控信号开始翻转，在所述第三门控使能信号为低时，输出高电平，以使所述第三时钟门控信号停止翻转；

在所述第四门控使能信号为高时，对所述第四时钟信号进行复制，以使所述第二时钟门控信号开始翻转，在所述第四门控使能信号为低时，输出低电平，以使所述第二时钟门控信号停止翻转；

在所述第四门控使能信号为高时，对所述第二时钟信号进行复制，以使所述第四时钟门控信号开始翻转，在所述第四门控使能信号为低时，输出高电平，以使所述第四时钟门控信号停止翻转。

作为一种可选的实施例，所述门控方法包括：

在所述第一门控使能信号的控制下对所述第一时钟信号进行门控处理以输出第一时钟门控信号，或在所述第三门控使能信号的控制下对所述第三时钟信号进行门控处理，以输出所述第一时钟门控信号；

在所述第二门控使能信号的控制下对所述第二时钟信号进行门控处理，以输出第二时钟门控信号，或在所述第四门控使能信号的控制下对所述第四时钟信号进行门控处理，以输出所述第二时钟门控信号；

在所述第一门控使能信号的控制下对所述第三时钟信号进行门控处理，以输出第三时钟门控信号，或在所述第三门控使能信号的控制下对所述第一时钟信号进行门控处理，以输出所述第三时钟门控信号；

在所述第二门控使能信号的控制下对所述第四时钟信号进行门控处理，以输出第四时钟门控信号，或在所述第四门控使能信号的控制下对所述第二时钟信号进行门控处理，以输出所述第四时钟门控信号；

所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

作为一种可选的实施例，所述门控方法包括：

所述第一锁存控制信号的触发电平发生在所述第一时钟信号的低电平和/或所述第三时钟信号的高电平；所述第二锁存控制信号的触发电平发生在所述第二时钟信号的低电平和/或所述第四时钟信号的高电平；所述第三锁存控制信号的触发电平发生在所述第一时钟信号的高电平和/或所述第三时钟信号的低电平；所述第四锁存控制信号的触发电平发生在所述第二时钟信号的高电平和/或所述第四时钟信号的低电平；

所述门控方法包括：

在所述第一门控使能信号为高时，对所述第一时钟信号进行复制，以使所述第一时钟门控信号开始翻转，在所述第一门控使能信号为低时，输出低电平，以使所述第一时钟门控信号停止翻转；还用于在所述第三门控使能信号为高时，对所述第三时钟信号进行复制，以使所述第一时钟门控信号开始翻转，在所述第三门控使能信号为低时，输出高电平，以使所述第一时钟门控信号停止翻转；

在所述第二门控使能信号为高时，对所述第二时钟信号进行复制，以使所述第二时钟门控信号开始翻转，在所述第二门控使能信号为低时，输出低电平，以使所述第二时钟门控信号停止翻转；还用于在所述第四门控使能信号为高时，对所述第四时钟信号进行复制，以使所述第二时钟门控信号开始翻转，在所述第四门控使能信号为低时，输出高电平，以使所述第二时钟门控信号停止翻转；

在所述第一门控使能信号为高时，对所述第三时钟信号进行复制，以使所述第三时钟门控信号开始翻转，在所述第一门控使能信号为低时，输出低电平，以使所述第三时钟门控信号停止翻转；还用于在所述第三门控使能信号为高时，对所述第一时钟信号进行复制，以使所述第三时钟门控信号开始翻转，在所述第三门控使能信号为低时，输出高电平，以使所述第三时钟门控信号停止翻转；

在所述第二门控使能信号为高时，对所述第四时钟信号进行复制，以开始输出所述第二时钟门控信号，在所述第二门控使能信号为低时，输出低电平，以使所述第二时钟门控信号停止翻转；还用于在所述第四门控使能信号为高时，对所述第二时钟信号进行复制，以使所述第四时钟门控信号开始翻转，在所述第四门控使能信号为低时，输出高电平，以使所述第四时钟门控信号停止翻转。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种多相位时钟信号的门控电路，其特征在于，包括：

锁存控制电路，用于根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；

时钟输出电路，用于根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

2.如权利要求1所述的门控电路，其特征在于，所述多相位时钟信号为四相位时钟信号，所述四相位时钟信号依次包括第一时钟信号、第二时钟信号、第三时钟信号及第四时钟信号，且相邻时钟信号之间的相位差为90°，所述门控时钟的开关信号至少包括第一开关信号和/或第二开关信号，所述锁存控制电路至少包括一个锁存模块或者两个锁存模块；

第一个锁存模块用于在第一锁存控制信号的控制下对所述第一开关信号进行锁存处理，生成第一门控使能信号，并在第二锁存控制信号的控制下对所述第一门控使能信号进行锁存处理，生成第二门控使能信号，所述第一锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第二锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；

第二个锁存模块用于在第三锁存控制信号的控制下对所述第二开关信号进行锁存处理，生成第三门控使能信号，并在第四锁存控制信号的控制下对所述第三门控使能信号进行锁存处理，生成第四门控使能信号，所述第三锁存控制信号包括所述第一时钟信号和/或所述第三时钟信号，所述第四锁存控制信号包括所述第二时钟信号和/或所述第四时钟信号；

所述第一锁存控制信号的触发电平滞后于或超前于所述第三锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一；所述第二锁存控制信号的触发电平滞后于或超前于所述第四锁存控制信号的触发电平，滞后时间或超前时间为所述第一时钟信号的周期的二分之一。

3.如权利要求2所述的门控电路，其特征在于，所述第二锁存控制信号的触发电平滞后于所述第一锁存控制信号的触发电平，滞后时间为所述第一时钟信号的周期的四分之一；

所述第四锁存控制信号的触发电平滞后于所述第三锁存控制信号的触发电平，滞后时间为所述第一时钟信号的周期的四分之一。

4.如权利要求3所述的门控电路，其特征在于，所述锁存模块包括两级锁存器，所述两级锁存器级联；

所述第一个锁存模块中的第一级锁存器用于在所述第一锁存控制信号的控制下对所述第一开关信号进行锁存处理，生成所述第一门控使能信号；

所述第一个锁存模块中的第二级锁存器用于在所述第二锁存控制信号的控制下对所述第一门控使能信号进行锁存处理，生成所述第二门控使能信号；

所述第二个锁存模块中的第一级锁存器用于在所述第三锁存控制信号的控制下对所述第二开关信号进行锁存处理，生成所述第三门控使能信号；

所述第二个锁存模块中的第二级锁存器用于在所述第四锁存控制信号的控制下对所述第三门控使能信号进行锁存处理，生成所述第四门控使能信号。

5.如权利要求4所述的门控电路，其特征在于，所述锁存器包括第一个三态非门、第二个三态非门以及第一反相器；

所述第一个三态非门的输入端作为所述锁存器的输入端，所述第一个三态非门的输出端连接所述第二个三态非门的输出端和所述第一反相器的输入端，所述第一反相器的输出端连接所述第二个三态非门的输入端并作为所述锁存器的输出端；

所述第一个三态非门的低电平使能端作为所述锁存器的第一使能端，所述第一个三态非门的高电平使能端作为所述锁存器的第二使能端，所述第二个三态非门的低电平使能端作为所述锁存器的第三使能端，所述第二个三态非门的高电平使能端作为所述锁存器的第四使能端。

6.如权利要求3所述的门控电路，其特征在于，所述锁存控制电路包括所述第一个锁存模块，所述时钟输出电路包括两个时钟门控模块；

第一个时钟门控模块用于在所述第一门控使能信号的控制下，对所述第一时钟信号进行门控处理以输出第一时钟门控信号，对所述第三时钟信号进行门控处理以输出第三时钟门控信号；

第二个时钟门控模块用于在所述第二门控使能信号的控制下，对所述第二时钟信号进行门控处理以输出第二时钟门控信号，对所述第四时钟信号进行门控处理以输出第四时钟门控信号；

所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

7.如权利要求3所述的门控电路，其特征在于，所述锁存控制电路包括所述第二个锁存模块，所述时钟输出电路包括两个时钟门控模块；

第一个时钟门控模块用于在所述第三门控使能信号的控制下，对所述第三时钟信号进行门控处理以输出第一时钟门控信号，对所述第一时钟信号进行门控处理以输出第三时钟门控信号；

第二个时钟门控模块用于在所述第四门控使能信号的控制下，对所述第四时钟信号进行门控处理以输出第二时钟门控信号，对所述第二时钟信号进行门控处理以输出第四时钟门控信号；

所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

8.如权利要求3所述的门控电路，其特征在于，所述锁存控制电路包括所述第一个锁存模块和所述第二个锁存模块，所述时钟输出电路包括两个第一时钟门控模块和两个第二时钟门控模块；

第一个第一时钟门控模块用于在所述第一门控使能信号的控制下对所述第一时钟信号进行门控处理以输出第一时钟门控信号，或在所述第三门控使能信号的控制下对所述第三时钟信号进行门控处理，以输出所述第一时钟门控信号；

第二个第一时钟门控模块用于在所述第二门控使能信号的控制下对所述第二时钟信号进行门控处理，以输出第二时钟门控信号，或在所述第四门控使能信号的控制下对所述第四时钟信号进行门控处理，以输出所述第二时钟门控信号；

第一个第二时钟门控模块用于在所述第一门控使能信号的控制下对所述第三时钟信号进行门控处理，以输出第三时钟门控信号，或在所述第三门控使能信号的控制下对所述第一时钟信号进行门控处理，以输出所述第三时钟门控信号；

第二个第二时钟门控模块用于在所述第二门控使能信号的控制下对所述第四时钟信号进行门控处理，以输出第四时钟门控信号，或在所述第四门控使能信号的控制下对所述第二时钟信号进行门控处理，以输出所述第四时钟门控信号；

所述第一时钟门控信号、所述第二时钟门控信号、所述第三时钟门控信号及所述第四时钟门控信号中相邻信号之间的相位差为90°。

9.一种电子设备，其特征在于，包括：

控制器；

存储器；以及

设置在所述控制器和所述存储器之间的多相位时钟信号的门控电路，其中，所述控制器通过所述多相位时钟信号的门控电路对所述存储器进行操作；

所述多相位时钟信号的门控电路，包括：锁存控制电路，用于根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；

时钟输出电路，用于根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

10.一种多相位时钟信号的门控方法，其特征在于，包括：

根据多相位时钟信号中的至少一个时钟信号对门控时钟的开关信号进行锁存处理，生成至少一个门控使能信号；

根据所述至少一个门控使能信号对所述多相位时钟信号进行门控处理，以输出多相位时钟门控信号。

Images