CN101729489B - 无线电系统的电路、应用以及运行方法 - Google Patents

无线电系统的电路、应用以及运行方法 Download PDF

Info

Publication number
CN101729489B
CN101729489B CN2009102042332A CN200910204233A CN101729489B CN 101729489 B CN101729489 B CN 101729489B CN 2009102042332 A CN2009102042332 A CN 2009102042332A CN 200910204233 A CN200910204233 A CN 200910204233A CN 101729489 B CN101729489 B CN 101729489B
Authority
CN
China
Prior art keywords
frequency
clock generator
symbol
circuit
modulus divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102042332A
Other languages
English (en)
Other versions
CN101729489A (zh
Inventor
D·亨切尔
L·达特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Munich GmbH
Original Assignee
Atmel Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Automotive GmbH filed Critical Atmel Automotive GmbH
Publication of CN101729489A publication Critical patent/CN101729489A/zh
Application granted granted Critical
Publication of CN101729489B publication Critical patent/CN101729489B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G04R20/20—Setting the time according to the time information carried or implied by the radio signal the radio signal being an AM/FM standard signal, e.g. RDS
    • G04R20/22—Tuning or receiving; Circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/12—WLAN [Wireless Local Area Networks]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

无线电系统中的电路以其运行方法，其中系统时间被划分成符号，其中，在运行模式中，激活系统时钟发生器，使得由所述系统时钟发生器的输出时钟信号通过计数来确定系统时间，其中，在休眠模式中，禁用系统时钟发生器，其中，在休眠模式中，根据模数除法器的输出信号来消隐休眠时钟发生器的输出时钟信号并且通过计数来确定系统时间，其中，休眠时钟发生器的输出时钟信号的输出频率是符号频率的非整数倍，其中，模数除法器将休眠时钟发生器的输出时钟信号除以除数因子，其中，通过在至少两个整数除数值之间的改变来形成模数除法器的除数因子。

Description

无线电系统的电路、应用以及运行方法
技术领域
本发明涉及无线电系统的电路、应用以及用于运行无线电系统的电路的方法。
背景技术
无线电系统例如是根据工业标准——例如IEEE 802.15.4的无线电网络。在无线电系统内，无线电系统的所有用户、尤其是无线电网络的所有节点的系统时间的同步是值得期望的。
发明内容
本发明的任务在于尽可能地改进无线电系统的电路。
所述任务通过具有独立权利要求1的特征的电路解决。有利的改进方案是从属权利要求的主题并且被包含在说明书中。
因此设置有无线电系统的电路。在该无线电系统中，系统时间被划分成作为时间单位的符号。该电路具有符号计数器。该符号计数器被构造用于根据所计数的符号的数目在其输出端上为电路提供系统时间。
系统时钟发生器可以例如借助于门电路、半导体开关或者硬布线(Festverdrahtung)与符号计数器相连接。系统时钟发生器具有第一石英单元，该第一石英单元的频率是符号频率的整数倍。符号频率是由每秒钟的符号数目来定义的。系统时钟发生器具有用于在运行模式中输出待计数的符号的分频器。为此，分频器被构造用于对第一石英单元的频率进行分频并且分频器与第一石英单元相连接。
所述电路具有休眠时钟发生器(Ruhetaktgenerator)，该休眠时钟发生器具有第二石英单元。休眠时钟发生器的输出时钟信号的输出频率是符号频率的非整数倍。因此，该输出频率高于符号频率。但是，不能通过输出时钟信号的整除来获得符号频率。
所述电路具有开关装置，该开关装置被构造用于在休眠模式中通过休眠时钟发生器的输出时钟信号的消隐(Austastung)来形成待计数的符号。在此，所述电路被构造成相对于运行模式中的电流消耗降低休眠模式中的电流消耗。为此优选的是，所述电路的一些运行模式的功能在休眠模式中被禁用。所述消隐导致输出时钟信号的时钟的减少。例如，休眠时钟信号的输出时钟信号具有形式为具有上升沿和下降沿的矩形信号的时钟。为了所述消隐，例如隐没单个矩形信号。因此，借助于所述消隐，为了确定系统时间而未对输出时钟信号的时钟一起计数。开关装置例如是逻辑单元——例如与门或者例如是传输门或者例如是晶体管形式的半导体开关。
所述电路具有模数除法器(Modulo-Teiler)，该模数除法器与休眠时钟发生器的输出端相连接。该模数除法器可以在至少两个整数除数值之间改变。优选地，该模数除法器可以在恰好两个值、例如20与21之间改变。模数除法器总是在达到其除数值时在其输出端上产生一信号，利用该信号，对时钟的计数被抑制。例如，休眠时钟发生器的每二十个或者每二十一个时钟未被计数。
模数除法器的输出端与开关装置的控制输入端相连接，以便借助模数除法器的输出信号来消隐输出时钟信号。在此，模数除法器的输出值控制开关装置的开关状态。
所述电路具有逻辑单元，该逻辑单元与模数除法器的控制输入端相连接。该逻辑单元被构造用于通过改变模数除法器的除数值来控制模数除法器的除数因子。为了至少两个整数除数值的改变，模数除法器被优选地构造用于通过其控制输入端从逻辑单元加载除数值。可替换地，为了除数值的改变，模数除法器可被这样构造，使得可以通过借助于控制输入端上逻辑单元的控制信号的切换来选择固定地或者可编程地存储在模数除法器中的除数值。
此外，本发明的任务还在于说明一种尽可能改进的运行方法。
所述任务通过具有独立权利要求8的特征的方法解决。有利的改进方案是从属权利要求的主题并且被包含在说明书中。
因此设置有一种用于运行无线电系统的电路的方法。在该无线电系统中，系统时间被划分成作为时间单位的符号。
在运行模式中，系统时钟发生器被激活。在运行模式中，根据系统时钟发生器的输出时钟信号通过优选地对系统时钟发生器的输出时钟信号的时钟进行计数来确定系统时间。优选地，系统时钟发生器的输出时钟信号的时钟对应于系统时间的符号。
在休眠模式中，系统时钟发生器被禁用。在休眠模式中，根据模数除法器的输出信号来消隐休眠时钟发生器的输出时钟信号。优选地通过对休眠时钟发生器的经消隐的输出时钟信号的剩余时钟进行计数来确定系统时间。
在此，休眠时钟发生器的输出时钟信号的输出频率是符号频率的非整数倍。因此，休眠时钟发生器的输出频率高于符号频率。但是，不能通过输出时钟信号的整除获得符号频率。
模数除法器根据除数因子和休眠时钟发生器的输出时钟信号在输出端上提供用于消隐的信号。通过在至少两个整数除数值之间改变来形成模数除法器的除数因子。优选的是，模数除法器可以例如通过切换在恰好两个值之间改变。
此外，本发明的任务在于说明一种应用。
所述任务通过具有独立权利要求9的特征的方法来解决。有利的改进方案是从属权利要求的主题并且在说明书中对其进行说明。
因此设置有将实时钟(RTC-Real Time Clock)的石英单元用于在无线电系统中在休眠模式期间提供被划分成符号的系统时间的应用。与系统时钟发生器的(更高频率的)石英单元相比，实时钟的石英单元优选地具有更小的电流消耗。实时钟的石英单元有利地具有32.768kHz的石英频率或者这个频率的多倍。
倍频器被构造用于整数倍地倍频实时钟的石英单元的石英频率。例如，通过倍频器使石英频率增加一倍。
开关装置被构造用于根据模数除法器的输出信号来消隐石英单元的经倍频的石英频率。
通过在至少两个整数除数值之间改变来形成模数除法器的除数因子。通过借助于模数除法器的输出信号消隐休眠时钟发生器的个别时钟而平均得出休眠时钟发生器的输出频率与符号计数器的计数频率之间的非整数的除数比()。该除数比例如是1∶1.048576。
逻辑单元被构造用于——例如通过在两个除数值之间的切换——来改变模数除法器的整数除数值。在此，逻辑单元被这样构造，使得通过消隐以及改变整数除数值使符号计数器的输入端上的输入频率逼近于预先确定的符号频率。符号计数器被构造用于根据所计数的符号的数目来提供系统时间。于是，系统时间可以由于所述逼近而具有小的计数误差。
以下所述的改进方案不仅涉及所述电路而且涉及所述应用，也涉及所述方法。
符号是系统时间的时间单位。而传输符号是通信技术的信息单位。传输符号优选地总是长度相同，但是根据传输速率包含不同数目的数据位。用于传输的编码方法的多个所定义的传输符号可被称为星座。由符号计数器计数的符号的持续时间可以与传输符号的持续时间不同。例如，系统时间的符号持续时间是传输符号的持续时间的整数倍或者是传输符号的持续时间的N分之一，其中N为整数。在一个优选的改进方案中，传输符号的持续时间与系统时间的符号持续时间一致。
根据一个有利的改进方案，无线电系统的电路具有控制电路，该控制电路被构造用于为运行模式激活系统时钟发生器并且用于为休眠模式禁用系统时钟发生器。为此，该控制电路有利地具有计算单元——例如微控制器核心。如果符号计数器在达到所编程的计数器状态时产生中断信号(英语：interrupt)并且因此唤醒计算单元(Controller)以及电路，则优选地离开休眠模式。
根据一个构型，控制电路具有用于在系统时钟发生器的输出信号与休眠时钟发生器的输出信号之间进行切换的另外的开关装置。这个另外的开关装置例如是门电路、传输门和/或半导体开关。
根据一个有利的改进方案，休眠时钟发生器具有用于对休眠时钟发生器的第二石英单元的频率进行倍频的倍频器以形成输出时钟信号。
优选的是，通过消隐来分配休眠时钟发生器的输出时钟信号的被隐没(被减去)的时钟，以便使电路的系统时间在休眠模式中逼近于无线电系统的系统时间。
为此，在一个优选的改进方案中设置：逻辑单元被构造用于分配休眠时钟发生器的输出时钟信号的被消隐的时钟。优选地，逻辑单元具有环形计数器和用于根据环形计数器的计数值而输出一个值的选择电路。优选的是，这些值为二进制的并且有利地仅仅具有值“0”和“1”。
在一个有利的改进方案中设置：逻辑单元被构造用于将所述值与一个常系数——尤其是20——相加并且将相加的结果作为至少两个整数除数值输出到模数除法器的控制输入端上。为了将系数20与仅仅一个唯一的位相加，仅仅需要针对这个位改变系数的最低的二进制位。
根据一个有利的构型，选择电路具有多路复用器和通过硬布线形成的向量(Vektor)。可替换地，可以通过子电路或者外部的其它电路生成所述向量。
前面所述的改进方案不仅单个是特别有利的，而且以组合的形式也是特别有利的。在此，全部的改进方案都可以彼此组合。在附图的实施例的说明中阐述一些可能的组合。但是，这些在那里所述的将改进方案进行组合的可能性并未穷尽。
附图说明
以下通过实施例参照附图进一步阐述本发明。
在此，附图示出无线电系统的电路的框图。
具体实施方式
用于根据工业标准IEEE 802.15.4的无线电系统的符号周期是16μs。如果无线电系统处于运行模式(激活状态)中，则可以将16MHz系统时钟用作系统时间的时基。在休眠模式(未激活状态)中，系统时钟发生器被关闭并且仅仅具有32.768kHz的时钟频率的时钟石英(RTC：Real Time Clock——实时钟)仍然可用。在将这个频率倍频到65.536kHz的情况下产生15.258μs的周期，其明显偏离所期望的无线电系统的系统时间的符号周期。
附图中所示的框图使与符号计数器的运行时间无关地将最大计数误差限制到一个符号周期成为可能。在此，时钟石英当然也不是理想的并且可能由于频率偏差而导致附加的误差。此外，由于所述误差以及其它的误差源——比如系统时钟，在无线电系统中需要进行同步。
在附图中通过框图示意性地示出了无线电系统的电路。
根据附图的电路具有逻辑单元500。逻辑单元500具有计数器510，该计数器510作为环形计数器在0与758之间计数。选择电路由逻辑单元500的硬布线的向量520和多路复用器530构成。通过环形计数器510从向量520中选出一位。如果这个位具有值“1”，则模数除法器400的除数值k被设置为值“21”。如果这个位具有值“0”，则模数除法器400的除数值k被设置为值“20”。为此，所述位借助于加法器550被加到常系数540“20”上。为此，例如通过相应的布线来改变系数540的最低的二进制位就足够了。
逻辑单元500的用于输出除数值k的输出端与模数除法器400的控制输入端420相连接。而逻辑单元500的环形计数器510的输入端与模数除法器400的输出端相连接。
总是在模数除法器400的输出端等于零的时刻，由符号计数器300进行的计数被抑制。根据所计数的符号的数目，符号计数器300的输出端将所计数的系统时间tS作为32位宽的数据值输出。系统时间tS被划分成符号。为了抑制计数，逻辑0到达开关装置700的控制输入端en上。同时，环形计数器510被增量并且因此向量520中的下一位被选择。开关装置700和计数器300可以被构造在一个电路单元中，该电路单元包括开关和计数两种功能。
系统时钟发生器100可以通过开关装置610与符号计数器300相连接。系统时钟发生器100具有石英单元110，该石英单元110具有16MHz的石英频率fS，该石英频率fS在输出端102上输出用于运行模式中的数字电路的定时。石英单元110的频率fS是符号频率的整数倍。因此，系统时钟发生器100还具有用于在运行模式中输出待计数的符号的分频器120，其中，分频器120将石英单元110的频率fS除以因子256。因此，在系统时钟发生器100的输出端101上输出具有16μs的符号周期的待计数的符号。
此外，附图的实施例的电路具有休眠时钟发生器200，休眠时钟发生器200具有一个另外的石英单元210。这一另外的石英单元210的石英频率是32.768kHz，从而15.2587μs的周期偏离无线电系统的符号周期16μs。因此，休眠时钟发生器200的输出时钟信号的输出频率fR是符号频率的非整数倍。最小公倍数是250000μs(1/4秒)。在250ms内不对休眠时钟发生器的759个时钟进行计数，因此符号计数器300在休眠模式中在250ms之后具有与运行模式中系统时钟发生器100的更精确的系统时钟相同的计数器状态(系统时间tS)。
休眠时钟发生器的所述需消隐的时钟在250ms的持续时间内的均匀分布意味着：理论上必须总是在20.586个时钟之后去掉一个时钟。但因为仅仅能够对整数个时钟进行计数，所以这意味着：必须在445次21个时钟以后以及在314次20个时钟以后略去一个时钟。由模数除法器400提供除以除数值20和21的除法。在此，除数值k的选择通过逻辑单元500进行。由此，符号计数器中的最大计数误差不大于一个符号周期。总是在250ms之后计数误差减小到零。由此获得意想不到的效果：由于计数误差而产生的总偏差在无穷大的运行时间内不超过一个符号周期。
为了略去休眠时钟发生器的时钟而设置有开关装置700，开关装置700被构造用于在休眠模式中通过消隐休眠时钟发生器200的输出时钟信号来形成待计数的符号。
为了除以除数值k，模数除法器400的输入端410与休眠时钟发生器200的输出端201相连接。模数除法器400的输出端与开关装置700的控制输入端en相连接以便借助于模数除法器400的输出信号进行所述消隐。
利用附图的实施例的解决方案可以在更长的时间间隔内将无线电系统的电路置于休眠模式(sleep)中。为了运行符号计数器仅仅需要时钟石英210(RTC)，由此可以明显地减少电流消耗。在休眠模式结束后，可以近似精确到符号地唤醒电路。
为了在休眠模式与运行模式之间转换，可以设置控制电路600，此外在附图的实施例中，控制电路600具有用于在系统时钟发生器的输出信号与休眠时钟发生器的输出信号之间进行切换的开关装置610、620和640。在一个可替换的构型方案中，使用多路复用器进行切换，该多路复用器与系统时钟发生器100的输出端101和休眠时钟发生器200的输出端201相连接。
本发明并不限于所示的附图的构型方案。例如，也可以例如根据其它的工业标准、如IEEE 802.11为其它的无线电网络设置系统时间。
附图标号表：
100              系统时钟发生器
101              输出端
102              系统时钟输出端
110              石英单元
120              整数除法器
200              休眠时钟发生器
210              石英单元
220              倍频器
300              计数器
400              模数除法器
410              除法器输入端
420              控制输入端
500              逻辑单元
510              计数器，环形计数器
520              硬布线的向量
530              多路复用器
540              系数“20”
550              加法器、相加器
600              控制电路
610，620，640    开关装置
700              开关装置
en               控制输入端
fR               输出频率
fS               石英频率
k                除数值
tS               系统时间

Claims (9)

1.一无线电系统的电路，其中，系统时间被划分成符号，所述电路
具有一符号计数器(300)，所述符号计数器(300)用于根据所计数的符号的数目提供系统时间(tS)，
具有一可与所述符号计数器(300)连接的系统时钟发生器(100)，所述系统时钟发生器(100)具有一第一石英单元(110)，所述第一石英单元(110)的频率(fS)是一符号频率的整数倍并且大于所述符号频率，并且所述系统时钟发生器(100)具有一分频器(120)，所述分频器(120)用于在运行模式中通过对所述第一石英单元(110)的频率(fS)的分频来输出待计数的符号，
具有一休眠时钟发生器(200)，所述休眠时钟发生器(200)具有一第二石英单元(210)，其中，所述休眠时钟发生器(200)的输出时钟信号的输出频率(fR)是所述符号频率的非整数倍并且大于所述符号频率，
具有一开关装置(700)，所述开关装置(700)被构造用于在休眠模式中通过所述休眠时钟发生器(200)的输出时钟信号的消隐来形成所述待计数的符号，
具有一模数除法器(400)，所述模数除法器(400)与所述休眠时钟发生器(200)的一输出端(201)相连接，所述模数除法器(400)可在至少两个整数除数值(k)之间改变，并且所述模数除法器(400)的输出端与所述开关装置(700)的一控制输入端(en)相连接以便借助于所述模数除法器(400)的输出信号进行所述消隐，以及
具有一逻辑单元(500)，所述逻辑单元(500)与所述模数除法器(400)的一控制输入端(420)相连接，并且所述逻辑单元(500)被构造用于通过改变所述模数除法器(400)的除数值(k)来控制所述模数除法器(400)的除数因子。
2.根据权利要求1所述的电路，
具有一控制电路(600)，所述控制电路(600)被构造用于为所述运行模式激活所述系统时钟发生器(100)并且用于为所述休眠模式禁用所述系统时钟发生器(100)。
3.根据权利要求2所述的电路，
其中，所述控制电路(600)具有用于在所述系统时钟发生器(100)的输出信号与所述休眠时钟发生器(200)的输出信号之间切换的另外的开关装置(610，620)。
4.根据以上权利要求之一所述的电路，
其中，所述休眠时钟发生器(200)具有一倍频器(220)，所述倍频器(220)用于使所述休眠时钟发生器(200)的第二石英单元(210)的频率倍频，以便形成所述输出时钟信号。
5.根据权利要求1所述的电路，
其中，所述逻辑单元(500)具有一环形计数器(510)和一选择电路(520，530)，所述选择电路(520，530)用于根据所述环形计数器(510)的计数值(n)输出一个值。
6.根据权利要求5所述的电路，
其中，逻辑单元(500)被构造用于将所述值与一常系数(540)相加并且将相加的结果作为所述至少两个整数除数值(k)输出到所述模数除法器(400)的控制输入端(420)上。
7.根据权利要求5或6所述的电路，
其中，所述选择电路具有一多路复用器(530)和一通过硬布线形成的向量(520)。
8.用于运行一无线电系统的电路的方法，其中，一系统时间(tS)被划分成符号，
其中，在一运行模式中，激活一系统时钟发生器(100)，使得由所述系统时钟发生器(100)的一输出时钟信号通过计数来确定所述系统时间(tS)，
其中，在一休眠模式中，禁用所述系统时钟发生器(100)，
其中，在所述休眠模式中，根据一模数除法器(400)的一输出信号来消隐一休眠时钟发生器(200)的一输出时钟信号并且通过计数来确定所述系统时间(tS)，
其中，所述休眠时钟发生器(200)的所述输出时钟信号的一输出频率(fR)是一符号频率的非整数倍并且大于所述符号频率，
其中，所述模数除法器(400)将所述休眠时钟发生器(200)的输出时钟信号除以一除数因子，以及
其中，通过在至少两个整数除数值(k)之间的改变来形成所述模数除法器(400)的所述除数因子。
9.一实时钟(RTC)的石英单元(210)的应用，用于在一无线电系统中在一休眠模式期间提供一被划分成符号的系统时间(tS)，
其中，通过一倍频器(220)使所述石英单元(210)的石英频率整数倍地倍频，
其中，通过一开关装置(700)根据一模数除法器(400)的输出信号来消隐所述石英单元(210)的经倍频的石英频率，
其中，通过所述模数除法器(400)对经倍频的石英频率(fR)进行除法运算，通过在至少两个整数除数值(k)之间的改变形成所述模数除法器(400)的除数因子，
其中，通过一逻辑单元(500)改变所述模数除法器(400)的整数除数值，
其中，通过所述消隐以及所述整数除数值的改变使一符号计数器(300)的输入端上的输入频率逼近于一预先确定的符号频率，
其中，通过所述符号计数器(300)由所计数的符号的数目来提供所述系统时间(tS)。
CN2009102042332A 2008-10-14 2009-10-14 无线电系统的电路、应用以及运行方法 Expired - Fee Related CN101729489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008051222.2A DE102008051222B4 (de) 2008-10-14 2008-10-14 Schaltung eines Funksystems, Verwendung und Verfahren zum Betrieb
DE102008051222.2 2008-10-14

Publications (2)

Publication Number Publication Date
CN101729489A CN101729489A (zh) 2010-06-09
CN101729489B true CN101729489B (zh) 2013-04-17

Family

ID=41821253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102042332A Expired - Fee Related CN101729489B (zh) 2008-10-14 2009-10-14 无线电系统的电路、应用以及运行方法

Country Status (3)

Country Link
US (2) US8340236B2 (zh)
CN (1) CN101729489B (zh)
DE (1) DE102008051222B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105911859A (zh) * 2016-06-21 2016-08-31 国网江苏省电力公司电力科学研究院 一种用于电子式电流互感器的守时钟及其运行方法
CN109643142B (zh) 2017-08-04 2022-08-02 深圳市汇顶科技股份有限公司 定时方法、时钟设备和终端设备
DE102018220301A1 (de) * 2018-11-26 2020-05-28 Festo Ag & Co. Kg Kommunikationseinheit, Steuergerät, Kommunikationssystem und Verfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629256B1 (en) * 2000-04-04 2003-09-30 Texas Instruments Incorporated Apparatus for and method of generating a clock from an available clock of arbitrary frequency
CN1608349A (zh) * 2000-09-26 2005-04-20 高通股份有限公司 处理快寻呼信道发射的寻呼指示符位的方法与设备
CN1617067A (zh) * 2003-12-26 2005-05-18 威盛电子股份有限公司 电子装置的省电控制电路及其省电方法
CN1637683A (zh) * 2003-12-24 2005-07-13 三星电子株式会社 用于减少空闲模式下的功率消耗的处理器系统和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641445A (en) * 1970-07-23 1972-02-08 Itt Frequency analyzer
FR2448257A1 (fr) * 1979-02-05 1980-08-29 Trt Telecom Radio Electr Dispositif de resynchronisation rapide d'une horloge
JP2730530B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体集積回路及びその駆動方法
US6901126B1 (en) * 2000-06-30 2005-05-31 Texas Instruments Incorporated Time division multiplex data recovery system using close loop phase and delay locked loop
US7403507B2 (en) * 2001-06-18 2008-07-22 Texas Instruments Incorporated System and method for recovering system time in direct sequence spread spectrum communications
US8363635B2 (en) * 2008-08-20 2013-01-29 Wei Chi Liu Method and system for reducing power consumption of signal synchronization
KR101591338B1 (ko) * 2009-03-30 2016-02-19 삼성전자주식회사 롱 텀 지터를 최소화 한 클럭발생기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629256B1 (en) * 2000-04-04 2003-09-30 Texas Instruments Incorporated Apparatus for and method of generating a clock from an available clock of arbitrary frequency
CN1608349A (zh) * 2000-09-26 2005-04-20 高通股份有限公司 处理快寻呼信道发射的寻呼指示符位的方法与设备
CN1637683A (zh) * 2003-12-24 2005-07-13 三星电子株式会社 用于减少空闲模式下的功率消耗的处理器系统和方法
CN1617067A (zh) * 2003-12-26 2005-05-18 威盛电子股份有限公司 电子装置的省电控制电路及其省电方法

Also Published As

Publication number Publication date
DE102008051222B4 (de) 2017-05-11
US20130124587A1 (en) 2013-05-16
US8340236B2 (en) 2012-12-25
US9036754B2 (en) 2015-05-19
DE102008051222A1 (de) 2010-04-15
CN101729489A (zh) 2010-06-09
US20100091923A1 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
EP1776764B1 (en) Frequency divider
US8595277B2 (en) Hybrid random number generator
US6489817B1 (en) Clock divider using positive and negative edge triggered state machines
CN101908883B (zh) 可编程小数分频器
CN101729489B (zh) 无线电系统的电路、应用以及运行方法
US6121801A (en) Non-integer clock divider
CN107968646B (zh) 可编程时钟分频器
CN110830041A (zh) 占空比50%的连续整数分频器及包括其的锁相环电路
CN102055465A (zh) 一种可配置任意整数半整数分频器装置及方法
US9992053B1 (en) Multi-channel, multi-lane encryption circuitry and methods
Yu et al. A $\Delta\Sigma $ Fractional-N Synthesizer With Customized Noise Shaping for WCDMA/HSDPA Applications
CN110114753A (zh) 具有可选频率和占空比的分频器
WO2008008297A2 (en) Glitch-free clock switcher
EP1977517A1 (en) Frequency divider circuits
Balaji et al. Low power and high speed synchronous circuits using transmission gates
JP2010282399A (ja) クロック切替回路
US20150091620A1 (en) Reducing current variation when switching clocks
JP2011097138A (ja) 雑音除去回路及び雑音除去回路を備えた半導体装置
US7609801B2 (en) Counter circuit and method of operating the same
US8068576B2 (en) Counters and exemplary applications
US7253673B2 (en) Multi-phase clock generator and generating method for network controller
CN114089810A (zh) 用于为加密核提供处理时钟信号的方法和时钟产生电路
CN112653460A (zh) 分频器、分频方法及装置
KR100399947B1 (ko) 클럭신호 발생회로
JP3517314B2 (ja) クロック供給装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130417

CF01 Termination of patent right due to non-payment of annual fee