WO2002050989A1 - Convertisseur pwm de calage au point neutre a trois niveaux et unite de commande de tension du point neutre - Google Patents

Convertisseur pwm de calage au point neutre a trois niveaux et unite de commande de tension du point neutre Download PDF

Info

Publication number
WO2002050989A1
WO2002050989A1 PCT/JP2001/010480 JP0110480W WO0250989A1 WO 2002050989 A1 WO2002050989 A1 WO 2002050989A1 JP 0110480 W JP0110480 W JP 0110480W WO 0250989 A1 WO0250989 A1 WO 0250989A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
neutral point
neutral
voltage
phase
Prior art date
Application number
PCT/JP2001/010480
Other languages
English (en)
French (fr)
Inventor
Yoshiyuki Tanaka
Katsutoshi Yamanaka
Eiji Watanabe
Original Assignee
Kabushiki Kaisha Yaskawa Denki
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000372889A external-priority patent/JP3695522B2/ja
Priority claimed from JP2000380915A external-priority patent/JP3694763B2/ja
Application filed by Kabushiki Kaisha Yaskawa Denki filed Critical Kabushiki Kaisha Yaskawa Denki
Priority to EP01271687A priority Critical patent/EP1347565A4/en
Priority to CNB018201784A priority patent/CN100334801C/zh
Priority to KR1020037007601A priority patent/KR100650358B1/ko
Priority to US10/433,891 priority patent/US6795323B2/en
Publication of WO2002050989A1 publication Critical patent/WO2002050989A1/ja

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to a three-level neutral point clamp type PWM inverter device which is one of power converters such as an inverter, a servo drive, etc. for driving a motor at a variable speed, and a power converter for system interconnection.
  • Neutral point which is used in a PWM inverter device and has a voltage between the neutral point and the negative bus between two capacitors connected in series between its positive and negative buses.
  • the present invention relates to a neutral voltage controller that controls point voltage.
  • FIG. 1 is a circuit diagram showing a main circuit configuration of a three-level neutral point clamp type PWM inverter device. As shown in Fig. 1, the three-level neutral point-clamped PWM inverter device is composed of two capacitors 7, three-phase output terminals, 12 switching elements 8, and 18 diodes 9. Is done. '
  • each phase output terminal when turned on Suitchin grayed element 8 I 8 2, each phase output terminal is connected to the positive bus connected to the P point, each phase of The output phase voltage becomes high level.
  • the switching elements 8 2 and 8 3 are turned on, the output terminal of each phase is connected to the neutral point C, and the output phase voltage of each phase is the intermediate level between the high level and the low level (the neutral point voltage). ).
  • each phase output terminal When turning on the switch ring element 83, 84, each phase output terminal is connected to a negative bus that is connected to the N-point, each phase of the output phase voltage becomes low.
  • a three-level neutral point clamp type PWM inverter device it is common to switch each switching element 8 based on the above three patterns to drive a three-phase load.
  • a neutral point voltage is obtained by dividing the voltage of the capacitor 7, and the neutral point voltage fluctuates according to the current supplied to the load. If the neutral point voltage fluctuates, an overvoltage is applied to the capacitor 7 and the life of the capacitor 7 is shortened. Therefore, in the three-level neutral point clamp type PWM inverter, control is performed to suppress the fluctuation of the neutral point voltage. For neutral point voltage control.
  • Fig. 5 shows an example of a device that calculates the PWM pulse of a neutral point clamp type PWM inverter using the concept of the space voltage vector.
  • This device includes a beta time calculator 102, a beta time register 103, a PWM pulse pattern setting device 104, and a parameter setting device 105.
  • the output voltage output by the inverter is the space vector amount as shown in Fig. 4.
  • the vector time calculator 102 changes the area of the output voltage vector V to the PWM pulse pattern setter 104.
  • the 27 types of vectors shown in Fig. 4 are selected, and the vector train and the vector are sequentially output as PWM pulses whose average PWM period is the same as the output voltage vector V.
  • the output time ( ⁇ 0 to ⁇ 5) of those vector sequences and vectors is determined by the vector time register.
  • the PWM generation time is set so that the correction vector generation time decreases in the neutral point voltage fluctuation direction.
  • the loose pattern setter 104 is adjusted.
  • Japanese Patent Application Laid-Open No. Hei 9-37592 discloses that one long vector in the output space vector of a three-level impeller and a region sandwiched by a middle-length vector adjacent thereto. The entire 360 ° space formed by these vectors is divided into 12 sections, and the section numbers in the 12 sections of the command vector are determined based on the rotation angle of the command vector. At the same time, the modulation rate is calculated based on the magnitude of the command vector, and the transmission method and transmission order that suppress the fluctuation of the neutral point voltage of the voltage divider capacitor of the three-level park are calculated based on the modulation rate and the current ratio.
  • a PWM control method of a three-level inverter is disclosed, in which the transmission method and the transmission time of each specific vector in the transmission order are calculated, and the three-level inverter is PWM-controlled. ...
  • the neutral point voltage is determined by the phase current of the load connected to the neutral line and the time ratio at which this switch state occurs. Since there is no fluctuating and no vector to capture this, neutral voltage fluctuations caused by intermediate vectors need to be corrected using correction vectors.
  • a zero-phase voltage is added to the modulation factor to adjust the time for generating the correction vector and change the line output voltage supplied to the load.
  • the neutral point voltage fluctuation is controlled.
  • a method utilizing the concept of a space voltage vector is also used.
  • the voltage vector to be output is output so as to use the correction vector, and the neutral point voltage is controlled by adjusting the generation time of the switch state of the set. The method of determining the correction vector ratio was not optimal in order to reduce the voltage fluctuation to zero, and the neutral point voltage fluctuation suppression effect was insufficient.
  • a transmission method that suppresses fluctuations in the neutral point potential of a predetermined voltage dividing capacitor of a three-level inverter by using a modulation factor and a current ratio.
  • the transmission order is determined, and the PWM control is performed by calculating the output time of each specific vector in the transmission method and transmission order, so that the neutral point current can be made close to zero.
  • this method could not make the neutral point voltage fluctuation completely zero.
  • Fig. 6 is a block diagram showing the configuration of a conventional neutral point voltage controller that detects the neutral point voltage level and outputs a neutral point voltage control command for suppressing neutral point voltage fluctuations.
  • the conventional neutral point voltage control device includes two isolation amplifiers 6 and a calculation circuit 3.
  • the two isolation amplifiers 6 have a first reference voltage V refl that is half the voltage V PN (DC bus voltage) between the points P and N, and a voltage between the points C and N , That is, the neutral point voltage V CN is input to each.
  • Calculation circuit 3 consists of two The output of the amplifier 6 is input, and a neutral point voltage control command that causes the neutral point voltage V CN to match the first reference voltage V rrfl is calculated and output.
  • the neutral point voltage control command is a command to create an output pattern of a PWM (pulse width modulation) command that raises or lowers the value of the neutral point voltage.
  • the two isolation amplifiers 6, which are insulation circuits, are used to input the neutral point voltage V CN and the first reference voltage V refI to the calculation circuit 3. I need.
  • Such an insulation circuit is necessary because the calculation circuit 3 is generally driven by a different power supply from the main circuit of the inverter.
  • An object of the present invention is to provide a three-phase neutral point clamp type PWM inverter device capable of efficiently suppressing neutral point potential fluctuations, improving safety, and improving output voltage quality. is there. ⁇
  • the positive bus, the negative bus, and the neutral are connected to the three-phase output terminals, respectively.
  • the first calculated value which is the product of the calculated time value of the three-phase output voltage and the predicted neutral point current value in that state, is obtained.
  • the second and third calculated values which are the product of the calculated value of the output voltage time and the predicted neutral current value in states 1 and 2, are obtained.
  • the current flowing through the neutral conductor is set to zero, or the neutral potential of the three-phase output voltage is set to an intermediate value between the positive bus and the negative bus voltage.
  • the time ratio between states 1 and 2 during the PWM cycle is determined so as to approach a certain potential.
  • Another object of the present invention is to provide an inexpensive, highly reliable and accurate neutral point voltage control device.
  • a first reference voltage value that is a half of the voltage between the positive bus and the negative bus is subtracted from the value of the neutral point voltage.
  • the subtracted value is smaller than the second reference voltage value which is a negative value, a signal for increasing the neutral point voltage is turned on, and the subtracted value is a third value which is a positive value.
  • the signal for lowering the neutral point voltage is turned on, the above two signals are isolated and converted into a 2-bit digital signal, and the neutral point voltage is determined based on the digital signal. Calculate and output control commands.
  • the difference between the neutral point voltage and each reference voltage value is represented by digital signals instead of analog signals, thereby providing a wide linear characteristic.Low cost without using expensive insulating means Insulating means for digital signals can be used, so that the entire device can be made inexpensive, and the difference between the neutral point voltage and each reference voltage value is processed by digital signals instead of analog signals. Since the influence of noise on the input to the calculation means can be reduced, the reliability of the device can be improved and a highly accurate neutral point voltage control device can be provided.
  • Figure 1 is a circuit diagram showing the main circuit configuration of a three-level inverter
  • FIG. 2 is a diagram illustrating an example of a set of switch states of a three-phase neutral point clamped inverter
  • FIG. 3 is a diagram illustrating an example of another set of switch states of a three-phase neutral point inverter
  • Figure 4 is an output voltage space vector diagram of a three-phase neutral point clamp inverter
  • Figure 5 is a block diagram of a conventional PWM pulse operation circuit
  • Fig. 6 is a block diagram showing the configuration of a conventional neutral point voltage controller
  • FIG. 7 shows a PWM of a three-phase neutral point clamped inverse according to the first embodiment of the present invention.
  • Block diagram showing the configuration of the pulse calculator
  • FIG. 8 is a block diagram showing the configuration of the neutral point voltage control device according to the second embodiment of the present invention.
  • FIG. 9 is a diagram showing the operation of the neutral point voltage control device according to the third embodiment of the present invention.
  • FIG. 10 is a block diagram showing a configuration of a neutral point voltage control device according to the third embodiment of the present invention.
  • FIG. 7 is a block diagram showing a configuration of a PWM pulse calculator applied to the three-phase neutral point clamp type PWM inverter device of the present embodiment.
  • the three-phase neutral point clamp type PWM inverter device of the present embodiment includes a parameter calculator 101 for neutral point potential control, a beta time calculator 102, and a beta time register. 103 and a PWM pattern setting device 104.
  • the regions where the output voltage vector V exists are configured as shown in FIG.
  • a PWM pulse is output based on the vector.
  • the betatones that make up the area are classified as shown in Fig. 4, and the betattle time calculator 102 calculates the total output time of each classified vector to output the output voltage vector V as the zero voltage vector.
  • r (U), i (V), and i (W) are the measured values of the instantaneous load current value of the UVW phase, respectively, i (phasel), i (phase) when each vector is in that region. 2) and i (phase 3) change to i (U), i (V) and i (W), respectively, as shown in Table 2, so each neutral current is calculated as Can be calculated.
  • phasel is the phase when the xp and xn vectors are output
  • phase 2 is the phase when the z vector is output
  • phase 3 is the phase when the yp and yn vectors are output.
  • the neutral point current fluctuations can be made closer to zero by using ic, icx, and icy to make the neutral point potential fluctuation closer to zero. Then, the time ratio of the xp, xn, yp, and yn vectors may be determined. An example of a specific calculation method of the time ratio of each vector will be described below.
  • the PWM pattern setting device 105 uses neutral point potential control parameters ⁇ 1 and ⁇ ; 2 for neutral point potential control as described in JP-A-2001-57784. The relationship between these parameters depends on the relationship between the region where the voltage vector exists and the phase current.
  • ⁇ 1 ⁇ if i (hasel) ⁇ 0
  • Table 1 below shows the correspondence between phasel, phase2, phase3, and the U, V, and W phases.
  • the neutral point potential control parameter ⁇ is calculated by the neutral point potential control parameter calculator 106.
  • ⁇ ′ ′ is an ⁇ offset adjustment parameter, which is used to forcibly control the neutral point potential when the neutral point potential is abnormal, etc., and is usually 0.5. Further, ⁇ and ⁇ are obtained as shown in the following (1) to (4).
  • T 2 is calculated by the above calculation, and the generation of the vector is suppressed. If it is a time after this, it is possible to efficiently suppress the neutral point potential fluctuation with the above calculation as it is.
  • the three-phase neutral point clamped PWM inverter of the present embodiment does not compensate for the neutral current flowing through the z-vector during the PWM cycle, It may be changed to compensate for the integrated value of the flowing current.
  • ic is the time integral value of the neutral current that has flowed up to one time before, ic 0, and the neutral current i (phase 2) due to z betatle in the next PWM cycle. Change to use the sum of
  • the time integral value ic 0 of the neutral current may be measured by a current sensor provided for the neutral wire, or may be calculated by prediction from a phase output current connected to the neutral wire. .
  • the neutral point current is brought close to zero as in the three-phase neutral point-clamped PWM inverter device of the present embodiment, so that the neutral point potential fluctuation is obtained.
  • the neutral point potential can be controlled to a potential intermediate between the positive bus and the negative bus potential simply by approaching the neutral current to zero. Disappears.
  • the neutral-point potential control parameter calculator 101 detects the level of the neutral-point potential, and if the potential is higher than V 0, the neutral point is calculated from the calculated values of ic, icx, and icy.
  • the line current may be increased in the direction of the arrow in FIG. 1, and if the potential is lower than V 0, calculation may be performed so as to increase the neutral current in the direction opposite to the direction of the arrow in FIG.
  • FIG. 8 is a block diagram showing the configuration of the neutral point voltage control device of the present embodiment.
  • the neutral point voltage control device according to the present embodiment includes a subtractor 1, two comparators 2, a calculation circuit 3, and an insulation circuit 10.
  • the subtractor 1 outputs a value obtained by subtracting the first reference voltage V ⁇ from the neutral point voltage V CN .
  • the first reference voltage value v ⁇ fl is, as described above, a voltage value that is half the voltage between the points P and N (1/2- VPN ).
  • Neutral voltage control apparatus of this embodiment in addition to the first reference voltage value V refl, the second criteria voltage V ref2 and the third reference voltage value V Rrf3 used.
  • the second reference voltage values V ref2 and The third reference voltage value V ref3 is a negative value and a positive value, respectively, as shown in FIG.
  • One comparator 2 turns on and outputs a signal for increasing the neutral point voltage to the calculation circuit 3 when the output value of the subtractor 1 is smaller than the second reference voltage value Vref2. .
  • the other comparator 2 outputs a signal for lowering the neutral point voltage V CN to the calculation circuit 3 when the value of the output of the subtractor 1 is larger than the third reference voltage value V ref3 . Turn on and output.
  • the signals output from the two comparators 2 are input to the isolation circuit 10 as 2-bit digital signals, and are input to the calculation circuit 3. Since the insulation circuit 10 is a circuit for handling digital signals, it is not necessary to have a linear characteristic or the like in a wide range, so that the isolation circuit 10 can be less expensive than the isolation amplifier 6 shown in FIG.
  • the calculation circuit 3 inputs the outputs of the two comparators 2 and maintains the neutral point voltage as it is when no signal is input from the two comparators 2, and a signal for raising the neutral point voltage , A neutral point voltage control command that increases the neutral point voltage is created, and a neutral point voltage lowering signal is input when a neutral point voltage decreasing signal is input. Create a neutral point voltage control command.
  • the neutral point voltage control device converts a difference between the neutral point voltage V CN and each reference voltage value from an analog signal to a digital signal to provide a wide linear characteristic. Since an inexpensive digital signal insulation circuit 10 can be used without using an expensive insulation circuit, the entire device can be made inexpensive. '
  • the difference between the neutral point voltage V CN and each reference voltage value is processed by a digital signal instead of an analog signal, so that the noise with respect to the input of the calculation circuit 3 is reduced. Since the influence can be reduced, the reliability of the equipment can be improved and highly accurate neutral point voltage control can be performed.
  • the neutral point voltage is included by providing a dead zone using the second reference voltage value Vref2 and the third reference voltage value vref3 as thresholds.
  • Neutral point voltage control can be performed without being affected by low level noise. Can be.
  • the threshold value based on the second reference voltage value V ref2 and the third reference voltage value V ref3 is set at a frequency that is three times the frequency output by the three-level skipper device. It is desirable to set it wider than the neutral point voltage fluctuation that occurs.
  • the calculation circuit 3 may be configured by software, or may be configured by hardware such as an electric circuit.
  • FIG. 10 is a block diagram showing the configuration of the neutral point voltage control device of the present embodiment.
  • the neutral point voltage control device of the present embodiment includes a comparator 4 instead of two comparators 2 and a storage device 5 instead of the calculation circuit 3. This is different from the neutral point voltage control device of the above-described embodiment.
  • the comparator 4 inputs a value obtained by subtracting the first reference voltage V refl from the neutral point voltage V CN , and outputs a value obtained when the output value of the subtractor 1 is smaller than the second reference voltage value V ⁇ , And outputs three 2-bit digital signals having different values when the reference voltage value is equal to or higher than the third reference voltage value V ref3 and when the third reference voltage value is higher than the third reference voltage value V ef3 .
  • the storage device 5 stores a table of a set of the value of the digital signal and a neutral point voltage control command to be output at that value in the case of inverter power regeneration or in the inverter according to the use condition. A plurality is stored according to the driving situation.
  • the storage device 5 selects a table according to the current operating condition from among the tables, and outputs a neutral point voltage control command corresponding to the digital signal using the table.
  • Table 2 shows the switching states and the change of the neutral point voltage.
  • the switching state is a switching pattern when outputting a vector as shown in FIG. 4, and is shown in the order of the U phase, the V phase, and the W phase.
  • P is the state where the phase is connected to the point P on the positive electrode side
  • N is the state where the phase is connected to the point N on the negative electrode side
  • O is the state where the phase is connected to the neutral point C. It is connected to the point.
  • the ap vector ⁇ an vector is equivalent as an output line voltage, but has a different switching state. Considering the change in the point voltage, the rise is in the case of the ap vector and the fall is in the case of the an vector.
  • the change of the neutral point voltage is reversed even during power regeneration and regeneration.
  • the neutral point voltage depends on which vector is selected. Can be controlled.
  • the neutral point voltage control device of the present embodiment by storing these relations as a table, it is possible to select a pattern for canceling the neutral point voltage fluctuation with respect to the fluctuation.

Description

明細書
3レベル中性点クランプ式 P WMィンパータ装置および中性点電圧制御装置 技術分野
本発明は、 モータを可変速駆動するインパータ、 サーボドライブ等の電力変換 装置や、 系統連系する電力変換装置の 1つである 3レベル中性点クランプ式 PW Mインバータ装置と、 その 3レベル中性点クランプ式 PWMインバ^ "タ装置に用 いられ、 その正母線と負母線との間に直列に接続された 2つのコンデンサ間の中 性点と負母線との間の電圧である中性点電圧を制御する中性点電圧制御装置とに 関する。 ·
背景技術
図 1は、 3レベル中性点クランプ式 P WMィンバータ装置の主回路構成を示す 回路図である。 図 1に示すように、 3レベル中性点クランプ式 PWMインバータ 装置は、 2つのコンデンサ 7と、 3相の出力端子と、 1 2個のスイッチング素子 8と、 1 8個のダイオード 9とから構成される。 '
このような 3レベル中性点クランプ式 P WMインバータ装置では、 スィッチン グ素子 8ぃ 8 2をオンすると、 各相の出力端子は P点に接続されている正母線に接 続され、 各相の出力相電圧はハイレベルとなる。 スイッチング素子 8 2、 8 3をオン すると、 各相の出力端子は中性点である C点に接続され、 各相の出力相電圧はハ ィレベルおよびローレベルの中間の中間レベル (中性点電圧) となる。 スィッチ ング素子 8 3、 8 4をオンすると、 各相の出力端子は N点に接続されている負母線に 接続され、 各相の出力相電圧はローレベルとなる。 3レベル中性点クランプ式 P WMインバータ装置では、 上述の 3つのパターンを基本として各スイッチング素 子 8をスィツチングし、 3相の負荷を駆動するのが一般的である。
このような 3レベル中性点クランプ式 PWMインバータ装置では、 コンデンサ 7の分圧によって中性点電圧が得られるが、 この中性点電圧は負荷へ供給される 電流に応じて変動する。 中性点電圧が変動すると、 コンデンサ 7に過電圧がかか り、 コンデンサ 7の寿命低下 .破壊が発生する恐れがある。 そこで、 3レベル中 性点クランプ式 PWMィンバータ装置では、' 中性点電圧の変動を抑制する制御す るための中性点電圧制御を行つている。
従来、 上述のような構成の中' (·生点クランプ式 P WMィンパータの中 1"生点電圧制 御では、 P WMパルス発生方法としてダイポーラ変調、 ュニポーラ変調を用い、 電圧指令の零相電圧の増減によって、 中性線に流れる電流を制御していた。 一方、 特開平 5— 2 9 2 7 5 4号公報に開示されているように、 電圧ベク トル の概念を導入し P WM制御を行う場合には、 負荷電力の正負から中間電圧べクト ルの増減方向を決定して中性点電圧制御を行う方法が一般的である。 このような 方法には、 特開 2 0 0 1— 5 7 7 8 4号公報に提案されているように、 中性線に 流れる電流の向きによって補正べクトルの発生時間比率を細かく調整する方法な どがある。
これらの方法では、 図 2に示すような 1 2通りのスィッチ状態の組において、 出力電圧が同じであるが中性線の電流方向が逆になる対のスィツチ状態の比率を 調節することによって、 中性点電圧の変動を抑制している。
また、 特開 2 0 0 1— 6 1 2 8 3号公報に提案されているように、 図 3に示す ような中性点電圧を乱すスィッチ状態を抑制する方法などもある。 なお、 中性点 クランプ式ィンバータがとるスィツチ状態を出力電圧べクトルとして表すと、 図 4のように表すことができる。 ·
図 5は、 空間電圧べク トルの概念を利用して中性点クランプ式 P WMィンバー タの P WMパルスを計算する装置の一例である。 この装置は、 ベタトル時間計算 器 1 0 2と、 ベタトル時間レジスタ 1 0 3と、 PWMパルスパターン設定器 1 0 4と、 パラメータ設定器 1 0 5とを備えている。
この装置では、 インバータが出力する出力電圧を、 図 4に示すような空間べク トル量とする。 べク トル時間計算器 1 0 2は、 その出力電圧べク トル Vの変調率 ( k ) 、 位相 (0 ) を与えられると、 出力電圧ベク トル Vの領域を PWMパルス パターン設定器 1 0 4に出力するとともに、 図 4に示す 2 7種類のべクトルを選 択し、 P WM周期の平均が出力電圧べクトル Vと同じになる P WMパルスとして 、 順次出力されるベク トル列とベク トルの出力時間 (T 0〜T 5 ) を計算する。 それらのベクトル列とベクトルの出力時間 (Τ 0〜Τ 5 ) はベク トル時間レジス タ 1 0 3に記憶され、 記憶されたべクトル列と出力時間は、 PWMパルスパター ン設定器 1 0 4によってインバータ主回路のスィッチ素子を駆動するパルス列 U 1、 U 2、 V I、 V 2、 W l、 W 2に変換され、 それらのパルス列によってイン バータ主回路のスィツチ素子がオン ·オフされ、 所望の電圧が出力される。 この 装置では、 パラメータ設定器 1 0 5の中性点電圧や負荷力率の検出器からの信号 を元に、 補正べクトルの発生時間を中性点電圧変動が減少する方向に、 P WMパ ルスパターン設定器 1 0 4が調節される。
また、 特開平 9一 3 7 5 9 2号公報には、 3レベルインパータの出力空間べク トルにおける 1つの長いべクトルと、 これと隣接する中間の長さのベタトルで挟 まれる領域を 1つの空間とし、 これらのベクトルによって形成される 3 6 0 ° の 全空間を 1 2個の区間に分割し、 指令べクトルの回転角によって指令べクトルの 1 2個の区間における区間番号を判別するとともに、 指令べクトルの大きさによ つて変調率を計算し、 変調率と電流比によって、 3レベルインパークの分圧コン デンサの中性点電圧の変動を抑制する発信方式及び発信順序を定め、 その発信方 式及び発信順序における具体的な各べクトルの出力時間を計算して 3レベルイン バータを P WM制御する、 3レベルインパータの PWM制御方法が開示されてい る。 . . .
上述のように、 3相中性点クランプ式 P WMインバータでは、 中性点電圧を得 るために、 主回路の正母線と負母線との間にコンデンサを偶数個直接に接続し、 正母線と負母線のちょうど中間の電圧となるコンデンサの端子から中性線を取り 出して利用するのが一般的である。 この中性線は、 PWMインバータ出力負荷と P WMインバータのスィッチの状態とによって、 図 2、 図 3に示すように接続さ れる。 中性線の電圧 (中性点電圧) は、 正母線おょぴ負母線からコンデンサを充 電する電流と、 接続された負荷からの電流とによつて変動する。
従来例にあるように、 図 3に示すスィッチ状態 (このベクトルをここでは補正 べクトルと呼ぶ) において、 負荷へ出力する線間電圧は同じであるが、 中性線へ 接続される負荷の相が異なるスイツチ状態の組 (図 2で隣り合うスイツチ状態を 1組とする) を利用し、 この組のスィッチ状態が発生される時間比率を調整する ことによって中性点電位を細かく制御することが可能である。
しかし、 図 2に示すスィッチの状態 (このベクトルをここでは中間ベクトルと 呼ぶ) では、 中性線に接続される負荷の相電流とこのスィッチ状態が発生される 時間比率とによって中性点電圧が変動し、 これを捕正するべクトルが存在しない ため、 中間ベク トルで引き起こされた中性点電圧変動は、 補正ベク トルを用いて 補正される必要がある。
そこで、 特開平 2— 2 6 1 0 6 3号公報に示されているように、 変調率に零相 電圧を加え、 補正べクトルの発生時間を調節し負荷へ供給する線間出力電圧を変 えずに中性点電圧変動をコントロールしている。 また、 特開平 5— 2 9 2 7 5 4 号公報ゃ特開 2 0 0 1 - 5 7 7 8 4号公報に示されているように、 空間電圧べク トルの概念を利用する方法でも、 出力されるべき電圧べクトルに補正べクトルを 使用するように出力し、 その組のスィツチ状態の発生時間を調節して中性点電圧 をコントロールしているが、 これらの方法では、 中性点電圧変動を零に近づける ために、 補正ベク トルの比率を決める手法が最適でなく、 中性点電圧変動抑制効 果が不十分であった。
さらに、 特開平 9— 3 7 5 9 2号公報に記載された方法では、 変調率と電流比 によって、 予め決められた 3レベルインバータの分圧コンデンサの中性点電位の 変動を抑制する発信方式及び発信順序を定め、 その発信方式及び発信順序におけ る具体的な各べクトルの出力時間を計算して PWM制御を行うので、 中性点電流 を零に近づけることはできる。 しかし、 この方法でも、 中性点電圧変動を完全に 零にすることはできなかった。
図 6は、 中性点電圧のレベルを検出し、 中性点電圧変動を抑制するための中性 点電圧制御指令を出力する、 従来の中性点電圧制御装置の構成を示すプロック図 である。 図 6に示すように、 従来の中性点電圧制御装置は、 2つのアイソレーシ ヨンアンプ 6と、 計算回路 3とから構成される。
2つのアイソレーションアンプ 6には、 P点と N点との間の電圧 VPN (直流母線 電圧) の 2分の 1である第 1の基準電圧 Vreflと、 C点と N点との間の電圧、 すな わち中性点電圧 VCNとがそれぞれに入力される。 計算回路 3は、 2つのアイソレー シヨンアンプ 6の出力を入力し、 中性点電圧 VCNと第 1の基準電圧 Vrrflとがー致 するような中性点電圧制御指令を計算して出力している。 中性点電圧制御指令と は、 中性点電圧の値を上昇させたり、 下降させたりするような PWM (パルス幅 変調) 指令の出力パターンを作成するための指令である。
上述したように、 中性点電圧制御装置では、 計算回路 3に中性点電圧 VCNと、 第 1の基準電圧 VrefIとを入力するために、 絶縁回路である 2つのアイソレーション アンプ 6を必要とする。 このような絶縁回路が必要なのは、 一般的に、 計算回路 3がインバークの主回路とは別電源で駆動されるものだからである。
し力 し、 このようなアイソレーションアンプ 6はアナログで広いリエァ特性を 有する高価な絶縁回路であるため、 中性点電圧制御装置が高価になってしまうと いう問題があった。 また、 従来の中性点電圧制御装置では、 計算回路 3がアナ口 グ信号に基づいて中性点電圧制御を行っているため、 ノィズ等の影響を受けやす いという問題があった。
発明の開示
本発明の目的は、 中性点電位変動を効率良く抑制し、 安全性の向上、 出力電圧 品質の向上を図ることができる 3相中性点クランプ式 P WMィンバ一タ装置を提 供することである。 ·
上記目的を達成するために、 本発明の 3相中性点クランプ式 P WMインバータ 装置では、 まず、 正母線、 負母線、 中性線がそれぞれ 3相の相出力端子に接続さ れる状態となる 3相出力電圧の時間の計算値とその状態での中性点予測電流値と の積である第 1の計算値を求める。 また、 正母線または中性線に 3相の相出力端 子のうち 2つが接続され、 中性線または負母線に残りの 1つが接続される状態 1 及びその逆の状態 2を取り得る 3相出力電圧の時間の計算値とその状態 1及び 2 での中性線予測電流値との積である第 2及び第 3の計算値を求める。 さらに、 第 1、 第 2、 第 3の計算値に基づき、 中性線に流れる電流を零または、 3相出力電 圧の中性線の電位を正母線と負母線電圧とのちようど中間となる電位に近づける ように、 PWM周期中の状態 1と 2の時間比率を決定する。
このようにすれば、 中性点電位変動をできるだけ零、 または中性線の電位を正 母線電位と負母線電位との間のちょうど中間となる電位に近づけることによって 効率良く抑制することができるようになるため、 安全性の向上、 出力電圧品質の 向上を図ることができる。
また、 本発明の他の目的は、 安価で、 信頼性が高く高精度な中性点電圧制御装 置を提供することである。
上記目的を達成するために、 本発明では、 中性点電圧の値から、 正母線と負母 線との間の電圧の 2分の 1の電圧値である第 1の基準電圧値を減算し、 その減算 値が、 負の値である第 2の基準電圧値より小さい場合に、 中性点電圧を上昇させ るための信号をオンし、 その減算値が、 正の値である第 3の基準電圧値より大き い場合に、 中性点電圧を下降させるための信号をオンし、 前述の 2つの信号を 2 ビットのディジタル信号に絶縁変換し、 そのディジタル信号に基づいて中性点電 圧制御指令を計算して出力する。
このようにすれば、 中性点電圧と各基準電圧値との差を、 アナログ信号でなく ディジタル信号で表現することによって、 広いリニァ特性を有する..高価な絶縁手 段を用いることなく、 安価なディジタル信号での絶縁手段を用いることができる ため、 装置全体を安価とすることができるとともに、 中性点電圧と各基準電圧値 との差を、 アナログ信号でなくディジタル信号で処理することによって、 計算手 段への入力へのノィズの影響を低減化することができるようになるため、 装置の 信頼性を高め高精度な中性点電圧制御装置を提供することができる。
図面の簡単な説明
図 1は、 3レベルィンバータ装置の主回路構成を示す回路図;
図 2は、 3相中性点クランプ式ィンバータのスィツチ状態の組の例を示す図; 図 3は、 3相中性点クランプ式ィンバータのスイツチ状態の他の組の例を示す 図;
図 4は、 3相中性点クランプ式インバータの出力電圧空間べクトル図; 図 5は、 従来の PWMパルス演算回路のブロック図;
図 6は、 従来の中性点電圧制御装置の構成を示すプロック図;
図 7は、 本発明の第 1の実施形態の 3相中性点クランプ式ィンバークの P WM パルス演算器の構成を示すプロック図;
図 8は、 本発明の第 2の実施形態の中性点電圧制御装置の構成を示すプロック 図である。
図 9は、 本発明の第 3の実施形態の中性点電圧制御装置の動作を示す図;そし て、
図 1 0は、 本発明の第 3の実施形態の中性点電圧制御装置の構成を示すプロッ ク図である。
発明を実施するための最良の形態
以下、 本発明の好ましい実施形態について図面を参照して説明する。 各図面に おいて、 同一符号は同一構成要素を表わしている。
第 1の実施形態
次に、 本発明の第 1の実施形態の 3相中性点クランプ式 PWMィンバータ装置 について図 7を参照して説明する。 図 7は、 本実施形態の 3相中性点クランプ式 P WMィンバータ装置に適用される PWMパルス演算器の構成を示すプロック図 である。 図 7に示すように、 本実施形態の 3相中性点クランプ式 PWMインバー タ装置は、 中性点電位制御のパラメータ計算器 1 0 1と、 ベタトル時間計算器 1 0 2と、 ベタトル時間レジスタ 1 0 3と、 P WMパターン設定器 1 0 4とを備え ている。
本実施形態の 3相中性点クランプ式 PWMィンバータ装置が出力電圧べクトル Vを出力する場合には、 図 4に示す、 出力電圧ベク トル Vが存在する領域 (領域 1〜6 ) を構成するベクトルに基づいて PWMパルスが出力される。 領域を構成 するベタトノレは、 図 4のように分類されるとし、 ベタトル時間演算器 1 0 2は、 出力電圧べクトル Vを出力するために各分類されたべクトルの総出力時間として 零電圧べクトルの総出力時間 T 0
X p、 X nベタトルの総出力時間 T 1
zべクトルの総出力時間 T 2
y p、 y nベタトルの総出力時間 T 3 aベク トルの総出力時間 : T4
bベタトルの総出力時間 : T 5
をそれぞれ計算する。 そして、 各ベク トルの出力に伴う中性線の電流をそれぞれ zべクトルの出力に伴う中性線電流: i c
X p、 x nベタ トルの出力に伴う中性線電流: i c X
y p、 y nべクトルの出力に伴う中性線電流: i c y
とし、 UVW相の負荷電流瞬時値の測定値をそれぞれ r (U) 、 i (V) 、 i ( W) とすると、 各ベク トルがその領域にあるときの、 i (p h a s e l) 、 i ( p h a s e 2) 、 i (p h a s e 3) は、 表 2に示すように、 各々 i (U) 、 i (V) 、 i (W) に変化するので、 各中性線電流は、 以下の式のように計算する ことができる。 ここで、 p h a s e lは、 x p、 x nベク トルの出力時の位相で あり、 p h a s e 2は、 zベク トルの出力時の位相であり、 p h a s e 3は、 y p、 y nベク トルの出力時の位相である。
i c = i (p h a s e 2) XT2
i c x = i (p h a s e l) X T 1
i c y= i (p h a s e 3) XT 3 '
このように各中性線電流 i c、 i c x、 i c yを求めると、 中性点電位変動を 零に近づけるには、 i c、 i c x、 i c yを用いて中性線の電流変動を零に近づ けるように x p、 x nおよび y p、 y nベクトルの時間比率を決定すればよい。 各べク トルの時間比率の具体的な計算法の一例を以下に説明する。
PWMパターン設定器 105は、 特開 2001— 57784号公報に記載され ているように中性点電位制御に中性点電位制御パラメータひ、 α1、 α;2を用いる 。 これらのパラメータ相互の関係は、 電圧ベク トルの存在する領域と相電流との 関係によって、
i ( h a s e l) ≥0ならば α1=α
i (p h a s e l) く 0ならば — α
i (p h a s e 3) ≥0ならば a 2=1— a i (p h a s e 3) < 0ならば ひ 2= a
(注:相電流はインパータからモータへの向きを正とする。 )
のように変化する。
p h a s e l、 p h a s e 2、 p h a s e 3と、 U、 V、 W相の対応は、 次の 表 1に示される。
(表 1)
相の対応表
Figure imgf000011_0001
そして、 x p、 x nベク トルの時間配分を、
x pべクトルの時間: Τχ ρ = α1ΧΤ 2
X ηベクトルの時間: Τ X η= (1—ひ 1) ΧΤ 2とし、
y p、 y nベタトルの時間配分を、
y pべク トルの時間: Ty p = o; 2 XT 3
y nベク トルの時間: Ty n= (1—ひ 2) XT 3
とする。
中性点電位制御パラメータ計算器 1 06によって中性点電位制御パラメータ α は、
= a + a (0≤ <¾ 丄 )
のように 2つのパラメータ α, と α' ' の和で計算される。 なお、 αは、 0以上 1以下に制限されるものとする。 ここで、 ' fま、
Figure imgf000012_0001
a ' =D ( i c≥ 0のとき)
' =-D ( i c < 0のとき)
(α' も— 1以上、 1以下に制限される)
のように計算される。
α ' ' は αオフセット調整パラメータであり、 中性点電位異常時等に強制的に 中性点電位を制御することに利用するものとし、 通常は 0. 5であるとする。 また、 β、 γは、 以下の (1) 〜 (4) に示すように求められる。
(1) | i c | < | i c x | ≤ | i c y | または、 | i c | く l i c y l ^ l i c X I の場合には、 y= i c、 β = I i c x I + I i c y | として a' が計算 される。
(2) I i c x | ≤ | i c | ≤ | i c y | または、 I i c x l ^ l i c y I ≤ I i c I の場合には、 γ= | i c I - I i c x |、 β = | i c y | として a' が 計算される。 ただし、 a lは別途、
i c Xと i cの符号が同符号の場合には、
a 1=1に固定とし、 '
i c Xと i cの符号が異符号の場合には、
a 1 =0に固定とする。
(3) I i c y I I i c I I i c X Iまたは、 | i c y | ≤ | i c x | I i c I の場合には、 γ= | i c I - I i c y |、 β = \ i c x | として a' が 計算される。 ただし、 a 2は別途、
i c Xと i cの符号が同符号の場合には、
« 2 = 0に固定とし、
i c yと i cの符号が異符号の場合には、
« 2 = 1に固定とする。
(4) I i c x | + | i c y | ≤ | i c |の場合、
i c Xと i cの符号が同符号の場合には、 a 1 = 1に固定とし、
i C Xと i cの符号が異符号の場合には、
ひ 1 =0に固定とし、
i c yと i cの符号が同符号の場合には、
a 2 = 0に固定とし、
i c yと i cの符号が異符号の場合には、
« 2 = 1に固定とする。
このように中性点電位制御パラメータ aを計算すれば、 X p、 X n、 y p、 y nべク トルによって流れる中性線電流を効率良く使って ベタ トルによって流 れる中性線電流が起こす中性点電位変動を、 PWM周期毎にできるだけ零に近づ けることが可能となる。
また、 特開 2001—06 1 28 3号公報に記載されている方法のように、 z べクトルの発生を抑制する方法においても、 上記の計算で T 2を、 べクトルの発 生を抑制されたあとの時間とすれば、 上記計算のままで中性点電位変動を効率良 く抑制することが可能となる。
本実施形態の 3相中性点クランプ式 P WMィンパータ装置では、 ィンバータの 運転条件によっては、 I i c x | + | i c y I ≤ I i c |の場合のように i cが 大きくなつて PWM周期中に完全に補償できない場合のことを考慮し、 後続の P WM周期で、
I i c x | + | i c y | ≥ | i c U | i c x 1 ≥ | i c | s 1 i c y 1 ≥ I i c I となったときに、 多めに補償を行うようにする。
このようにするために、 本実施形態の 3相中性点クランプ式 PWMインバータ 装置では、 PWM周期中に zべクトルによって流れる中性線電流を補償するので はなく、 現在までに中性線に流れた電流の積分値を補償するように変更してもよ レ、。 具体的には、 i cを次の式のように 1回前までに流れた中性線電流の時間積 分値 i c 0と次の PWM周期の zベタトルによる中性線電流 i (p h a s e 2) との和を利用するように変更する。
i c = i c 0 + i (p h a s e 2) X T 2 このようにすることで、 1周期では抑制し切れなかつた中性点電位変動を抑制 することが可能となる。 なお、 中性線電流の時間積分値 i c 0は、 中性線に備え られた電流センサによつて測定されてもよいし、 中性線に繋がる相出力電流から の予測によって算出されてもよい。
直列接続された各々の平滑コンデンサの容量が等しい場合には、 本実施形態の 3相中性点クランプ式 PWMィンバータ装置のように、 中性点電流を零に近づけ ることで中性点電位変動を零にし、 中性点電位を正母線と負母線電位のちょうど 中間の電位 (この電位を V 0とする) へ制御することができるが、'経年変化等に よつて直列接続された各々のコンデンサの容量が異なるようになった場合には、 中性点電流を零に近づけるだけでは中性点電位を正母線と負母線電位との間のち ようど中間となる電位へ制御することができなくなる。
そこで、 本発明では、 i c、 i c x、 i c yの計算値から、 中性点電流を零に 近づけるのではなく、 逆に中性点電流を増加させて、 V 0へ近づけるように制御 することもできる。 この場合には、 中性点電位制御パラメータ計算器 1 0 1が中 性点電位のレベルを検出するようにし、 その電位が V 0よりも高ければ、 i c、 i c x、 i c yの計算値から中性線電流を図 1の矢印の向きに増加させ、 電位が V 0よりも低ければ、 中性線電流を図 1の矢印の向きと逆に増加させるような計 算を行うようにするとよい。
第 2の実施形態
本発明の第 2の中性点電圧制御装 *について説明する。 図 8は、 本実施形態の 中性点電圧制御装置の構成を示すプロック図である。 図 8に示すように、 本実施 形態の中性点電圧制御装置は、 減算器 1と、 2つの比較器 2と、 計算回路 3と、 絶縁回路 1 0から構成される。
減算器 1は、 中性点電圧 VCNから第 1の基準電圧 V ^を減算した値を出力する 。 第 の基準電圧値 v^flは、 前述のように P点と N点との間の電圧の 2分の 1の 電圧値 (1 / 2 - VPN) である。
本実施形態の中性点電圧制御装置は、 第 1の基準電圧値 Vreflの他に、 第 2の基 準電圧値 Vref2および第 3の基準電圧値 Vrrf3を用いる。 第 2の基準電圧値 Vref2およ び第 3の基準電圧値 Vref3は、 図 9に示すように、 それぞれ負の値と正の値となつ ている。
1つの比較器 2は、 減算器 1の出力の値が第 2の基準電圧値 Vref2より小さい場 合に、 計算回路 3に対し中性点電圧を上昇させるための信号をオンして出力する 。 また、 もう 1つの比較器 2は、 減算器 1の出力の値が第 3の基準電圧値 Vref3よ り大きい場合に、 計算回路 3に対し中性点電圧 VCNを下降させるための信号をオン して出力する。
2つの比較器 2から出力される信号は、 2ビットのディジタル信号として絶縁 回路 1 0に入力され、 計算回路 3に入力される。 絶縁回路 1 0は、 ディジタル信 号を扱う回路であるため、 広い範囲でのリニア特性等を有する必要がないので、 図 2に示すアイソレーションアンプ 6より安価なものとすることができる。
計算回路 3は、 2つの比較器 2の出力を入力して、 2つの比較器 2から信号が 入力されていなければ中性点電圧をそのまま維持するようにし、 中性点電圧を上 昇させる信号が入力されれば、 中性点電圧を上昇させるような中性点電圧制御指 令を作成し、 中性点電圧を下降させる信号が入力されれば中性点電圧を下降させ るような中性点電圧制御指令を作成する。
以上述べたように、 本実施形態の中性点電圧制御装置では、 中性点電圧 VCNと各 基準電圧値との差をアナ口グ信号からディジタル信号に変換することによって、 広いリニァ特性を有する高価な絶縁回路を用いることなく、 安価なディジタル信 号の絶縁回路 1 0を用いることができるため、 装置全体を安価とすることができ る。 '
また、 本実施形態の中性点電圧制御装置では、 中性点電圧 VCNと各基準電圧値と の差を、 アナログ信号でなくディジタル信号で処理することによって、 計算回路 3の入力に対するノィズの影響を低減化することができるため、 装置の信頼 1·生を 高め、 高精度な中性点電圧制御を行なうことができる。
また、 本実施形態の中性点電圧制御装置では、 第 2の基準電圧値 Vref2と第 3の 基準電圧値 vref3とをしきい値として不感帯を設けることによって、 中性点電圧に 含まれるレベルの小さいノィズに左右されることなく、 中性点電圧制御を行うこ とができる。 さらに、 本実施形態の中性点電圧制御装置では、 第 2の基準電圧値 Vref2と第 3の基準電圧値 Vref3によるしきい値を、 3レベルィンパータ装置が出力 する周波数の 3倍の周波数で起こる中性点電圧変動よりも広く設定することが望 ましい。 こうすることによって、 ノイズの影響を除去することができるとともに 、 通常の変動分、 すなわち運転周波数の 3倍周波数での変動分を無視することが できるようになるため、 制御の簡略化と高信頼性を実現できる。 なお、 計算回路 3は、 ソフトウェアで構成されているものであってもよいし、 電気回路のような ハードウエアで構成されているものであってもよい。
第 3の実施形態
次に、 本発明の第 3の実施形態の中性点電圧制御装置について図 1 0を参照し て説明する。 図 1 0は、 本実施形態の中性点電圧制御装置の構成を示すブロック 図である。 図 1 0に示すように、 本実施形態の中性点電圧制御装置は、 2つの比 較器 2の代わりにコンパレータ 4を備え、 計算回路 3の代わりに記憶装置 5を備 えている点が、 前述の実施形態の中性点電圧制御装置と異なっている。
コンパレータ 4は、 中性点電圧 VCNから第 1の基準電圧 Vreflを減算した値を入 力し、 減算器 1の出力の値が第 2の基準電圧値 V ^より小さい場合と、 第 2の基 準電圧値 V 以上第 3の基準電圧値 Vref3以下である場合と、 第 3の基準電圧値 V ef3より大きい場合とで値が異なる 3つの 2ビットのディジタル信号を出力する。 記憶装置 5には、 そのディジタル信号の値とその値において出力されるべき中 . 性点電圧制御指令との組のテーブルが、 インバータのカ行 '回生の場合や、 使用 状況に応じたィンバータの運転状況に応じて複数個記憶されている。 記憶装置 5 は、 各テーブルの中から現在の運転状況に応じたテーブルを選択し、 そのテープ ルを用いてディジタル信号に対応する中性点電圧制御指令を出力する。
表 2に、 各スイッチング状態と、 中性点電圧の変化を示す。 ここで、 スィッチ ング状態は、 図 4に示すような、 ベク トルを出力する際のスイッチングパターン であり、 それぞれ U相、 V相、 W相の順番で示してある。 Pは、 その相が正極側 の点 Pに接続されている状態であり、 Nは、 その相が負極側の点 Nに接続されて いる状態であり、 Oは、 その相が中性点 C点に接続されている状態である。 ここで、 例えば、 a pベク ト^ a nベク トノレは、 図 4を見ると明らかなよう に、 出力する線間電圧としては等価であるが、 スイッチング状態が違うため、 例 えば、 カ行時における中性点電圧の変化を考えると、 a pベク トルの場合は上昇 、 a nベク トルの場合は下降と、 それぞれ逆になる。 また、 カ行、 回生時によつ ても中性点電圧の変化は逆になる。 このように、 出力する線間電圧は同じでも、 中性点電圧を上昇、 下降することの出来る電圧ベク トルの組が存在するため、 ど ちらのベクトルを選択するかによって、 中性点電圧を制御することが出来る。 本 実施形態の中性点電圧制御装置では、 これらの関係をテーブルとして記憶させて おくことにより、 中性点電圧の変動に対して、 その変動を打ち消すパターンを選 択することができる。
(表 2 ) 電圧 中性点電圧の変ィ匕
スイッチング状態
ベタ 卜ノレ カ行' 回生
Op PPP 変化なし 変化なし
0o 000 変化なし 変化なし
On NNN 変化なし 変化なし a PNN, NPN, NNP 変化なし 変化なし b PPN, NPP, PNP 変化なし 変化なし
PON, 0PN, NP0,
c 位相による 位相による
NOP, 0NP, PN0
ap P00, 0P0, OOP 上昇 下降
bp PP0, 0PP, POP 上昇 下降
an 画, N0N, NN0 下降 上昇
bn 00N, N00, 0N0 下降 上昇

Claims

請求の範囲
1 . 正母線と負母線と中性線とを有し、 正母線と相電圧出力端子間並びに負母線 と相出力端子間にそれぞれ第 1及び第 2のスィツチ素子、 並びに第 3及び第 4の スィツチ素子を直列接続するとともに、 前記第 1と前記第 2のスィツチ素子の接 続点及び前記第 3と前記第 4のスィツチ素子の接続点をそれぞれクランプ素子を 介して前記中性点と接続された中性点クランプ式 PWMィンバータを 3相分設け た 3相中性点クランプ式 P WMィンバータ装置において、
PWM周期中に前記正母線、 前記負母線、 前記中性線が、 それぞれ 3相の前記 相出力端子に接続される状態となる 3相出力電圧の時間の計算値と、 その状態で の前記中性点に流れると予測される電流値を掛け合わせた第 1の計算値を求める 手段と、
前記正母線に 3相の前記相出力端子のうち 2つが接続され、 前記中性線に 3相 の前記相出力端子のうち 1つが接続される第 2の状態または前記中性線に 3相の 前記相出力端子のうち 2つが接続され、 前記負母線に 3相の前記相出力端子のう ち 1つが接続される第 3の状態を取り得る 3相出力電圧の時間の計算値と、 その 状態での前記中性線に流れると予測される電流値を掛け合わせた第 2の計算値を 求める手段と、
前記正母線に 3相の前記相出力端子のうち 1つが接続され、 前記中性線に 3相 の前記相出力端子のうち 2つが接続される第 4の状態または前記中性線に 3相の 前記相出力端子のうち 1つが接続され、 前記負母線に 3相の前記相出力端子のう ち 2つが接続される第 5の状態を取り得る 3相出力電圧の時間の計算値と、 その 状態での前記中性線に流れると予測される電流値を掛け合わせた第 3の計算値を 求める手段と、
前記第 1、 前記第 2、 前記第 3の計算値に基づき前記中性線に流れる電^ Eを零 または、 前記中性線の電位を前記正母線電位と前記負母線電位との間のちょうど 中間となる電位に近づけるように、 PWM周期中の前記第 2と前記第 3、 前記第 4と前記第 5の状態の比率を決定する比率決定手段とを備えたことを特徴とする 3相中性点クランプ式 P WMィンパータ装置。
2 . 請求項 1に記載の比率決定手段に代えて、 前記第 1の計算値と 1周期前の P WM周期までに中性線に流れた電流の積分値との和である第 4の計算値を求め、 前記第 2、 前記第 3の計算値に基づき前記第 4の計算値を零または、 前記第 4の 計算値を用いて前記中性線の電位を前記正母線電位と前記負母線電位との間のち ようど中間となる電位に近づけるように、 PWM周期中の前記第 2と前記第 3、 前記第 4と前記第 5の状態の比率を決定する比率決定手段としたことを特徴とす る請求項 1記載の 3相中性点クランプ式 P WMィンバータ装置。
3 . 前記正母線、 前記負母線、 前記中性線が、 それぞれ 3相の前記相出力端子に 接続される 6つのスィツチ状態となる 3相,出力電圧の時間を第 1の設定値以下に 抑制し、 前記第 1の設定値以下に抑制されたことに伴う出力電圧の不足分を、 3 相の前記相出力端子各々が前記正母線または前記負母線に接続されるが、 3相の 前記相出力端子が 3つ同時に前記正母線または負母線に接続される状態を除く 6 つのスィツチ状態で補う 3相中性点クランプ式 PWMィンバータ装置において、 請求項 1に記載の第 1の計算値を求める手段に代えて、 PWM周期中に、 前記 第 1の設定値以下に抑制された 3相出力電圧の時間とその状態での前記中性線に 流れると予測される電流値を掛け合わせた第 1の計算値を求める手段としたこと を特徴とする請求項 1記載の 3相中性点クランプ式 PWMィンバータ装置。
4 . 請求項 3に記載の 3相中性点クランプ式 PWMインバータ装置において、 中 性線に流れると予測される電流値に代えて、 中性線に流れる電流の実測値を用い 、 比率決定手段においては、 前記第 1の計算値と 1周期前の PWM周期までに中 性線に流れた電流の積分値との和である第 4の計算値を求め前記第 2、 前記第 3 の計算値に基づき前記第 4の計算値を零または、 前記第 4の計算値を用いて前記 中性線の電位を前記正母線電位と前記負母線電位との間のちょうど中間となる電 位に近づけるように、 PWM周期中の前記第 2と前記第 3、 前記第 4と前記第 5 の状態の比率を決定する比率決定手段としたことを特徴とする請求項 3記載の 3 相中性点クランプ式 P WMィンバータ装置。
5 · 前記第 1から第 3の計算値を求める手段における前記中性線に流れると予測 される電流値を、 前記中性線に接続される前記相出力端子に流れると予想される 電流値を用いて計算するようにしたことを特徴とする請求項 1から 3のいずれか 1項に記載の 3相中性点クランプ式 P WMィンバータ装置。
6 . 3レベルインバータ装置の正母線と負母線との間に直列に接続された' 2つの コンデンサ間の中性点と該負母線との間の電圧である中性点電圧の制御を行なう 中性点電圧制御装置において、
前記中性点電圧の値から、 前記正母線と前記負母線との間の電圧の 2分の 1の 電圧値である第 1の基準電圧値を減算した値を出力する減算手段と、
前記減算手段から出力された値が、 負の値である第 2の基準電圧値より小さい 場合に、 前記中性点電圧を上昇させるための信号をオンする第 1の比較手段と、 前記減算手段から出力された値が、 正の値である第 3の基準電圧値より大きい 場合に、 前記中性点電圧を下降させるための信号をオンする第 2の比較手段と、 前記 2つの信号を 2ビッ トのディジタル信号に絶縁変換する絶縁手段と、 前記ディジタル信号に基づいて中性点電圧制御指令を計算して出力する計算手 段とを備えることを特徴とする中性点電圧制御装置。
7 . 3 レベルインバータ装置の正母線と負母線との間に直列に接続された 2つの コンデンサ間の中性点と該負母線との間の電圧である中性点電圧の制御を行なう 中性点電圧制御装置において、
前記中性点電圧の値から、 前記正母線と前記負母線との間の電圧の 2分の 1の 電圧値である第 1の基準電圧値を減算した値を出力する減算手段と、
該減算手段から出力された値が負の値である第 2の基準電圧値より小さ!/、場合 と、 該減算手段から出力された値が正の値である第 3の基準電圧値より大きい場 合と、 該減算手段から出力された値が前記第 2の基準電圧値以上前記第 3の基準 電圧値以下である場合とで値が異なる 2ビットのディジタル信号を出力するコン ノ レータと
前記ディジタル信号を絶縁して出力する絶縁手段と、
前記ディジタル信号に基づいて中性点電圧制御指令を計算して出力する計算手 段とを備えることを特徴とする中性点電圧制御装置。
8 . 3レベルインバータ装置の正母線と負母線との間に直列に接続された 2つの コンデンサ間の中性点と該負母線との間の電圧である中性点電圧の制御を行なう 中性点電圧制御装置において、
前記中性点電圧の値から、 前記正母線と前記負母線との間の電圧の 2分の 1の 電圧値である第 1の基準電圧値を減算した値を出力する減算手段と、
前記減算手段から出力された値が、 負の値である第 2の基準電圧値より小さい 場合に、 前記中性点電圧を上昇させるための信号をオンする第 1の比較手段と、 前記減算手段から出力された値が、 正の値である第 3の基準電圧値より大きい 場合に、 前記中性点電圧を下降させるための信号をオンする第 2の比較手段と、 前記 2つの信号を 2ビットのディジタル信号に絶縁変換する絶縁手段と、 前記ディジタノレ信号の値と当該値において出力されるべき中性点電圧制御指令 との組のテーブルを予め記憶しており、 前記絶縁手段から入力されたディジタル 信号に対応する中性点電圧制御指令を前記テーブルから求めて出力する記憶手段 とを備えることを特徴とする中性点電圧制御装置。
9 . 3レベルィンバータ装置の正母線と負母線との間に直列に接続された 2つの コンデンサ間の中性点と該負母線との間の電圧である中性点電圧の制御を行なう 中性点電圧制御装置において、
前記中性点電圧の値から、 前記正母線と前記負母線との間の電圧の 2分の 1の 電圧値である第 1の基準電圧値を減算した値を出力する減算手段と、
該減算手段から出力された値が負の値である第 2の基準電圧値より小さレ、場合 と、 該減算手段から出力された値が正の値である第 3の基準電圧値より大きい場 合と、 該減算手段から出力された値が前記第 2の基準電圧値以上前記第 3の基準 電圧値以下である場合とで値が異なる 2ビットのディジタル信号を出力するコン ノ レ1 ~タと
前記デイジタル信号を絶縁して出力する絶縁手段と、
前記ディジタル信号の値と当該値において出力されるべき中性点電圧制御指令 との組のテーブルを予め記憶しており、 前記絶縁手段から入力されたディジタル 信号に対応する中性点電圧制御指令を前記テーブルから求めて出力する記憶手段 とを備えることを特徴とする中性点電圧制御装置。
1 0 . 前記記憶手段は、 インバータの運転状況に応じた前記テーブルを複数記憶 しており、 前記各テーブルの中から現在の運転状況に応じたテーブルを選択し、 該テーブルを用いて前記ディジタル信号に対応する中性点電圧制御指令を出力す る請求項 8または 9記載の中性点電圧制御装置。
1 1 . 前記第 2の基準電圧値と前記第 3の基準電圧値との差は、 前記 3レベルィ ンバータの出力周波数の 3倍の周波数における中性点電圧変動の振幅より大きく なるように設定される請求項 6カゝら 1 0のいずれか 1項記載の中性点電圧制御装
PCT/JP2001/010480 2000-12-07 2001-11-30 Convertisseur pwm de calage au point neutre a trois niveaux et unite de commande de tension du point neutre WO2002050989A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP01271687A EP1347565A4 (en) 2000-12-07 2001-11-30 THREE LEVEL NEUTRAL POINT CLAMP PWM INVERTER AND NEUTRAL POINT VOLTAGE REGULATOR
CNB018201784A CN100334801C (zh) 2000-12-07 2001-11-30 中性点钳位式脉宽调制逆变器装置
KR1020037007601A KR100650358B1 (ko) 2000-12-07 2001-11-30 3레벨 중성점 클램프식 펄스 폭 변조 인버터 장치 및중성점 전압 제어 장치
US10/433,891 US6795323B2 (en) 2000-12-07 2001-11-30 Three-level neutral point clamping pwn inverter and neutral point voltage controller

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-372889 2000-12-07
JP2000372889A JP3695522B2 (ja) 2000-12-07 2000-12-07 3レベルインバータ装置
JP2000380915A JP3694763B2 (ja) 2000-12-14 2000-12-14 3相中性点クランプ式pwmインバータ装置
JP2000-380915 2000-12-14

Publications (1)

Publication Number Publication Date
WO2002050989A1 true WO2002050989A1 (fr) 2002-06-27

Family

ID=26605422

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/010480 WO2002050989A1 (fr) 2000-12-07 2001-11-30 Convertisseur pwm de calage au point neutre a trois niveaux et unite de commande de tension du point neutre

Country Status (6)

Country Link
US (1) US6795323B2 (ja)
EP (1) EP1347565A4 (ja)
KR (1) KR100650358B1 (ja)
CN (1) CN100334801C (ja)
TW (1) TW546905B (ja)
WO (1) WO2002050989A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751882A (zh) * 2012-07-14 2012-10-24 张翔 三相中性点钳位式四象限运行的三电平电源变换装置

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2425988T3 (es) * 2001-09-29 2013-10-18 Daikin Industries, Ltd. Procedimiento para la detección de la corriente de fase, procedimiento de control de inversor, procedimiento de control de motor y aparatos utilizados en estos procedimientos
JP3864307B2 (ja) * 2002-06-12 2006-12-27 株式会社安川電機 Pwmインバータ制御装置および制御方法
US6838925B1 (en) * 2003-10-07 2005-01-04 American Power Conversion Corporation Three level inverter
US7164254B2 (en) * 2005-02-28 2007-01-16 Rockwell Automation Technologies, Inc. Modulation methods and apparatus for reducing common mode voltages
US7190143B2 (en) * 2005-05-27 2007-03-13 Rockwell Automation Technologies, Inc. Pulse width modulation (PWM) rectifier with variable switching frequency
FR2895598B1 (fr) * 2005-12-22 2008-09-05 Valeo Equip Electr Moteur Procede de commande d'un ondulateur de tension polyphase
US7193388B1 (en) 2006-02-02 2007-03-20 Emerson Electric Co. Offset PWM signals for multiphase motor
JP5474772B2 (ja) * 2007-06-01 2014-04-16 ディーアールエス パワー アンド コントロール テクノロジーズ インコーポレーテッド 3レベル中性点固定変換装置及びその制御方法
US20090016089A1 (en) * 2007-07-09 2009-01-15 Nguyen Vietson M Electromechanical power transfer system with even phase number dynamoelectric machine and three level inverter
US7986535B2 (en) * 2007-07-17 2011-07-26 Raytheon Company Methods and apparatus for a cascade converter using series resonant cells with zero voltage switching
US7839023B2 (en) * 2007-07-18 2010-11-23 Raytheon Company Methods and apparatus for three-phase inverter with reduced energy storage
KR100928549B1 (ko) * 2007-11-30 2009-11-24 한국전기연구원 스위치 클램프트 멀티-레벨 인버터
EP2107672A1 (de) * 2008-03-31 2009-10-07 SMA Solar Technology AG Dreiphasiger Wechselrichter ohne Verbindung zwischen dem Neutralleiter des Netzes und dem Mittelpunkt des Zwischenkreises
CN100557943C (zh) * 2008-06-13 2009-11-04 株洲南车时代电气股份有限公司 一种基于空间矢量的同步调制方法
KR101517101B1 (ko) * 2008-10-02 2015-05-04 삼성전자 주식회사 상전류 추정방법
KR101052275B1 (ko) 2009-02-28 2011-07-27 울산대학교 산학협력단 Fpga를 사용한 멀티-레벨 인버터 pwm 발생장치
FR2958815B1 (fr) 2010-04-07 2012-03-16 Schneider Toshiba Inverter Procede de commande d'un onduleur de type npc
JP5126302B2 (ja) 2010-06-30 2013-01-23 株式会社安川電機 3レベルインバータ、パワーコンディショナ及び発電システム
TWI404320B (zh) * 2010-06-30 2013-08-01 Univ Nat Chiao Tung 直流/交流轉換器的控制裝置與其控制方法
FR2962608B1 (fr) * 2010-07-07 2012-08-10 Toulouse Inst Nat Polytech Nouvelles structures de redondance pour convertisseurs statiques
CN102013824A (zh) * 2010-09-21 2011-04-13 深圳市大族激光科技股份有限公司 用于抑制三电平逆变器中点电位飘移的控制器
WO2012040257A1 (en) * 2010-09-21 2012-03-29 Curtiss-Wright Electro-Mechanical Corporation Two terminal multilevel converter
CN101976968B (zh) * 2010-09-25 2012-07-25 西安交通大学 三电平逆变器直流母线中点电位的控制方法
JP5271327B2 (ja) * 2010-09-27 2013-08-21 パナソニックEsパワーツール株式会社 電動工具
BR112013015890A2 (pt) 2010-12-22 2017-09-19 Ge Energy Power Conversion Technology Ltd arranjo mecânico de um circuito conversor de potência multinível.
CA2822864A1 (en) 2010-12-22 2012-06-28 Converteam Technology Ltd. Capacitor balancing circuit and control method for an electronic device such as a multilevel power inverter
US8730691B2 (en) 2011-05-11 2014-05-20 Eaton Corporation Power conversion apparatus and methods employing variable-level inverters
DE102012204721A1 (de) * 2012-03-23 2013-09-26 Schaeffler Technologies AG & Co. KG Direktantrieb für eine Rotationsmaschine, insbesondere für eine Behälterbehandlungsmaschine
US8619446B2 (en) 2012-04-27 2013-12-31 Rockwell Automation Technologies, Inc. Cascaded H-bridge (CHB) inverter level shift PWM with rotation
US9225262B2 (en) 2012-06-29 2015-12-29 Eaton Corporation Multi-level inverter apparatus and methods using variable overcurrent response
US9425705B2 (en) 2012-08-13 2016-08-23 Rockwell Automation Technologies, Inc. Method and apparatus for bypassing cascaded H-bridge (CHB) power cells and power sub cell for multilevel inverter
US9007787B2 (en) 2012-08-13 2015-04-14 Rockwell Automation Technologies, Inc. Method and apparatus for bypassing Cascaded H-Bridge (CHB) power cells and power sub cell for multilevel inverter
WO2014033155A1 (en) * 2012-08-28 2014-03-06 Abb Technology Ag Controlling a modular converter in two stages
US20150288287A1 (en) * 2012-09-21 2015-10-08 Aukland Uniservices Limited Modular multi-level converters
JP5683760B2 (ja) * 2012-10-23 2015-03-11 三菱電機株式会社 電力変換装置
CN102937688B (zh) * 2012-10-30 2015-01-28 浙江万里学院 二极管中点钳位三电平逆变器的器件开路故障诊断电路
US9240731B2 (en) 2013-03-18 2016-01-19 Rockwell Automation Technologies, Inc. Power cell bypass method and apparatus for multilevel inverter
CN103151946A (zh) * 2013-03-26 2013-06-12 上海交通大学 一种中性点箝位h桥五电平高压变频器及其调制方法
US9083230B2 (en) 2013-06-20 2015-07-14 Rockwell Automation Technologies, Inc. Multilevel voltage source converters and systems
US9397584B2 (en) 2013-09-25 2016-07-19 Eaton Corporation Multi-level converter apparatus and methods using clamped node bias
US9520800B2 (en) 2014-01-09 2016-12-13 Rockwell Automation Technologies, Inc. Multilevel converter systems and methods with reduced common mode voltage
US9325252B2 (en) 2014-01-13 2016-04-26 Rockwell Automation Technologies, Inc. Multilevel converter systems and sinusoidal pulse width modulation methods
CN104901410A (zh) * 2014-03-04 2015-09-09 伊顿公司 一种ups电路
JP6176495B2 (ja) * 2014-08-19 2017-08-09 富士電機株式会社 3レベルインバータの制御方法及び制御装置
US9559541B2 (en) 2015-01-15 2017-01-31 Rockwell Automation Technologies, Inc. Modular multilevel converter and charging circuit therefor
KR102352890B1 (ko) 2015-05-06 2022-01-19 삼성전자주식회사 플라잉 커패시터 전압 제어를 위한 회로들을 가지는 dc-dc 컨버터 및 그에 따른 전압 제어 방법
US9748862B2 (en) 2015-05-13 2017-08-29 Rockwell Automation Technologies, Inc. Sparse matrix multilevel actively clamped power converter
US9742311B2 (en) 2015-10-02 2017-08-22 Hamilton Sundstrand Corporation Systems and methods for controlling inverters
US9812990B1 (en) 2016-09-26 2017-11-07 Rockwell Automation Technologies, Inc. Spare on demand power cells for modular multilevel power converter
CN106787881A (zh) * 2017-01-18 2017-05-31 钱利斌 一种i/o时刻表及制作方法及输出方法及应用其的设备
US10158299B1 (en) 2018-04-18 2018-12-18 Rockwell Automation Technologies, Inc. Common voltage reduction for active front end drives
CN109525134B (zh) * 2018-11-29 2020-11-27 北京科诺伟业科技股份有限公司 一种二极管箝位三电平逆变器不连续pwm调制方法
US11211879B2 (en) 2019-09-23 2021-12-28 Rockwell Automation Technologies, Inc. Capacitor size reduction and lifetime extension for cascaded H-bridge drives
US11444415B2 (en) 2019-09-30 2022-09-13 Eaton Intelligent Power Limited Uninterruptible power supplies with replaceable receptacle panels and related methods
US11342878B1 (en) 2021-04-09 2022-05-24 Rockwell Automation Technologies, Inc. Regenerative medium voltage drive (Cascaded H Bridge) with reduced number of sensors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09308252A (ja) * 1996-05-10 1997-11-28 Toshiba Corp 電力変換装置
US5790396A (en) * 1995-12-19 1998-08-04 Kabushiki Kaisha Toshiba Neutral point clamped (NPC) inverter control system
JPH10257780A (ja) * 1997-03-07 1998-09-25 Shinko Electric Co Ltd 多レベルインバータの制御方法とその装置
JPH11122944A (ja) * 1997-10-15 1999-04-30 Toshiba Corp Npc変換器の制御装置
EP0969587A2 (en) * 1998-06-30 2000-01-05 General Electric Company Voltage clamp snubbers for three level converter
US6058031A (en) * 1997-10-23 2000-05-02 General Electric Company Five level high power motor drive converter and control system
JP2000308368A (ja) * 1999-04-20 2000-11-02 Fuji Electric Co Ltd 電力変換回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115182A (en) * 1980-02-15 1981-09-10 Toshiba Corp Inverter
US4670828A (en) * 1986-02-25 1987-06-02 Sundstrand Corporation Bi-directional switch for neutral point clamped PWM inverter
JP2821168B2 (ja) 1989-03-31 1998-11-05 株式会社日立製作所 インバータ装置と交流電動機駆動システム
EP1492220A3 (en) * 1991-09-20 2005-03-09 Hitachi, Ltd. IGBT-module
JP3229897B2 (ja) 1992-04-13 2001-11-19 三菱電機株式会社 3レベル3相インバータ装置
JPH08317663A (ja) * 1995-05-15 1996-11-29 Toshiba Corp 中性点クランプ式電力変換器の制御装置
JP3249380B2 (ja) * 1995-06-13 2002-01-21 株式会社東芝 電力変換装置
JPH0937592A (ja) 1995-07-21 1997-02-07 Toyo Electric Mfg Co Ltd 3レベルインバータのpwm制御方法および制御装置
JP3263317B2 (ja) * 1996-06-18 2002-03-04 株式会社東芝 スイッチングモジュールおよびモジュールを用いた電力変換器
US5684688A (en) * 1996-06-24 1997-11-04 Reliance Electric Industrial Company Soft switching three-level inverter
US5910892A (en) * 1997-10-23 1999-06-08 General Electric Company High power motor drive converter system and modulation control
DE19829856A1 (de) * 1998-07-02 2000-01-05 Abb Research Ltd Dreipunkt-Stromrichter und Verfahren zum Betrieb
JP3745561B2 (ja) * 1999-06-28 2006-02-15 東芝三菱電機産業システム株式会社 多レベル中性点電位固定型電力変換装置
JP3841253B2 (ja) 1999-08-12 2006-11-01 株式会社安川電機 中性点クランプ式インバータの中性点電位制御方法
JP3841254B2 (ja) 1999-08-19 2006-11-01 株式会社安川電機 3相中性点クランプ式pwmインバータ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790396A (en) * 1995-12-19 1998-08-04 Kabushiki Kaisha Toshiba Neutral point clamped (NPC) inverter control system
JPH09308252A (ja) * 1996-05-10 1997-11-28 Toshiba Corp 電力変換装置
JPH10257780A (ja) * 1997-03-07 1998-09-25 Shinko Electric Co Ltd 多レベルインバータの制御方法とその装置
JPH11122944A (ja) * 1997-10-15 1999-04-30 Toshiba Corp Npc変換器の制御装置
US6058031A (en) * 1997-10-23 2000-05-02 General Electric Company Five level high power motor drive converter and control system
EP0969587A2 (en) * 1998-06-30 2000-01-05 General Electric Company Voltage clamp snubbers for three level converter
JP2000308368A (ja) * 1999-04-20 2000-11-02 Fuji Electric Co Ltd 電力変換回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1347565A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751882A (zh) * 2012-07-14 2012-10-24 张翔 三相中性点钳位式四象限运行的三电平电源变换装置

Also Published As

Publication number Publication date
KR100650358B1 (ko) 2006-11-27
CN100334801C (zh) 2007-08-29
EP1347565A4 (en) 2007-03-14
KR20030060980A (ko) 2003-07-16
CN1479963A (zh) 2004-03-03
EP1347565A1 (en) 2003-09-24
US20040057262A1 (en) 2004-03-25
TW546905B (en) 2003-08-11
US6795323B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
WO2002050989A1 (fr) Convertisseur pwm de calage au point neutre a trois niveaux et unite de commande de tension du point neutre
US6751105B2 (en) Method for controlling pwm pulse
US6891342B2 (en) Drive apparatus for PWM control of two inductive loads with reduced generation of electrical noise
US8710781B2 (en) Power conversion device and method for controlling thereof
US8649196B2 (en) Power converting apparatus with an output voltage that is the sum of voltages generated by individual inverters
US9130481B2 (en) Power converting appartatus
US20160028342A1 (en) Electric motor drive device
US6437462B1 (en) Bi-directional DC/DC converter and control method therefor
US10727761B2 (en) Power conversion apparatus
JP3856689B2 (ja) 中性点クランプ式電力変換器の制御装置
JP4069741B2 (ja) パルス幅変調方法および電力変換器
US6720675B2 (en) Power converter
JP6131360B1 (ja) 電力変換装置
JP2016046962A (ja) マルチレベル電力変換装置
JP7332382B2 (ja) インバータ装置
JP7221726B2 (ja) インバータ装置
JP3695522B2 (ja) 3レベルインバータ装置
JP2004007929A (ja) 交流/交流直接形電力変換装置の出力電圧補償装置
JP2007097394A (ja) 電力変換器
CN115589164A (zh) 功率转换装置以及功率转换方法
CN117561675A (zh) 电动机驱动控制装置
CN112567624A (zh) 电力变换系统
JP2002186263A (ja) 3相中性点クランプ式pwmインバータ装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020037007601

Country of ref document: KR

REEP Request for entry into the european phase

Ref document number: 2001271687

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2001271687

Country of ref document: EP

Ref document number: 10433891

Country of ref document: US

Ref document number: 018201784

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020037007601

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001271687

Country of ref document: EP